JPH11340629A - 積層構造のプリント配線板 - Google Patents

積層構造のプリント配線板

Info

Publication number
JPH11340629A
JPH11340629A JP14261298A JP14261298A JPH11340629A JP H11340629 A JPH11340629 A JP H11340629A JP 14261298 A JP14261298 A JP 14261298A JP 14261298 A JP14261298 A JP 14261298A JP H11340629 A JPH11340629 A JP H11340629A
Authority
JP
Japan
Prior art keywords
power supply
conductor layer
signal line
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14261298A
Other languages
English (en)
Other versions
JP4260243B2 (ja
Inventor
Naohito Oka
尚人 岡
Chiharu Miyazaki
千春 宮崎
Toshio Otake
登志男 大竹
Mitsuhiko Kanda
光彦 神田
Katsumi Tomiyama
勝己 富山
Takeshi Uchida
雄 内田
Hidenori Tsuruse
英紀 鶴瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14261298A priority Critical patent/JP4260243B2/ja
Publication of JPH11340629A publication Critical patent/JPH11340629A/ja
Application granted granted Critical
Publication of JP4260243B2 publication Critical patent/JP4260243B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 線間クロストーク及び放射ノイズを低減する
ことのできるプリント配線板を提供する。 【解決手段】 グラウンド用導体層と電源用導体層とで
信号線を挟む構造のプリント配線板において、電源用導
体層を分割し、かつ、分割した電源用導体層間をインダ
クタンス性素子で接続する。これにより、グラウンド用
導体層と電源用導体層とが構成する平行平板について、
信号線により給電されたモードによる共振周波数を変化
させる、あるいは、グラウンド用導体層と電源用導体層
間に誘起される電磁界を減衰させることで放射ノイズを
低減することができる。以上により、線間クロストーク
等、基板外部及びグラウンド用導体層の基板外側寄りの
層及び電源用導体層の基板外側寄りの層への電磁干渉と
放射ノイズを低減することのできるプリント配線板を構
成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、積層構造のプリ
ント配線板における線間クロストーク及び放射ノイズを
低減するプリント配線板に関するものである。
【0002】
【従来の技術】(1)従来技術の構成の説明 図18は、例えば、特開平7−111387記載の多層
プリント回路基板である。特開平7−111387の発
明は、少なくとも矩形状の電源層と矩形状のグラウンド
層とが積層された多層プリント回路基板についての発明
である。図18において、100はプリント配線板の電
源層またはグラウンド層、101は上記電源層またはグ
ラウンド層100の層面を対角線に沿って斜めに区切る
開口部である。この多層プリント回路基板では、電源層
またはグラウンド層の一方または両方に、層面を対角線
に沿って斜めに区切る開口部101を設けている。
【0003】(2)従来技術の作用、動作の説明 図18に示すこのような多層プリント回路基板は、電源
層またはグラウンド層の一方または両方に、層面を対角
線に沿って斜めに区切る開口部を設けることで、特定の
周波数帯域での共振現象を抑制し、その周波数帯域での
放射ノイズを低減する。
【0004】
【発明が解決しようとする課題】(1)従来技術の課題
の説明 従来の多層プリント回路基板は、上記のように構成され
ており、電源層またはグラウンド層の一方または両方
に、層面を対角線に沿って斜めに区切る開口部を設ける
ことで、特定の周波数帯域での共振現象を抑制し、その
周波数帯域での放射ノイズを低減している。しかし、プ
リント回路基板での線間クロストークを抑制するため
に、また、プリント回路基板に配置されたクロック信号
線等を流れる高速信号が回路基板の外部に電磁障害を与
えることを防ぐために、高速信号線をグラウンド用導体
層と電源用導体層で挟み込む構造を採用した配線板で
は、信号線により給電されるモードによる放射が加わる
ため放射ノイズが高く、穴を開けただけでは放射ノイズ
の抑制効果が低く、放射ノイズをさらに抑制しなければ
ならないという課題がある。
【0005】(2)発明の目的の説明 この発明は、上記の課題を解決するためになされたもの
で、グラウンド用導体層と電源用導体層とで信号線を挟
む構造のプリント配線板において、電源用導体層を分割
し、かつインダクタンス性素子(例えば、フェライトビ
ーズなどの損失性インダクタンス素子)で接続し、線間
クロストーク及び放射ノイズを低減することのできる積
層構造のプリント配線板を提供することを目的とする。
【0006】
【課題を解決するための手段】この発明に係るグラウン
ド用導体層と電源用導体層とにより信号線を挟む構造の
積層構造のプリント配線板は、上記電源用導体層を複数
に分割し、上記分割した電源用導体層を導体により接続
することを特徴とする。
【0007】また、上記分割した電源用導体層を導体の
1つであるインダクタンス性素子により接続することを
特徴とする。
【0008】また、上記電源用導体層は、上記信号線が
配線されている領域に配置することを特徴とする。
【0009】また、上記信号線は、少なくとも隣接する
信号線同士の電磁的な結合が特定の周波数帯域で発生す
る信号線であり、上記電源用導体層は、上記信号線が配
線されている領域に配置することを特徴とする。
【0010】また、上記信号線は、上記信号線の配置さ
れる位置が上記分割した電源用導体層の間にできる隙間
に沿って重なる位置に配線されないことを特徴とする。
【0011】また、上記積層構造のプリント配線板は、
さらに、上記電源用導体層よりもプリント配線板の外側
方向に配置されている層に信号線を配置し、上記電源用
導体層と上記グラウンド用導体層とにより挟まれた信号
線と、上記電源用導体層よりもプリント配線板の外側方
向に配置されている層に配線された信号線とが、上記分
割した電源用導体層間の間にできる隙間を挟んで重なら
ない位置に配線されることを特徴とする。
【0012】さらに、上記インダクタンス性素子は、少
なくともフェライトビーズであることを特徴とする。
【0013】
【発明の実施の形態】実施の形態1.以下、この発明
の、実施の形態1のプリント配線板を図に基づいて説明
する。図1は、積層構造のプリント配線板の構成を示す
断面図である。図2は、積層構造のプリント配線板の層
構成を示す図である。図1、図2は、一例として6層基
板を示している。図1及び図2では、グラウンド用導体
層1と電源用導体層2の内側に信号用導体層3を配置
し、外側(電源用導体層2よりも基板の外側に近い側に
配置されている層、及び、グラウンド用導体層1よりも
基板の外側に近い側に配置されている層)に信号用導体
層4を配置している。この信号用導体層3,4は信号を
配置せずに部品実装面になることもある。あるいは、部
品実装面と信号用導体層とを兼ねることもある。各層の
間は誘電体層5で絶縁されている。なお、図2では誘電
体層5を省略している。実施の形態1では、高速信号線
をグラウンド用導体層1と電源用導体層2の内側にある
信号用導体層3に配置している。これにより、グラウン
ド用導体層1と電源用導体層2の外側(電源用導体層2
よりも基板の外側に近い側に配置されている層、及び、
グラウンド用導体層1よりも基板の外側に近い側に配置
されている層)、あるいは、図1に示す6層構造の基板
の外部に対して、高速信号線の高周波成分を電磁遮蔽
し、信号用導体層4にある配線とのクロストーク(信号
線同士の電磁的な結合をクロストークという)や基板外
部への電磁干渉を抑制している。
【0014】一方、高速信号線は、プリント配線板がデ
ジタル回路基板であるとクロック信号やデータ信号等の
高周波成分を含む信号である。例えば、周期波信号であ
れば基本周波数を含む高調波周波数成分を含む。この電
流がグラウンド用導体層1と電源用導体層2を平行平板
として励振し、放射ノイズを発生させる。特に共振周波
数近傍では、放射ノイズが高くなる。そこで、直流及び
低周波に対しては低インピーダンス、高周波に対しては
高インピーダンスな素子で分断し、共振周波数を変化さ
せることで放射ノイズを抑制する。例えば、フェライト
ビーズを貫通した導体により分割した電源用導体層2を
分断し、電源用導体層2に対して、電源用導体層2にあ
る高周波電流に損失を与えるような構成を採り放射ノイ
ズを抑制する。
【0015】図3、図4、図5は実施の形態1に係るプ
リント配線板について説明するための図である。図3
は、本発明の電源用導体層20を示す平面図である。
(ア)〜(エ)の4つに分割された電源用導体層20間
をインダクタンス素子、例えば、フェライトビーズ(フ
ェライト素子は、「フェライトを粉末化し、圧縮し、焼
結させた形態で使用する電気装置。このように加工する
ことにより、磁性を強く、比抵抗を大きく、高い周波数
での過電流損失を小さくすることができる」素子である
日系工業新聞社 科学技術用語大辞典第3版より抜粋。
フェライトビーズはフェライト素子の一例である)を貫
通させた導体を含むインダクタンス素子6で接続してい
る。インダクタンス素子6は電源用導体層の層ではな
く、通常部品実装面、例えば、信号用導体層4に配置さ
れる。図4にインダクタンス素子6により電源用導体層
20を接続した図3のA−Aにおける断面図を示す。図
4(a)において、信号用導体層4は、フェライトビー
ズを貫通した導体51を実装している。そして、フェラ
イトビーズを貫通した導体51は、スルーホール等の導
体線50により電源用導体層20に接続されている。ま
た、図4(b)では、フェライトビーズを貫通した導体
51の詳細を示す。フェライトビーズを貫通した導体5
1は、フェライトビーズ53(フェライト製ブロック)
の内部を導体52が貫通する形状をしている。実施の形
態1では、図1に示すグラウンド用導体層1と電源用導
体層20の間に2層分の信号配線30(以下、信号配線
30を信号線30とも称する)がレイアウトされる。図
5に、グラウンド用導体層1と電源用導体層20の間に
配線された信号配線30の図3のB−Bにおける断面図
を示す。図5の信号配線30は、紙面に対して垂直であ
ることを示している。つまり、信号配線30aと信号配
線30bとが互いに平行であるとともに、電源用導体層
20に対して互いに同じ角度で配線されている。しか
し、信号配線30aと信号配線30bとは互いに平行で
あれば、電源用導体層20に対してそれぞれ異なる角度
で配線されてもかまわない。また、図3では、電源用導
体層20を4分割しているが、2分割をはじめ他の分割
数でも良い。これらは、以下の実施の形態に対しても同
様である。
【0016】以上は、グラウンド用導体層1と電源用導
体層2の間に信号用導体層3を配置した積層構造のプリ
ント配線板であれば、6層より少ないまたは多い層数の
配線板に対しても適用する。
【0017】上記にしたように、この実施の形態1で
は、グラウンド用導体層と電源用導体層とで信号線を挟
む構造のプリント配線板において、電源用導体層を分割
し、かつ、インダクタンス性素子により分割した電源用
導体層を接続した。これにより、高周波で高インピーダ
ンスかつ損失性であるフェライトビーズ等を用いた磁性
体貫通形導体で高周波成分を損失させる。さらに、グラ
ウンド用導体層と電源用導体層とが構成する平行平板に
ついて、信号線により給電されたモードによる共振周波
数を変化させる、あるいは、グラウンド用導体層と電源
用導体層間に誘起される電磁界を減衰させることで放射
ノイズを低減する。
【0018】以上により、線間クロストーク等、基板の
外部、及び、導体層の基板外部寄りの層への電磁干渉と
放射ノイズを低減することのできるプリント配線板を得
ることができる。
【0019】実施の形態2.図6は、実施の形態2に係
るプリント配線板について説明するための断面図であ
る。一般に、積層構造のプリント配線板では、電源用導
体層は配線板と同じサイズである。ここでは、図6に示
すように、電源用導体層20とグラウンド用導体層1の
間の信号配線30を配置した範囲にだけ、電源用導体層
20を設けた。これにより、電源用導体層20の面積を
小さくすることができ、共振周波数を高い方に移動させ
ることができる。図7(a)は、電源用導体層20と配
線板とを同じサイズにした場合に、周波数aが共振周波
数であることを示している。図7(b)は、信号配線3
0を配置した範囲にだけ電源用導体層20を設けた場合
に、周波数b(周波数a<周波数b)が共振周波数であ
ることを示している。さらに、共振周波数より低い周波
数帯での放射効率を劣化させて、放射ノイズの抑制効果
を高めることができる。なお、信号配線30は電源用導
体層20に対して、1パターン幅分以上(1パターン幅
とは、信号線の幅のことである)内側に配置する。図6
のように、信号線30cの幅をxとすると、信号線30
cは、電源用導体層20の端部よりyだけ(x≦y)内
側に配置する。これは、分割した電源用導体層20の間
にできる隙間に沿って、上記隙間と信号線とが重ならな
いようにするためである。隙間と信号線が重なると、信
号線より発生される電磁波が隙間から放射されてしまう
のでこれを防止する。
【0020】また、電源用導体層の分割数を少なくする
ことが可能になり、分割した電源用導体を接続するため
のインダクタンス性素子を減らすことができる。例え
ば、図3では、(ア)〜(エ)の4つの電源用導体層2
0をインダクタンス性素子6により接続している。も
し、(ア)と(ウ)の電源用導体層20の配置されてい
る範囲にのみ信号線が配線されているならば、(イ)と
(エ)の電源用導体層20を不要にすることができる。
また、図6では、電源用導体層20を片側に寄せている
が、配線板の縦横方向を含めてその形状は制限しない。
【0021】上記したように、実施の形態2では、グラ
ウンド用導体層と電源用導体層とで挟まれる信号線の層
で、信号線がある領域にだけ電源用導体層を設けた。こ
れにより、線間クロストーク等、基板の外部及び導体層
よりも基板外部寄りの層への電磁干渉と放射ノイズを低
減することのできるプリント配線板を得ることができ
る。また、放射ノイズの抑制効果を高めることができ
る。さらに、分割した電源用導体層を接続するためのイ
ンダクタンス性素子を減らすことができる。
【0022】実施の形態3.図8は、実施の形態3に係
るプリント配線板について説明するための断面図であ
る。図8において、電源用導体層20とグラウンド用導
体層1の間に配置する信号配線30は、高速信号線31
の他に低速信号用の信号線32を含むことがある。高速
信号線とは、隣接する信号線同士の電磁的な結合が発生
する周波数帯の信号線のことである。逆に、低速信号線
は、隣接する信号線同士の電磁的な結合が発生しない周
波数帯の信号線である。ここでは電源用導体層20とグ
ラウンド用導体層1の間の信号配線30のうち、高速信
号線31を配置した範囲にだけ電源用導体層20を設け
た。これにより、電源用導体層20の面積を小さくする
ことができ、共振周波数を高い方に移動するとともに、
共振周波数より低い周波数帯での放射効率を劣化させ
て、放射ノイズの抑制効果を高めることができる。な
お、高速信号線31は電源用導体層20に対して、上記
実施の形態2と同様に1パターン幅分以上内側に配置す
る。これは、分割した電源用導体層20の間にできる隙
間に沿って、上記隙間と信号線とが重ならないようにす
るためである。隙間と信号線が重なると、信号線より発
生される電磁波が隙間から放射されてしまうのでこれを
防止する。また、電源用導体層の分割数を少なくするこ
とが可能になるので、分割した電源用導体層を接続する
ためのインダクタンス性素子を減らすことができる。図
8では、電源用導体層20を片側に寄せているが、配線
板の縦横方向を含めてその形状は制限しない。また、高
速信号線31を集めたブロックと低速信号線32を集め
たブロックとを分けて配置する構成も含む。高速信号線
31を集めたブロックと低速信号線32を集めたブロッ
クとを分けることにより、高速信号線31と低速信号線
32との電磁結合を抑制することができる。なお、低速
信号線32はアナログ信号線や電源用導体層20とは異
なる種類の電源線、グラウンド用導体層1とは異なる種
類のグラウンド線も含む。
【0023】上記したように、実施の形態3では、高速
信号線が配線されている範囲にのみ電源用導体層を設け
た。これにより、線間クロストーク等、基板の外部及び
導体層よりも基板外部寄りの層への電磁干渉と放射ノイ
ズを低減することのできるプリント配線板を得ることが
できる。また、放射ノイズの抑制効果を高めることがで
きる。また、分割した電源用導体層を接続するためのイ
ンダクタンス性素子を減らすことができる。さらに、高
速信号線と低速信号線との電磁結合を抑制することがで
きる。
【0024】実施の形態4.図9は、実施の形態4に係
るプリント配線板について説明するための断面図であ
る。図9に示すように、ここでは電源用導体層20とグ
ラウンド用導体層1の間に配置する信号線は、高速信号
線31だけとし、低速信号線は、電源用導体層20とグ
ラウンド導体層1の基板外部寄りの層、例えば、信号用
導体層4に配置した。
【0025】上記したように、この実施の形態4では、
グラウンド用導体層と電源用導体層とで信号線を挟む構
造のプリント配線板において、電源用導体層を分割し、
かつ、分割した電源用導体層をインダクタンス性素子で
接続し、グラウンド用導体層と電源用導体層とで挟まれ
る信号線の層には高速信号線だけをレイアウトした。
【0026】以上のように、高速信号線と低速信号線と
をそれぞれ異なる層に配置することにより、高速信号線
31と低速信号線との電磁結合を抑制する性能を高める
ことができる。また、基板設計時に、高速信号線と低速
信号線とのアイソレーションが構造的に確保されている
ため、基板設計時に同一層における高速信号線と低速信
号線の配置を改めて考慮する必要がなく、基板設計の期
間短縮と設計負荷の軽減を図ることができる。
【0027】実施の形態5.図10は、実施の形態5に
係るプリント配線板について説明するための断面図であ
る。図10に示すように、ここでは電源用導体層20と
グラウンド用導体層1との間に配置する信号線は、高速
信号線31だけとし、低速信号線は、電源用導体層20
とグラウンド用導体層1の基板外部寄りの層、例えば、
信号用導体層4に配置した。さらに電源用導体層20と
グラウンド用導体層1の間の高速信号線31を配置した
範囲にだけ電源用導体層20を設けた。
【0028】上記したように、この実施の形態5では、
高速信号線がある領域にだけ電源用導体層を設けた。
【0029】以上により、高速信号線と低速信号線との
電磁結合を抑制する性能を高めることができる。また、
基板設計時に、高速信号線と低速信号線とのアイソレー
ションが構造的に確保されているため、基板設計時に同
一層における高速信号線と低速信号線の配置を改めて考
慮する必要がない。また、電源用導体層20の面積を小
さくすることができ、放射ノイズの抑制効果を高めるこ
とができる。さらに、電源用導体層の分割数を少なくす
ることが可能になり、分割した電源用導体層を接続する
ためのインダクタンス性素子を減らすことができる。
【0030】実施の形態6.図11は、実施の形態6に
係るプリント配線板について説明するための断面図であ
る。上記実施の形態1から5に記載したプリント配線板
では、グラウンド用導体層1と電源用導体層20とで挟
まれた信号配線30が、分割した電源用導体層20の間
にできる隙間29(以下、隙間29をスリット29と称
する)に沿って、上記スリット29と信号配線30とが
重ならないようにした。信号配線30がスリット29に
沿ってスリット29と重なる場合には、信号配線30を
1パターン幅分以上(1パターン幅とは信号配線30の
幅xのことである)電源用導体層20の端部より内側に
ずらして(内側にずらすとは、電源用導体層20の端部
から信号配線30の端部までの距離がy(x<y)であ
ること、なお、xは信号線の幅)スリット29に沿って
信号線が重ならないようにした。
【0031】上記したように、この実施の形態6では、
グラウンド用導体層と電源用導体層とで挟まれた信号線
が、分割した電源用導体層の間のスリット部分で上記ス
リットに沿ってスリットと重ならないような位置関係に
レイアウトした。
【0032】以上により、スリットの部分で、信号配線
30と信号用導体層4に配線された線、或いは、信号配
線30と基板外部とのアイソレーションが劣化すること
を防ぐことができる。
【0033】実施の形態7.図12は、実施の形態7に
係るプリント配線板について説明するための断面図であ
る。図12に示すように、上記実施の形態1から6記載
のプリント配線板では、グラウンド用導体層1と電源用
導体層20とで挟まれた信号配線30(実施の形態7で
は、信号配線30を高速信号線とする。このため、信号
配線30を高速信号線30と称する)が、電源用導体層
20を挟んで基板外部寄りの層にある低速信号線40
と、スリット29の部分でスリット29に沿ってスリッ
ト29と重なる位置関係にならないようにした。高速信
号線30、或いは、高速信号線30と低速信号線40と
がスリット29と重なる位置関係にある場合、高速信号
線30を電源用導体層20の端部からy(x<y、な
お、xは高速信号線の幅)だけ内側にずらして、信号線
を1パターン幅分以上スリット29より離すようにし
た。
【0034】また、図13の断面図及び図14の上面透
視図に示すように、低速信号線40と、少なくとも高速
信号線30dと高速信号線30eのいずれか一方とが異
なる層にスリット29に対して垂直になるように配線さ
れるとともに、少なくとも高速信号線30dと高速信号
線30eのいずれか一方と、低速信号線40とが重なる
ように配線されている場合がある。この場合は、図15
の上面透視図に示すように低速信号線40を配置する位
置はそのまま変更せずに、高速信号線30dと30eと
をそれぞれ図15のように距離yだけ低速信号線40よ
り離した位置に配線する。高速信号線30dと30e
は、ともに信号線の幅がxであり、x<yであるものと
する。
【0035】上記したように、この実施の形態7では、
グラウンド用導体層と電源用導体層とで挟まれた信号線
と、電源用導体層よりも基板の外側寄りの層に配線され
ている信号線とが、分割した電源用導体層の間にできる
スリットに沿ってスリットと重ならないような位置関係
にレイアウトする。
【0036】以上により、スリットの部分で、高速信号
線と低速信号線とのアイソレーションが劣化することを
防ぐことができる。
【0037】実施の形態8.上記実施の形態1から7記
載のプリント配線板では、分割した電源用導体層間の接
続に、インダクタンス性素子を用いた。しかし、インダ
クタンス性素子の代わりに、部品実装面において導体で
接続、あるいは電源用導体層においてパターンで接続し
てもかまわない。図16に分割した電源用導体層20を
導体60により接続する図を示す。図16において、信
号用導体層4は、信号線とともに部品を搭載する部品実
装面を兼ねている。導体60は、信号用導体層4に搭載
され、パッド61を介してスルーホール等の導体線50
の端部に接続されている。スルーホール等の導体線50
は、パッド61に接続されている端部とは別の端部を電
源用導体層20に接続して、分割した電源用導体層20
を接続している。図17に、分割した電源用導体層20
を形状パターンの変更により接続した上面図を示す。図
17に示す電源用導体層20は、一部の形状を加工し
て、例えば、Dで示す部分のように電源用導体層を細く
して、電源用導体層21と22とを接続している。
【0038】上記したように、この実施の形態8では、
分割した電源用導体層をインダクタンス性素子ではな
く、パターン等の導体により接続した。
【0039】このため、放射ノイズの抑制効果は、劣化
するが、この劣化が許容範囲である場合に、電源用導体
層間の接続に基板の部品実装面を使用する必要がないた
め、製造コストを下げることができる。あるいは基板上
の実装面積を広げ、かつ製造コストを下げることができ
る。
【0040】
【発明の効果】以上のように、この発明のプリント配線
板によれば、グラウンド用導体層と電源用導体層とで信
号線を挟む構造のプリント配線板において、電源用導体
層を分割し、上記分割した電源用導体層を導体により接
続する。このため、信号線より発せられる放射ノイズを
抑制することができる効果がある。また、例えば、上記
分割した電源用導体層を接続する導体を、電源用導体層
の一部の形状を変更することにより生成する導体とする
ことで、電源用導体層間の接続に基板の部品実装面を使
用する必要がなくなる。このため、製造コストを下げる
効果がある。
【0041】また、分割した電源用導体層間をフェライ
トビーズ等の磁性体貫通形導体を含むインダクタンス性
素子で接続した。これにより、グラウンド用導体層と電
源用導体層が構成する平行平板について、信号線により
給電されたモードによる共振周波数を変化させる、ある
いは、グラウンド用導体層と電源用導体層間に誘起され
る電磁界を減衰させることで放射ノイズを低減すること
ができる。従って、線間クロストーク等、外部への電磁
干渉と放射ノイズを低減することのできるプリント配線
板を得ることができる効果がある。
【0042】また、電源用導体層を信号線が配線されて
いる領域に配置する。このため、電源用導体層の分割数
を少なくすることができ、分割した電源用導体層を接続
するインダクタンス性素子の数を減らすことができる。
従って、製造コストを下げることができる効果がある。
【0043】また、電源用導体層を、少なくとも隣接す
る信号線同士の電磁的な結合が特定の周波数帯域で発生
する信号線が配線されている領域に配置する。このた
め、電源用導体層の分割数を少なくすることができ、分
割した電源用導体層を接続するインダクタンス性素子の
数を減らすことができる。従って、製造コストを下げる
ことができる効果がある。
【0044】また、信号線を、分割した電源用導体層間
の隙間に沿って隙間と重ならない位置に配線した。この
ため、電源用導体層とグラウンド用導体層とにより挟ま
れた信号線と上記信号線以外の信号線とのアイソレーシ
ョンが劣化するのを防ぐことができる効果がある。
【0045】さらに、電源用導体層とグラウンド用導体
層とにより挟まれた信号線と上記以外の信号線とが、分
割した電源用導体層間の隙間に沿って隙間と重ならない
位置に配線した。このため、電源用導体層とグラウンド
用導体層とにより挟まれた信号線と上記信号線以外の信
号線とのアイソレーションが劣化するのを防ぐことがで
きる効果がある。
【図面の簡単な説明】
【図1】 この発明における積層構造のプリント配線板
の構成を示す断面図。
【図2】 図1に示す積層構造のプリント配線板の層構
成を示す図。
【図3】 実施の形態1に係るプリント配線板について
説明するための平面図。
【図4】 (a)実施の形態1に係るプリント配線板に
ついて電源用導体層間の接続を説明するための図3のA
−Aにおける断面図。(b)図4(a)のフェライトビ
ーズを貫通した導体の詳細図。
【図5】 実施の形態1に係るプリント配線板について
説明するための図3のB−Bにおける断面図。
【図6】 実施の形態2に係るプリント配線板について
説明するための断面図。
【図7】 (a),(b)実施の形態2に係る共振周波
数を説明するための断面図。
【図8】 実施の形態3に係るプリント配線板について
説明するための断面図。
【図9】 実施の形態4に係るプリント配線板について
説明するための断面図。
【図10】 実施の形態5に係るプリント配線板につい
て説明するための断面図。
【図11】 実施の形態6に係るプリント配線板につい
て説明するための断面図。
【図12】 実施の形態7に係るプリント配線板につい
て説明するための断面図。
【図13】 実施の形態7に係るプリント配線板につい
て説明するための断面図。
【図14】 実施の形態7に係るプリント配線板につい
て説明するための上面透視図。
【図15】 実施の形態7に係るプリント配線板につい
て説明するための上面透視図。
【図16】 実施の形態8に係るプリント配線板につい
て説明するための断面図。
【図17】 実施の形態8に係るプリント配線板につい
て説明するための平面図。
【図18】 従来のプリント配線板を示す平面図。
【符号の説明】
1 グラウンド用導体層、2 電源用導体層、3,4
信号用導体層、5 誘電体層、6 インダクタンス素
子、20,21,22 分割した電源用導体層、29
隙間(スリット)、30,30a,30b,30d,3
0e 信号配線,高速信号線、30c 信号線、31
高速信号線、32 低速信号線、40 低速信号線、5
0 スルーホール等の導体線、51 フェライトビーズ
を貫通した導体、52,60 導体、53 フェライト
ビーズ、61 パッド、100 プリント配線板の電源
層またはグラウンド層、101 開口部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神田 光彦 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 富山 勝己 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 内田 雄 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 鶴瀬 英紀 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 グラウンド用導体層と電源用導体層とに
    より信号線を挟む構造の積層構造のプリント配線板にお
    いて、 上記電源用導体層を複数に分割し、上記分割した電源用
    導体層を導体により接続することを特徴とする積層構造
    のプリント配線板。
  2. 【請求項2】 上記分割した電源用導体層を接続する導
    体は、インダクタンス性素子であることを特徴とする請
    求項1記載の積層構造のプリント配線板。
  3. 【請求項3】 上記電源用導体層は、上記信号線が配線
    されている領域に配置することを特徴とする請求項1記
    載の積層構造のプリント配線板。
  4. 【請求項4】 上記信号線は、少なくとも隣接する信号
    線同士の電磁的な結合が特定の周波数帯域で発生する信
    号線であり、 上記電源用導体層は、上記信号線が配線されている領域
    に配置することを特徴とする請求項3記載の積層構造の
    プリント配線板。
  5. 【請求項5】 上記信号線は、上記信号線の配置される
    位置が上記分割した電源用導体層の間にできる隙間に沿
    って隙間と重なる位置に配線されないことを特徴とする
    請求項1から4いずれか記載の積層構造のプリント配線
    板。
  6. 【請求項6】 上記積層構造のプリント配線板は、さら
    に、上記電源用導体層よりもプリント配線板の外側方向
    に配置されている層に信号線を配置し、 上記電源用導体層と上記グラウンド用導体層とにより挟
    まれた信号線と、上記電源用導体層よりもプリント配線
    板の外側方向に配置されている層に配線された信号線と
    が、上記分割した電源用導体層間の間にできる隙間に沿
    って隙間と重なる位置に配線されないことを特徴とする
    請求項1から3いずれか記載の積層構造のプリント配線
    板。
  7. 【請求項7】 上記インダクタンス性素子は、少なくと
    もフェライトビーズであることを特徴とする請求項2記
    載の積層構造のプリント配線板。
JP14261298A 1998-05-25 1998-05-25 積層構造のプリント配線板 Expired - Lifetime JP4260243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14261298A JP4260243B2 (ja) 1998-05-25 1998-05-25 積層構造のプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14261298A JP4260243B2 (ja) 1998-05-25 1998-05-25 積層構造のプリント配線板

Publications (2)

Publication Number Publication Date
JPH11340629A true JPH11340629A (ja) 1999-12-10
JP4260243B2 JP4260243B2 (ja) 2009-04-30

Family

ID=15319385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14261298A Expired - Lifetime JP4260243B2 (ja) 1998-05-25 1998-05-25 積層構造のプリント配線板

Country Status (1)

Country Link
JP (1) JP4260243B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130950A3 (en) * 2000-02-29 2003-12-17 Kyocera Corporation Wiring board
JP2006261479A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 多層プリント回路基板と電子機器
JP2010251486A (ja) * 2009-04-15 2010-11-04 Mitsubishi Electric Corp 多層プリント配線板
JP2011035222A (ja) * 2009-08-04 2011-02-17 Mitsubishi Electric Corp 電子機器とそのプリント配線板
US8315009B2 (en) 2007-09-28 2012-11-20 Hitachi Global Storage Technologies, Netherlands B.V. System and method for changing resonant frequency in hard disk drive components
JP2017163054A (ja) * 2016-03-10 2017-09-14 三菱電機株式会社 信号伝送基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130950A3 (en) * 2000-02-29 2003-12-17 Kyocera Corporation Wiring board
JP2006261479A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 多層プリント回路基板と電子機器
US8315009B2 (en) 2007-09-28 2012-11-20 Hitachi Global Storage Technologies, Netherlands B.V. System and method for changing resonant frequency in hard disk drive components
JP2010251486A (ja) * 2009-04-15 2010-11-04 Mitsubishi Electric Corp 多層プリント配線板
JP2011035222A (ja) * 2009-08-04 2011-02-17 Mitsubishi Electric Corp 電子機器とそのプリント配線板
JP2017163054A (ja) * 2016-03-10 2017-09-14 三菱電機株式会社 信号伝送基板

Also Published As

Publication number Publication date
JP4260243B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
JP2001119110A (ja) プリント基板
US20140293566A1 (en) Circuit board and electronic device
US7016198B2 (en) Printed circuit board having outer power planes
US9590288B2 (en) Multilayer circuit substrate
JP4049885B2 (ja) プリント配線基板
EP1085594A2 (en) High frequency circuit apparatus
JP2001127387A (ja) プリント配線基板
US6949819B2 (en) Jumper chip component and mounting structure therefor
JP2004235184A (ja) 高周波装置
JPH11340629A (ja) 積層構造のプリント配線板
TW200810651A (en) Low-noise multilayered PCB
JP2020043172A (ja) 電子機器
US12363821B2 (en) Circuit module
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JPH08162559A (ja) マイクロ波集積回路
JP5234527B2 (ja) 部品内蔵基板
US11984637B2 (en) Transmission line and electronic device
JPH11298097A (ja) プリント配線板
JPWO2008010445A1 (ja) 多層プリント回路基板
EP1603201A1 (en) Connection structure for coaxial connector and multilayer substrate
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP4992394B2 (ja) プリント配線板
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term