JPH11341015A - デ―タネットワ―クファブリック装置 - Google Patents

Abstract

(57)【要約】 【課題】 二重化されたＡＴＭネットワークファブリッ
クにおいて、セルの損失なしに、動作中のモジュールと
復旧中のモジュールの同期を実現する。 【解決手段】 １つのモジュールが停止した場合、その
モジュールが復旧するときに、まず、そのモジュールの
ルーティング情報が、そのモジュールを制御する制御コ
ンプレックスに記憶された情報から更新される。新規の
パス接続およびパス切断制御情報も、更新期間のリフレ
ッシュ時間中にそのモジュールに送られる。既存および
新規のコネクションの帯域内接続制御セルは、動作中の
モジュールと並列に、復旧中のモジュールへ送信され
る。特定のコネクションに関連するセルは、入口ポート
から出口ポートまで通る間に、一定のキューのセットを
通る。途中のすべてのキューが、動作中および復旧中の
両方のファブリックで空になった場合、このコネクショ
ンに対するファブリックは同一である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
（ＡＴＭ）交換ネットワークを制御する方法および装置
に関する。

【０００２】

【従来の技術】ディジタル技術における進歩の結果とし
て、非同期転送モード（ＡＴＭ）の通信および交換ネッ
トワークの使用がますます広まっている。ＡＴＭは、標
準サイズのパケット（セル）を用いて通信信号を伝送す
る。伝送設備を通じて伝送される各セルは、５バイトの
ヘッダおよび４８バイトのペイロードを含む。ペイロー
ドはディジタル形式なので、ディジタル化音声、ディジ
タル化ビデオ、ディジタル化ファクシミリ、ディジタル
化データ、マルチメディア、あるいはこれらの任意の組
合せを表すことができる。ヘッダは、ＡＴＭ通信路に沿
った各交換ノードがセルを適当な出力へと交換すること
を可能にする情報を含む。セルは、あらかじめ設定され
た仮想コネクションを通じてソースからデスティネーシ
ョンへ運ばれる。仮想コネクションにおいて、同じ仮想
コネクションアドレスを有する同じ入口ポートからのす
べてのセルは、同じ出口ポートへ送られる。宅内装置
（ＣＰＥ(Customer Premises Equipment)）ソースから
ＣＰＥデスティネーションまでの仮想コネクションが設
定されると、その仮想コネクションのすべてのセルは、
同じノードを通って同じデスティネーションへ送られ
る。

【０００３】ＡＴＭは、光ファイバシステムのような最
近の伝送設備により可能な高いビットレートを最大限に
利用することができるとともに、カスタム超大規模集積
（ＶＬＳＩ）回路、高速マイクロプロセッサ技術および
プログラマブルロジックアレイを用いて単位時間あたり
大量のセルを交換することができるため、ますます広ま
っている。

【０００４】１個のノードによって処理されるトラフィ
ックの量は非常に大きいため、ノードは非常に信頼性の
高いモジュールからなる必要がある。故障により非常に
多くのセルが影響を受けるからである。このため、モジ
ュールを二重化することが要求される。しかし、二重化
されたモジュールが完全に同期していない場合、デュプ
レクス（二重化）ファブリックの後の出口側の何らかの
形の逆多重化とともに、信号が両側のファブリックに渡
される前に何らかの形の順番号を入口側でサポートしな
ければならない。逆多重化は、順番号に基づいて、完全
な所望の出力セルストリームを再構成する。ファブリッ
ク動作の非同期の程度に依存して、ますます多くのバッ
ファがマージ機能によって必要とされる。

【０００５】本発明の発明者の認識によれば、同期ファ
ブリック動作はこのバッファを０に縮小する。さらに、
同期動作により、測定／課金カウンタをどこに置くこと
も可能となる。（非同期動作は、すべてのカウンタを入
口端および出口端に制限する。）さらに、本発明の発明
者の認識によれば、完全な同期は達成が非常に困難であ
る。それは、各モジュール内に記憶される呼数のため、
および、指定された出力ポートに到達するためにセルが
遭遇するそれぞれ相異なる遅延を有する可能なパスの数
のためである。

【０００６】

【発明が解決しようとする課題】従って、本発明の発明
者の認識によれば、従来技術の課題は、外部制御パスか
らの信号に応答してコネクションが設定あるいは破棄さ
れるときに、同期した二重化を提供するために十分に満
足な経済的な構成が利用可能でないことである。

【０００７】

【課題を解決するための手段】本発明によれば、上記の
課題は解決され、従来技術を超える進歩がなされる。本
発明によれば、セルは、二重化された両方の交換モジュ
ールに同時に注入され、二重化された２つのモジュール
のメモリ内容は同期が維持される。１つのモジュールが
停止した場合、そのモジュールが復旧するときに、ま
ず、そのモジュールのルーティング情報が、そのモジュ
ールを制御する制御コンプレックスに記憶された情報か
ら更新される。新規のパス接続およびパス切断制御情報
も、更新期間のリフレッシュ時間セグメント中にそのモ
ジュールに送られる。既存および新規のコネクションの
帯域内（インバンド）接続制御セルは、動作中のモジュ
ールと並列に、復旧中のモジュールへ送信される。特定
のコネクションに関連するセルは、入口ポートから出口
ポートまで通る間に、一定のキュー（待ち行列）のセッ
トを通る。途中のすべてのキューが、動作中および復旧
中の両方のファブリックで空になった場合、このコネク
ションに対するファブリックは同一である。復旧中のフ
ァブリックは、空状態から開始しているため、蓄積して
いるセルは動作中のファブリックよりも常に少ない。動
作中のファブリックが空になると、復旧中のファブリッ
クも同時に空になる。こうして、２つのファブリックは
同期する。ファブリックを通るパスに複数のキューが存
在する場合、これらのキューは、入口側から出口側へと
一度に１個のキューずつ空にされる。すべてのキューが
空にされると、２つのモジュールは同期することにな
る。この構成では、これらの２個のモジュールは完全に
同期するため、その後、いかなるセルの損失もなく、動
作中のモジュールから準備中のモジュールへの切換えが
可能となる。

【０００８】本発明の１つの特徴によれば、パス制御情
報は、特定の設定リクエストに応答して同一のパスが２
つのファブリックで選択されるように、記憶される。こ
れは、交換機の制御コンプレックスから制御セルを２つ
のファブリックへ並列に送ることによって実現される。
制御セルは、２つのファブリックの制御メモリの内容を
制御する。これにより、２つのモジュールのメモリの内
容の同期を維持することが可能となる。

【０００９】

【発明の実施の形態】一般に、ＡＴＭ交換機ファブリッ
クは、入力として、複数のＡＴＭセルストリームを受け
取る。各ＡＴＭセルは、仮想パス識別子を指定する識別
ヘッダと、場合により仮想チャネル識別子を有する。交
換ファブリックは、これらのセルを受け取り、自己の内
部セル識別子によりそれらを適当なＡＴＭ出力ストリー
ムへルーティングする。ＡＴＭ出力ストリームには、出
力仮想パス識別子（ＶＰＩ）が付けられる。仮想コネク
ションタイプが仮想チャネルコネクションである場合に
は、出力仮想チャネル識別子（ＶＣＩ）も付けられる。
複数の異なるＡＴＭストリームからのＡＴＭセルが共通
の出力ストリーム（そこではそれらのセルはシーケンシ
ャルに送信されなければならない。）に収束することが
できるように、ＡＴＭファブリックは、作業を実行する
際に、ＡＴＭセルを記憶する。

【００１０】基本的な交換機能を有効に実行するため
に、ＡＴＭ交換機は以下のサポート機能を実行する。 ・ＡＴＭ交換機は、セルにタグを付け、リーキーバケッ
トパラメータ（ピークおよび持続セル到着レート）に基
づいてレートを管理する。 ・ＡＴＭ交換機は、個々のソースのリーキーバケットパ
ラメータと、すべてのソースからのセルに対する総キュ
ー長を用いてセルストリームをシェーピングして、個々
のセルを適当に遅延させる。 ・ＡＴＭ交換機は、さまざまなサービスクラスに基づい
て各クラス内のコネクションの設定をスケジューリング
する。

【００１１】ＡＴＭ交換機の入力における仮想パス識別
子は、交換機の出力における仮想パス識別子と必ずしも
同一ではない。その理由は、ＡＴＭネットワーク全体に
わたって共通の識別子を保持することができるためには
非常に長い識別子を用いることが必要となるためであ
る。その結果、識別子は各交換機で翻訳され、翻訳メモ
リが各交換機に設けられ、入力仮想パス識別子と出力仮
想パス識別子の間の翻訳を行い、場合によっては、入力
と出力の仮想チャネル識別子間の翻訳も行われる。

【００１２】二重化された２個の交換ファブリックモジ
ュールの完全な同期を保つことの問題点は、非常に多く
のパケットを交換ファブリックのさまざまなキューに記
憶しなければならないという事実の結果である。準備中
の交換モジュールが動作中の交換モジュールと同期をと
る場合、２つのユニットが同期したときにはキューの内
容は同一でなければならない。さもなければ、入口セル
を出口ラインへ送信する際の遅延が、バッファの内容が
異なる２つの交換モジュール間で異なることになる。さ
らに、シェーパが個々の仮想コネクションのリーキーバ
ケットパラメータによって課される制限にあわせてトラ
フィックを平滑化しなければならないことにより、問題
は複雑になる。この機能は、本発明の実施例では、シェ
ーパデバイスを用いることにより実現される。

【００１３】シェーパは、サービスされた後に終端へと
回転するビンのセットとして動作する。シェーピング
は、グローバル時間、およびサービス時間という２つの
概念的なポインタを有する。グローバル時間は、実際の
時間の進行とともに進む。サービス時間は、１個のビン
の作業が正しく処理されたときにのみ進む。特定のタイ
ムビンのすべてのセルが処理されると、そのビンはすべ
てのビンの最後に移動される。新たなセルは、グローバ
ル時間ポインタと、１個のタイムビンの時間量に基づい
てキューに加えられる。例えば、１個のタイムビンが４
４．４４マイクロ秒であると定義される場合、このタイ
ムビンのサービスが次のタイムビンのサービスへとオー
バーフローするまでに２５６個のセルがキューに加えら
れる。４４．４４マイクロ秒ごとに、グローバル時間ポ
インタは次にビンに進む。サービス時間は、１個のタイ
ムビンのすべてのセルがサービスされたときにのみ進
み、その間グローバル時間は進行している。従って、タ
イムビンのシェーピングされたセルのサービス中に、シ
ェーピングされていないセルのバーストが到着するため
に、サービス時間は遅延する可能性がある。

【００１４】ラインカードから受信されシェーパへ送信
される連続するセルの伝送の制御は、制御メモリの内容
によって決定される。制御メモリは、どのパスがアクテ
ィブであるかを決定するとともに、入力仮想パス識別子
と出力仮想パス識別子の間の翻訳も決定する。本発明の
実施例では、このメモリの内容は、制御プロセッサコン
プレックスによって生成される制御セルの内容に従って
変化する。制御セルは、仮想パス識別子によって、デス
ティネーションがデバイスのうちの１つのメモリである
ことおよび交換ファブリックを制御するプロセッサであ
ることが認識される。

【００１５】各ＡＴＭ交換モジュールは、汎用マイクロ
プロセッサおよび専用（特殊目的）マイクロプロセッサ
を有する。帯域内接続制御セルは専用マイクロプロセッ
サに行く。専用マイクロプロセッサは、チップを通じて
関連情報に非常に高速にアクセスする。この情報は、帯
域内セル内のデバイスプロビジョニング（設備提供）情
報にピギーバックされる。さらに、専用マイクロプロセ
ッサは、ファブリックの片側でしか実行することができ
ない作業（例えば、ローカルハードウェア障害状態の報
告）は実行しない。二重化された専用マイクロプロセッ
サは、同じ順序で同じ時刻に同一の作業リクエストを受
け取るため、同一の応答が可能である。高速な特殊目的
専用マイクロプロセッサは、制御コンプレックスとの通
信を処理する。各ＡＴＭファブリックモジュール内の汎
用マイクロプロセッサ（専用マイクロプロセッサを通じ
て制御コンプレックスによってアクセスされる。）は、
すべてのデバイスにアクセスすることができる。このア
クセスは、毎秒数百の呼設定／破棄リクエストのレート
をサポートするのに要するよりもずっと遅い。専用マイ
クロプロセッサと汎用マイクロプロセッサは、プロセッ
サモジュール上のシリアルリンクを通じて通信する。

【００１６】各ＡＴＭファブリックインタフェースモジ
ュール内の汎用マイクロプロセッサ（ＧＭＰ(general p
urpose microprocessor)）は、遅いシリアルインタフェ
ースを通じてデバイスおよびそのメモリにアクセスする
ことができる。このインタフェースの速度は、要求され
る高い設定および破棄のレートを満たすことができな
い。さらに、ＧＭＰは、遅いシリアルリンクを通じてで
なければ、専用マイクロプロセッサのローカルメモリに
直接アクセスすることができない。これらの制限の結
果、ＧＭＰは次のようなタイプの作業のみを実行する。 １．デュプレクスファブリックの間の復旧、除去および
切換えのための保守アクション、すなわち、１つのファ
ブリックユニットに固有の１回限りのアクション。 ２．ハードウェア障害報告。これは、１つのファブリッ
クユニットに固有である。 ３．ＡＴＭレベルコネクション状態／ステータス情報の
高いレイテンシのアップロード。すなわち、アラーム指
示信号（ＡＩＳ(Alarm Indication Signal)）、リモー
ト欠陥指示（ＲＤＩ(Remote Defect Indication)）、あ
るいは連続性検査Ｆ４／Ｆ５レベル運用保守管理（ＯＡ
Ｍ）状態の、非常にバースト性の高い報告。

【００１７】図１に、ＡＴＭ交換機を通る一般的なパス
を示す。入力信号は、ラインカード１１で受信され、こ
の一方向ＡＴＭパスを通じてラインカード１２へ送信さ
れる。双方向ＡＴＭコネクションは、ラインカード１１
と１２の間で逆向きに流れる２つの一方向コネクション
からなる。ラインカード１１は、標準の５３バイトセル
を受信し、５４バイトセルをヒットレス保護交換機（Ｈ
ＩＰＳ(Hitless Protection Switch)）デバイス１へ送
る。５４番目のバイトは、複数のラインカードのうち１
つのＨＩＰＳデバイスに接続されたラインカードを識別
するラインカード識別子（本発明の実施例では３ビッ
ト）を含む。

【００１８】ＨＩＰＳデバイスは、５４バイトセルを５
６バイトセルに拡張するが、追加の２バイトを完全には
埋めない。さらに、ＨＩＰＳデバイスは、接続されてい
るラインカードからの入力を受け取り、それを５６バイ
トセルとしてトランスレータデバイス２へ送るためにＦ
ＩＦＯキューに挿入する。トランスレータデバイス２
は、入口ポート識別、ＶＰＩ、およびオプションとして
ＶＣＩ、を用いて、共有メモリファブリック（ＳＭＦ(S
hared Memory Fabric)）６に渡される内部呼識別へのマ
ッピングを行う。内部呼識別子に基づいて、ＳＭＦは、
外部メモリを参照して、出口ファブリックインタフェー
ス７内のトランスレータデバイスに渡される出口ポート
の識別および出口セル識別子を調べる。出口ファブリッ
クインタフェースは、この情報を用いて出力ＶＰＩ、お
よびオプションとしてＶＣＩを調べる。ポート識別子
は、セルを送るために用いられるタイムスロットの識別
により、暗黙的に外部ファブリックインタフェースに渡
される。

【００１９】トランスレータデバイス２は、翻訳情報を
含むメモリ３からの入力を受け取る。また、トランスレ
ータは、５４番目のバイト内に３ビットを追加する。こ
の３ビットは、呼を処理する特定の入口ファブリックイ
ンタフェースモジュールを識別するために用いられる。

【００２０】シェーパユニット４は、個々の仮想コネク
ションからのセルバーストのピークを平滑化して、この
ようなピークバーストが、許容されたパラメータ内で送
信している他のソースのトラフィックと干渉しないよう
にするために、個々の仮想コネクションからのセルをビ
ン９，...，１０のうちの１つへと拡散する。

【００２１】シェーピングは、主に次の２つの理由で実
行される。１．シェーピングは、この交換機および他の
上流交換機によって導入されるバースト性を低減する。
シェーピングがない場合、交換機の入口端で管理要件を
満たしている仮想コネクションが、次の下流交換機に渡
されるときに管理要件を満たしていないことがあり得
る。２．シェーピングは、ＴＣＰ／ＩＰ(Transport Con
trol Protocol/InternetProtocol)コネクションセル遅
延を固定量に保持しようとする。これにより、利用され
る実際の帯域幅はシェーピングレートに近づき、定常的
なＴＣＰ／ＩＰグッドプット(goodput)（使用可能なＩ
Ｐパケット）を維持するのに有用である。

【００２２】シェーパは、５６バイトセルをターボボー
ドインタフェースデバイス（ＴＢＩＤ(Turbo Board Int
erface Device)）５へ送信する。ＴＢＩＤ５は、シェー
パの出力と共有メモリファブリックの入力との間の小さ
い時間変動を吸収する。ＴＢＩＤは、５６バイトセルを
共有メモリファブリック６に送る。共有メモリファブリ
ック６は、トランスレータ２によって導出された１６ビ
ットのルーティング番号と、入口ファブリックインタフ
ェースの３ビットの識別とに基づいてルーティング翻訳
を実行し、５６バイトセルを所望の出口ファブリックイ
ンタフェースへルーティングする。出口ファブリックイ
ンタフェースは、共有メモリファブリックから受信した
１６ビットのルーティング番号のみに基づいてルーティ
ングを実行する。これは、８個のラインカードのうちの
１つを識別する。最後に、出口ファブリックインタフェ
ースは、１６ビットのルーティング番号を取り除いた５
４バイトセルをラインカード１２に送る。ラインカード
１２は、５４番目のバイトを取り除き、セルをデスティ
ネーションＡＴＭノードへ送信する。

【００２３】図２に、仮想コネクションの設定または破
棄のための構成を示す。ノード制御コンプレックス２０
１は、入口ファブリックインタフェース、出口ファブリ
ックインタフェースおよび共有メモリファブリックの制
御メモリに記憶される情報を直接生成する。図２の例で
は、設定される仮想コネクションは、ラインカード２１
１上に入力を有しラインカード２１３上に出力を有する
一方向仮想パス２０３である。ノード制御コンプレック
スは、入口ファブリックインタフェース、出口ファブリ
ックインタフェース、および共有メモリファブリックの
メモリに情報を書き込むことによって仮想コネクション
の設定および破棄を制御する。しきい値を正しく設定す
ることにより、帯域内接続制御セルがファブリック内で
廃棄されないことを保証することが可能である。ノード
制御コンプレックスは、ラインカード２１１からライン
カード２１３までの一方向仮想コネクション２０３を設
定しようとする場合、まず、共有メモリファブリック２
２７を通り出口ファブリックインタフェース２２５に至
るパーマネント（固定）仮想コネクション２０５を通じ
て制御セルを送る。共有メモリファブリック２２７内の
デバイスならびにファブリックインタフェース２２５お
よび２２１内のトランスレータデバイスは、セル識別
子、内部セルフォーマットおよび内容によってこれらの
設定メッセージを識別する。ノード制御コンプレックス
２０１は、ラインカード２１５および入口ファブリック
インタフェース２２３を通じて共有メモリファブリック
２２７に接続される。この制御メッセージは、共有メモ
リファブリックおよび出口ファブリックインタフェース
が、仮想コネクション２０３のセルを受信しこのセルを
出口ファブリックインタフェース２２５へ渡すよう準備
させる。ファブリックインタフェース２２５が設定セル
を処理した後、この帯域内接続制御セルは廃棄される。
出口ラインカードではコネクションごとの設定は不要で
ある。

【００２４】次に、制御コンプレックス２０１は、パー
マネント仮想コネクション２０７を通じて入口ファブリ
ックインタフェース２２１のメモリ２３１へ制御セルを
送る。これは、入口ファブリックインタフェース２２１
が、仮想コネクション２０３に関する受信を行い入力仮
想コネクションの識別を交換機内での内部ルーティング
用の内部セル識別子に翻訳するよう準備させる。出力仮
想コネクションの識別は、接続されているノードで受信
され、さらにセルをルーティングするための仮想コネク
ション識別子としてそのノードで用いられる。

【００２５】さらに、入口ファブリックインタフェース
は各セルに追加の２バイトを加え、これらのバイトが、
ノード内で内部的にルーティングされるようにする（す
なわち、共有メモリファブリック２２７に命令を与え、
共有メモリファブリックがセルを正しい出口ファブリッ
クインタフェースへルーティングするとともに、出口フ
ァブリックインタフェースがそのセルを接続されている
適当なラインカードへルーティングするようにする）。
５４番目のバイトは、セルを識別する情報、内部または
外部のいずれで生成されたセルであるかを識別する情
報、および入力ＥＣＲ−１ストリーム内のサブポートを
識別する情報を含む。また、出口ファブリックインタフ
ェースは、次の下流ＡＴＭ交換機が入力仮想コネクショ
ン識別子として使うために、出力仮想コネクション識別
子を置換する。

【００２６】本発明の実施例では、ノード制御コンプレ
ックスは単に制御セルを送信し、この制御セルは、適当
な制御メモリを直接変化させる。このような制御セルの
受信に対する確認応答は不要である。その理由は、その
ような手段によってどの程度のハードウェア故障を捉え
られるかは疑問であるからである。後の経験で、このよ
うな制御メッセージに確認応答することが好ましいこと
が示された場合には、もちろんこの判断は覆る可能性が
ある。

【００２７】制御セルは、二重化された入口ファシリテ
ィインタフェース、出口ファシリティインタフェースお
よび共有メモリファブリックの両方に並列に送られ、二
重化された両方のユニットが同時に更新されるようにす
るとともに、両方の二重化ユニット対応するパスを使用
するようにする。

【００２８】仮想コネクションを切断するとき、最初の
コマンドは入口ファブリックインタフェースに送られ、
切断が出口ファブリックインタフェース（ＦＩ）、およ
び共有メモリファブリックで行われる前に入口ファブリ
ックインタフェースで行われることを保証して、ＳＭＦ
や出口ＦＩにセルが早まって渡されないようにする。こ
れは、ＳＭＦおよび出口ＦＩのバッファを空にして新た
なコネクションでの再使用に利用可能であるようにする
ために行われる。切断後、仮想回線を破棄するための帯
域内接続制御セルが、ファブリックインタフェースの専
用マイクロプロセッサに対して、現在のセルカウントを
含む応答セルをノード制御コンプレックスへ送るよう命
令する。２つのファブリック内のセルカウントが等しい
場合、制御セルが直ちに出口ファブリックインタフェー
スへ送られ、仮想コネクションの設備提供を停止させる
(deprovision)。出口ファブリックインタフェースへの
最初の制御セルは強制アイドル信号であった。カウント
が等しくない場合、この設備提供停止（デプロビジョニ
ング(deprovisioning)）ステップは、最大限所定秒数の
間延期される。（代表的な遅延は１０秒である。）強制
アイドルにより、このコネクションに関するすべての新
たに到着するセルはアイドルセルで置き換えられ、コネ
クションセルカウントのインクリメントは停止する。強
制アイドル中のその後のセルは、ハードウェア誤ルーテ
ィング障害指示をトリガすることはない。強制アイドル
が行われた後のデプロビジョニングは、このセル識別子
で受信されるすべてのセルが、誤ルーティング障害指示
をトリガするようにする。この誤ルーティング指示は、
このシステムにおいて、ハードウェアが正しく機能しな
いことの最良の指示のうちの１つである。

【００２９】双方向仮想コネクションは、２つの一方向
コネクションとして設定される。それぞれの一方向コネ
クション設定は正しい手順で行われなければならない
が、２つの一方向コネクションの設定および切断につい
ては、２つの方向の設定の間の時間が一方のエンドポイ
ントによって過った障害指示が生成されるほど長くては
ならないことを除いては、２つの一方向コネクションの
設定および切断の順序を調整する必要はない。

【００３０】本発明の実施例では、２つの二重化された
ＡＴＭファブリックは完全に同期する。２つの二重化フ
ァブリックは、ラインカードから並列に入力を受信す
る。それらの制御メモリは、ノード制御コンプレックス
が制御セルを送信するときにノード制御コンプレックス
から並列にコマンドを受信するので、それらの制御メモ
リの内容は同期する。同じセルが同時に受信され、いず
れのファブリック内にもランダムな動作はないため、２
つのファブリック内のキューの内容は同一である。それ
らの出力は、いずれかのファブリックにおけるエラーあ
るいは障害を検出するために照合される。診断や修復の
ために１つのファブリックがサービスから取り外された
場合、そのファブリックがオンラインに戻るときには再
同期プロセスを実行しなければならない。

【００３１】再同期プロセスを図３に示す。すべてのコ
ネクションを再同期することができる前に、以下のこと
をしなければならない。 １．停止中のデバイスをリセットし、すべてのスタティ
ックなプロビジョニングパラメータを同一に初期化す
る。 ２．すべての動作中のファブリックインタフェース上の
専用マイクロプロセッサタスクキューを空にしなければ
ならない。これは、すべてのタスクのサービスが完了す
るまで、すべての新たな帯域内制御セルの送信を停止す
ることによって行われる。

【００３２】全体の同期プロセスは次のように理解する
ことができる。すなわち、ファブリックのコンポーネン
トは、入口から出口への向きに同期される。ファブリッ
クの内部のキューは、その内部キューに到着するセルが
同期するまでは同期させることができない。動作中およ
び復旧中の両方が同じセルトラフィックを処理しなけれ
ばならない。まず、入口端のリーキーバケットを同期さ
せる。次に、そのリーキーバケットから導出されるデー
タを使用していたシェーパを同期させる。シェーパが同
期すると、ＳＭＦおよびその内部キュー（すなわち、Ｓ
ＭＦポートキュー）を同期させることができる。概略的
には、動作ブロック３０１で、セルトラフィックが両側
に同じように入るのを開始する。動作ブロック３０３
は、リーキーバケットおよびカウントが処理される間に
変化がないことを保証する。動作ブロック３０５の後、
トラフィックシェーパは同一の入力データを見ている。
動作ブロック３０７の後、入口ＦＩは外部で生成された
同一のセルを対応するＳＭＦへ送っている。動作ブロッ
ク３０９の後、入口ＦＩは内部および外部で生成された
同一のデータを対応するＳＭＦへ送っている。動作ブロ
ック３１１で、ＳＭＦポートキューは同期する。

【００３３】詳細には、まず、準備中のファブリックの
メモリが、すべての現在のコネクションで初期化される
（動作ブロック３０１）。準備中のコネクションは、帯
域内接続制御設定セルを送信することによって設備提供
される。このセルは、動作中および復旧中の両方に行
く。これにより、動作中の側の管理値の一部が初期値に
設定される。この初期化期間中には、準備中のファブリ
ックのメモリも新しい接続および切断情報で更新されれ
ば、さらにトラフィックを受け入れることが可能であ
る。準備中のファブリックのメモリが完全に初期化され
た後、すべての新たな接続リクエストが両方のファブリ
ックで停止される（動作ブロック３０３）。本発明の実
施例では、切断リクエストは、接続リクエストと同様に
扱われる。これは、エンドユーザが切断要求の時点で依
然としてセルを送信している場合に重要である。専用マ
イクロプロセッサと汎用マイクロプロセッサの間でシリ
アルリンクを通じて、さらに、動作中のファブリックと
復旧中のファブリックの汎用マイクロプロセッサ間でイ
ーサーネット（登録証表）リンクを通じて、動作中のフ
ァブリックから復旧中のファブリックへコネクションカ
ウントがコピーされる。すべてのコネクションが設備提
供された後、復旧コードがカウンタバンク切換えをトリ
ガする。動作中のファブリックは、そのカウンタデバイ
スを読み、その内容を、プロセッサメモリ内の課金カウ
ントおよび測定カウントに加える。次に、動作中のファ
ブリックは、この情報を、復旧中のファブリックに渡
し、復旧中のファブリックは、その情報を用いて、ロー
カル蓄積メモリに入れる。すべてのコネクションがバン
ク切換えの時点で設備提供されているため、２つのモジ
ュールの入口デバイスカウントは等しい。ファブリック
が同期したら、同様の処理を出口カウントに対しても実
行する。次に、リーキーバケットタイミングを２つのフ
ァブリックの間で初期化する（動作ブロック３０５）。
この同期により、２つのファブリックはシェーパ内の同
じビンを指し、同じタイミングパラメータを復旧中のフ
ァブリックに提供する。

【００３４】次に、仮想パス／チャネルコネクションの
運用管理保守（ＯＡＭ）Ｆ４およびＦ５レベルが同期す
る（すなわち、アラーム指示信号（ＡＩＳ）／リモート
欠陥指示（ＲＤＩ）および連続性検査（ｃｃ(continuit
y check)）セルを同じに生成し、同じコネクション状態
情報を報告する）のを待機することが必要である（動作
ブロック３０７）。代表的なシステムでは、これは３〜
４秒かかる。

【００３５】次に、十分な時間により、シェーパ４を２
サイクル回す（動作ブロック３０９）。コネクションリ
ーキーバケットが同期した後、セルは同じシェーパタイ
ムビンに割り当てられる。２サイクル分のタイムビンの
間待機することにより、相異なる時間遅延を有するすべ
てのセルがシェーパによって処理され、後でキューセル
に影響を及ぼさないことが保証される。最大シェーピン
グ遅延は、０．７５〜約３秒の間で設定可能である。数
秒間待機すれば、最悪の場合のシェーパサイクル時間を
超える。

【００３６】次に、共有メモリファブリック内の共有メ
モリキューを同期させる（動作ブロック３１１）。それ
らのキューが同期したことを保証するためには、それら
がすべて０に達して後のリーキーバケット同期が可能に
なったことを保証すれば十分である。準備中のファブリ
ックは、動作ブロック３０１の時点の後に呼の受け入れ
を開始する。共有メモリキューの同期の後に、２つのフ
ァブリックは同期し、新たなトラフィックが両方のファ
ブリックによって受け入れられることが可能となる（動
作ブロック３１３）。

【００３７】

【発明の効果】以上述べたごとく、本発明によれば、二
重化されたＡＴＭネットワークファブリックにおいて、
セルの損失なしに、動作中のモジュールと復旧中のモジ
ュールの同期が実現される。

【図面の簡単な説明】

【図１】ＡＴＭ交換機の入口ファブリックインタフェー
ス、共有メモリファブリックおよび出口ファブリックイ
ンタフェースを通るセルの進行を説明するブロック図で
ある。

【図２】ノード制御コンプレックスから入口ファブリッ
クインタフェース、共有メモリファブリック、および出
口ファブリックインタフェースへの制御セルのパスを説
明するブロック図である。

【図３】準備中のモジュールの初期化時間中に動作中の
モジュールと準備中のモジュールを同期させるプロセス
を説明する流れ図である。

【符号の説明】

１ ヒットレス保護交換機（ＨＩＰＳ）デバイス ２ トランスレータデバイス ３ メモリ ４ シェーパユニット ５ ターボボードインタフェースデバイス（ＴＢＩＤ） ６ 共有メモリファブリック（ＳＭＦ） ７ 出口ファブリックインタフェース ９ ビン １０ ビン １１ ラインカード １２ ラインカード ２０１ ノード制御コンプレックス ２０３ 一方向仮想コネクション ２０５ パーマネント仮想コネクション ２０７ パーマネント仮想コネクション ２１１ ラインカード ２１３ ラインカード ２１５ ラインカード ２２１ 入口ファブリックインタフェース ２２３ 入口ファブリックインタフェース ２２５ 出口ファブリックインタフェース ２２７ 共有メモリファブリック ２３１ メモリ

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 マーク アルドー ボードグナ アメリカ合衆国，01845 マサチューセッ ツ，ノース アンドーヴァー，フィリップ ス コモン 78 (72)発明者 マーク ヘンリー ダヴィス アメリカ合衆国，60555 イリノイ，ウォ ーレンヴィル，アイロクオイス コート エヌ．29ダブリュー320 (72)発明者 ドミニク ドミニジャンニ アメリカ合衆国，03841 ニュー ハンプ シャー，ハンプステッド，ロングヴュー ドライブ 17 (72)発明者 カート アーノルド ヘッドランド アメリカ合衆国，60302 イリノイ，オー ク パーク，エヌ．グローブ アヴェニュ ー 1221 (72)発明者 ゲイリー リン マクエルヴァニー アメリカ合衆国，07716 ニュージャージ ー，アトランティック ハイランズ，イー スト マウント アヴェニュー 157

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の二重化されたネットワークファブ
   リックモジュールと、 前記モジュールの入力モジュールに同一のデータを送信
   するインタフェース回路と、 前記モジュールの出力モジュールで同一のデータを受信
   するインタフェース回路とからなる、信頼性の高い動作
   を行うデータネットワークファブリック装置において、 前記複数の二重化されたネットワークファブリックモジ
   ュールの各対には同一のパスが設定されており、 前記複数の二重化されたネットワークファブリックモジ
   ュールの各対は、同一の入力パケットを同時に受信する
   とともに同一の出力パケットを同時に送信するように同
   期することにより、動作中のファブリックモジュールか
   ら準備中のファブリックモジュールへの切換えが、デー
   タパケットの損失なしに行われることを特徴とするデー
   タネットワークファブリック装置。
2. 【請求項２】 前記二重化されたネットワークファブリ
   ックモジュールの対を相互接続する専用データリンク
   と、 前記二重化されたネットワークファブリックモジュール
   の対のそれぞれにおいて、前記専用データリンクを通じ
   て前記モジュールを同期させるためのメッセージを送信
   するプロセッサ手段とをさらに有することを特徴とする
   請求項１に記載の装置。
3. 【請求項３】 前記複数の二重化されたネットワークフ
   ァブリックモジュールはＡＴＭネットワークファブリッ
   クモジュールであることを特徴とする請求項１に記載の
   装置。
4. 【請求項４】 二重化されたＡＴＭネットワークファブ
   リックモジュールの対の各要素は、制御コンプレックス
   によって送信されたＡＴＭセルからの同一の制御命令を
   受信することを特徴とする請求項３に記載の装置。
5. 【請求項５】 動作中のファブリックモジュールおよび
   復旧中のファブリックモジュールを含む二重化されたＡ
   ＴＭネットワークファブリックを同期させる方法におい
   て、 動作中のファブリックにおけるすべてのコネクションの
   コネクション情報で復旧中のファブリックのメモリを初
   期化するステップと、 動作中および復旧中のファブリックをジュールにおける
   コネクションを求める新規のリクエストを停止するステ
   ップと、 動作中のファブリックと復旧中のファブリックの間でリ
   ーキーバケットおよびタイミングを同期させるステップ
   と、 動作中のファブリックと復旧中のファブリックの間で仮
   想コネクションレベルが同期するのを待機するステップ
   と、 リーキーバケットの同期後にすべてのキューが空になっ
   たことを保証することを含めて、動作中および復旧中の
   ファブリック内のメモリキューを同期させるステップ
   と、 動作中および復旧中のファブリックにおけるコネクショ
   ンを求める新規のリクエストを開始するステップと、 動作中および復旧中のファブリックにおいてコネクショ
   ンを求める新規のリクエストに対して同一の応答を行う
   ステップとからなることを特徴とする、二重化されたＡ
   ＴＭネットワークファブリックを同期させる方法。