JPH11341330A - ディジタルカメラ - Google Patents
ディジタルカメラInfo
- Publication number
- JPH11341330A JPH11341330A JP10149826A JP14982698A JPH11341330A JP H11341330 A JPH11341330 A JP H11341330A JP 10149826 A JP10149826 A JP 10149826A JP 14982698 A JP14982698 A JP 14982698A JP H11341330 A JPH11341330 A JP H11341330A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixels
- image signal
- data
- digital camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 9
- 238000012545 processing Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/69—Control of means for changing angle of the field of view, e.g. optical zoom objectives or electronic zooming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【構成】 ＣＣＤイメージャ１２はＶＧＡの解像度をも
ち、これによって信号処理回路１８から６４０画素×４
８０ラインの画像データが出力される。一方、ズームボ
タンの操作によって、ＣＰＵ４２に１倍モードまたは２
倍モードが設定される。ＣＰＵ４２は１倍モードにおい
て間引き回路２１を能動化し、２倍モードにおいて切り
出し回路４９を能動化する。間引き回路２１は、６４０
画素×４８０ラインの画像データから１画素および１ラ
インおきに画素データを間引き、３２０画素×２４０ラ
インの画像データを出力する。切り出し回路４９は、６
４０画素×４８０ラインの画像データの中央における３
２０画素×２４０ラインの画像データを切り出す。 【効果】 画素データの抽出位置をズーム倍率に応じて
決定するだけで所望のズーム倍率の画像データが得られ
るため、回路構成を簡略化できる。
ち、これによって信号処理回路１８から６４０画素×４
８０ラインの画像データが出力される。一方、ズームボ
タンの操作によって、ＣＰＵ４２に１倍モードまたは２
倍モードが設定される。ＣＰＵ４２は１倍モードにおい
て間引き回路２１を能動化し、２倍モードにおいて切り
出し回路４９を能動化する。間引き回路２１は、６４０
画素×４８０ラインの画像データから１画素および１ラ
インおきに画素データを間引き、３２０画素×２４０ラ
インの画像データを出力する。切り出し回路４９は、６
４０画素×４８０ラインの画像データの中央における３
２０画素×２４０ラインの画像データを切り出す。 【効果】 画素データの抽出位置をズーム倍率に応じて
決定するだけで所望のズーム倍率の画像データが得られ
るため、回路構成を簡略化できる。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタルカメラに
関し、特にたとえば所望のズーム倍率を有する画像信号
を生成する、ディジタルカメラに関する。
関し、特にたとえば所望のズーム倍率を有する画像信号
を生成する、ディジタルカメラに関する。
【０００２】
【従来の技術】従来のこの種のディジタルカメラでは、
撮影された画像信号から所望のズーム倍率をもつズーム
画像信号を生成するために、画像信号を一旦フィールド
メモリに格納し、その後ラインメモリ，加算器，乗算器
などを用いて画像信号にズーム処理を施していた。
撮影された画像信号から所望のズーム倍率をもつズーム
画像信号を生成するために、画像信号を一旦フィールド
メモリに格納し、その後ラインメモリ，加算器，乗算器
などを用いて画像信号にズーム処理を施していた。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来技術ではズーム処理にフィールドメモリ，ラインメモ
リ，加算器，乗算器などの回路が必要となるため、回路
構成が複雑になるという問題があった。それゆえに、こ
の発明の主たる目的は、簡単な回路構成で所望のズーム
倍率を有する画像信号を生成できる、ディジタルカメラ
を提供することである。
来技術ではズーム処理にフィールドメモリ，ラインメモ
リ，加算器，乗算器などの回路が必要となるため、回路
構成が複雑になるという問題があった。それゆえに、こ
の発明の主たる目的は、簡単な回路構成で所望のズーム
倍率を有する画像信号を生成できる、ディジタルカメラ
を提供することである。
【０００４】
【課題を解決するための手段】この発明は、被写体を撮
影し第１画素数の第１画像信号を出力する撮影手段、第
１画像信号から所定の画素信号を抽出して第１画素数よ
りも少ない第２画素数の第２画像信号を生成する生成手
段、ズーム倍率を設定する設定手段、およびズーム倍率
に応じて画素信号の抽出位置を決定する決定手段を備え
る、ディジタルカメラである。
影し第１画素数の第１画像信号を出力する撮影手段、第
１画像信号から所定の画素信号を抽出して第１画素数よ
りも少ない第２画素数の第２画像信号を生成する生成手
段、ズーム倍率を設定する設定手段、およびズーム倍率
に応じて画素信号の抽出位置を決定する決定手段を備え
る、ディジタルカメラである。
【０００５】
【作用】ＣＣＤイメージャはＶＧＡの解像度をもち、こ
れによって信号処理回路から６４０画素×４８０ライン
の画像データが出力される。一方、ズームボタンの操作
によって、ＣＰＵに１倍ズームモードまたは２倍ズーム
モードが設定される。ＣＰＵは１倍ズームモードにおい
て間引き回路を駆動し、２倍ズームモードにおいて切り
出し回路を駆動する。間引き回路は、６４０画素×４８
０ラインの画像データから１画素および１ラインおきに
画素データを間引き、３２０画素×２４０ラインの画像
データを出力する。一方、切り出し回路は６４０画素×
４８０ラインの画像データの中央における３２０画素×
２４０ラインの画像データを切り出す。この結果、モー
ドに応じた倍率をもつＱＶＧＡの画像データが得られ
る。
れによって信号処理回路から６４０画素×４８０ライン
の画像データが出力される。一方、ズームボタンの操作
によって、ＣＰＵに１倍ズームモードまたは２倍ズーム
モードが設定される。ＣＰＵは１倍ズームモードにおい
て間引き回路を駆動し、２倍ズームモードにおいて切り
出し回路を駆動する。間引き回路は、６４０画素×４８
０ラインの画像データから１画素および１ラインおきに
画素データを間引き、３２０画素×２４０ラインの画像
データを出力する。一方、切り出し回路は６４０画素×
４８０ラインの画像データの中央における３２０画素×
２４０ラインの画像データを切り出す。この結果、モー
ドに応じた倍率をもつＱＶＧＡの画像データが得られ
る。
【０００６】
【発明の効果】この発明によれば、第１画像信号からの
画素信号の抽出位置をズーム倍率に応じて決定するだけ
で所望のズーム倍率の第２画像信号が得られるため、回
路構成を簡略化できる。この発明の上述の目的，その他
の目的，特徴および利点は、図面を参照して行う以下の
実施例の詳細な説明から一層明らかとなろう。
画素信号の抽出位置をズーム倍率に応じて決定するだけ
で所望のズーム倍率の第２画像信号が得られるため、回
路構成を簡略化できる。この発明の上述の目的，その他
の目的，特徴および利点は、図面を参照して行う以下の
実施例の詳細な説明から一層明らかとなろう。
【０００７】
【実施例】図１を参照してこの実施例のディジタルカメ
ラ１０は、水平方向および垂直方向の有効画素数がそれ
ぞれ“６４０”および“４８０”のＣＣＤイメージャ１
２を含む。ＣＣＤイメージャ１２の前面には、原色フィ
ルタ（図示せず）が装着され、被写体の光像はこの原色
フィルタを通してＣＣＤイメージャ１２に照射される。
ラ１０は、水平方向および垂直方向の有効画素数がそれ
ぞれ“６４０”および“４８０”のＣＣＤイメージャ１
２を含む。ＣＣＤイメージャ１２の前面には、原色フィ
ルタ（図示せず）が装着され、被写体の光像はこの原色
フィルタを通してＣＣＤイメージャ１２に照射される。
【０００８】ＣＣＤイメージャ１２は、電源の投入に応
答してタイミングジェネレータ（ＴＧ）１３から出力さ
れるタイミング信号によって駆動される。つまり、オペ
レータが電源を投入すると、システムコントローラ５０
が、割込端子４２ａを通してＣＰＵ４２にカメラモード
を設定する。すると、ＣＰＵ４２がシグナルジェネレー
タ（ＳＧ）１５を起動し、シグナルジェネレータ（Ｓ
Ｇ）１５が図６（Ａ）および図７（Ａ）に示す水平同期
信号ならびに図示しない垂直同期信号を出力する。ＴＧ
１３は、この水平同期信号および垂直同期信号に基づい
てタイミング信号を生成し、ＣＣＤイメージャ１２をプ
ログレッシブスキャン方式で駆動する。
答してタイミングジェネレータ（ＴＧ）１３から出力さ
れるタイミング信号によって駆動される。つまり、オペ
レータが電源を投入すると、システムコントローラ５０
が、割込端子４２ａを通してＣＰＵ４２にカメラモード
を設定する。すると、ＣＰＵ４２がシグナルジェネレー
タ（ＳＧ）１５を起動し、シグナルジェネレータ（Ｓ
Ｇ）１５が図６（Ａ）および図７（Ａ）に示す水平同期
信号ならびに図示しない垂直同期信号を出力する。ＴＧ
１３は、この水平同期信号および垂直同期信号に基づい
てタイミング信号を生成し、ＣＣＤイメージャ１２をプ
ログレッシブスキャン方式で駆動する。
【０００９】ＣＣＤイメージャ１２から出力されるカメ
ラ信号は、各画素がＲ，ＧおよびＢのいずれかの原色成
分をもつ原色信号である。出力されたカメラ信号は、Ｃ
ＤＳ／ＡＧＣ回路１４で周知のノイズ除去およびレベル
調整を施され、その後１２ＭＨｚのクロックレートで動
作するＡ／Ｄ変換器１６で、ディジタル信号であるカメ
ラデータに変換される。信号処理回路１８は、Ａ／Ｄ変
換器１６から出力されたカメラデータに４：２：２の比
率でＹＵＶ変換を施し、画像データつまりＹＵＶデータ
を生成する。
ラ信号は、各画素がＲ，ＧおよびＢのいずれかの原色成
分をもつ原色信号である。出力されたカメラ信号は、Ｃ
ＤＳ／ＡＧＣ回路１４で周知のノイズ除去およびレベル
調整を施され、その後１２ＭＨｚのクロックレートで動
作するＡ／Ｄ変換器１６で、ディジタル信号であるカメ
ラデータに変換される。信号処理回路１８は、Ａ／Ｄ変
換器１６から出力されたカメラデータに４：２：２の比
率でＹＵＶ変換を施し、画像データつまりＹＵＶデータ
を生成する。
【００１０】信号処理回路１８もまた、ＳＧ１５からの
水平同期信号および垂直同期信号に従って、図６（Ｂ）
および図７（Ｂ）に示す１２ＭＨｚのクロックに従って
上述の信号処理を実行する。この結果、図６（Ｃ）に示
すＹデータおよび図６（Ｄ）に示すＵＶデータあるいは
図７（Ｃ）に示すＹデータおよび図７（Ｄ）に示すＵＶ
データが、２つの信号経路から同時に出力される。な
お、Ｙデータ，ＵデータおよびＶデータはいずれも、１
画素あたり８ビットである。
水平同期信号および垂直同期信号に従って、図６（Ｂ）
および図７（Ｂ）に示す１２ＭＨｚのクロックに従って
上述の信号処理を実行する。この結果、図６（Ｃ）に示
すＹデータおよび図６（Ｄ）に示すＵＶデータあるいは
図７（Ｃ）に示すＹデータおよび図７（Ｄ）に示すＵＶ
データが、２つの信号経路から同時に出力される。な
お、Ｙデータ，ＵデータおよびＶデータはいずれも、１
画素あたり８ビットである。
【００１１】電源投入時、システムコントローラ５０は
標準カメラモードを設定し、この結果、ＶＧＡの解像度
をもつ動画像がモニタ４０に表示される。つまり、標準
カメラモードでは１倍ズームされた６４０画素×４８０
ラインの動画像がモニタ４０に表示される。ここでオペ
レータがズームボタン６２を操作すると、システムコン
トローラ５０はズームモードを設定し、これによってモ
ニタ４０にはＱＶＧＡの解像度をもつ動画像が表示され
る。ズームモードには１倍ズームモードおよび２倍ズー
ムモードがあり、１倍ズームモードでは１画素おきに間
引かれた３２０画素×２４０ラインの動画像が、２倍ズ
ームモードでは画面の中央から切り出された３２０画素
×２４０ラインの動画像が、モニタ４０に表示される。
このようにモードに応じた動画像を表示するために、信
号処理回路１８から出力された画像データは次のように
処理される。
標準カメラモードを設定し、この結果、ＶＧＡの解像度
をもつ動画像がモニタ４０に表示される。つまり、標準
カメラモードでは１倍ズームされた６４０画素×４８０
ラインの動画像がモニタ４０に表示される。ここでオペ
レータがズームボタン６２を操作すると、システムコン
トローラ５０はズームモードを設定し、これによってモ
ニタ４０にはＱＶＧＡの解像度をもつ動画像が表示され
る。ズームモードには１倍ズームモードおよび２倍ズー
ムモードがあり、１倍ズームモードでは１画素おきに間
引かれた３２０画素×２４０ラインの動画像が、２倍ズ
ームモードでは画面の中央から切り出された３２０画素
×２４０ラインの動画像が、モニタ４０に表示される。
このようにモードに応じた動画像を表示するために、信
号処理回路１８から出力された画像データは次のように
処理される。
【００１２】標準カメラモードおよび２倍ズームモード
では、図６（Ｅ）に示すイネーブル信号ＥＮ０がＴＧ１
３から出力され、シリアルに接続されたＤ−ＦＦ回路２
０ａ〜２０ｄに与えられる。これによって、Ｄ−ＦＦ回
路２０ａ〜２０ｄは常に能動化され、１２ＭＨｚのクロ
ックに応答して入力データをラッチする。つまり、信号
処理回路１８から図６（Ｃ）に示すように順次出力され
るＹデータを１画素ごとにラッチし、Ｄ−ＦＦ回路２４
に同時に入力する。Ｄ−ＦＦ回路２４には、水平方向に
連続する４画素分つまり３２ビットのＹデータが同時に
入力される。
では、図６（Ｅ）に示すイネーブル信号ＥＮ０がＴＧ１
３から出力され、シリアルに接続されたＤ−ＦＦ回路２
０ａ〜２０ｄに与えられる。これによって、Ｄ−ＦＦ回
路２０ａ〜２０ｄは常に能動化され、１２ＭＨｚのクロ
ックに応答して入力データをラッチする。つまり、信号
処理回路１８から図６（Ｃ）に示すように順次出力され
るＹデータを１画素ごとにラッチし、Ｄ−ＦＦ回路２４
に同時に入力する。Ｄ−ＦＦ回路２４には、水平方向に
連続する４画素分つまり３２ビットのＹデータが同時に
入力される。
【００１３】一方、シリアルに接続されたＤ−ＦＦ回路
２２ａ〜２２ｄには、図６（Ｆ）に示すイネーブル信号
ＥＮ１が入力される。Ｄ−ＦＦ回路２２ａ〜２２ｄもま
た常に能動化され、１２ＭＨｚのクロックに応答して入
力データをラッチする。信号処理回路１８から出力され
るＵデータおよびＶデータは、図６（Ｄ）に示すように
８ビットごとに交互に切り換わる。４：２：２変換によ
ってＵデータおよびＶデータのそれぞれのデータ量はＹ
データの１／２となるため、４画素分のＹデータが一方
の信号経路から出力される間に、２画素分のＵデータお
よびＶデータが他方の信号経路から出力される。このよ
うな２画素分のＵＶデータが、Ｄ−ＦＦ回路２２ａ〜２
２ｄを介してＤ−ＦＦ回路２６に同時に入力される。
２２ａ〜２２ｄには、図６（Ｆ）に示すイネーブル信号
ＥＮ１が入力される。Ｄ−ＦＦ回路２２ａ〜２２ｄもま
た常に能動化され、１２ＭＨｚのクロックに応答して入
力データをラッチする。信号処理回路１８から出力され
るＵデータおよびＶデータは、図６（Ｄ）に示すように
８ビットごとに交互に切り換わる。４：２：２変換によ
ってＵデータおよびＶデータのそれぞれのデータ量はＹ
データの１／２となるため、４画素分のＹデータが一方
の信号経路から出力される間に、２画素分のＵデータお
よびＶデータが他方の信号経路から出力される。このよ
うな２画素分のＵＶデータが、Ｄ−ＦＦ回路２２ａ〜２
２ｄを介してＤ−ＦＦ回路２６に同時に入力される。
【００１４】Ｄ−ＦＦ回路２４および２６は、図６
（Ｇ）に示すように３クロックおきに１クロック期間立
ち上がるイネーブル信号ＥＮ２に応答して、入力データ
をラッチする。この結果、３２ビットのＹデータおよび
ＵＶデータが、図６（Ｈ）および図６（Ｉ）のタイミン
グでＤ−ＦＦ回路２４および２６から出力される。Ｄ−
ＦＦ回路２４および２６の出力はスイッチＳＷ１に与え
られ、図６（Ｊ）に示すように２クロック期間ごとに変
化するＳＷ信号によって時分割多重される。スイッチＳ
Ｗ１からは、図６（Ｋ）に示すように時分割多重された
ＹＵＶデータが出力される。このＹＵＶデータは６４０
画素×４８０ラインのデータ量をもち、転送レートは６
ＭＨｚである。
（Ｇ）に示すように３クロックおきに１クロック期間立
ち上がるイネーブル信号ＥＮ２に応答して、入力データ
をラッチする。この結果、３２ビットのＹデータおよび
ＵＶデータが、図６（Ｈ）および図６（Ｉ）のタイミン
グでＤ−ＦＦ回路２４および２６から出力される。Ｄ−
ＦＦ回路２４および２６の出力はスイッチＳＷ１に与え
られ、図６（Ｊ）に示すように２クロック期間ごとに変
化するＳＷ信号によって時分割多重される。スイッチＳ
Ｗ１からは、図６（Ｋ）に示すように時分割多重された
ＹＵＶデータが出力される。このＹＵＶデータは６４０
画素×４８０ラインのデータ量をもち、転送レートは６
ＭＨｚである。
【００１５】これに対して１倍ズームモードでは、図７
（Ｅ）に示すイネーブル信号ＥＮ０がＴＧ１３からＤ−
ＦＦ回路２０ａ〜２０ｄに入力され、図７（Ｆ）に示す
イネーブル信号ＥＮ１がＴＧ１３からＤ−ＦＦ回路２２
ａ〜２２ｄに入力され、そして図７（Ｇ）に示すイネー
ブル信号ＥＮ２がＴＧ１３からＤ−ＦＦ回路２４および
２６に入力される。Ｄ−ＦＦ回路２０ａ〜２０ｄは１ク
ロック期間ごとに間欠的に能動化され、信号処理回路１
８から出力された図７（Ｃ）に示すＹデータを１画素お
きにラッチする。この結果、水平方向において１画素お
きに間引かれた４画素分のＹデータが、Ｄ−ＦＦ回路２
４に同時に入力される。
（Ｅ）に示すイネーブル信号ＥＮ０がＴＧ１３からＤ−
ＦＦ回路２０ａ〜２０ｄに入力され、図７（Ｆ）に示す
イネーブル信号ＥＮ１がＴＧ１３からＤ−ＦＦ回路２２
ａ〜２２ｄに入力され、そして図７（Ｇ）に示すイネー
ブル信号ＥＮ２がＴＧ１３からＤ−ＦＦ回路２４および
２６に入力される。Ｄ−ＦＦ回路２０ａ〜２０ｄは１ク
ロック期間ごとに間欠的に能動化され、信号処理回路１
８から出力された図７（Ｃ）に示すＹデータを１画素お
きにラッチする。この結果、水平方向において１画素お
きに間引かれた４画素分のＹデータが、Ｄ−ＦＦ回路２
４に同時に入力される。
【００１６】Ｄ−ＦＦ回路２２ａ〜２２ｄは図７（Ｆ）
に示すイネーブル信号ＥＮ１によって２クロック期間ご
とに間欠的に能動化される。このため、信号処理回路１
８から出力された図７（Ｄ）に示すＵデータおよびＶデ
ータもまた、１画素おきにラッチされる。つまり、所定
１画素に対応するＵデータおよびＶデータは２クロック
期間かけて出力されるため、ＵデータおよびＶデータ
は、２クロックごとにレベルが変化するイネーブル信号
ＥＮ１によって１画素おきにラッチされる。これによっ
て、水平方向に１画素おきに間引かれた２画素分のＵＶ
データが、Ｄ−ＦＦ回路２６に同時に入力される。
に示すイネーブル信号ＥＮ１によって２クロック期間ご
とに間欠的に能動化される。このため、信号処理回路１
８から出力された図７（Ｄ）に示すＵデータおよびＶデ
ータもまた、１画素おきにラッチされる。つまり、所定
１画素に対応するＵデータおよびＶデータは２クロック
期間かけて出力されるため、ＵデータおよびＶデータ
は、２クロックごとにレベルが変化するイネーブル信号
ＥＮ１によって１画素おきにラッチされる。これによっ
て、水平方向に１画素おきに間引かれた２画素分のＵＶ
データが、Ｄ−ＦＦ回路２６に同時に入力される。
【００１７】Ｄ−ＦＦ回路２４および２６は、図７
（Ｇ）に示すイネーブル信号ＥＮ２に応答して入力デー
タをラッチする。イネーブル信号ＥＮ２は７クロックお
きに１クロック期間ハイレベルとなり、これによって３
２ビットのＹデータおよびＵＶデータが、図７（Ｈ）お
よび図７（Ｉ）のタイミングでＤ−ＦＦ回路２４および
２６から出力される。ＳＷ信号は図７（Ｊ）に示すよう
に４クロック期間ごとに変化し、スイッチＳＷ１からは
図７（Ｋ）に示すように時分割多重されたＹＵＶデータ
が出力される。このＹＵＶデータは３２０画素×２４０
ライン分のデータ量をもち、転送レートは３ＭＨｚとな
る。
（Ｇ）に示すイネーブル信号ＥＮ２に応答して入力デー
タをラッチする。イネーブル信号ＥＮ２は７クロックお
きに１クロック期間ハイレベルとなり、これによって３
２ビットのＹデータおよびＵＶデータが、図７（Ｈ）お
よび図７（Ｉ）のタイミングでＤ−ＦＦ回路２４および
２６から出力される。ＳＷ信号は図７（Ｊ）に示すよう
に４クロック期間ごとに変化し、スイッチＳＷ１からは
図７（Ｋ）に示すように時分割多重されたＹＵＶデータ
が出力される。このＹＵＶデータは３２０画素×２４０
ライン分のデータ量をもち、転送レートは３ＭＨｚとな
る。
【００１８】以上の説明から分かるように、Ｄ−ＦＦ回
路２０ａ〜２０ｄ，２２ａ〜２２ｄ，２４および２６な
らびにＴＧ１３が、間引き回路２１を構成する。このよ
うな間引き回路２１が、モードに応じてＣＰＵ４２によ
って能動化／不能化される。したがって、１倍ズームモ
ードでは、１倍のズーム倍率をもつＶＧＡ解像度の画像
データが生成される。
路２０ａ〜２０ｄ，２２ａ〜２２ｄ，２４および２６な
らびにＴＧ１３が、間引き回路２１を構成する。このよ
うな間引き回路２１が、モードに応じてＣＰＵ４２によ
って能動化／不能化される。したがって、１倍ズームモ
ードでは、１倍のズーム倍率をもつＶＧＡ解像度の画像
データが生成される。
【００１９】バッファ２８は、図２に示すようなデュア
ルポートのＳＲＡＭによって構成される。メモリエリア
は２バンクに分割され、各バンクのワード数は“３２”
であり、各ワードは３２ビットの容量をもつ。つまり、
各バンクには６４画素分のＹＵＶデータを格納できる。
スイッチＳＷ１から出力されたＹＵＶデータは、このよ
うなバッファ２８に入力される。
ルポートのＳＲＡＭによって構成される。メモリエリア
は２バンクに分割され、各バンクのワード数は“３２”
であり、各ワードは３２ビットの容量をもつ。つまり、
各バンクには６４画素分のＹＵＶデータを格納できる。
スイッチＳＷ１から出力されたＹＵＶデータは、このよ
うなバッファ２８に入力される。
【００２０】ＴＧ１３は、標準カメラモードおよび２倍
ズームモードにおいて図６（Ｌ）に示すアドレス信号お
よび図６（Ｍ）に示すバンク切換信号をバッファ２８に
与え、１倍ズームモードにおいて図７（Ｌ）に示すアド
レス信号および図７（Ｍ）に示すバンク切換信号をバッ
ファ２８に与える。いずれのモードでも、アドレス信号
およびバンク切換信号は、ＹＵＶデータに同期して与え
られる。この結果、標準カメラモードおよび２倍ズーム
モードでは水平方向に連続する６４画素分のＹＵＶデー
タがいずれかのバンクに書き込まれ、１倍ズームモード
では水平方向において１画素おきに間引かれた６４画素
分のＹＵＶデータがいずれかのバンクに書き込まれる。
Ｙデータは各バンクの前半１６ワードに格納され、ＵＶ
データは後半１６ワードに格納される。
ズームモードにおいて図６（Ｌ）に示すアドレス信号お
よび図６（Ｍ）に示すバンク切換信号をバッファ２８に
与え、１倍ズームモードにおいて図７（Ｌ）に示すアド
レス信号および図７（Ｍ）に示すバンク切換信号をバッ
ファ２８に与える。いずれのモードでも、アドレス信号
およびバンク切換信号は、ＹＵＶデータに同期して与え
られる。この結果、標準カメラモードおよび２倍ズーム
モードでは水平方向に連続する６４画素分のＹＵＶデー
タがいずれかのバンクに書き込まれ、１倍ズームモード
では水平方向において１画素おきに間引かれた６４画素
分のＹＵＶデータがいずれかのバンクに書き込まれる。
Ｙデータは各バンクの前半１６ワードに格納され、ＵＶ
データは後半１６ワードに格納される。
【００２１】なお、１倍ズームモードでは画素データが
１画素おきに間引かれるため、６４画素分の書き込み
に、標準カメラモードおよび２倍ズームモードの２倍の
時間が必要となる。また、図２には標準カメラモードお
よび２倍ズームモードでバッファ２８に書き込まれる画
素データの１例を示している。それぞれのバンクのＹＵ
Ｖデータは、ＴＧ１３から出力される読み出しリクエス
トに基づいてメモリ制御回路３２によって読み出され
る。読み出しリクエストは、図６（Ｎ）および図７
（Ｎ）から分かるようにバンク切換信号の立ち上がりお
よび立ち下がりに同期して生成される。ただし、読み出
しリクエストはメモリ制御回路３２の前にゲート回路４
８に入力され、モードに応じていずれかの読み出しリク
エストにゲートがかけられる。メモリ制御回路３２はゲ
ート回路４８から出力された読み出しリクエストにのみ
応答し、バッファ２８から画像データを読み出す。読み
出された画素データは、バス３０および３３を介してＳ
ＤＲＡＭ３４に書き込まれる。
１画素おきに間引かれるため、６４画素分の書き込み
に、標準カメラモードおよび２倍ズームモードの２倍の
時間が必要となる。また、図２には標準カメラモードお
よび２倍ズームモードでバッファ２８に書き込まれる画
素データの１例を示している。それぞれのバンクのＹＵ
Ｖデータは、ＴＧ１３から出力される読み出しリクエス
トに基づいてメモリ制御回路３２によって読み出され
る。読み出しリクエストは、図６（Ｎ）および図７
（Ｎ）から分かるようにバンク切換信号の立ち上がりお
よび立ち下がりに同期して生成される。ただし、読み出
しリクエストはメモリ制御回路３２の前にゲート回路４
８に入力され、モードに応じていずれかの読み出しリク
エストにゲートがかけられる。メモリ制御回路３２はゲ
ート回路４８から出力された読み出しリクエストにのみ
応答し、バッファ２８から画像データを読み出す。読み
出された画素データは、バス３０および３３を介してＳ
ＤＲＡＭ３４に書き込まれる。
【００２２】標準カメラモードでは、ゲート信号は図８
（Ｇ）に示すように１ライン期間にわたってハイレベル
となり、図８（Ｆ）に示す１０個の読み出しリクエスト
が、１ライン期間にメモリ制御回路３２に入力される。
メモリ制御回路３２は１ライン期間に６４０画素分の画
素データをバッファ２８から読み出し、ＳＤＲＡＭ３４
に書き込む。ゲート回路４８は、いずれのラインについ
ても図８（Ｇ）に示すゲート信号を出力する。標準カメ
ラモードでは間引き回路２１は不能化されるため、６４
０画素×４８０ライン分の画像データがすべてメモリ制
御回路３２に入力され、ＳＤＲＡＭ３４に書き込まれ
る。
（Ｇ）に示すように１ライン期間にわたってハイレベル
となり、図８（Ｆ）に示す１０個の読み出しリクエスト
が、１ライン期間にメモリ制御回路３２に入力される。
メモリ制御回路３２は１ライン期間に６４０画素分の画
素データをバッファ２８から読み出し、ＳＤＲＡＭ３４
に書き込む。ゲート回路４８は、いずれのラインについ
ても図８（Ｇ）に示すゲート信号を出力する。標準カメ
ラモードでは間引き回路２１は不能化されるため、６４
０画素×４８０ライン分の画像データがすべてメモリ制
御回路３２に入力され、ＳＤＲＡＭ３４に書き込まれ
る。
【００２３】２倍ズームモードでも間引き回路２１は不
能化され、６４０画素×４８０ライン分の画像データが
バッファ２８に順次書き込まれる。しかし、２倍ズーム
モードにおけるゲート信号は、図８（Ｃ）に示すように
１ライン期間の中央でのみハイレベルとなり、図８
（Ａ）に示す１０個の読み出しリクエストのうち中央の
５つだけが、メモリ制御回路３２に入力される。このた
め、メモリ制御回路３２は１ライン期間に３２０画素分
の画素データをバッファ２８から読み出し、ＳＤＲＡＭ
３４に書き込む。垂直方向においても、ゲート回路６４
は中央の２４０ラインにおいてのみ図８（Ａ）に示すゲ
ート信号を出力する。この結果、２倍ズームモードでは
画面中央から切り出された３２０画素×２４０ライン分
の画像データだけがＳＤＲＡＭ３４に書き込まれる。
能化され、６４０画素×４８０ライン分の画像データが
バッファ２８に順次書き込まれる。しかし、２倍ズーム
モードにおけるゲート信号は、図８（Ｃ）に示すように
１ライン期間の中央でのみハイレベルとなり、図８
（Ａ）に示す１０個の読み出しリクエストのうち中央の
５つだけが、メモリ制御回路３２に入力される。このた
め、メモリ制御回路３２は１ライン期間に３２０画素分
の画素データをバッファ２８から読み出し、ＳＤＲＡＭ
３４に書き込む。垂直方向においても、ゲート回路６４
は中央の２４０ラインにおいてのみ図８（Ａ）に示すゲ
ート信号を出力する。この結果、２倍ズームモードでは
画面中央から切り出された３２０画素×２４０ライン分
の画像データだけがＳＤＲＡＭ３４に書き込まれる。
【００２４】１倍ズームモードでは、図８（Ｅ）に示す
ゲート信号が全ラインにわたって出力される。このた
め、ＴＧ１３で生成された読み出しリクエストはすべ
て、メモリ制御回路３２に入力される。ただし、１倍ズ
ームモードでバッファ２８に書き込まれる画素データは
１画素おきに間引かれたものであり、読み出しリクエス
トは１ライン期間に５つしか出力されない。したがっ
て、ＳＤＲＡＭ３４に書き込まれる画像データは、１画
素おきに間引かれた３２０画素×２４０ラインの画素デ
ータとなる。
ゲート信号が全ラインにわたって出力される。このた
め、ＴＧ１３で生成された読み出しリクエストはすべ
て、メモリ制御回路３２に入力される。ただし、１倍ズ
ームモードでバッファ２８に書き込まれる画素データは
１画素おきに間引かれたものであり、読み出しリクエス
トは１ライン期間に５つしか出力されない。したがっ
て、ＳＤＲＡＭ３４に書き込まれる画像データは、１画
素おきに間引かれた３２０画素×２４０ラインの画素デ
ータとなる。
【００２５】以上の説明から分かるように、ＴＧ１３，
ゲート回路４８およびメモリ制御回路３２が、切り出し
回路４９を備えることを特徴とする、構成する。そし
て、ＣＰＵ４２が、モードに応じて切り出し回路４９を
能動化／不能化する。なお、標準カメラモードでは間引
き回路２１および切り出し回路４９のいずれも不能化さ
れるが、１倍ズームモードでは間引き回路２１だけが能
動化され、２倍ズームモードでは切り出し回路４９だけ
が能動化される。つまり、ＣＰＵ４２は、ズームモード
において間引き回路２１および切り出し回路４９を選択
的に能動化する。
ゲート回路４８およびメモリ制御回路３２が、切り出し
回路４９を備えることを特徴とする、構成する。そし
て、ＣＰＵ４２が、モードに応じて切り出し回路４９を
能動化／不能化する。なお、標準カメラモードでは間引
き回路２１および切り出し回路４９のいずれも不能化さ
れるが、１倍ズームモードでは間引き回路２１だけが能
動化され、２倍ズームモードでは切り出し回路４９だけ
が能動化される。つまり、ＣＰＵ４２は、ズームモード
において間引き回路２１および切り出し回路４９を選択
的に能動化する。
【００２６】標準カメラモードおよび２倍ズームモード
では、図９（Ｄ）に示すタイミングで読み出しリクエス
トが入力され、１倍ズームモードでは、図９（Ａ）に示
すタイミングで読み出しリクエストが入力される。メモ
リ制御回路３２は、このような読み出しリクエストに応
答して、図９（Ｂ）または図９（Ｅ）に示すように２４
ＭＨｚのレートでアドレス信号を出力し、図９（Ｃ）ま
たは図９（Ｆ）に示すようにバッファ２８からＹＵＶデ
ータを読み出す。このように、メモリ制御回路３２は２
４ＭＨｚのレートで画像データを読み出し、この読み出
し速度はバッファ２８への画像データの書き込み速度の
４倍または８倍である。換言すれば、画像データをＳＤ
ＲＡＭ３４に書き込むためにバス３０および３３が占有
される期間は、全体の１／４または１／８である。
では、図９（Ｄ）に示すタイミングで読み出しリクエス
トが入力され、１倍ズームモードでは、図９（Ａ）に示
すタイミングで読み出しリクエストが入力される。メモ
リ制御回路３２は、このような読み出しリクエストに応
答して、図９（Ｂ）または図９（Ｅ）に示すように２４
ＭＨｚのレートでアドレス信号を出力し、図９（Ｃ）ま
たは図９（Ｆ）に示すようにバッファ２８からＹＵＶデ
ータを読み出す。このように、メモリ制御回路３２は２
４ＭＨｚのレートで画像データを読み出し、この読み出
し速度はバッファ２８への画像データの書き込み速度の
４倍または８倍である。換言すれば、画像データをＳＤ
ＲＡＭ３４に書き込むためにバス３０および３３が占有
される期間は、全体の１／４または１／８である。
【００２７】メモリ制御回路３２は、バス３０および３
３が開放されている期間にＳＤＲＡＭ３４からインタレ
ーススキャン方式で画像データを読み出し、ＮＴＳＣエ
ンコーダ３８に入力する。ＮＴＳＣエンコーダ３８は、
入力画像データをＮＴＳＣフォーマットでエンコード
し、これによって得られたコンポジット映像信号がモニ
タ４０に与えられる。この結果、モードに対応する動画
像が画面上に表示される。つまり、標準カメラモードで
はＶＧＡの解像度をもつ１倍の動画像が表示され、１倍
ズームモードではＱＶＧＡの解像度をもつ１倍の動画像
が表示され、そして２倍ズームモードではＱＶＧＡの解
像度をもつ２倍の動画像が表示される。
３が開放されている期間にＳＤＲＡＭ３４からインタレ
ーススキャン方式で画像データを読み出し、ＮＴＳＣエ
ンコーダ３８に入力する。ＮＴＳＣエンコーダ３８は、
入力画像データをＮＴＳＣフォーマットでエンコード
し、これによって得られたコンポジット映像信号がモニ
タ４０に与えられる。この結果、モードに対応する動画
像が画面上に表示される。つまり、標準カメラモードで
はＶＧＡの解像度をもつ１倍の動画像が表示され、１倍
ズームモードではＱＶＧＡの解像度をもつ１倍の動画像
が表示され、そして２倍ズームモードではＱＶＧＡの解
像度をもつ２倍の動画像が表示される。
【００２８】ＴＧ１３は、図３に示すように構成され
る。ＳＧ１５から入力された水平同期信号は、８進カウ
ンタ１３ａ，１６進カウンタ１３ｈおよび２進カウンタ
１３ｋのリセット端子に入力される。つまり、カウンタ
１３ａ，１３ｈおよび１３ｋのいずれも、水平同期信号
によってリセットされる。８進カウンタ１３ａは、１２
ＭＨｚのクロックによってインクリメントされ、“０”
〜“７”のいずれかのカウント値を出力する。出力され
たカウント値は、デコーダ１３ｂ〜１３ｇに入力され
る。デコーダ１３ｂはカウント値が“０”，“２”，
“４”および“６”をとるときにハイレベル信号を出力
し、デコーダ１３ｃはカウント値が“３”および“７”
をとるときにハイレベル信号を出力する。また、デコー
ダ１３ｄはカウント値が“７”のときハイレベル信号を
出力し、デコーダ１３ｅはカウント値が“０”，
“１”，“４”および“５”をとるときにハイレベル信
号を出力する。さらに、デコーダ１３ｆはカウント値が
“２”，“３”，“６”および“７”をとるときにハイ
レベル信号を出力し、デコーダ１３ｇはカウント値が
“４”〜“７”をとるときにハイレベル信号を出力す
る。
る。ＳＧ１５から入力された水平同期信号は、８進カウ
ンタ１３ａ，１６進カウンタ１３ｈおよび２進カウンタ
１３ｋのリセット端子に入力される。つまり、カウンタ
１３ａ，１３ｈおよび１３ｋのいずれも、水平同期信号
によってリセットされる。８進カウンタ１３ａは、１２
ＭＨｚのクロックによってインクリメントされ、“０”
〜“７”のいずれかのカウント値を出力する。出力され
たカウント値は、デコーダ１３ｂ〜１３ｇに入力され
る。デコーダ１３ｂはカウント値が“０”，“２”，
“４”および“６”をとるときにハイレベル信号を出力
し、デコーダ１３ｃはカウント値が“３”および“７”
をとるときにハイレベル信号を出力する。また、デコー
ダ１３ｄはカウント値が“７”のときハイレベル信号を
出力し、デコーダ１３ｅはカウント値が“０”，
“１”，“４”および“５”をとるときにハイレベル信
号を出力する。さらに、デコーダ１３ｆはカウント値が
“２”，“３”，“６”および“７”をとるときにハイ
レベル信号を出力し、デコーダ１３ｇはカウント値が
“４”〜“７”をとるときにハイレベル信号を出力す
る。
【００２９】ＣＰＵ４２は、モードに応じてスイッチＳ
Ｗ２〜ＳＷ５を制御する。つまり、標準カメラモードお
よび２倍ズームモードにおいてスイッチＳＷ２〜ＳＷ５
を端子Ｓ１〜Ｓ４とそれぞれ接続し、１倍ズームモード
においてスイッチＳＷ２〜ＳＷ５を端子Ｓ５〜Ｓ８とそ
れぞれ接続する。したがって、スイッチＳＷ２およびＳ
Ｗ４は、標準カメラモードおよび２倍ズームモードにお
いて直流電源Ｖ１およびＶ２とそれぞれ接続され、１倍
ズームモードにおいてデコーダ１３ｂおよび１３ｅとそ
れぞれ接続される。また、スイッチＳＷ３およびＳＷ５
は、標準カメラモードおよび２倍ズームモードにおいて
デコーダ１３ｃおよび１３ｆとそれぞれ接続され、１倍
ズームモードにおいてデコーダ１３ｄおよび１３ｇとそ
れぞれ接続される。
Ｗ２〜ＳＷ５を制御する。つまり、標準カメラモードお
よび２倍ズームモードにおいてスイッチＳＷ２〜ＳＷ５
を端子Ｓ１〜Ｓ４とそれぞれ接続し、１倍ズームモード
においてスイッチＳＷ２〜ＳＷ５を端子Ｓ５〜Ｓ８とそ
れぞれ接続する。したがって、スイッチＳＷ２およびＳ
Ｗ４は、標準カメラモードおよび２倍ズームモードにお
いて直流電源Ｖ１およびＶ２とそれぞれ接続され、１倍
ズームモードにおいてデコーダ１３ｂおよび１３ｅとそ
れぞれ接続される。また、スイッチＳＷ３およびＳＷ５
は、標準カメラモードおよび２倍ズームモードにおいて
デコーダ１３ｃおよび１３ｆとそれぞれ接続され、１倍
ズームモードにおいてデコーダ１３ｄおよび１３ｇとそ
れぞれ接続される。
【００３０】スイッチＳＷ２の出力がイネーブル信号Ｅ
Ｎ０となり、スイッチＳＷ３の出力がイネーブル信号Ｅ
Ｎ２となる。また、スイッチＳＷ４の出力がイネーブル
信号ＥＮ１となり、スイッチＳＷ５の出力がスイッチＳ
Ｗ１を制御するＳＷ信号となる。１６進カウンタ１３ｈ
は８進カウンタ１３ａのキャリー信号によってインクリ
メントされ、カウント値はデコーダ１３ｉおよび１３ｊ
に入力される。デコーダ１３ｉは１６進カウンタ１３ｈ
のカウント値が“７”および“１５”をとるときにハイ
レベル信号を出力し、デコーダ１３ｊは１６進カウンタ
１３ｈのカウント値が“１５”をとるときにハイレベル
信号を出力する。つまり、デコーダ１３ｉは６４画素ご
とにハイレベル信号を出力し、デコーダ１３ｊは１２８
画素ごとにハイレベル信号を出力する。スイッチＳＷ６
もまた、ＣＰＵ４２によって制御される。スイッチＳＷ
６は、標準カメラモードおよび２倍ズームモードにおい
て端子Ｓ９と接続され、１倍ズームモードにおいて端子
Ｓ１０と接続される。
Ｎ０となり、スイッチＳＷ３の出力がイネーブル信号Ｅ
Ｎ２となる。また、スイッチＳＷ４の出力がイネーブル
信号ＥＮ１となり、スイッチＳＷ５の出力がスイッチＳ
Ｗ１を制御するＳＷ信号となる。１６進カウンタ１３ｈ
は８進カウンタ１３ａのキャリー信号によってインクリ
メントされ、カウント値はデコーダ１３ｉおよび１３ｊ
に入力される。デコーダ１３ｉは１６進カウンタ１３ｈ
のカウント値が“７”および“１５”をとるときにハイ
レベル信号を出力し、デコーダ１３ｊは１６進カウンタ
１３ｈのカウント値が“１５”をとるときにハイレベル
信号を出力する。つまり、デコーダ１３ｉは６４画素ご
とにハイレベル信号を出力し、デコーダ１３ｊは１２８
画素ごとにハイレベル信号を出力する。スイッチＳＷ６
もまた、ＣＰＵ４２によって制御される。スイッチＳＷ
６は、標準カメラモードおよび２倍ズームモードにおい
て端子Ｓ９と接続され、１倍ズームモードにおいて端子
Ｓ１０と接続される。
【００３１】スイッチＳＷ６の出力は、２進カウンタ１
３ｋのクロック端子に与えられる。２進カウンタ１３ｋ
は、標準カメラモードおよび２倍ズームモードにおいて
６４画素ごとにインクリメントされ、１倍ズームモード
において１２８画素毎にインクリメントされる。つま
り、２進カウンタ１３ｋのカウント値は、６４画素また
は１２８画素毎に“０”および“１”の間で切り換わ
る。このような２進カウンタ１３ｋの出力がバンク切換
信号となる。２進カウンタ１３ｋの出力はまたエッジ検
出回路１３ｍに入力され、これによってバンク切換信号
の立ち上がりエッジおよび立ち下がりエッジが検出され
る。このようなエッジ検出回路１３ｍの出力が、読み出
しリクエストとなる。
３ｋのクロック端子に与えられる。２進カウンタ１３ｋ
は、標準カメラモードおよび２倍ズームモードにおいて
６４画素ごとにインクリメントされ、１倍ズームモード
において１２８画素毎にインクリメントされる。つま
り、２進カウンタ１３ｋのカウント値は、６４画素また
は１２８画素毎に“０”および“１”の間で切り換わ
る。このような２進カウンタ１３ｋの出力がバンク切換
信号となる。２進カウンタ１３ｋの出力はまたエッジ検
出回路１３ｍに入力され、これによってバンク切換信号
の立ち上がりエッジおよび立ち下がりエッジが検出され
る。このようなエッジ検出回路１３ｍの出力が、読み出
しリクエストとなる。
【００３２】ゲート回路４８は図４に示すように構成さ
れる。Ｈカウンタ４８ａは１２ＭＨｚのクロックによっ
てインクリメントされ、水平同期信号によってリセット
される。一方、Ｖカウンタ４８ｂは水平同期信号によっ
てインクリメントされ、垂直同期信号によってリセット
される。このため、エッジカウンタ４８ａのカウント値
はたとえば“０”〜“７７９”をカウントし、Ｖカウン
タ４８ｂはたとえば“０”〜“５５９”をカウントす
る。Ｈカウンタ４８ａから出力された水平カウント値は
デコーダ４８ｃおよび４８ｄに入力され、Ｖカウンタ４
８ｂから出力された垂直カウント値はデコーダ４８ｅお
よび４８ｆに入力される。
れる。Ｈカウンタ４８ａは１２ＭＨｚのクロックによっ
てインクリメントされ、水平同期信号によってリセット
される。一方、Ｖカウンタ４８ｂは水平同期信号によっ
てインクリメントされ、垂直同期信号によってリセット
される。このため、エッジカウンタ４８ａのカウント値
はたとえば“０”〜“７７９”をカウントし、Ｖカウン
タ４８ｂはたとえば“０”〜“５５９”をカウントす
る。Ｈカウンタ４８ａから出力された水平カウント値は
デコーダ４８ｃおよび４８ｄに入力され、Ｖカウンタ４
８ｂから出力された垂直カウント値はデコーダ４８ｅお
よび４８ｆに入力される。
【００３３】一方、ＣＰＵ４２は所定の数値データ
ＨE ，ＨS ，ＶE およびＶS をデコーダ４８ａ〜４８ｆ
にそれぞれ設定する。数値データＨS は水平方向におけ
るゲート信号の立ち上がり位置を規定し、数値データＨ
E は水平方向におけるゲート信号の立ち下がり位置を規
定する。また、数値データＶS は垂直方向におけるゲー
ト信号の立ち上がり位置を規定し、数値データＶE は垂
直方向におけるゲート信号の立ち下がり位置を規定す
る。それぞれの数値データＨS ，ＨE ，ＶS およびＶ E
は、標準モードまたは１倍ズームモードと２倍ズームモ
ードとの間で変化する。
ＨE ，ＨS ，ＶE およびＶS をデコーダ４８ａ〜４８ｆ
にそれぞれ設定する。数値データＨS は水平方向におけ
るゲート信号の立ち上がり位置を規定し、数値データＨ
E は水平方向におけるゲート信号の立ち下がり位置を規
定する。また、数値データＶS は垂直方向におけるゲー
ト信号の立ち上がり位置を規定し、数値データＶE は垂
直方向におけるゲート信号の立ち下がり位置を規定す
る。それぞれの数値データＨS ，ＨE ，ＶS およびＶ E
は、標準モードまたは１倍ズームモードと２倍ズームモ
ードとの間で変化する。
【００３４】デコーダ４８ｃ〜４８ｆは、入力されたカ
ウント値と設定された数値とが一致するときだけハイレ
ベル信号を出力する。デコーダ４８ｃおよび４８ｄの出
力は、ＲＳ−ＦＦ回路４８ｇのセット端子およびリセッ
ト端子に入力され、デコーダ４８ｅおよび４８ｆ出力は
ＲＳ−ＦＦ回路４８ｈのセット端子およびリセット端子
に入力される。したがって、ＲＳ−ＦＦ回路４８ｇの出
力は水平カウント値が数値データＨS と一致したときに
立ち上がり、水平カウント値が数値データＨEと一致し
たときに立ち下がる。一方、ＲＳ−ＦＦ回路４８ｈの出
力は、垂直カウント値が数値データＶS と一致したとき
に立ち上がり、垂直カウント値が数値データＶE と一致
したときに立ち下がる。このようなＲＳ−ＦＦ回路４８
ｇおよび４８ｈの出力がＡＮＤ回路４８ｉによって論理
積を施され、ゲート信号が生成される。
ウント値と設定された数値とが一致するときだけハイレ
ベル信号を出力する。デコーダ４８ｃおよび４８ｄの出
力は、ＲＳ−ＦＦ回路４８ｇのセット端子およびリセッ
ト端子に入力され、デコーダ４８ｅおよび４８ｆ出力は
ＲＳ−ＦＦ回路４８ｈのセット端子およびリセット端子
に入力される。したがって、ＲＳ−ＦＦ回路４８ｇの出
力は水平カウント値が数値データＨS と一致したときに
立ち上がり、水平カウント値が数値データＨEと一致し
たときに立ち下がる。一方、ＲＳ−ＦＦ回路４８ｈの出
力は、垂直カウント値が数値データＶS と一致したとき
に立ち上がり、垂直カウント値が数値データＶE と一致
したときに立ち下がる。このようなＲＳ−ＦＦ回路４８
ｇおよび４８ｈの出力がＡＮＤ回路４８ｉによって論理
積を施され、ゲート信号が生成される。
【００３５】ＡＮＤ回路４８ｊは、ＴＧ１３から出力さ
れた読み出しリクエストおよびＡＮＤ回路４８ｉから出
力されたゲート信号を受け、ゲート信号がハイレベルの
ときだけ読み出しリクエストをメモリ制御回路３２に出
力する。ＣＰＵ４２は、電源投入と同時に図５に示すフ
ロー図の処理を開始する。まずステップＳ１で、ＴＧ１
３およびゲート回路４８をＶＧＡ１倍モードつまり通常
カメラモードで動作させる。具体的には、図３に示すス
イッチＳＷ２〜ＳＷ５を端子Ｓ１〜Ｓ４にそれぞれ接続
し、スイッチＳＷ６を端子Ｓ９に接続する。また、図８
（Ｇ）に示すゲート信号が生成されるように、数値デー
タＨS ，ＨE ，Ｖ S およびＶE を図４に示すデコーダ４
８ｃ〜４８ｆにそれぞれ設定する。この結果、ＶＧＡの
解像度をもつ１倍の動画像がモニタ４０に表示される。
れた読み出しリクエストおよびＡＮＤ回路４８ｉから出
力されたゲート信号を受け、ゲート信号がハイレベルの
ときだけ読み出しリクエストをメモリ制御回路３２に出
力する。ＣＰＵ４２は、電源投入と同時に図５に示すフ
ロー図の処理を開始する。まずステップＳ１で、ＴＧ１
３およびゲート回路４８をＶＧＡ１倍モードつまり通常
カメラモードで動作させる。具体的には、図３に示すス
イッチＳＷ２〜ＳＷ５を端子Ｓ１〜Ｓ４にそれぞれ接続
し、スイッチＳＷ６を端子Ｓ９に接続する。また、図８
（Ｇ）に示すゲート信号が生成されるように、数値デー
タＨS ，ＨE ，Ｖ S およびＶE を図４に示すデコーダ４
８ｃ〜４８ｆにそれぞれ設定する。この結果、ＶＧＡの
解像度をもつ１倍の動画像がモニタ４０に表示される。
【００３６】ＣＰＵ４２は次に、ステップＳ３でズーム
ボタン４４が押されたかどうか判断する。ここで“ＹＥ
Ｓ”であれば、ステップＳ５でＴＧ１３およびゲート回
路４８をＱＶＧＡ１倍モードつまり１倍ズームモードで
動作させる。このとき、スイッチＳＷ２〜ＳＷ５は端子
Ｓ５〜Ｓ８とそれぞれ接続され、スイッチＳＷ６は端子
Ｓ１０と接続される。また、図８（Ｅ）に示すゲート信
号が生成されるように、数値データＨS ，ＨE ，ＶS お
よびＶE がデコーダ４８ｃ〜４８ｆに設定される。この
結果、ＱＶＧＡの解像度をもつ１倍の動画像がモニタ４
０に表示される。
ボタン４４が押されたかどうか判断する。ここで“ＹＥ
Ｓ”であれば、ステップＳ５でＴＧ１３およびゲート回
路４８をＱＶＧＡ１倍モードつまり１倍ズームモードで
動作させる。このとき、スイッチＳＷ２〜ＳＷ５は端子
Ｓ５〜Ｓ８とそれぞれ接続され、スイッチＳＷ６は端子
Ｓ１０と接続される。また、図８（Ｅ）に示すゲート信
号が生成されるように、数値データＨS ，ＨE ，ＶS お
よびＶE がデコーダ４８ｃ〜４８ｆに設定される。この
結果、ＱＶＧＡの解像度をもつ１倍の動画像がモニタ４
０に表示される。
【００３７】ＣＰＵ４２は続いて、ステップＳ７および
Ｓ９のそれぞれでズームボタン４４およびズームオフボ
タン４６の操作を監視する。ズームボタン４４が再度押
されれば、ＣＰＵ４２はステップＳ７で“ＹＥＳ”と判
断し、ステップＳ１１でＴＧ１３ゲート回路４８をＱＶ
ＧＡ２倍モードつまり２倍ズームモードで動作させる。
このため、スイッチＳＷ２〜ＳＷ５は端子Ｓ１〜Ｓ４と
接続され、スイッチＳＷ６は端子Ｓ９と接続される。ま
た、図８（Ｃ）に示すゲート信号が生成されるように数
値データＨS ，ＨE ，ＶS およびＶE がデコーダ４８ｃ
〜４８ｆに設定される。この結果、ＱＶＧＡの解像度を
もつ２倍の動画像がモニタ４０に表示される。
Ｓ９のそれぞれでズームボタン４４およびズームオフボ
タン４６の操作を監視する。ズームボタン４４が再度押
されれば、ＣＰＵ４２はステップＳ７で“ＹＥＳ”と判
断し、ステップＳ１１でＴＧ１３ゲート回路４８をＱＶ
ＧＡ２倍モードつまり２倍ズームモードで動作させる。
このため、スイッチＳＷ２〜ＳＷ５は端子Ｓ１〜Ｓ４と
接続され、スイッチＳＷ６は端子Ｓ９と接続される。ま
た、図８（Ｃ）に示すゲート信号が生成されるように数
値データＨS ，ＨE ，ＶS およびＶE がデコーダ４８ｃ
〜４８ｆに設定される。この結果、ＱＶＧＡの解像度を
もつ２倍の動画像がモニタ４０に表示される。
【００３８】一方、ズームオフボタン４６が操作される
とＣＰＵ４２はステップＳ９で“ＹＥＳ”と判断し、処
理をステップＳ１に戻す。ステップＳ１１の処理を終え
ると、ＣＰＵ４２はステップＳ１３およびＳ１５のそれ
ぞれで、再びズームボタン４４およびズームオフボタン
４６の操作を監視する。ズームボタン４４が押される
と、ＣＰＵ４２はステップＳ１３で“ＹＥＳ”と判断し
ステップＳ５に戻るが、ズームオフボタン４６が押され
ると、ステップＳ１５で“ＹＥＳ”と判断し、ステップ
Ｓ１に戻る。
とＣＰＵ４２はステップＳ９で“ＹＥＳ”と判断し、処
理をステップＳ１に戻す。ステップＳ１１の処理を終え
ると、ＣＰＵ４２はステップＳ１３およびＳ１５のそれ
ぞれで、再びズームボタン４４およびズームオフボタン
４６の操作を監視する。ズームボタン４４が押される
と、ＣＰＵ４２はステップＳ１３で“ＹＥＳ”と判断し
ステップＳ５に戻るが、ズームオフボタン４６が押され
ると、ステップＳ１５で“ＹＥＳ”と判断し、ステップ
Ｓ１に戻る。
【００３９】このように、一旦ズームボタン４４が押さ
れると、表示される動画像の解像度はＱＶＧＡに設定さ
れ、ズームボタン４４が押されるごとにズーム倍率が１
倍と２倍との間で切り換えられる。ズームオフボタン４
６が押されると、表示画像の解像度はＶＧＡに戻る。な
お、この実施例ではＲ，ＧおよびＢがモザイク状に配列
された原色フィルタを用いて説明したが、Ｙe ，Ｃy ，
Ｍg およびＧがモザイク状に配列された補色フィルタを
用いてもよい。
れると、表示される動画像の解像度はＱＶＧＡに設定さ
れ、ズームボタン４４が押されるごとにズーム倍率が１
倍と２倍との間で切り換えられる。ズームオフボタン４
６が押されると、表示画像の解像度はＶＧＡに戻る。な
お、この実施例ではＲ，ＧおよびＢがモザイク状に配列
された原色フィルタを用いて説明したが、Ｙe ，Ｃy ，
Ｍg およびＧがモザイク状に配列された補色フィルタを
用いてもよい。
【図１】この発明の１実施例を示すブロック図である。
【図２】バッファを示す図解図である。
【図３】タイミングジェネレータの一部を示すブロック
図である。
図である。
【図４】ゲート回路の一部を示すブロック図である。
【図５】ＣＰＵの動作の一部を示すフロー図である。
【図６】（Ａ）は水平同期信号を示す波形図であり、
（Ｂ）は１２ＭＨｚのクロックを示す波形図であり、
（Ｃ）はＹデータを示す図解図であり、（Ｄ）はＵＶデ
ータを示す図解図であり、（Ｅ）〜（Ｇ）はイネーブル
信号を示す波形図であり、（Ｈ）および（Ｉ）はＤ−Ｆ
Ｆ回路の出力を示す図解図であり、（Ｊ）はＳＷ信号を
示す波形図であり、（Ｋ）はＳＷの出力を示す図解図で
あり、（Ｌ）はアドレス信号を示す図解図であり、
（Ｍ）はバンク切換信号を示す波形図であり、（Ｎ）は
読み出しリクエストを示す波形図である。
（Ｂ）は１２ＭＨｚのクロックを示す波形図であり、
（Ｃ）はＹデータを示す図解図であり、（Ｄ）はＵＶデ
ータを示す図解図であり、（Ｅ）〜（Ｇ）はイネーブル
信号を示す波形図であり、（Ｈ）および（Ｉ）はＤ−Ｆ
Ｆ回路の出力を示す図解図であり、（Ｊ）はＳＷ信号を
示す波形図であり、（Ｋ）はＳＷの出力を示す図解図で
あり、（Ｌ）はアドレス信号を示す図解図であり、
（Ｍ）はバンク切換信号を示す波形図であり、（Ｎ）は
読み出しリクエストを示す波形図である。
【図７】（Ａ）は水平同期信号を示す波形図であり、
（Ｂ）は１２ＭＨｚのクロックを示す波形図であり、
（Ｃ）はＹデータを示す図解図であり、（Ｄ）はＵＶデ
ータを示す図解図であり、（Ｅ）〜（Ｇ）はイネーブル
信号を示す波形図であり、（Ｈ）および（Ｉ）はＤ−Ｆ
Ｆ回路の出力を示す図解図であり、（Ｊ）はＳＷ信号を
示す波形図であり、（Ｋ）はＳＷの出力を示す図解図で
あり、（Ｌ）はアドレス信号を示す図解図であり、
（Ｍ）はバンク切換信号を示す波形図であり、（Ｎ）は
読み出しリクエストを示す波形図である。
（Ｂ）は１２ＭＨｚのクロックを示す波形図であり、
（Ｃ）はＹデータを示す図解図であり、（Ｄ）はＵＶデ
ータを示す図解図であり、（Ｅ）〜（Ｇ）はイネーブル
信号を示す波形図であり、（Ｈ）および（Ｉ）はＤ−Ｆ
Ｆ回路の出力を示す図解図であり、（Ｊ）はＳＷ信号を
示す波形図であり、（Ｋ）はＳＷの出力を示す図解図で
あり、（Ｌ）はアドレス信号を示す図解図であり、
（Ｍ）はバンク切換信号を示す波形図であり、（Ｎ）は
読み出しリクエストを示す波形図である。
【図８】（Ａ）は水平同期信号を示す波形図であり、
（Ｂ），（Ｄ）および（Ｆ）は読み出しリクエストを示
す波形図であり、（Ｃ），（Ｅ）および（Ｇ）はゲート
信号を示す波形図である。
（Ｂ），（Ｄ）および（Ｆ）は読み出しリクエストを示
す波形図であり、（Ｃ），（Ｅ）および（Ｇ）はゲート
信号を示す波形図である。
【図９】（Ａ）および（Ｄ）は読み出しリクエストを示
す波形図であり、（Ｂ）および（Ｅ）はアドレス信号を
示す波形図であり、（Ｃ）および（Ｆ）はバッファ出力
を示す波形図である。
す波形図であり、（Ｂ）および（Ｅ）はアドレス信号を
示す波形図であり、（Ｃ）および（Ｆ）はバッファ出力
を示す波形図である。
１０ …ディジタルカメラ １３ …タイミングジェネレータ １８ …信号処理回路 ２８ …バッファ ３２ …メモリ制御回路 ３４ …ＳＤＲＡＭ ３８ …ＮＴＳＣエンコーダ ４２ …ＣＰＵ
【手続補正書】
【提出日】平成１１年６月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
Claims (9)
- 【請求項１】被写体を撮影し第１画素数の第１画像信号
を出力する撮影手段、 前記第１画像信号から所定の画素信号を抽出して前記第
１画素数よりも少ない第２画素数の第２画像信号を生成
する生成手段、 ズーム倍率を設定する設定手段、および前記ズーム倍率
に応じて前記画素信号の抽出位置を決定する決定手段を
備える、ディジタルカメラ。 - 【請求項２】前記生成手段は、前記第１画像信号に間引
き処理を施して前記第２画像信号を生成する間引き手
段、および前記第１画像信号の所定部分を切り出して前
記第２画像信号を生成する切り出し手段を含み、 前記決定手段は、前記ズーム倍率に応じて前記間引き手
段および前記切り出し手段を選択的に駆動する駆動手段
を含む、請求項１記載のディジタルカメラ。 - 【請求項３】前記間引き手段は、前記第１画像信号を第
１所定画素数ずつシフトさせる複数のレジスタ、および
前記複数のレジスタを間欠的に能動化する能動化手段を
含む、請求項３記載のディジタルカメラ。 - 【請求項４】前記第１画像信号は互いにデータ量の異な
るＹ信号，Ｕ信号およびＶ信号を含み、 前記複数のレジスタは、前記Ｙ信号を１画素ずつシフト
させる複数の第１レジスタ、および前記Ｕ信号および前
記Ｖ信号を１画素ずつかつ交互にシフトさせる複数の第
２レジスタを含む、請求項３記載のディジタルカメラ。 - 【請求項５】前記能動化手段は、前記複数の第１レジス
タを１画素期間ごとに間欠的に能動化する第１能動化手
段、および前記複数の第２レジスタを２画素期間ごとに
間欠的に能動化する第２能動化手段を含む、請求項４記
載のディジタルカメラ。 - 【請求項６】前記切り出し手段は、第２所定画素数の前
記第１画像信号を一時的に保持するバッファ、前記バッ
ファに保持された前記第１画像信号の読み出し要求を出
力する要求出力手段、前記読み出し要求にゲートをかけ
るゲート手段、および前記ゲート手段の出力に応答して
前記バッファから前記第１画像信号を読み出す読み出し
手段を含む、請求項２ないし５記載のディジタルカメ
ラ。 - 【請求項７】前記要求出力手段は前記第２所定画素数の
第１画像信号が前記バッファに書き込まれるごとに前記
読み出し要求を出力する、請求項６記載のディジタルカ
メラ。 - 【請求項８】前記駆動手段は、第１ズーム倍率が設定さ
れたとき前記能動化手段を駆動し、第２ズーム倍率が設
定されたとき前記ゲート手段を駆動する、請求項６また
は７記載のディジタルカメラ。 - 【請求項９】前記第１ズーム倍率は１倍のズーム倍率を
もち、前記第２ズーム倍率は２倍のズーム倍率をもつ、
請求項８記載のディジタルカメラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14982698A JP3172491B2 (ja) | 1998-05-29 | 1998-05-29 | ディジタルカメラ |
| US09/318,611 US6727947B1 (en) | 1998-05-29 | 1999-05-26 | Digital camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14982698A JP3172491B2 (ja) | 1998-05-29 | 1998-05-29 | ディジタルカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11341330A true JPH11341330A (ja) | 1999-12-10 |
| JP3172491B2 JP3172491B2 (ja) | 2001-06-04 |
Family
ID=15483538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14982698A Expired - Fee Related JP3172491B2 (ja) | 1998-05-29 | 1998-05-29 | ディジタルカメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6727947B1 (ja) |
| JP (1) | JP3172491B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4226231B2 (ja) * | 2001-06-13 | 2009-02-18 | 株式会社日立国際電気 | 映像信号処理システム |
| KR100611481B1 (ko) * | 2005-06-24 | 2006-08-09 | 주식회사 팬택 | 디지털 줌 가능모드 자동전환 장치 및 방법 |
| JP4767838B2 (ja) * | 2006-12-28 | 2011-09-07 | 三星電子株式会社 | 撮像装置および撮像方法 |
| US10389962B2 (en) * | 2017-08-14 | 2019-08-20 | Himax Imaging Limited | Image pickup apparatus and method utilizing the same line rate for upscaling and outputting image |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642726B2 (ja) * | 1985-10-18 | 1994-06-01 | キヤノン株式会社 | 固体撮像装置 |
| US5172234A (en) * | 1987-08-04 | 1992-12-15 | Canon Kabushiki Kaisha | Camera having an electronic zooming display feature |
| JP2880168B2 (ja) * | 1988-04-25 | 1999-04-05 | 株式会社日立製作所 | 拡大表示可能な映像信号処理回路 |
| US5043811A (en) * | 1989-06-15 | 1991-08-27 | Sharp Kabushiki Kaisha | Scanning line number converting device for video signal, and down-converter and picture-in-picture TV receiver using the same |
| US5581301A (en) * | 1990-10-03 | 1996-12-03 | Canon Kabushiki Kaisha | Image processing apparatus with adjustable low-pass optical filter characteristics |
| JPH0537867A (ja) | 1991-07-30 | 1993-02-12 | Nec Kansai Ltd | 撮像方法 |
| US5355178A (en) * | 1991-10-24 | 1994-10-11 | Eastman Kodak Company | Mechanism for improving television display of still images using image motion-dependent filter |
| JPH05145818A (ja) * | 1991-11-21 | 1993-06-11 | Sony Corp | 撮像装置 |
| JPH05268504A (ja) | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 電子ズーム機能付きビデオカメラ装置 |
| DE69319810T2 (de) * | 1992-09-01 | 1998-12-03 | Canon K.K., Tokio/Tokyo | Bildverarbeitungsgerät |
| JP2817107B2 (ja) * | 1992-12-28 | 1998-10-27 | キヤノン株式会社 | 画像入力装置 |
| EP0650292B1 (en) * | 1993-10-04 | 2002-04-03 | Canon Kabushiki Kaisha | Image pickup apparatus |
| EP0693852A3 (en) * | 1994-07-22 | 1997-05-28 | Eastman Kodak Co | Method and apparatus for applying a function to a localized domain of a digital image using a window |
| JPH09200605A (ja) * | 1996-01-12 | 1997-07-31 | Sanyo Electric Co Ltd | ディジタルビデオカメラ |
| DE19709976C1 (de) * | 1997-03-11 | 1998-10-01 | Siemens Ag | Schaltungsanordnung zur Filterung und Dezimation eines Videosignals |
| JP3293518B2 (ja) * | 1997-05-21 | 2002-06-17 | 日本ビクター株式会社 | Ｙｃ分離装置 |
| US6278447B1 (en) * | 1997-06-10 | 2001-08-21 | Flashpoint Technology, Inc. | Method and system for accelerating a user interface of an image capture unit during play mode |
| JP3679592B2 (ja) * | 1998-01-20 | 2005-08-03 | キヤノン株式会社 | 信号処理装置及び撮像装置 |
| JP2001296599A (ja) * | 2000-04-12 | 2001-10-26 | Olympus Optical Co Ltd | 銀塩撮影および電子撮像兼用カメラ |
-
1998
- 1998-05-29 JP JP14982698A patent/JP3172491B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-26 US US09/318,611 patent/US6727947B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3172491B2 (ja) | 2001-06-04 |
| US6727947B1 (en) | 2004-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4255345B2 (ja) | 撮像装置 | |
| JPH06189231A (ja) | 液晶表示装置 | |
| US7154550B1 (en) | Electronic camera for quickly confirming a recorded image | |
| JP3133702B2 (ja) | ディジタルスチルカメラ | |
| US6356306B1 (en) | Digital camera capable of converting a progressive scan signal into an interlace scan signal | |
| US6661452B1 (en) | Digital camera capable of decreasing a required memory capacity | |
| JP3172491B2 (ja) | ディジタルカメラ | |
| US6670983B2 (en) | Electric mask generating apparatus of electronic endoscope | |
| US6348950B1 (en) | Video signal processing circuit and image pickup apparatus using the circuit | |
| US20040095493A1 (en) | Processing apparatus | |
| US7573511B2 (en) | Digital camera | |
| JP2000125168A (ja) | ディジタルカメラ | |
| CN100489959C (zh) | 全屏幕画面的实时撷取装置及其方法 | |
| JPH11220638A (ja) | 撮像装置および撮像方法 | |
| JP4525382B2 (ja) | 表示装置及び撮像装置 | |
| JPH08237521A (ja) | 固体撮像素子のキズ補正回路 | |
| JP2713313B2 (ja) | 画像処理方法および装置 | |
| JP2002262175A (ja) | ディジタルカメラ | |
| JPH07264395A (ja) | 画像縮小装置 | |
| JP3363761B2 (ja) | 信号変換回路 | |
| JP3118911B2 (ja) | 制御信号多重化装置 | |
| JP3515352B2 (ja) | ディジタルカメラ | |
| JP2598778B2 (ja) | 内視鏡用テレビ表示装置 | |
| JP2776508B2 (ja) | 映像切替装置における自己診断装置 | |
| JP3414049B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |