JPH11345119A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH11345119A
JPH11345119A JP10150455A JP15045598A JPH11345119A JP H11345119 A JPH11345119 A JP H11345119A JP 10150455 A JP10150455 A JP 10150455A JP 15045598 A JP15045598 A JP 15045598A JP H11345119 A JPH11345119 A JP H11345119A
Authority
JP
Japan
Prior art keywords
instruction
interrupt
address
stored
object conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10150455A
Other languages
English (en)
Inventor
Yoshiro Hirai
義郎 平井
Toshiyuki Kitami
稔之 北見
Atsushi Sunazaki
淳 砂崎
Chieko Niide
智恵子 新出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10150455A priority Critical patent/JPH11345119A/ja
Publication of JPH11345119A publication Critical patent/JPH11345119A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 ソフト命令を汎用プロセッサのハード命令で
逐次エミュレートとすることによりソフト命令を実行す
る情報処理装置に関し、オブジェクト変換機構を有する
場合でも、確実にデバッガ機能を実現できる情報処理装
置を提供することを目的とする。 【解決手段】 ソフト命令を読み出し、翻訳、実行した
後、命令のアドレスをデバッガを指定したアドレスと比
較して、一致したとに、命令を停止してデバッガ画面を
表示する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明の情報処理装置に係
り、特に、ソフト命令を汎用プロセッサのハード命令で
逐次エミュレートすることによりソフト命令を実行する
情報処理装置に関する。近年、処理情報の増大などによ
り、プロセッサの処理の効率を向上させることが望まれ
ている。プロセッサの処理の効率を向上させるために、
汎用プロセッサでソフト命令を、汎用プロセッサのハー
ド命令で逐次エミュレートすることにより、既存の上位
OSの動作を効率良く動作させる処理を行っている。
【0002】逐次エミュレート方式では、ソフト命令の
読み出し、ソフト命令翻訳、ソフト命令実行、割込み要
因チェックが繰り返し行われており、読み出し時に発生
するデバッグ割込をトリガとして読み出しデバッガ機能
が実行される。逐次エミュレート方式は、命令の読み出
し、命令の翻訳、命令の実行、割込要因チェックを繰り
返す方式である。逐次エミュレート方式では、ソフト命
令実行性能の向上を図るためにはできるだけ、無駄な処
理を省く必要がある。このため、一連のソフト命令を読
み出して、翻訳した結果、すなわち、命令の実行形を、
バッファ領域に蓄積しておき、当該ソフト命令が再動作
する場合には、バッファ領域に既に蓄積されている実行
形の命令、すなわち、オブジェクトを、実行させること
により、ソフト命令の読み出し、翻訳を省略し、ソフト
命令実行性能の向上を図っていた。このような、機構は
オブジェクト変換機構と呼ばれている。
【0003】一方、ソフトの開発に当たっては、ソフト
命令中の所望の部分でソフト命令をデバッグさせるデバ
ッガ機能を装備することが重要である。このデバッガ機
能は、汎用プロセッサが装備している指定アドレスのデ
ータ読み出しをトリガとしてデバッグ動作を行う、いわ
ゆる、読出デバッガ機能により実現されるのが一般的で
ある。
【0004】
【従来の技術】図8に従来の一例のシステムブロック図
を示す。従来の情報処理装置101は、不揮発性メモリ
102、ハードディスクドライブ103、主記憶装置1
04、CPU105、キーボード106、ディスプレイ
装置107から構成される。
【0005】不揮発性メモリ102は、システム情報を
記憶する。ハードディスクドライブ103は、プログラ
ム、データを保持する。主記憶装置104は、ハードデ
ィスクドライブ103から読み出されたプログラム、デ
ータを一時的に保持する。CPU105は、命令制御ハ
ードウェアであり、主記憶装置104に保持されたプロ
グラム、データの基づいて処理を行う。キーボード10
6は、プログラムの起動、停止などを指示する。ディス
プレイ装置107は、CPU105で処理されるプログ
ラム、データを表示する。システム/チャネル制御ハー
ドウェア108は、ディスプレイ制御及びデバッガ制御
を行う。
【0006】主記憶装置104に記憶されたプログラム
は、順次CPU105に読み出されて、実行される。図
8に示すシステムでは、専用のシステム/チャネル制御
ハードウェア108により、命令を所望のアドレスで停
止させる、デバッグ制御を実現させていた。また、汎用
のCPUで、オブジェクト変換機構及びデバッグ処理を
実現する場合には、ソフトデバッグ処理が必要となる。
【0007】図9に従来の他の一例のエミュレーション
処理の処理フローチャートを示す。ソフト命令の逐次エ
ミュレーション処理では、まず、上位プログラムからソ
フト命令を読み出す(ステップS10−1)。ステップ
S10−1でソフト命令を読み出したときに、割込が発
生すると、割込ハンドラが起動される(ステップS11
−1)。
【0008】割込ハンドラでは、まず、ステップS10
−1で発生した割込がデバッグ割込か、一時停止割込か
を判定する(ステップS11−2)。ステップS11−
2で、割込がデバッグ割込の場合には、割込制御フラグ
のデバッグ割込フラグをオン、すなわち、「1」にした
後、ステップS10−1に復帰する(ステップS11−
3)。また、ステップS11−2で、割込が一時停止割
込の場合には、割込制御フラグの一時停止割込フラグを
オン、すなわち、「1」にした後、ステップS10−1
に復帰する(ステップS11−4)。
【0009】ステップS10−1で、ソフト命令が読み
出されると、次に、読み出したソフト命令を翻訳する
(ステップS10−2)。ステップS10−2で、ソフ
ト命令が翻訳されると、翻訳された命令により処理を行
い、命令アドレスを更新する(ステップS10−3)。
ステップS10−3で、命令の実行、アドレスの更新が
行われると、次に割込制御フラグを参照して、割込要因
の有無を判定する(ステップS10−4)。ステップS
10−4で、割込制御フラグの参照結果、割込フラグが
なければ、ステップS10−1に戻って、次にアドレス
のソフト命令を読み出す。
【0010】また、ステップS10−4で、割込制御フ
ラグを参照して、有効な割込制御フラグが存在すれば、
次に、割込制御フラグに設定された割込フラグがデバッ
グ割込フラグか否かを判定する(ステップS10−
5)。ステップS10−5で、デバッグ割込フラグが
「1」のときには、命令を停止させ、デバッガ画面を表
示する(ステップS10−8)。
【0011】なお、ステップS10−5で、デバッグ割
込フラグが「0」のときには、次に、一時停止割込フラ
グが有効か否かを判定する(ステップS10−6)。ス
テップS10−6で、一時停止割込フラグが有効の場合
には、ユーザが一時停止を希望すると判断できるので、
ソフト命令の読み出しを停止し、デバッガ画面を表示す
る(ステップS10−8)。
【0012】また、タイマなどによる他の割込要求であ
る場合には、他の割込の種類に応じた割込処理を行い、
ステップS10−1に戻る(ステップS10−7)。ス
テップS10−3でジャンプ系命令が生じたときには、
オブジェクト変換処理を実行する。オブジェクト変換処
理では、まず、オブジェクト変換対象域情報を参照し
て、実行されている命令がオブジェクト変換の対象域に
あるか否かを判定する(ステップS12−1)。
【0013】ステップS12−1で、命令がオブジェク
ト変換の対象域になければ、ステップS10−4に移行
する。また、ステップS12−1で、命令がオブジェク
ト変換の対象域に存在していれば、次に、命令がオブジ
ェクト変換バッファに既に蓄積されているか否かを判定
する(ステップS12−2)。
【0014】ステップS12−1で、命令がオブジェク
ト変換バッファに存在しなければ、対応するソフト命令
を読み出す(ステップS12−3)。ステップS12−
3で読み出された命令は、翻訳される(ステップS12
−4)。ステップS12−4で翻訳された命令は、オブ
ジェクト変換バッファに格納され、格納された命令に対
応するオブジェクト変換マップ情報が生成される(ステ
ップS12−5)。
【0015】上記ステップS12−3〜S12−5を繰
り返すことにより、ジャンプ系命令をオブジェクト変換
バッファに蓄積する。このとき、ステップS12−2の
ソフト命令の読み出し時に、外部オペレータパネルによ
る一時停止要求による割込、又は、アドレス比較により
デバッグ割込が発生すると、前述したステップS11−
1〜S11−5の処理が実行され、復帰して、ステップ
S12−4の翻訳が行われる。
【0016】全てのジャンプ系命令がオブジェクト変換
バッファに蓄積されると、オブジェクト変換バッファに
蓄積された命令を順次実行する(ステップS12−
6)。ステップS12−6で一命令が実行されると、ス
テップS10−4に移行する。
【0017】
【発明が解決しようとする課題】しかるに、従来の図8
に示すように専用のハードウェアを用いてデバッグを実
現する構成では、専用のハードウェアが必要となるの
で、コストが高くなり、また、汎用のCPUに容易に適
用できない。また、図9に示すようなソフトデバッグ処
理では、ソフト命令読み出し時にデバッグ割込をかけて
いたので、汎用CPUに内蔵されているオブジェクト変
換機構が動作すると、オブジェクト変換機構により、ソ
フト命令の読み出しが省略されると、ソフト命令読み出
し時に発生されるデバッグ割込フラグが無効となるの
で、変換オブジェクトとして既に蓄積された命令に対し
てはデバッガ割込がきかないなどの問題点があった。
【0018】本発明の上記の点に鑑みてなされたもの
で、命令バッファに保持された命令に対しても確実に停
止をかけることができる情報処理装置を提供することを
目的とする。
【0019】
【課題を解決するための手段】本発明の請求項1は、記
憶手段に記憶された命令をを読み取り、読み取られた命
令を翻訳し、翻訳された命令を第2の記憶手段に蓄積す
るとともに、該第2の記憶手段に蓄積された命令を実行
し、次に、読み取られた命令が既に蓄積された命令であ
るときには、該第2の記憶手段に蓄積された命令を実行
する命令実行機能と、前記第2の記憶手段に蓄積された
命令を一命令実行する毎に、前記命令のアドレスと予め
指定されたアドレスとの比較を行い、前記命令のアドレ
スと該指定アドレスとが一致したときには、前記命令の
実行を停止する命令停止機能を有することを特徴とす
る。
【0020】請求項1によれば、第2の記憶手段に蓄積
された命令を一命令実行する毎に、命令のアドレスと予
め指定されたアドレスとの比較を行い、命令のアドレス
と指定アドレスとが一致したときには、命令の実行に停
止がかけられ、第2の記憶手段に蓄積された命令に対し
て確実に停止をかけることができる。請求項2は、請求
項1において、前記命令停止機能が、前記読み取られた
命令が前記第2の記憶手段に蓄積されていないときに
は、前記命令の読み取り時に前記命令の実行を停止させ
る割込をかけるようにすることを特徴とする。
【0021】請求項2によれば、読み取られた命令が第
2の記憶手段に蓄積されていないときには、命令の読み
取り時に命令の実行を停止させる割込がかけられ、命令
に対して停止をかけることができる。請求項3は、請求
項1または2において、前記命令停止機能が、前記命令
バッファに蓄積された命令の一命令毎に前記命令のアド
レスと予め指定されたアドレスとを比較する割込をかけ
るようにすることを特徴とする。
【0022】請求項3によれば、第2の記憶手段に蓄積
された特定の命令のアドレスと予め指定されたアドレス
とを比較する割込がかられ、割込がかかっていない命令
に対してアドレスの比較を行う必要がないので、命令の
実行を効率よく行える。
【0023】
【発明の実施の形態】図1に本発明の第1実施例のシス
テム構成図を示す。本実施例の情報処理装置1は、不揮
発性メモリ2、ハードディスクドライブ3、主記憶装置
4、CPU5、オペレータパネル6、ディスプレイ装置
7から構成される。不揮発性メモリ2には、BIOS、
システム情報が記憶される。ハードディスクドライブ3
には、プログラム、データが保持される。主記憶装置4
は、RAM等からなり、ハードディスクドライブ3から
読み出されたプログラム、データを一時的に保持し、C
PU5の作業記憶領域を設定する。オペレータパネル6
は、主記憶装置4に保持されたプログラム、データの基
づいて処理を行うCPU5、プログラムの起動、停止な
どを指示する。ディスプレイ装置7は、CPU5で処理
されるプログラム、データを表示する。
【0024】ハードディスクドライブ3には、各種プロ
グラム及びデータが記憶される。主記憶装置4は、RA
Mからなり、ハードディスクドライブ3に記憶された各
種プログラムが展開される。CPU5は、汎用CPU、
例えば、インテル社製のペンティアムプロセッサなどか
ら構成される。CPU5は、主記憶装置4上に展開され
たプログラムの命令を順次読み出して実行する。
【0025】主記憶装置4には、上位プログラムを記憶
する上位プログラム領域部11、上位プログラム領域部
11に記憶された上位プログラムを効率よく実行すると
ともに、上位プログラムの所望の命令で処理を停止する
ためのエミュレーションプログラムが記憶されるエミュ
レーションプログラム領域部12が設けられている。エ
ミュレーションプログラム領域部12は、エミュレーシ
ョンプログラムを記憶するエミュレーションプログラム
領域12a、既に使用したソフト命令を翻訳した変換オ
ブジェクトを記憶するオブジェクト変換バッファ12
b、オブジェクト変換の各種設定情報が記憶されるオブ
ジェクト変換情報データ領域12cから構成される。
【0026】エミュレーションプログラム領域12aに
は、上位プログラムのソフト命令に対するエミュレー
ト、デバッガ制御エミュレート、ディスプレイ制御エミ
ュレート、その他の入出力ハードの制御を行うエミュレ
ーションプログラムが記憶されている。オブジェクト変
換バッファ12bには、上位プログラムから読み出さ
れ、翻訳された命令列が記憶される。
【0027】オブジェクト変換情報データ領域12c
は、オブジェクト変換が可能なシステムが否かを判別す
るための情報が記憶されるオブジェクト変換システム情
報12c−1、オブジェクト変換を行う対象となるアド
レス域を識別するオブジェクト対象域情報12c−2、
上位命令のアドレスを変換オブジェクトのアドレスに変
換するオブジェクト変換マップ情報12c−3、デバッ
グに必要な情報を記憶するデバッグレジスタ12c−4
から構成される。
【0028】デバッグレジスタ12c−4は、割込制御
フラグ12c−5及びデバッグレジスタ制御フラグ12
c−6から構成される。デバッグレジスタ12c−4
は、デバッグ動作時に認識される各種フラグが設定され
ている。割込制御フラグ12c−5は、割込時に「1」
に設定される。また、デバッグ制御レジスタフラグ12
c−6は、デバッグ制御の実行時に「1」に設定され
る。
【0029】ディスプレイ装置7には、エミュレーショ
ンプログラムのデバッガ制御エミュレートの処理によっ
て、デバッガ画面が表示される。デバッガ画面には、一
時停止している状態のソフト命令アドレスや汎用レジス
タ情報、主記憶データなどをディスプレイ装置7の画面
に表示される。オペレータパネル6は、キーボードなど
から構成され、ディスプレイ装置7に表示されたデバッ
ガ画面にしたがって、エミュレーションプログラムの各
種設定値を設定できる。
【0030】図2に本発明の第1実施例のエミュレーシ
ョンプログラム領域部のデータ構成図を示す。図2
(A)は上位プログラムのアドレス、図2(B)はオブ
ジェクト変換バッファ12bのデータ構成、図2(C)
は上位の命令のアドレスに対する変換オブジェクトのア
ドレスの対応を示すオブジェクト変換マップ情報12c
−3、図2(D)はオブジェクト変換システム情報12
c−1、図2(E)はオブジェクト変換対象域情報12
c−2のデータ構成を示す。
【0031】上位プログラムが格納されているアドレス
0〜Zを有する主記憶のアドレスx〜(y−1)をオブ
ジェクト変換の対象域としている。対象域の情報は、オ
ブジェクト変換対象域情報と対象区画数情報から構成さ
れる。オブジェクト変換を行った結果は、オブジェクト
変換バッファに格納される。
【0032】ソフト命令アドレスと変換したオブジェク
トの先頭アドレスとの対応表は、オブジェクト変換マッ
プ情報として生成される。例えば、アドレスx1にある
ソフト命令のアドレスは、アドレスm1からアドレス
(m1−1)に変換される。また、不揮発性メモリから
読み出したシステム情報からオブジェクト変換の有効/
無効を判断した結果が、オブジェクト変換システム情報
として格納される。例えば、有効時には「0x8000
0000」、無効時には「0x00000000」を格
納する。
【0033】図3に本発明の第1実施例のエミュレーシ
ョン処理の処理フローチャートを示す。ソフト命令の逐
次エミュレーション処理では、まず、上位プログラムか
らソフト命令を読み出す(ステップS1−1)。ステッ
プS1−1でソフト命令を読み出したときに、割込が発
生すると、割込ハンドラが起動される(ステップS2−
1)。
【0034】割込ハンドラでは、まず、ステップS1−
1で発生した割込がデバッグ割込か一時停止割込かを判
定する(ステップS2−2)。ステップS2−2で、割
込がデバッグ割込の場合には、割込制御フラグのデバッ
グ割込フラグをオン、すなわち、「1」にした後、ステ
ップS1−1に復帰する(ステップS2−3)。また、
ステップS2−2で、割込が一時停止割込の場合には、
割込制御フラグの一時停止割込フラグをオン、すなわ
ち、「1」にした後、ステップS1−1に復帰する(ス
テップS2−4)。
【0035】ステップS1−1で、ソフト命令が読み出
されると、次に、読み出したソフト命令を翻訳する(ス
テップS1−2)。ステップS1−2で、ソフト命令が
翻訳されると、翻訳された命令により処理を行い、命令
アドレスを更新する(ステップS1−3)。ステップS
1−3で、命令の実行、アドレスの更新が行われると、
次に割込制御フラグを参照して、割込要因の有無を判定
する(ステップS1−4)。ステップS1−4で、割込
制御フラグの参照結果、割込フラグがオフであれば、ス
テップS1−1に戻って、次にアドレスのソフト命令を
読み出す。
【0036】また、ステップS1−4で、割込制御フラ
グを参照して、有効な、すなわち、オンの割込制御フラ
グが存在すれば、次に、割込制御フラグに設定された割
込フラグがデバッグ割込フラグか否かを判定する(ステ
ップS1−5)。ステップS1−5で、デバッグ割込フ
ラグがオン、すなわち、「1」のときには、次に、オブ
ジェクト変換システム情報を参照して、オブジェクト変
換が有効なシステムか、無効なシステムかを判定する
(ステップS1−6)。
【0037】ステップS1−6での、オブジェクト変換
システム情報の参照の結果、オブジェクト変換が無効な
システムの場合には、オブジェクト変換は行われないの
で、ステップS2−1〜S2−3で設定されたデバッグ
割込に応じて命令を停止させ、ディスプレイ装置7にデ
バッガ画面を表示する(ステップS1−7)。また、ス
テップS1−6での、オブジェクト変換システム情報の
参照の結果、オブジェクト変換が有効なシステムの場合
には、次に、コントロールレジスタに保持された停止指
定アドレスと現在の命令アドレスとを比較する(ステッ
プS1−7)。
【0038】ステップS1−7で、コントロールレジス
タに保持された停止指定アドレスと現在の命令アドレス
とが一致すれば、デバッガを行うべき命令であると判断
できるので、ソフト命令の読み出しを停止し、デバッガ
画面を表示する(ステップS1−6)。図4に本発明の
第1実施例のデバッガ画面を示す図を示す。
【0039】デバッガ画面には、例えば、図4に示すよ
うに割込フラグの種類を示す情報F「○○○○」及び停
止した命令のアドレスADD 「××××」からなるデバッ
ガ情報PSWが表示され、そのときの汎用レジスタGR
0〜GR15に保持されたデータが図4に示すようにD
0 〜D15で表示される。また、汎用レジスタGR0〜G
R15に保持された情報の下部の領域には、コマンド入
力画面comandが設定される。コマンド入力画面comandに
所望のコマンド「Dcomand」、例えば、命令を再開する
ためのコマンド、停止する命令のアドレスを設定するコ
マンドなどを入力することにより、コマンドに応じた処
理が実行される。
【0040】また、ステップS1−7で、コントロール
レジスタに保持された停止指定アドレスと現在の命令ア
ドレスとが不一致の場合には、他の割込要因、例えば、
タイマなどによる割込要因が存在するか否かを参照し
て、他の割込要因がなければ、ステップS1−1に戻っ
て処理を続ける。なお、他の割込要因が存在する場合に
は、他の割込処理を行った後、ステップS1−1に戻っ
て、他の割込処理を行う。
【0041】なお、ステップS1−5で、デバッグ割込
フラグが「0」のときには、次に、一時停止割込フラグ
が有効か否かを判定する(ステップS1−9)。ステッ
プS1−9で、一時停止割込フラグが有効の場合には、
ユーザが一時停止を希望すると判断できるので、ステッ
プS1−6に戻って、ソフト命令の読み出しを停止し、
デバッガ画面を表示する(ステップS1−6)。
【0042】また、ステップS1−3で実行した命令が
ジャンプ系の命令であり、オブジェクト変換機構が有効
なシステムであれば、オブジェクト変換処理が行われ
る。オブジェクト変換処理では、まず、オブジェクト変
換対象域情報を参照して、実行されている命令がオブジ
ェクト変換の対象域にあるか否かを判定する(ステップ
S3−1)。
【0043】ステップS3−1で、命令がオブジェクト
変換の対象域になければ、ステップS1−4に移行す
る。また、ステップS3−1で、命令がオブジェクト変
換の対象域にあれば、次に、命令がオブジェクト変換バ
ッファに存在するか否かを判定する(ステップS3−
2)。
【0044】ステップS3−1で、命令がオブジェクト
変換バッファに存在しなければ、対応するソフト命令を
読み出す(ステップS3−3)。ステップS3−3で読
み出された命令は、実行可能な命令列に翻訳される(ス
テップS3−4)。ステップS3−4で翻訳された命令
は、オブジェクト変換バッファに格納され、格納された
命令に対応するオブジェクト変換マップ情報が生成され
る(ステップS3−5)。
【0045】上記ステップS3−3〜S3−5を繰り返
すことにより、ジャンプ系命令をオブジェクト変換バッ
ファに蓄積する。このとき、ステップS3−2のソフト
命令の読み出し時に、外部オペレータパネルによる一時
停止要求による割込、又は、アドレス比較によりデバッ
グ割込が発生すると、前述したステップS2−1〜S2
−5の処理が実行され、復帰して、ステップS3−4で
翻訳が行われる。
【0046】全てのジャンプ系命令がオブジェクト変換
バッファに蓄積されると、オブジェクト変換バッファに
蓄積された命令を順次実行する(ステップS3−6)。
ステップS3−6で一命令が実行されると、ステップS
1−4に移行する。上記動作を繰り返すことにより命令
が実行され、このとき、オブジェクト変換機構により、
ジャンプ系命令はオブジェクト変換バッファに保持さ
れ、命令をオブジェクト変換バッファから直接実行する
ことにより、処理を簡略化できる。
【0047】また、本実施例では、命令をデバッグする
ときには、通常の命令は、ステップS1−1のソフト命
令読み出し時に、デバッグ割込フラグをオンし、命令実
行後にデバッグ割込フラグに応じて指定アドレスとの比
較を行うことにより、命令が停止され、ディスプレイ装
置7にデバッグ制御画面が表示される。このため、ジャ
ンプ系命令などのようにオブジェクト変換バッファに蓄
積された命令を直接実行する場合などでも、オブジェク
ト変換バッファから読み出された命令のアドレスと指定
アドレスとの一致が検出され、ジャンプ系命令の所望の
命令で停止してデバッガ画面を表示できる。
【0048】このように、本実施例では、命令読み出し
が行われない命令に対してもデバッガを実行できる。な
お、本実施例では、一命令実行前に一時停止するが、一
命令余分に動作させてから一時停止させることにより、
命令を実行した後に停止させることができる。
【0049】また、オブジェクト変換バッファへの命令
の蓄積が済んだものに対しては、デバッグ割込フラグを
オンして、蓄積が未だの場合には、デバッグレジスタに
指定アドレスの設定を行うようにしてもよい。図5に本
発明の第2実施例のエミュレーション処理の処理フロー
チャートを示す。同図中、図3と同一構成部分には、同
一符号を付し、その説明は省略する。
【0050】本実施例では、デバッガ画面制御のステッ
プS4−1でオブジェクト変換バッファへの命令の蓄積
が済んだものに対しては、デバッグ割込フラグをオンし
て、蓄積が未だである場合には、デバッグレジスタに指
定アドレスの設定を行う。本実施例によれば、蓄積済で
ある場合のみ1命令毎のチェックが動作することになる
ので、無効システム及び非対象域に対するデバッガ機能
としては性能が劣化することがない。
【0051】なお、別の方法として、蓄積済である場合
にはオブジェクト変換マップを参照し、変換先アドレス
のハード命令が実行されたら割込が発生するように命令
実行用デバッグレジスタに指定アドレスの設定を行うよ
うにしてもよい。図6に本発明の第3実施例のエミュレ
ーション処理の処理フローチャートを示す。同図中、図
3と同一構成部分には同一符号を付し、その説明は省略
する。
【0052】本実施例では、ステップS5−1で、蓄積
済である場合にはオブジェクト変換マップを参照し、変
換先アドレスのハード命令が実行されたら割込が発生す
るように命令実行用デバッグレジスタに指定アドレスの
設定を行う。デバッグ割込発生時、命令実行である場合
にはデバッグ割込フラグオン、読み出し、かつ、非対象
である場合にはデバッグ割込フラグオン、読み出し、か
つ、対象域である場合には命令実行用のデバッグレジス
タへ設定を行う。
【0053】単純な方式としては、ソフト命令単位で指
定デバッガ機能をチェックし、アドレス指定である場合
には、指定アドレスと比較することにより実現すること
が考えられる。しかし、ソフト命令単位のチェックでは
ソフト命令実行性能が極端に下がってしまい、タイミン
グ的な事象のデバッグには使用できない可能性がある。
【0054】システムによっては、オブジェクト変換機
構を装備しない下位システムも存在することから、本実
施例のようにオブジェクト変換機構の無効/有効システ
ムを示す情報を装備することにより、オブジェクト変換
機構が無効システムである場合には読み出しデバッガ機
構だけが適用され、不要な処理を実行することがない。
【0055】また、オブジェクト変換機構を装備したシ
ステムにおいては、オブジェクトの蓄積状態を示す情報
を装備すれば、まだ、蓄積されていない場合に読み出し
デバッガ機能を使用し、デバッグ割込みをトリガにアド
レスチェックに制御移行することが可能となり、デバッ
グ機構を確実に実行できる。なお、上記デバッグ割込を
トリガにアドレスチェックに制御移行するのではなく、
蓄積されたオブジェクトアドレスに対して、指定アドレ
スの命令の実行をトリガとするデバッガ機能、いわゆ
る、実行デバッガ機能を設定し、当デバッグ割込をトリ
ガとすることも可能である。
【0056】図7に本発明の第4実施例のエミュレーシ
ョン処理の処理フローチャートを示す。同図中、図3と
同一処理部分には同一符号を付し、その説明は省略す
る。本実施例の割込ハンドラ処理では、まず、割込が読
み出し時のデバッグ割込か否かを判定する(ステップS
2−6)。ステップS2−6での判定結果、割込が読み
出し時のデバッグ割込でなければ、図3と同様に、ステ
ップS2−4に移行してデバッグ割込フラグをオンす
る。
【0057】また、ステップS2−6で、割込が読み出
し時のデバッグ割込であれば、次に対象域か否かを判定
し(ステップS2−3)、対象域である場合には、主記
憶装置4のデバッグレジスタ制御フラグに予め設定して
おいたデバッグレジスタ設定フラグをオンした後(ステ
ップS2−7)、ステップS1−1、ステップS3−3
に復帰する。
【0058】さらに、ジャンプ系命令の翻訳蓄積時に、
デバッグレジスタ設定フラグを参照する(ステップS3
−11)。ステップS3−11で、デバッグレジスタ設
定フラグがオフであれば、ステップS3−6に戻って、
通常の処理が行われる。また、ステップS3−11で、
ステップS2−7でデバッグレジスタ設定フラグがオン
に設定されていると、デバッグレジスタ設定フラグをオ
フして(ステップS3−12)、デバッグレジスタの設
定を可能にし、デバッグレジスタにデバッグアドレスを
設定した後、ステップS3−6に戻り、処理を続行す
る。
【0059】本実施例によれば、デバッグ割込時にデバ
ッグレジスタが設定されることにより、従来と同様の処
理でデバッグが行われるので、アドレス比較が不要とな
り、効率よく処理が行える。なお、上位プログラムの全
てをオブジェクト変換するためには、膨大なバッファ領
域が必要となる。このため、上位プログラムの一部のみ
オブジェクト変換対象とするシステムでは、上記の読み
出しデバッガ機能のデバッグ割込の発生時に、オブジェ
クト変換対象領域か、非対称領域かを判断し、対象領域
である場合にのみ実行デバッガ機能を使用するようにし
てもよい。
【0060】
【発明の効果】上述の如く、本発明の請求項1によれ
ば、第2の記憶手段に蓄積された命令を一命令実行する
毎に、命令のアドレスと予め指定されたアドレスとの比
較を行い、命令のアドレスと指定アドレスとが一致した
ときには、命令の実行に停止をかけることにより、命令
バッファに蓄積された命令に対して確実に停止をかける
ことができる等の特長を有する。
【0061】請求項2によれば、読み取られた命令が第
2の記憶手段に蓄積されていないときには、命令の読み
取り時に命令の実行を停止させる割込をかけることによ
り、命令に対して停止をかけることができる等の特長を
有する。請求項3によれば、第2の記憶手段に蓄積され
た命令のアドレスと予め指定されたアドレスとを比較す
る割込をかけることにより、割込がかかっていない命令
に対してアドレスの比較を行う必要がないので、命令の
実行を効率よく行える等の特長を有する。
【図面の簡単な説明】
【図1】本発明の第1実施例のシステム構成図である。
【図2】本発明の第1実施例のエミュレーションプログ
ラム領域部のデータ構成図である。
【図3】本発明の第1実施例のエミュレーション処理の
処理フローチャートである。
【図4】本発明の第1実施例のデバッガ画面を示す図で
ある。
【図5】本発明の第2実施例のエミュレーション処理の
処理フローチャートである。
【図6】本発明の第3実施例のエミュレーション処理の
処理フローチャートである。
【図7】本発明の第4実施例のエミュレーション処理の
処理フローチャートである。
【図8】従来の一例のシステム構成図である。
【図9】従来の一例のエミュレーション処理の処理フロ
ーチャートである。
【符号の説明】
1 情報処理装置 2 不揮発性メモリ 3 ハードディスクドライブ 4 主記憶装置 5 CPU 6 オペレータパネル 7 ディスプレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 砂崎 淳 石川県金沢市増泉3丁目4番30号 株式会 社富士通北陸システムズ内 (72)発明者 新出 智恵子 石川県金沢市増泉3丁目4番30号 株式会 社富士通北陸システムズ内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 記憶手段に記憶された命令を読み取り、
    読み取られた命令を翻訳し、翻訳された命令を第2の記
    憶手段に蓄積するとともに、該第2の記憶手段に蓄積さ
    れた命令を実行し、次に、読み取られた命令が既に蓄積
    された命令であるときには、該第2の記憶手段に蓄積さ
    れた命令を実行する命令実行機能と、 前記第2の記憶手段に蓄積された命令を一命令実行する
    毎に、前記命令のアドレスと予め指定されたアドレスと
    の比較を行い、前記命令のアドレスと該指定アドレスと
    が一致したときには、前記命令の実行を停止する命令停
    止機能を有することを特徴とする情報処理装置。
  2. 【請求項2】 前記命令停止機能は、前記読み取られた
    命令が前記第2の記憶手段に蓄積されていないときに
    は、前記命令の読み取り時に前記命令の実行を停止させ
    る割込をかけるようにすることを特徴とする請求項1記
    載の情報処理装置。
  3. 【請求項3】 前記命令停止機能は、前記命令バッファ
    に蓄積された特定の命令のアドレスと予め指定されたア
    ドレスとを比較する割込をかけるようにすることを特徴
    とする請求項1又は2記載の情報処理装置。
JP10150455A 1998-05-29 1998-05-29 情報処理装置 Withdrawn JPH11345119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10150455A JPH11345119A (ja) 1998-05-29 1998-05-29 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10150455A JPH11345119A (ja) 1998-05-29 1998-05-29 情報処理装置

Publications (1)

Publication Number Publication Date
JPH11345119A true JPH11345119A (ja) 1999-12-14

Family

ID=15497311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10150455A Withdrawn JPH11345119A (ja) 1998-05-29 1998-05-29 情報処理装置

Country Status (1)

Country Link
JP (1) JPH11345119A (ja)

Similar Documents

Publication Publication Date Title
EP0785510B1 (en) Program debugging system for debugging a program having a graphical user interface
JPH06314213A (ja) デバッグ装置
JPH11194957A (ja) デバッグ支援装置、並列実行情報生成装置、及びこれらに適用されるプログラムを記録した記録媒体
JP3130446B2 (ja) プログラム変換装置及びプロセッサ
JPH0728670A (ja) 情報処理装置
US6347368B1 (en) Microcomputing device for exchanging data while executing an application
AU714669B2 (en) Peripheral device control
WO2024069730A1 (ja) デバッグ装置及びデバッグ方法
JP2919406B2 (ja) 性能評価方法
JP2658982B2 (ja) 特定命令実行検出方式
JP2001318802A (ja) インサーキットエミュレータ
JPH05334119A (ja) プログラムデバッグ方法
JP3098501B2 (ja) ソースステップ実行方法およびその装置
JPH08320813A (ja) プログラムシミュレータ装置及びプログラムデバッグ方法
JPH0262639A (ja) 言語デバッガの中断方式
JPH08185326A (ja) インタープリタ言語処理装置
JP2773042B2 (ja) インサーキットエミュレータのバス切替方法
JPH07281924A (ja) トレース装置及びこれを備えたエミュレータ
JPH0795288B2 (ja) マイクロコンピュータ
JPH05108372A (ja) コンパイラ最適化処理内容の出力方式
JPS62237533A (ja) デ−タ処理装置
JPH05189267A (ja) マイクロプロセッサの動作制御方式、及びエミュレータ
JPH0962512A (ja) 低級言語から高級言語への記述言語変換機能を有するプログラム変換装置及び方法
JPH06242986A (ja) 外部行番号によるデバッグ方式
JPH0619731B2 (ja) プログラムの単体テスト方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802