JPH11346061A - コンデンサ内蔵回路基板およびその製造方法 - Google Patents
コンデンサ内蔵回路基板およびその製造方法Info
- Publication number
- JPH11346061A JPH11346061A JP10152391A JP15239198A JPH11346061A JP H11346061 A JPH11346061 A JP H11346061A JP 10152391 A JP10152391 A JP 10152391A JP 15239198 A JP15239198 A JP 15239198A JP H11346061 A JPH11346061 A JP H11346061A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- thin film
- built
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、製造の容易なコンデンサ内蔵
回路基板およびその製造方法を提供することにある。 【解決手段】下部電極層２１２と，誘電体層２１４と、
上部電極層２１６により薄膜コンデンサ２１０を形成
し、上部電極層２１６を複数に分割して、複数の薄膜コ
ンデンサを内蔵させた回路基板を形成する。さらに、複
数に分割された上部電極２１６には、ヒューズ素子２２
０が接続される。欠陥のある薄膜コンデンサに接続され
た切断素子は切断されて、他の薄膜コンデンサから分離
される。
回路基板およびその製造方法を提供することにある。 【解決手段】下部電極層２１２と，誘電体層２１４と、
上部電極層２１６により薄膜コンデンサ２１０を形成
し、上部電極層２１６を複数に分割して、複数の薄膜コ
ンデンサを内蔵させた回路基板を形成する。さらに、複
数に分割された上部電極２１６には、ヒューズ素子２２
０が接続される。欠陥のある薄膜コンデンサに接続され
た切断素子は切断されて、他の薄膜コンデンサから分離
される。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上にコンデン
サが形成されたコンデンサ内蔵回路基板およびその製造
方法に係り、特に、コンデンサとして薄膜コンデンサを
用いた場合に好適なコンデンサ内蔵回路基板およびその
製造方法に関する。
サが形成されたコンデンサ内蔵回路基板およびその製造
方法に係り、特に、コンデンサとして薄膜コンデンサを
用いた場合に好適なコンデンサ内蔵回路基板およびその
製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩには、バイポーラ系のＥＣ
Ｌ（Emitter Coupled Logic）よりも消費電力の小さい
Ｃ−ＭＯＳ系ＬＳＩが広く利用されている。しかしなが
ら、Ｃ−ＭＯＳ系のＬＳＩは、信号処理速度が上がって
くると、電源とグランド間に発生する回路切替ノイズが
問題となるため、ＬＳＩチップの近傍に大容量のコンデ
ンサーを取り付ける方法が検討されている。
Ｌ（Emitter Coupled Logic）よりも消費電力の小さい
Ｃ−ＭＯＳ系ＬＳＩが広く利用されている。しかしなが
ら、Ｃ−ＭＯＳ系のＬＳＩは、信号処理速度が上がって
くると、電源とグランド間に発生する回路切替ノイズが
問題となるため、ＬＳＩチップの近傍に大容量のコンデ
ンサーを取り付ける方法が検討されている。
【０００３】大容量のコンデンサとしては、チップコン
デンサを薄膜多層回路上に搭載する方式も考えられる
が、電源ノイズの抑制時に搭載用端子や回路配線のＬ
（インダクタンス）分が問題となる。そこで、チップコ
ンデンサに代えて、薄膜コンデンサを薄膜多層回路の層
内に形成する試みがなされている。しかしながら、大容
量な薄膜コンデンサを形成しようとすると、ゴミ等の影
響で歩留まりが低下する。
デンサを薄膜多層回路上に搭載する方式も考えられる
が、電源ノイズの抑制時に搭載用端子や回路配線のＬ
（インダクタンス）分が問題となる。そこで、チップコ
ンデンサに代えて、薄膜コンデンサを薄膜多層回路の層
内に形成する試みがなされている。しかしながら、大容
量な薄膜コンデンサを形成しようとすると、ゴミ等の影
響で歩留まりが低下する。
【０００４】そこで、従来のコンデンサ内蔵回路基板に
おいては、例えば、特開平７−３０２５８号公報や特開
平６−１８８５７１号公報に記載されているように、薄
膜多層回路の層内に複数の薄膜コンデンサを形成するこ
とにより、一部の薄膜コンデンサに不良があっても、全
体として所定の大容量を得る方式が知られている。
おいては、例えば、特開平７−３０２５８号公報や特開
平６−１８８５７１号公報に記載されているように、薄
膜多層回路の層内に複数の薄膜コンデンサを形成するこ
とにより、一部の薄膜コンデンサに不良があっても、全
体として所定の大容量を得る方式が知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、特開平
７−３０２５８号公報や特開平６−１８８５７１号公報
に記載されて方式では、薄膜多層回路の層内に複数の薄
膜コンデンサを形成した後、個々の薄膜コンデンサの絶
縁不良の検査を行い、正常なコンデンサのみを電源に接
続する必要があり、コンデンサ内蔵回路基板の製造が容
易でないという問題があった。
７−３０２５８号公報や特開平６−１８８５７１号公報
に記載されて方式では、薄膜多層回路の層内に複数の薄
膜コンデンサを形成した後、個々の薄膜コンデンサの絶
縁不良の検査を行い、正常なコンデンサのみを電源に接
続する必要があり、コンデンサ内蔵回路基板の製造が容
易でないという問題があった。
【０００６】本発明の目的は、製造の容易なコンデンサ
内蔵回路基板およびその製造方法を提供することにあ
る。
内蔵回路基板およびその製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、内部に複数の薄膜コンデンサが形成され
たコンデンサ内蔵回路基板において、上記複数の薄膜コ
ンデンサにそれぞれ直列に接続され、大電流が流れた際
に切断される切断素子を備えるようにしたものである。
かかる構成により、薄膜コンデンサに欠陥があると、切
断素子が切断して、欠陥のある薄膜コンデンサを他の薄
膜コンデンサから切り離すことができるため、コンデン
サ内蔵回路基板を容易に製造し得るものとなる。
に、本発明は、内部に複数の薄膜コンデンサが形成され
たコンデンサ内蔵回路基板において、上記複数の薄膜コ
ンデンサにそれぞれ直列に接続され、大電流が流れた際
に切断される切断素子を備えるようにしたものである。
かかる構成により、薄膜コンデンサに欠陥があると、切
断素子が切断して、欠陥のある薄膜コンデンサを他の薄
膜コンデンサから切り離すことができるため、コンデン
サ内蔵回路基板を容易に製造し得るものとなる。
【０００８】
【発明の実施の形態】以下、図１〜図４を用いて、本発
明の一実施形態によるコンデンサ内蔵回路基板について
説明する。最初に、図１を用いて、本実施形態によるコ
ンデンサ内蔵回路基板の全体構成について説明する。
明の一実施形態によるコンデンサ内蔵回路基板について
説明する。最初に、図１を用いて、本実施形態によるコ
ンデンサ内蔵回路基板の全体構成について説明する。
【０００９】基板１００の上には、薄膜多層回路２００
が形成されてコンデンサ内蔵回路基板が形成される。薄
膜多層回路２００の中には、薄膜コンデンサ２１０が形
成されている。薄膜コンデンサ２１０は、複数個の薄膜
コンデンサ２１０−１，２１０−２，２１０−３，…か
ら構成されている。薄膜コンデンサ２１０−１，２１０
−２，２１０−３，…は、それぞれ、大電流が流れたと
き切断されるヒューズ素子２２０−１，２２０−２，２
２０−３，…に接続されている。薄膜多層回路２００の
上には、はんだボール１０を用いて、ＬＳＩ２０が接続
固定される。なお、薄膜コンデンサ２１０とヒューズ素
子２２０の詳細な構成については、図３及び図４を用い
て後述する。
が形成されてコンデンサ内蔵回路基板が形成される。薄
膜多層回路２００の中には、薄膜コンデンサ２１０が形
成されている。薄膜コンデンサ２１０は、複数個の薄膜
コンデンサ２１０−１，２１０−２，２１０−３，…か
ら構成されている。薄膜コンデンサ２１０−１，２１０
−２，２１０−３，…は、それぞれ、大電流が流れたと
き切断されるヒューズ素子２２０−１，２２０−２，２
２０−３，…に接続されている。薄膜多層回路２００の
上には、はんだボール１０を用いて、ＬＳＩ２０が接続
固定される。なお、薄膜コンデンサ２１０とヒューズ素
子２２０の詳細な構成については、図３及び図４を用い
て後述する。
【００１０】次に、図２を用いて、図１に示した薄膜多
層回路２００の回路構成について説明する。薄膜コンデ
ンサ２１０−１，…，２１０−ｎは、それぞれ、大電流
が流れたとき切断されるヒューズ素子２２０−１，…，
２２０−ｎに直列に接続されている。薄膜コンデンサ２
１０−１，…，２１０−ｎとヒューズ素子２２０−１，
…，２２０−ｎの直列回路は、それぞれ、並列に接続さ
れている。
層回路２００の回路構成について説明する。薄膜コンデ
ンサ２１０−１，…，２１０−ｎは、それぞれ、大電流
が流れたとき切断されるヒューズ素子２２０−１，…，
２２０−ｎに直列に接続されている。薄膜コンデンサ２
１０−１，…，２１０−ｎとヒューズ素子２２０−１，
…，２２０−ｎの直列回路は、それぞれ、並列に接続さ
れている。
【００１１】ここで、薄膜コンデンサ２１０の静電容量
を大きくするためには、対向する電極の距離を小さくし
て、対向する電極間に配置される誘電体の膜厚を薄くす
る必要があるが、誘電体の膜厚を薄くしようとすると、
電極の表面に付着した微小な異物や空孔の影響で、誘電
体に欠陥が発生することになる。誘電体に欠陥が生じる
と、対向する電極同士が短絡するため、コンデンサとし
て機能しなくなる。
を大きくするためには、対向する電極の距離を小さくし
て、対向する電極間に配置される誘電体の膜厚を薄くす
る必要があるが、誘電体の膜厚を薄くしようとすると、
電極の表面に付着した微小な異物や空孔の影響で、誘電
体に欠陥が発生することになる。誘電体に欠陥が生じる
と、対向する電極同士が短絡するため、コンデンサとし
て機能しなくなる。
【００１２】本実施形態においては、複数の薄膜コンデ
ンサ２１０−１，…，２１０−ｎと直列に、ヒューズ素
子２２０−１，…，２２０−ｎを接続している。従っ
て、薄膜コンデンサ２１０の製造後、端子Ａと端子Ｂの
間に所定の電圧を印加することにより、例えば、薄膜コ
ンデンサ２１０−１に欠陥がある場合には、この薄膜コ
ンデンサ２１０−１に電流が集中し、過電流が流れるた
め、ヒューズ素子２２０−１が切断される。従って、薄
膜コンデンサ２１０−１は、他の薄膜コンデンサ２１０
−２，…，２１０−ｎから回路的に切り離されることに
なる。即ち、複数個の薄膜コンデンサ２１０の形成後、
両端に電圧を印加するだけで不良な薄膜コンデンサを切
り離すことができるため、薄膜コンデンサを備えたコン
デンサ内蔵回路基板の製造が容易となるものである。
ンサ２１０−１，…，２１０−ｎと直列に、ヒューズ素
子２２０−１，…，２２０−ｎを接続している。従っ
て、薄膜コンデンサ２１０の製造後、端子Ａと端子Ｂの
間に所定の電圧を印加することにより、例えば、薄膜コ
ンデンサ２１０−１に欠陥がある場合には、この薄膜コ
ンデンサ２１０−１に電流が集中し、過電流が流れるた
め、ヒューズ素子２２０−１が切断される。従って、薄
膜コンデンサ２１０−１は、他の薄膜コンデンサ２１０
−２，…，２１０−ｎから回路的に切り離されることに
なる。即ち、複数個の薄膜コンデンサ２１０の形成後、
両端に電圧を印加するだけで不良な薄膜コンデンサを切
り離すことができるため、薄膜コンデンサを備えたコン
デンサ内蔵回路基板の製造が容易となるものである。
【００１３】通常のＣ−ＭＯＳ系ＬＳＩでは、１個のＬ
ＳＩ辺り５〜１０Ａ程度の電源電流を用いているので、
５〜１０Ａ程度の電流が流れるように、端子Ａと端子Ｂ
の間に電圧を印加する。ヒューズ素子２２０は、１個辺
り４００ｍＡ以上の電流が流れたとき切断されるように
設計しておくことにより、複数個の薄膜コンデンサ２１
０に欠陥がある場合でも、これらの全ての欠陥のある薄
膜コンデンサ２１０に直列接続されたヒューズ素子２２
０を切断して、欠陥のある薄膜コンデンサ２１０を容易
に切り離すことができる。
ＳＩ辺り５〜１０Ａ程度の電源電流を用いているので、
５〜１０Ａ程度の電流が流れるように、端子Ａと端子Ｂ
の間に電圧を印加する。ヒューズ素子２２０は、１個辺
り４００ｍＡ以上の電流が流れたとき切断されるように
設計しておくことにより、複数個の薄膜コンデンサ２１
０に欠陥がある場合でも、これらの全ての欠陥のある薄
膜コンデンサ２１０に直列接続されたヒューズ素子２２
０を切断して、欠陥のある薄膜コンデンサ２１０を容易
に切り離すことができる。
【００１４】次に、図３及び図４を用いて、本実施形態
によるコンデンサ内蔵回路基板の詳細な構成およびその
製造方法について説明する。図３は、本実施形態による
コンデンサ内蔵回路基板の断面図であり、図４は、本実
施形態によるコンデンサ内蔵回路基板の平面図である。
図３は、図４のＡ−Ａ’断面を示している。
によるコンデンサ内蔵回路基板の詳細な構成およびその
製造方法について説明する。図３は、本実施形態による
コンデンサ内蔵回路基板の断面図であり、図４は、本実
施形態によるコンデンサ内蔵回路基板の平面図である。
図３は、図４のＡ−Ａ’断面を示している。
【００１５】基板１００としては、１５２ｍｍ×１５２
ｍｍの大きさで、厚さが１ｍｍのガラスセラミックス基
板を用いている。基板１００の上に、ポリイミド絶縁膜
２０２を形成する。ポリイミド絶縁膜２０２は、基板１
００の上に、ポリイミド前駆体ワニスをスピンコート
し、所望のパターンをフォトリソグラフィ法を用いて形
成した後、窒素雰囲気中３５０℃で１時間加熱処理する
ことにより形成している。ポリイミド絶縁膜２０２の膜
厚は、５〜６μｍとしている。なお、ポリイミド絶縁膜
２０２は、市販のポリイミドフィルムを用い、レーザに
よりパターン加工してもよいものである。また、ポリイ
ミドに代えて、ポリアミドの絶縁膜を用いることもでき
る。
ｍｍの大きさで、厚さが１ｍｍのガラスセラミックス基
板を用いている。基板１００の上に、ポリイミド絶縁膜
２０２を形成する。ポリイミド絶縁膜２０２は、基板１
００の上に、ポリイミド前駆体ワニスをスピンコート
し、所望のパターンをフォトリソグラフィ法を用いて形
成した後、窒素雰囲気中３５０℃で１時間加熱処理する
ことにより形成している。ポリイミド絶縁膜２０２の膜
厚は、５〜６μｍとしている。なお、ポリイミド絶縁膜
２０２は、市販のポリイミドフィルムを用い、レーザに
よりパターン加工してもよいものである。また、ポリイ
ミドに代えて、ポリアミドの絶縁膜を用いることもでき
る。
【００１６】次に、ポリイミド絶縁膜２０２の上に、下
部電極２１２を形成する。下部電極２１２は、ポリイミ
ド絶縁膜２０２の上に、スパッタリング法を用いて窒化
タンタル（ＴａＮ）が膜厚０．５μｍとなるように成膜
形成する。なお、下部電極２１２としては、窒化タンタ
ル（ＴａＮ）に代えて、タンタル（Ｔａ）を用いてもよ
いものである。
部電極２１２を形成する。下部電極２１２は、ポリイミ
ド絶縁膜２０２の上に、スパッタリング法を用いて窒化
タンタル（ＴａＮ）が膜厚０．５μｍとなるように成膜
形成する。なお、下部電極２１２としては、窒化タンタ
ル（ＴａＮ）に代えて、タンタル（Ｔａ）を用いてもよ
いものである。
【００１７】次に、下部電極２１２の上に、誘電体層２
１４を形成する。誘電体層２１４は、下部電極２１２で
ある窒化タンタル膜を陽極酸化することにより得られる
酸化タンタル（Ｔａ2Ｏ5）を用いている。陽極酸化によ
り得られる酸化タンタルの膜厚は、約０．１μｍであ
る。誘電体層２１４は、フォトリソグラフィ法とドライ
エッチング法を用いて、所定のパターンに加工形成す
る。
１４を形成する。誘電体層２１４は、下部電極２１２で
ある窒化タンタル膜を陽極酸化することにより得られる
酸化タンタル（Ｔａ2Ｏ5）を用いている。陽極酸化によ
り得られる酸化タンタルの膜厚は、約０．１μｍであ
る。誘電体層２１４は、フォトリソグラフィ法とドライ
エッチング法を用いて、所定のパターンに加工形成す
る。
【００１８】さらに、誘電体層２１４の上に、上部電極
層２１６が形成される。上部電極層２１６は、クロム
（Ｃｒ）層，銅（Ｃｕ）層及びクロム（Ｃｒ）層を、順
次、スパッタリング法を用いて成膜形成する。成膜形成
後、フォトリソグラフィ法及びウェットエッチング法に
よって、所定のパターンに加工形成される。
層２１６が形成される。上部電極層２１６は、クロム
（Ｃｒ）層，銅（Ｃｕ）層及びクロム（Ｃｒ）層を、順
次、スパッタリング法を用いて成膜形成する。成膜形成
後、フォトリソグラフィ法及びウェットエッチング法に
よって、所定のパターンに加工形成される。
【００１９】ここで、図４に示すように、上部電極２１
６は、縦方向及横方向に等しい正方形の形状となるよう
に分割されている。上部電極２１６の一辺の長さＬは、
６００μｍとしており、基板の縦方向に１３分割、そし
て、横方向に１３分割されている。即ち、上部電極２１
６は、１６９個に格子状に分割されている。
６は、縦方向及横方向に等しい正方形の形状となるよう
に分割されている。上部電極２１６の一辺の長さＬは、
６００μｍとしており、基板の縦方向に１３分割、そし
て、横方向に１３分割されている。即ち、上部電極２１
６は、１６９個に格子状に分割されている。
【００２０】下部電極２１２と、誘電体層２１４と、上
部電極２１６によって、図１若しくは図２に示した薄膜
コンデンサ２１０−１，…，２１０−ｎがそれぞれ形成
される。薄膜コンデンサ２１０−１，…，２１０−ｎの
１個辺りの静電容量は、全体の静電容量の約０．６％
（＝１／１６９）となっている。従って、１６９個の薄
膜コンデンサ２１０の内、欠陥等により電極間が短絡し
た電極が仮に５個あった場合でも、残りの１６４個の分
割された薄膜コンデンサによって回路素子として機能で
きるものである。５個の欠陥があった場合の、全体の静
電容量は、完全無欠陥時の−３％程度である。なお、上
部電極２１６の材料としては、Ｃｒ−Ｃｕ−Ｃｒに代え
て、Ａｌや、Ｔｉや、Ｍｏ等も用いることができる。
部電極２１６によって、図１若しくは図２に示した薄膜
コンデンサ２１０−１，…，２１０−ｎがそれぞれ形成
される。薄膜コンデンサ２１０−１，…，２１０−ｎの
１個辺りの静電容量は、全体の静電容量の約０．６％
（＝１／１６９）となっている。従って、１６９個の薄
膜コンデンサ２１０の内、欠陥等により電極間が短絡し
た電極が仮に５個あった場合でも、残りの１６４個の分
割された薄膜コンデンサによって回路素子として機能で
きるものである。５個の欠陥があった場合の、全体の静
電容量は、完全無欠陥時の−３％程度である。なお、上
部電極２１６の材料としては、Ｃｒ−Ｃｕ−Ｃｒに代え
て、Ａｌや、Ｔｉや、Ｍｏ等も用いることができる。
【００２１】次に、上部電極２１６の上に、ポリイミド
絶縁膜２０４を形成する。ポリイミド絶縁膜２０４は、
上部電極２１６の上に、ポリイミド前駆体ワニスをスピ
ンコートし、所望のパターンをフォトリソグラフィ法を
用いて形成した後、窒素雰囲気中３５０℃で１時間加熱
処理することにより形成している。ポリイミド絶縁膜２
０４の膜厚は、５〜６μｍとしている。なお、ポリイミ
ドに代えて、ポリアミドの絶縁膜を用いることもでき
る。
絶縁膜２０４を形成する。ポリイミド絶縁膜２０４は、
上部電極２１６の上に、ポリイミド前駆体ワニスをスピ
ンコートし、所望のパターンをフォトリソグラフィ法を
用いて形成した後、窒素雰囲気中３５０℃で１時間加熱
処理することにより形成している。ポリイミド絶縁膜２
０４の膜厚は、５〜６μｍとしている。なお、ポリイミ
ドに代えて、ポリアミドの絶縁膜を用いることもでき
る。
【００２２】次に、表面金属層２３２，接続端子２３
４，金属層２３６及びヒューズ素子２２０を同時に形成
する。ここで、表面金属層２３２は、下部電極２１２と
接続される層であり、図１に示したように、その上部に
ＬＳＩが固定されるときの接続端子を兼ねたものであ
る。接続端子２３４は、上部電極２１６と接続されるも
のであり、その上には、ヒューズ素子２２０が接続され
る。金属層２３６は、下部電極２１２とも上部電極２１
６との接続されないフリーな層である。ヒューズ素子２
２０は、一端を接続端子２３４に接続され、他端は、そ
の上部にＬＳＩが固定されるときの接続端子となる。
４，金属層２３６及びヒューズ素子２２０を同時に形成
する。ここで、表面金属層２３２は、下部電極２１２と
接続される層であり、図１に示したように、その上部に
ＬＳＩが固定されるときの接続端子を兼ねたものであ
る。接続端子２３４は、上部電極２１６と接続されるも
のであり、その上には、ヒューズ素子２２０が接続され
る。金属層２３６は、下部電極２１２とも上部電極２１
６との接続されないフリーな層である。ヒューズ素子２
２０は、一端を接続端子２３４に接続され、他端は、そ
の上部にＬＳＩが固定されるときの接続端子となる。
【００２３】表面金属層２３２，接続端子２３４，金属
層２３６及びヒューズ素子２２０は、Ｃｒ／Ｎｉ−Ｗ
を、スパッタリング法により形成している。Ｃｒ／Ｎｉ
−Ｗは、はんだとの熱拡散に高い耐性を有する金属材料
として用いられている。膜厚は、Ｃｒが０．１μｍと
し、Ｎｉ−Ｗが２μｍとしている。
層２３６及びヒューズ素子２２０は、Ｃｒ／Ｎｉ−Ｗ
を、スパッタリング法により形成している。Ｃｒ／Ｎｉ
−Ｗは、はんだとの熱拡散に高い耐性を有する金属材料
として用いられている。膜厚は、Ｃｒが０．１μｍと
し、Ｎｉ−Ｗが２μｍとしている。
【００２４】ここで、図４を用いて、ヒューズ素子２２
０の形状について説明する。図４に示すように、ヒュー
ズ素子２２０は、幅が他の部分よりも狭くなっているく
びれ部２２２を備えている。くびれ部２２２の幅Ｗは、
本実施形態においては、２０μｍとしている、厚さは、
上述したように、２．１μｍであるため、くびれ部２２
２の断面積は、４２μｍ2である。ＬＳＩとの接続端子
部と上部電極との接続端子２３４の間をくびれた形状の
くびれ部２２２とし、このくびれ部２２２の断面積を変
えるにより、ヒューズの切断電流を変えることができ
る。
０の形状について説明する。図４に示すように、ヒュー
ズ素子２２０は、幅が他の部分よりも狭くなっているく
びれ部２２２を備えている。くびれ部２２２の幅Ｗは、
本実施形態においては、２０μｍとしている、厚さは、
上述したように、２．１μｍであるため、くびれ部２２
２の断面積は、４２μｍ2である。ＬＳＩとの接続端子
部と上部電極との接続端子２３４の間をくびれた形状の
くびれ部２２２とし、このくびれ部２２２の断面積を変
えるにより、ヒューズの切断電流を変えることができ
る。
【００２５】例えば、Ｃｒ／Ｎｉ−Ｗをヒューズ素子２
２０の材料とした時、切断するのに必要な電流は、配線
断面積当たり１０ｍＡ／μｍ2以上であった。断面積
は、４２μｍ2であるため、切断するのに必要な電流
は、０．４２Ａである。Ｃ−ＭＯＳ系ＬＳＩでは、１個
のＬＳＩ当たり５〜１０Ａ程度の電源電流を用いてお
り、ヒューズを切断するのに十分な電流である。
２０の材料とした時、切断するのに必要な電流は、配線
断面積当たり１０ｍＡ／μｍ2以上であった。断面積
は、４２μｍ2であるため、切断するのに必要な電流
は、０．４２Ａである。Ｃ−ＭＯＳ系ＬＳＩでは、１個
のＬＳＩ当たり５〜１０Ａ程度の電源電流を用いてお
り、ヒューズを切断するのに十分な電流である。
【００２６】表面金属層２３２，接続端子２３４，金属
層２３６及びヒューズ素子２２０の材料としては、Ｃｒ
／Ｎｉ−Ｗに代えて、Ｃｒ／Ｎｉ／ＣｒやＮｉを用いる
ことができる。
層２３６及びヒューズ素子２２０の材料としては、Ｃｒ
／Ｎｉ−Ｗに代えて、Ｃｒ／Ｎｉ／ＣｒやＮｉを用いる
ことができる。
【００２７】次に、ＬＳＩとの接続端子部以外を、有機
絶縁膜２４０によりカバーコートする。さらに、接続端
子部ＣＮＴにＡｕめっきを施した。有機絶縁膜２４０の
絶縁材料としては、ポリイミドを用いており、スピンコ
ート若しくは印刷により、５〜６μｍの膜厚で成膜す
る。なお、膜厚は、２μｍ以上あればよいものである。
また、有機絶縁材料として、ポリアミドを用いることも
できる。以上の各工程を経て、薄膜コンデンサ内蔵薄膜
多層回路基板を得ることができる。
絶縁膜２４０によりカバーコートする。さらに、接続端
子部ＣＮＴにＡｕめっきを施した。有機絶縁膜２４０の
絶縁材料としては、ポリイミドを用いており、スピンコ
ート若しくは印刷により、５〜６μｍの膜厚で成膜す
る。なお、膜厚は、２μｍ以上あればよいものである。
また、有機絶縁材料として、ポリアミドを用いることも
できる。以上の各工程を経て、薄膜コンデンサ内蔵薄膜
多層回路基板を得ることができる。
【００２８】この様にして形成された薄膜コンデンサー
の静電容量は、１ｎＦ／ｍｍ2である。１個の薄膜コン
デンサの大きさは、上述したように、６００μｍ×６０
０μｍであるため、１個の薄膜コンデンサの静電容量
は、０．３６ｎＦである。薄膜コンデンサは、１６９個
形成されているため、総静電容量は、６０ｎＦとなり、
大容量コンデンサーをＬＳＩ直下に形成することができ
る。仮に、１６９個の薄膜コンデンサの内、５個の薄膜
コンデンサに欠陥があったとしても、５９ｎＦの静電容
量を得ることができる。
の静電容量は、１ｎＦ／ｍｍ2である。１個の薄膜コン
デンサの大きさは、上述したように、６００μｍ×６０
０μｍであるため、１個の薄膜コンデンサの静電容量
は、０．３６ｎＦである。薄膜コンデンサは、１６９個
形成されているため、総静電容量は、６０ｎＦとなり、
大容量コンデンサーをＬＳＩ直下に形成することができ
る。仮に、１６９個の薄膜コンデンサの内、５個の薄膜
コンデンサに欠陥があったとしても、５９ｎＦの静電容
量を得ることができる。
【００２９】図３に示した構造のコンデンサ内蔵回路基
板を製造した後、図２に示した端子Ａと端子Ｂの間に所
定の電圧を印加することにより、欠陥のある薄膜コンデ
ンサには過電流が流れてヒューズ素子が切断されるた
め、欠陥のある薄膜コンデンサは他の正常な薄膜コンデ
ンサから回路的に分離することができる。なお、所定の
電圧の印加は、本実施形態によるコンデンサ内蔵回路基
板の上にＬＳＩを固定接続した後、このＬＳＩに通電す
ることによって行ってもよいものである。
板を製造した後、図２に示した端子Ａと端子Ｂの間に所
定の電圧を印加することにより、欠陥のある薄膜コンデ
ンサには過電流が流れてヒューズ素子が切断されるた
め、欠陥のある薄膜コンデンサは他の正常な薄膜コンデ
ンサから回路的に分離することができる。なお、所定の
電圧の印加は、本実施形態によるコンデンサ内蔵回路基
板の上にＬＳＩを固定接続した後、このＬＳＩに通電す
ることによって行ってもよいものである。
【００３０】なお、コンデンサーの欠陥発生率をさらに
小さくできれば、さらに誘電体層の膜厚を低減でき、さ
らに大容量のコンデンサーを形成できる。さらに、高誘
電体膜を用いることにより、さらに大容量にすることも
できる。
小さくできれば、さらに誘電体層の膜厚を低減でき、さ
らに大容量のコンデンサーを形成できる。さらに、高誘
電体膜を用いることにより、さらに大容量にすることも
できる。
【００３１】なお、上部電極の分割数は、１３分割×１
３分割に限らないものであり、例えば、２０ｍｍ×２０
ｍｍのコンデンサ内蔵回路基板を形成する際には、２５
分割×２５分割とすることもできる。
３分割に限らないものであり、例えば、２０ｍｍ×２０
ｍｍのコンデンサ内蔵回路基板を形成する際には、２５
分割×２５分割とすることもできる。
【００３２】本実施形態においては、過電流印可時に速
断する金属薄膜層を配線層や上層或いはＬＳＩとの接続
メタライズ層と共用することにより薄膜層数の低減がで
き、コストを低減することができる。また、金属薄膜を
形成する金属材料として、はんだの熱拡散に耐性が高い
材料を用いることにより、ＬＳＩチップのリペアが可能
になる。さらに、金属薄膜において、溶断部を制御でき
るように例えば、くびれ部分を形成することにより、過
電流流入の際の溶断部をくびれ部に限定できる。従っ
て、配線層や上層又は、ＬＳＩとの接続メタライズ層と
ヒューズを共用した場合、接続端子部から十分離れたと
ころにこのくびれ部を設けることにより、溶断の際接続
端子に損傷を与えずに欠陥部の電極と分離できる。
断する金属薄膜層を配線層や上層或いはＬＳＩとの接続
メタライズ層と共用することにより薄膜層数の低減がで
き、コストを低減することができる。また、金属薄膜を
形成する金属材料として、はんだの熱拡散に耐性が高い
材料を用いることにより、ＬＳＩチップのリペアが可能
になる。さらに、金属薄膜において、溶断部を制御でき
るように例えば、くびれ部分を形成することにより、過
電流流入の際の溶断部をくびれ部に限定できる。従っ
て、配線層や上層又は、ＬＳＩとの接続メタライズ層と
ヒューズを共用した場合、接続端子部から十分離れたと
ころにこのくびれ部を設けることにより、溶断の際接続
端子に損傷を与えずに欠陥部の電極と分離できる。
【００３３】なお、本実施形態においては、ポリイミド
膜の上に形成した方法を示したが、基板や誘電体、はん
だ耐性のある金属等種類には依存しない上、形成方法に
も依存しないものである。さらに、ヒューズ素子は、ハ
ンダ耐性のある金属で形成したが、他の配線材料、例え
ば、コンデンサーの上部電極等で形成することでも可能
である。
膜の上に形成した方法を示したが、基板や誘電体、はん
だ耐性のある金属等種類には依存しない上、形成方法に
も依存しないものである。さらに、ヒューズ素子は、ハ
ンダ耐性のある金属で形成したが、他の配線材料、例え
ば、コンデンサーの上部電極等で形成することでも可能
である。
【００３４】以上で説明したように、本実施形態によれ
ば、薄膜コンデンサの一方の電極層に過電流印可時に切
断し得る金属薄膜からなるヒューズ素子を形成し、この
金属薄膜と接続される電極層を複数に分割することによ
り基板表面や工程中の異物等の欠陥が存在する場合でも
回路内の素子としてのコンデンサの機能を失うことなく
保持できる薄膜コンデンサを形成できるため、コンデン
サ内蔵回路基板の製造が容易となる。
ば、薄膜コンデンサの一方の電極層に過電流印可時に切
断し得る金属薄膜からなるヒューズ素子を形成し、この
金属薄膜と接続される電極層を複数に分割することによ
り基板表面や工程中の異物等の欠陥が存在する場合でも
回路内の素子としてのコンデンサの機能を失うことなく
保持できる薄膜コンデンサを形成できるため、コンデン
サ内蔵回路基板の製造が容易となる。
【００３５】
【発明の効果】本発明によれば、コンデンサ内蔵回路基
板を容易に製造することができる。
板を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるコンデンサ内蔵回路
基板の全体構成を示す断面図である。
基板の全体構成を示す断面図である。
【図２】本発明の一実施形態によるコンデンサ内蔵回路
基板の回路図である。
基板の回路図である。
【図３】本発明の一実施形態によるコンデンサ内蔵回路
基板の断面図である。
基板の断面図である。
【図４】本発明の一実施形態によるコンデンサ内蔵回路
基板の平面図である。
基板の平面図である。
１０…はんだボール ２０…ＬＳＩ １００…基板 ２００…薄膜多層回路 ２０２，２０４…ポリイミド絶縁膜 ２１０…薄膜コンデンサ ２１２…下部電極 ２１４…誘電体層 ２１６…上部電極 ２２０…ヒューズ素子 ２３２…表面金属層 ２３４…接続端子 ２４０…カバーコート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/04 Ｈ
Claims (2)
- 【請求項１】内部に複数の薄膜コンデンサが形成された
コンデンサ内蔵回路基板において、 上記複数の薄膜コンデンサにそれぞれ直列に接続され、
大電流が流れた際に切断される切断素子を備えたことを
特徴とするコンデンサ内蔵回路基板。 - 【請求項２】基板の上に下部電極層，誘電体層及び上部
電極層を順次形成するとともに、上部電極層を分割し
て、複数の薄膜コンデンサを内蔵させて回路基板を形成
するコンデンサ内蔵回路基板の製造方法において、 上記複数に分割された上部電極にそれぞれ接続され、大
電流が流れた際に切断される切断素子を形成し、 さらに、上記薄膜コンデンサと上記切断素子との直列回
路に通電して、欠陥のある薄膜コンデンサに接続された
切断素子を切断することを特徴とするコンデンサ内蔵回
路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10152391A JPH11346061A (ja) | 1998-06-02 | 1998-06-02 | コンデンサ内蔵回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10152391A JPH11346061A (ja) | 1998-06-02 | 1998-06-02 | コンデンサ内蔵回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11346061A true JPH11346061A (ja) | 1999-12-14 |
Family
ID=15539500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10152391A Pending JPH11346061A (ja) | 1998-06-02 | 1998-06-02 | コンデンサ内蔵回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11346061A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533048A (ja) * | 2000-05-11 | 2003-11-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置および半導体装置の製造方法 |
| US6678144B2 (en) * | 2001-03-01 | 2004-01-13 | Shinko Electric Industries Co., Ltd | Capacitor, circuit board with built-in capacitor and method for producing the same |
| JP2005159259A (ja) * | 2003-10-31 | 2005-06-16 | Univ Waseda | 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法 |
| JP2007531990A (ja) * | 2004-03-24 | 2007-11-08 | イー２ヴイ テクノロジーズ （ユーケイ） リミテッド | 素子を製造する方法及びそのための装置 |
| JP2007335818A (ja) * | 2006-06-19 | 2007-12-27 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| JP2009070938A (ja) * | 2007-09-12 | 2009-04-02 | Cmk Corp | 部品内蔵型多層プリント配線板及びその製造方法 |
| JP2009231634A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 基板装置および照明装置 |
| JP4502564B2 (ja) * | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
| JP2017130653A (ja) * | 2014-09-18 | 2017-07-27 | インテル コーポレイション | パッケージ基板への埋込薄膜キャパシタの集積 |
| WO2022137652A1 (ja) * | 2020-12-25 | 2022-06-30 | 日立Astemo株式会社 | 車載用電子制御装置 |
| JP2023047754A (ja) * | 2021-09-27 | 2023-04-06 | 日本特殊陶業株式会社 | 配線基板 |
-
1998
- 1998-06-02 JP JP10152391A patent/JPH11346061A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4502564B2 (ja) * | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
| JP2003533048A (ja) * | 2000-05-11 | 2003-11-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置および半導体装置の製造方法 |
| US6678144B2 (en) * | 2001-03-01 | 2004-01-13 | Shinko Electric Industries Co., Ltd | Capacitor, circuit board with built-in capacitor and method for producing the same |
| KR100834833B1 (ko) * | 2001-03-01 | 2008-06-03 | 신꼬오덴기 고교 가부시키가이샤 | 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법 |
| JP2005159259A (ja) * | 2003-10-31 | 2005-06-16 | Univ Waseda | 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法 |
| US7836567B2 (en) | 2003-10-31 | 2010-11-23 | Waseda University | Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor |
| JP2007531990A (ja) * | 2004-03-24 | 2007-11-08 | イー２ヴイ テクノロジーズ （ユーケイ） リミテッド | 素子を製造する方法及びそのための装置 |
| JP2007335818A (ja) * | 2006-06-19 | 2007-12-27 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| JP2009070938A (ja) * | 2007-09-12 | 2009-04-02 | Cmk Corp | 部品内蔵型多層プリント配線板及びその製造方法 |
| JP2009231634A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 基板装置および照明装置 |
| JP2017130653A (ja) * | 2014-09-18 | 2017-07-27 | インテル コーポレイション | パッケージ基板への埋込薄膜キャパシタの集積 |
| WO2022137652A1 (ja) * | 2020-12-25 | 2022-06-30 | 日立Astemo株式会社 | 車載用電子制御装置 |
| JPWO2022137652A1 (ja) * | 2020-12-25 | 2022-06-30 | ||
| CN116529126A (zh) * | 2020-12-25 | 2023-08-01 | 日立安斯泰莫株式会社 | 车载用电子控制装置 |
| US12432845B2 (en) | 2020-12-25 | 2025-09-30 | Hitachi Astemo, Ltd. | Vehicle-mounted electronic control device |
| JP2023047754A (ja) * | 2021-09-27 | 2023-04-06 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166013B2 (ja) | 薄膜キャパシタ製造方法 | |
| US7446388B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| US6761963B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| KR102682841B1 (ko) | 박막 캐패시터 및 이것을 구비하는 전자 회로 기판 | |
| US6890629B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| JP2001521620A (ja) | 多数の接触端子を備える、半導体チップの試験用カードの製造方法 | |
| US20130335880A1 (en) | Capacitor, structure and method of forming capacitor | |
| JP2006179564A (ja) | 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法 | |
| JP4499548B2 (ja) | キャパシタ部品 | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| US7327582B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| JP2014011419A (ja) | コンデンサ | |
| US7855458B2 (en) | Electronic component | |
| JP4034477B2 (ja) | インターポーザ及びその製造方法とそれを用いた回路モジュール | |
| JP2002100533A (ja) | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 | |
| JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
| KR100881005B1 (ko) | 전자 부품 | |
| JP2001177008A (ja) | キャパシタを内蔵した回路基板とそれを用いた半導体装置 | |
| JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
| KR20030043986A (ko) | 마이크로전자회로의 제조방법 및 마이크로전자회로 | |
| JPS59114895A (ja) | 多層配線の形成方法 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JP2001274273A (ja) | 半導体外囲器及び半導体装置 | |
| JP2008283159A (ja) | 多層配線板内蔵用キャパシタ形成材、多層配線板内蔵用キャパシタの製造方法、およびキャパシタ内蔵多層配線板 | |
| JP2002252447A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |