JPH11346148A - パワートランジスタの駆動回路 - Google Patents
パワートランジスタの駆動回路Info
- Publication number
- JPH11346148A JPH11346148A JP15313798A JP15313798A JPH11346148A JP H11346148 A JPH11346148 A JP H11346148A JP 15313798 A JP15313798 A JP 15313798A JP 15313798 A JP15313798 A JP 15313798A JP H11346148 A JPH11346148 A JP H11346148A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- voltage
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 パワートランジスタの駆動回路の電源が所定
の電圧を発生しなくなったときに、パワートランジスタ
を確実にオフ制御する。 【解決手段】 パワーＭＯＳＦＥＴ１０の駆動用ＩＣ２
２の電源２８の電圧を監視する電圧検出部３４を設け
る。電圧検出部３４が電圧０Ｖを検出すると、放電回路
３６の出力側トランジスタ４４をオン制御し、ゲートラ
イン２１を介してゲートの電荷が放電され、ゲート２０
がプルダウンされる。したがって、ゲート２０とドレイ
ン１２の間の寄生容量によるパワーＭＯＳＦＥＴ１０を
確実にオフ制御することができる。
の電圧を発生しなくなったときに、パワートランジスタ
を確実にオフ制御する。 【解決手段】 パワーＭＯＳＦＥＴ１０の駆動用ＩＣ２
２の電源２８の電圧を監視する電圧検出部３４を設け
る。電圧検出部３４が電圧０Ｖを検出すると、放電回路
３６の出力側トランジスタ４４をオン制御し、ゲートラ
イン２１を介してゲートの電荷が放電され、ゲート２０
がプルダウンされる。したがって、ゲート２０とドレイ
ン１２の間の寄生容量によるパワーＭＯＳＦＥＴ１０を
確実にオフ制御することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、パワートランジス
タを制御する駆動回路に関する。
タを制御する駆動回路に関する。
【０００２】
【従来の技術】電力用半導体デバイスの一種としてパワ
ートランジスタが知られている。このパワートランジス
タは、ゲートに印加する電圧によって、ドレインとソー
スの間の導通を制御し、これによりドレインまたはソー
スに接続された負荷に対する電力供給を制御することが
できる。前記のゲートに印加される電圧は駆動回路によ
り供給され、この駆動回路は、ゲートに印可するに十分
な電圧まで制御信号を昇圧する昇圧回路と、昇圧回路に
電力を供給する駆動回路電源を有している。
ートランジスタが知られている。このパワートランジス
タは、ゲートに印加する電圧によって、ドレインとソー
スの間の導通を制御し、これによりドレインまたはソー
スに接続された負荷に対する電力供給を制御することが
できる。前記のゲートに印加される電圧は駆動回路によ
り供給され、この駆動回路は、ゲートに印可するに十分
な電圧まで制御信号を昇圧する昇圧回路と、昇圧回路に
電力を供給する駆動回路電源を有している。
【０００３】
【発明が解決しようとする課題】前記パワートランジス
タのドレインとゲートの間、またはソースとゲートの間
は、比較的大きな寄生容量を有している。このため、ド
レインまたはソースに接続される負荷駆動用の電源に電
圧変動があると、前記の寄生容量を介してゲートに電圧
が印加された状態、すなわち電荷が蓄積された状態とな
る。特に、駆動回路電源が故障し、昇圧回路に電力が供
給されなくなったときに、昇圧回路とゲートを接続する
ゲートラインがハイインピーダンスとなる回路構成を有
する場合、前記寄生容量を介してゲートに印加された電
圧のために、当該パワートランジスタが誤作動する場合
があるという問題があった。
タのドレインとゲートの間、またはソースとゲートの間
は、比較的大きな寄生容量を有している。このため、ド
レインまたはソースに接続される負荷駆動用の電源に電
圧変動があると、前記の寄生容量を介してゲートに電圧
が印加された状態、すなわち電荷が蓄積された状態とな
る。特に、駆動回路電源が故障し、昇圧回路に電力が供
給されなくなったときに、昇圧回路とゲートを接続する
ゲートラインがハイインピーダンスとなる回路構成を有
する場合、前記寄生容量を介してゲートに印加された電
圧のために、当該パワートランジスタが誤作動する場合
があるという問題があった。
【０００４】前記の誤作動を防止するために、ゲートラ
インを、抵抗を介して接地する回路が知られている。ゲ
ートが抵抗を介して接地されているので、ゲートの電荷
が放電され、前記負荷駆動電源の電圧変動による誤作動
を防止することができる。しかし、この場合は、駆動回
路電源が正常に機能している場合であってもゲート電荷
を放電していることになり、電力消費が大きいという問
題があった。
インを、抵抗を介して接地する回路が知られている。ゲ
ートが抵抗を介して接地されているので、ゲートの電荷
が放電され、前記負荷駆動電源の電圧変動による誤作動
を防止することができる。しかし、この場合は、駆動回
路電源が正常に機能している場合であってもゲート電荷
を放電していることになり、電力消費が大きいという問
題があった。
【０００５】本発明は、前述の問題点を解決するために
なされたものであり、駆動回路用電源からの電力供給が
なくなったときには、パワートランジスタの制御が不安
定となることを確実に防止でき、通常時の電力消費が少
ないパワートランジスタの駆動回路を提供することを目
的とする。
なされたものであり、駆動回路用電源からの電力供給が
なくなったときには、パワートランジスタの制御が不安
定となることを確実に防止でき、通常時の電力消費が少
ないパワートランジスタの駆動回路を提供することを目
的とする。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明にかかるパワートランジスタの駆動回路
は、制御部からの制御信号に基づき所定の電圧をパワー
トランジスタのゲートに印加するゲート制御回路と、前
記ゲート制御回路に電力を供給する駆動回路電源と、前
記駆動回路電源の電圧を検出する電圧検出回路と、前記
電圧検出回路にて前記駆動回路電源の電圧が所定値以下
となったときに、前記駆動回路電源とは別の電源からの
電力供給によって導通状態となり、この導通によってゲ
ートの電荷を放電、またはゲートに電荷を充電する放電
回路または充電回路と、を有している。
めに、本発明にかかるパワートランジスタの駆動回路
は、制御部からの制御信号に基づき所定の電圧をパワー
トランジスタのゲートに印加するゲート制御回路と、前
記ゲート制御回路に電力を供給する駆動回路電源と、前
記駆動回路電源の電圧を検出する電圧検出回路と、前記
電圧検出回路にて前記駆動回路電源の電圧が所定値以下
となったときに、前記駆動回路電源とは別の電源からの
電力供給によって導通状態となり、この導通によってゲ
ートの電荷を放電、またはゲートに電荷を充電する放電
回路または充電回路と、を有している。
【０００７】以上の構成によれば、駆動回路電源が故障
するなどして、ゲート制御回路に電力が供給されない場
合において、放電回路を備えたものであれば、放電回路
が導通状態となるので、ゲートの電荷は放電されること
になり、パワートランジスタの制御が不安定になること
を防止することができる。また、充電回路を備えたもの
である場合は、充電回路が導通状態となるのでゲートに
電荷が充電されることになり、パワートランジスタの制
御が不安定になることを防止することができる。また、
放電回路および充電回路は、駆動回路電源とは別の電源
で駆動されるので、駆動回路電源から電力が供給されな
い場合であっても、確実に作動する。この別の電源は、
パワートランジスタに接続され、負荷を駆動するための
電源とすることもできる。これによれば、新たな電源を
設ける必要がない。
するなどして、ゲート制御回路に電力が供給されない場
合において、放電回路を備えたものであれば、放電回路
が導通状態となるので、ゲートの電荷は放電されること
になり、パワートランジスタの制御が不安定になること
を防止することができる。また、充電回路を備えたもの
である場合は、充電回路が導通状態となるのでゲートに
電荷が充電されることになり、パワートランジスタの制
御が不安定になることを防止することができる。また、
放電回路および充電回路は、駆動回路電源とは別の電源
で駆動されるので、駆動回路電源から電力が供給されな
い場合であっても、確実に作動する。この別の電源は、
パワートランジスタに接続され、負荷を駆動するための
電源とすることもできる。これによれば、新たな電源を
設ける必要がない。
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。図１に
は、第１実施形態の構成が示されている。パワートラン
ジスタの一つであるＮチャネルのパワーＭＯＳＦＥＴ
（パワー金属酸化膜電界効果形トランジスタ）１０のド
レイン１２には、ソース１４に接続される負荷１６を駆
動するための電源（負荷駆動電源）１８が接続されてい
る。周知のように、ドレイン１２とソース１４の間の導
通は、パワーＭＯＳＦＥＴ１０のゲート２０に印加され
る電圧により制御される。このゲート２０にゲートライ
ン２１を介して所定の電圧を印加し、パワーＭＯＳＦＥ
Ｔ１０を駆動するのが、駆動用ＩＣ２２である。
実施形態という）を、図面に従って説明する。図１に
は、第１実施形態の構成が示されている。パワートラン
ジスタの一つであるＮチャネルのパワーＭＯＳＦＥＴ
（パワー金属酸化膜電界効果形トランジスタ）１０のド
レイン１２には、ソース１４に接続される負荷１６を駆
動するための電源（負荷駆動電源）１８が接続されてい
る。周知のように、ドレイン１２とソース１４の間の導
通は、パワーＭＯＳＦＥＴ１０のゲート２０に印加され
る電圧により制御される。このゲート２０にゲートライ
ン２１を介して所定の電圧を印加し、パワーＭＯＳＦＥ
Ｔ１０を駆動するのが、駆動用ＩＣ２２である。
【０００８】駆動用ＩＣ２２は、外部からの指令に基づ
き制御信号を生成する制御部２４と、この制御信号に基
づき所定の電圧をパワーＭＯＳＦＥＴのゲート２０に所
定の電圧を印加し、これを制御するゲート制御回路２５
とを有している。ゲート制御回路２５には、駆動用ＩＣ
の電源（駆動回路電源）２８から電力が供給され、これ
が前述のように制御信号に従って昇圧されてゲート２０
に供給される。制御部２４からの制御信号はまた、イン
バータ３０にも送出される。インバータ３０から送出さ
れた反転された制御信号は、ゲートライン２１とグラン
ドの間に介在するトランジスタ３２のオンオフを制御す
る。
き制御信号を生成する制御部２４と、この制御信号に基
づき所定の電圧をパワーＭＯＳＦＥＴのゲート２０に所
定の電圧を印加し、これを制御するゲート制御回路２５
とを有している。ゲート制御回路２５には、駆動用ＩＣ
の電源（駆動回路電源）２８から電力が供給され、これ
が前述のように制御信号に従って昇圧されてゲート２０
に供給される。制御部２４からの制御信号はまた、イン
バータ３０にも送出される。インバータ３０から送出さ
れた反転された制御信号は、ゲートライン２１とグラン
ドの間に介在するトランジスタ３２のオンオフを制御す
る。
【０００９】電圧検出部３４はＩＣ電源２８の電圧を検
出し、所定の電圧になっているかを監視する。さらに、
電圧検出部３４は、ＩＣ電源２８の電圧が所定値以下と
なると放電回路３６に放電制御信号を送出し、これによ
り放電回路３６はゲートライン２１を接地する。放電回
路３６は、負荷駆動電源１８とグランド間に介在する第
１の抵抗３８と出力トランジスタ４０を含んでいる。こ
の出力トランジスタ４０のベースに電源検出部からの放
電制御信号が送出される。放電回路３６は、さらにゲー
トライン２１とグランド間に介在する第２の抵抗４２
と、出力側トランジスタ４４を含んでいる。さらにま
た、放電回路３６は、出力トランジスタ４０のエミッ
タ、コレクタに、それぞれエミッタとコレクタが接続さ
れベースが出力側トランジスタ４４のベースに接続され
る基準側トランジスタ４８を含んでいる。これらの基準
側トランジスタ４６と出力側トランジスタ４４により、
電流ミラー回路が形成されている。
出し、所定の電圧になっているかを監視する。さらに、
電圧検出部３４は、ＩＣ電源２８の電圧が所定値以下と
なると放電回路３６に放電制御信号を送出し、これによ
り放電回路３６はゲートライン２１を接地する。放電回
路３６は、負荷駆動電源１８とグランド間に介在する第
１の抵抗３８と出力トランジスタ４０を含んでいる。こ
の出力トランジスタ４０のベースに電源検出部からの放
電制御信号が送出される。放電回路３６は、さらにゲー
トライン２１とグランド間に介在する第２の抵抗４２
と、出力側トランジスタ４４を含んでいる。さらにま
た、放電回路３６は、出力トランジスタ４０のエミッ
タ、コレクタに、それぞれエミッタとコレクタが接続さ
れベースが出力側トランジスタ４４のベースに接続され
る基準側トランジスタ４８を含んでいる。これらの基準
側トランジスタ４６と出力側トランジスタ４４により、
電流ミラー回路が形成されている。
【００１０】ＩＣ電源２８が定格の電圧を発生している
場合は、以下のように作動する。制御部２４の出力がハ
イになると、ゲート制御回路２５が動作し、ＩＣ電源２
８からの電圧を昇圧し、ゲート２０に印加する。このと
き、インバータ３０の出力はローであり、トランジスタ
３２はオフとなって、ゲートライン２１は接地されな
い。電圧検出部３４は、ＩＣ電源２８が定格電圧を発生
している場合、出力トランジスタ４０をオンに制御す
る。これによって、電流ミラー回路のベースには電圧が
印加されず、出力側トランジスタ４４はオフに制御され
る。よって、ここでもゲートライン２１は接地されな
い。
場合は、以下のように作動する。制御部２４の出力がハ
イになると、ゲート制御回路２５が動作し、ＩＣ電源２
８からの電圧を昇圧し、ゲート２０に印加する。このと
き、インバータ３０の出力はローであり、トランジスタ
３２はオフとなって、ゲートライン２１は接地されな
い。電圧検出部３４は、ＩＣ電源２８が定格電圧を発生
している場合、出力トランジスタ４０をオンに制御す
る。これによって、電流ミラー回路のベースには電圧が
印加されず、出力側トランジスタ４４はオフに制御され
る。よって、ここでもゲートライン２１は接地されな
い。
【００１１】制御部２４の出力がローになると、ゲート
制御回路２５が停止し、ゲート２０に電圧が印加されな
くなる。また、インバータ３０によってトランジスタ３
２がオンとなり、ゲートライン２１が接地されゲートの
電荷が放電され、パワーＭＯＳＦＥＴ１０がオフとな
る。この場合も、電流ミラー回路の出力側トランジスタ
は、オフ制御されるので、放電回路３６を介してゲート
ライン２１が接地されることはない。
制御回路２５が停止し、ゲート２０に電圧が印加されな
くなる。また、インバータ３０によってトランジスタ３
２がオンとなり、ゲートライン２１が接地されゲートの
電荷が放電され、パワーＭＯＳＦＥＴ１０がオフとな
る。この場合も、電流ミラー回路の出力側トランジスタ
は、オフ制御されるので、放電回路３６を介してゲート
ライン２１が接地されることはない。
【００１２】電圧検出部３４は、ＩＣ電源２８の電圧が
所定値に達していないことを検知すると、出力トランジ
スタ４０をオフ制御する。前記の電圧の所定値は、ＩＣ
電源２８の異常を判定するものであり、この判定ができ
るものであればどのような値をとることもできる。トラ
ンジスタ４０がオフになると、負荷駆動電源１８の電圧
が、電流ミラー回路のトランジスタ４４，４６のベース
に印加され、オンとなってゲートライン２１を接地す
る。これによって、ゲートの電荷は放電回路３６を介し
て放電され、ゲートがプルダウンされる。
所定値に達していないことを検知すると、出力トランジ
スタ４０をオフ制御する。前記の電圧の所定値は、ＩＣ
電源２８の異常を判定するものであり、この判定ができ
るものであればどのような値をとることもできる。トラ
ンジスタ４０がオフになると、負荷駆動電源１８の電圧
が、電流ミラー回路のトランジスタ４４，４６のベース
に印加され、オンとなってゲートライン２１を接地す
る。これによって、ゲートの電荷は放電回路３６を介し
て放電され、ゲートがプルダウンされる。
【００１３】このときの放電電流Ｉは、第１の抵抗３８
の抵抗値Ｒ38と、基準側、出力側トランジスタ４６，４
４のエミッタの面積比Ｓeにより任意に設定することが
できる。すなわち、放電電流Ｉは、負荷駆動電源１８の
電圧をＶ18、基準側トランジスタ４６のベース−エミッ
タ間の電圧Ｖbeとすれば、
の抵抗値Ｒ38と、基準側、出力側トランジスタ４６，４
４のエミッタの面積比Ｓeにより任意に設定することが
できる。すなわち、放電電流Ｉは、負荷駆動電源１８の
電圧をＶ18、基準側トランジスタ４６のベース−エミッ
タ間の電圧Ｖbeとすれば、
【数１】 Ｉ＝（Ｖ18−Ｖbe）／Ｒ38×Ｓe ・・・（１） となる。
【００１４】以上のように、本実施形態によれば、ＩＣ
電源２８が正常に作動している場合は、ゲート電荷の放
電は、パワーＭＯＳＦＥＴ１０をオフに制御する場合の
みであり、ＭＯＳＦＥＴ１０をオン制御しているとき
は、放電による損失がない。また、ＩＣ電源２８に異常
が発生して、所定の電圧を得られないとき、パワーＭＯ
ＳＦＥＴ１０のゲート電荷を放電し、ＭＯＳＦＥＴ１０
の動作が不安定となることを防止することができる。ま
た、放電回路３６には、ＩＣ電源２８とは別の電源、本
実施形態では負荷駆動電源１８から電力が供給されてい
るので、ＩＣ電源２８が故障しても放電回路３６は確実
に作動する。
電源２８が正常に作動している場合は、ゲート電荷の放
電は、パワーＭＯＳＦＥＴ１０をオフに制御する場合の
みであり、ＭＯＳＦＥＴ１０をオン制御しているとき
は、放電による損失がない。また、ＩＣ電源２８に異常
が発生して、所定の電圧を得られないとき、パワーＭＯ
ＳＦＥＴ１０のゲート電荷を放電し、ＭＯＳＦＥＴ１０
の動作が不安定となることを防止することができる。ま
た、放電回路３６には、ＩＣ電源２８とは別の電源、本
実施形態では負荷駆動電源１８から電力が供給されてい
るので、ＩＣ電源２８が故障しても放電回路３６は確実
に作動する。
【００１５】図２には、第２の実施形態の構成が示され
ている。本実施形態において、第１の実施形態と同様の
構成については、同一の符号を付し、その説明を省略す
る。本実施形態は、負荷１６がパワーＭＯＳＦＥＴ１０
のドレイン側に接続されたものである。また、ゲート制
御回路２６は、制御部２４の制御信号に基づきＩＣ電源
２８からの電力をゲート２０に供給する回路であり、第
１の実施形態のゲート制御回路２５に対応するものであ
るが、昇圧機能を有するものではない。その他の構成に
ついては第１の実施形態と全く同様であり、その動作、
作用についても変わることがない。
ている。本実施形態において、第１の実施形態と同様の
構成については、同一の符号を付し、その説明を省略す
る。本実施形態は、負荷１６がパワーＭＯＳＦＥＴ１０
のドレイン側に接続されたものである。また、ゲート制
御回路２６は、制御部２４の制御信号に基づきＩＣ電源
２８からの電力をゲート２０に供給する回路であり、第
１の実施形態のゲート制御回路２５に対応するものであ
るが、昇圧機能を有するものではない。その他の構成に
ついては第１の実施形態と全く同様であり、その動作、
作用についても変わることがない。
【００１６】図３には、第３の実施形態の構成が示され
ている。本実施形態において、第１および第２の実施形
態と同様の構成については、同一の符号を付し、その説
明を省略する。本実施形態は、第２の実施形態に対し
て、放電回路の電源を負荷のドレイン側から得ている点
で相違する。その他の構成は、第２の実施形態と同様で
あり、放電回路３６の動作、作用についても変わるとこ
ろはない。また、放電電力Ｉの算出についても、式
（１）の負荷駆動電源の電圧Ｖ18をドレイン１２の電圧
に替えれば、これを行うことができる。
ている。本実施形態において、第１および第２の実施形
態と同様の構成については、同一の符号を付し、その説
明を省略する。本実施形態は、第２の実施形態に対し
て、放電回路の電源を負荷のドレイン側から得ている点
で相違する。その他の構成は、第２の実施形態と同様で
あり、放電回路３６の動作、作用についても変わるとこ
ろはない。また、放電電力Ｉの算出についても、式
（１）の負荷駆動電源の電圧Ｖ18をドレイン１２の電圧
に替えれば、これを行うことができる。
【００１７】図４には、第４の実施形態の構成が示され
ている。本実施形態において、第１および第２の実施形
態と同様の構成については同一の符号を付し、対応する
構成については第１および第２の実施形態で用いた符号
に１００を加えた符号を付している。本実施形態は、Ｐ
チャネルのパワーＭＯＳＦＥＴ１１０を用いており、そ
のドレイン１１２が電源１８に、ソース１１４が負荷に
接続している。また、ＰチャネルのパワーＭＯＳＦＥＴ
１１０を使用しているために、ＩＣ電源２８に異常が生
じた場合、ゲートを充電する必要がある。よって、前述
の各実施形態の放電回路３６に替えて、充電回路１３６
が設けられている。充電回路１３６の基準側トランジス
タ１４６を、電圧検出回路の出力トランジスタ１４０に
より制御している。また、充電回路１３６は、負荷駆動
電源１８とゲートライン２１を接続する出力側トランジ
スタ１４４を有しており、この出力側トランジスタ１４
４と前記の基準側トランジスタ１４６によって電流ミラ
ー回路が形成されている。
ている。本実施形態において、第１および第２の実施形
態と同様の構成については同一の符号を付し、対応する
構成については第１および第２の実施形態で用いた符号
に１００を加えた符号を付している。本実施形態は、Ｐ
チャネルのパワーＭＯＳＦＥＴ１１０を用いており、そ
のドレイン１１２が電源１８に、ソース１１４が負荷に
接続している。また、ＰチャネルのパワーＭＯＳＦＥＴ
１１０を使用しているために、ＩＣ電源２８に異常が生
じた場合、ゲートを充電する必要がある。よって、前述
の各実施形態の放電回路３６に替えて、充電回路１３６
が設けられている。充電回路１３６の基準側トランジス
タ１４６を、電圧検出回路の出力トランジスタ１４０に
より制御している。また、充電回路１３６は、負荷駆動
電源１８とゲートライン２１を接続する出力側トランジ
スタ１４４を有しており、この出力側トランジスタ１４
４と前記の基準側トランジスタ１４６によって電流ミラ
ー回路が形成されている。
【００１８】電圧検出部１３４は、ＩＣ電源２８の正常
時には、出力トランジスタ１４０をオフ制御し、ＩＣ電
源２８の電圧が所定値以下となると、オン制御する。出
力トランジスタ１４０がオン制御されることにより、出
力側トランジスタ１４４がオン状態となり、パワーＭＯ
ＳＦＥＴ１１０のゲートに電荷が充電される。なお、正
常時の動作については、第１の実施形態の動作と全く同
様となる。また、充電回路１３６の作用についても第１
の実施形態と同様となる。充電電流Ｉの算出について
も、式（１）を用いることができる。
時には、出力トランジスタ１４０をオフ制御し、ＩＣ電
源２８の電圧が所定値以下となると、オン制御する。出
力トランジスタ１４０がオン制御されることにより、出
力側トランジスタ１４４がオン状態となり、パワーＭＯ
ＳＦＥＴ１１０のゲートに電荷が充電される。なお、正
常時の動作については、第１の実施形態の動作と全く同
様となる。また、充電回路１３６の作用についても第１
の実施形態と同様となる。充電電流Ｉの算出について
も、式（１）を用いることができる。
【００１９】図５には、第５の実施形態の構成が示され
ている。本実施形態は、第３の実施形態に対して、パワ
ーＭＯＳＦＥＴ１０に替えて、ＩＧＢＴ（バイポーラ金
属酸化膜複合トランジスタ）２１０が用いられている。
その他の構成は、第３の実施形態と同様であり、動作、
作用についても全く同様である。
ている。本実施形態は、第３の実施形態に対して、パワ
ーＭＯＳＦＥＴ１０に替えて、ＩＧＢＴ（バイポーラ金
属酸化膜複合トランジスタ）２１０が用いられている。
その他の構成は、第３の実施形態と同様であり、動作、
作用についても全く同様である。
【００２０】以上の各実施形態によれば、ＩＣ電源２８
の異常時に、パワートランジスタの制御が不安定となる
ことを防止することができる。一方、正常動作時には、
ゲートラインがハイインピーダンスとなり、無駄な電流
が流れることがない。したがって、ゲート制御回路の電
流を抑えることができるため、回路規模の小型化を図る
ことができる。また、正常時、ゲートラインがハイイン
ピーダンスとなることから、ゲートに対する電流注入効
率が向上する。これにより、パワートランジスタの駆動
速度の高速化が図れる。
の異常時に、パワートランジスタの制御が不安定となる
ことを防止することができる。一方、正常動作時には、
ゲートラインがハイインピーダンスとなり、無駄な電流
が流れることがない。したがって、ゲート制御回路の電
流を抑えることができるため、回路規模の小型化を図る
ことができる。また、正常時、ゲートラインがハイイン
ピーダンスとなることから、ゲートに対する電流注入効
率が向上する。これにより、パワートランジスタの駆動
速度の高速化が図れる。
【図１】 第１の実施形態の構成を示す図である。
【図２】 第２の実施形態の構成を示す図である。
【図３】 第３の実施形態の構成を示す図である。
【図４】 第４の実施形態の構成を示す図である。
【図５】 第５の実施形態の構成を示す図である。
１０，１１０ パワーＭＯＳＦＥＴ（パワートランジス
タ）、１８ 負荷駆動電源、２０ ゲート、２１ ゲー
トライン、２２ 駆動用ＩＣ（駆動回路）、２４ 制御
部、２６ 昇圧回路、２８ ＩＣ電源（駆動回路電
源）、３４ 電圧検出部、３６ 放電回路、２１０ Ｉ
ＧＢＴ（パワートランジスタ）。
タ）、１８ 負荷駆動電源、２０ ゲート、２１ ゲー
トライン、２２ 駆動用ＩＣ（駆動回路）、２４ 制御
部、２６ 昇圧回路、２８ ＩＣ電源（駆動回路電
源）、３４ 電圧検出部、３６ 放電回路、２１０ Ｉ
ＧＢＴ（パワートランジスタ）。
Claims (1)
- 【請求項１】 パワートランジスタを制御する駆動回路
であって、 制御部からの制御信号に基づき所定の電圧をパワートラ
ンジスタのゲートに印加するゲート制御回路と、 前記ゲート制御回路に電力を供給する駆動回路電源と、 前記駆動回路電源の電圧を検出する電圧検出回路と、 前記電圧検出回路にて前記駆動回路電源の電圧が所定値
以下となったときに、前記駆動回路電源とは別の電源か
らの電力供給によって導通状態となり、この導通によっ
てゲートの電荷を放電、またはゲートに電荷を充電する
放電回路または充電回路と、を有するパワートランジス
タの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15313798A JPH11346148A (ja) | 1998-06-02 | 1998-06-02 | パワートランジスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15313798A JPH11346148A (ja) | 1998-06-02 | 1998-06-02 | パワートランジスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11346148A true JPH11346148A (ja) | 1999-12-14 |
Family
ID=15555824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15313798A Pending JPH11346148A (ja) | 1998-06-02 | 1998-06-02 | パワートランジスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11346148A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012960A (ja) * | 2004-06-23 | 2006-01-12 | Renesas Technology Corp | パワートランジスタ装置及びそれを用いたパワー制御システム |
| JP2017055453A (ja) * | 2016-12-09 | 2017-03-16 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
| JP2023128441A (ja) * | 2022-03-03 | 2023-09-14 | 株式会社デンソーテン | スイッチング回路 |
-
1998
- 1998-06-02 JP JP15313798A patent/JPH11346148A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012960A (ja) * | 2004-06-23 | 2006-01-12 | Renesas Technology Corp | パワートランジスタ装置及びそれを用いたパワー制御システム |
| JP2017055453A (ja) * | 2016-12-09 | 2017-03-16 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
| JP2023128441A (ja) * | 2022-03-03 | 2023-09-14 | 株式会社デンソーテン | スイッチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7606015B2 (en) | Power semiconductor device architecture for output transistor protection | |
| US6873191B2 (en) | Mechanism for providing over-voltage protection during power up of DC-DC converter | |
| US5635804A (en) | Power supply apparatus and method for an electric vehicle | |
| US7126388B2 (en) | Power MOSFET driver and method therefor | |
| JPH07154962A (ja) | 定電圧発生回路 | |
| US7180330B2 (en) | Output circuit | |
| CN100390002C (zh) | 电动动力转向装置 | |
| JP2001238436A (ja) | Ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ | |
| US6844769B2 (en) | Drive circuit | |
| JP4252091B2 (ja) | チャージポンプとブートストラップキャパシタとを有するハイサイド電力スイッチ | |
| JP4271169B2 (ja) | 半導体装置 | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| CN115210984B (zh) | 供电控制装置 | |
| JPH11346148A (ja) | パワートランジスタの駆動回路 | |
| JP3473007B2 (ja) | モータ駆動装置 | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| JP3615004B2 (ja) | 電力変換装置 | |
| JP6852778B2 (ja) | 負荷駆動回路 | |
| JP2998220B2 (ja) | 過電流検出回路 | |
| JP4714317B2 (ja) | 定電圧回路 | |
| JP4522201B2 (ja) | 電源回路とモータ駆動回路 | |
| JP3421594B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2669177B2 (ja) | 負荷駆動制御装置 | |
| CN121729824A (zh) | 栅极驱动电路、电力转换装置以及马达单元 | |
| CN119496362A (zh) | 栅极驱动电路、电力变换装置以及马达单元 |