JPH113486A - 電池電圧デ−タ伝送方式 - Google Patents
電池電圧デ−タ伝送方式Info
- Publication number
- JPH113486A JPH113486A JP17094997A JP17094997A JPH113486A JP H113486 A JPH113486 A JP H113486A JP 17094997 A JP17094997 A JP 17094997A JP 17094997 A JP17094997 A JP 17094997A JP H113486 A JPH113486 A JP H113486A
- Authority
- JP
- Japan
- Prior art keywords
- accumulator
- data
- voltage data
- data code
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 多段直列接続の各電池について、順次、その
電圧データを伝送していくとすると、エラー訂正のため
符号長が倍加し、段数に応じてデータの繰り返し伝送回
数が増加して、全電池を一巡するための時間が増加して
しまうから、各電池に対する標本化の時間間隔が長くな
ってしまうことになる。 【解決手段】 送信部では、標本化された電圧データ符
号とアキュムレータに蓄えられている前回の電圧データ
符号との差分を伝送するとともに、この差分をアキュム
レータの電圧データ符号に加算することによって、アキ
ュムレータの内容を最新データ符号に更新する。受信部
では、送信部と同一構成のアキュムレータを設け、アキ
ュムレータに蓄えられている前回の電圧データ符号に、
伝送されてきた差分データを加算することによって、ア
キュムレータの内容を最新データ符号に更新する、とい
う手段により、伝送データを圧縮して伝送することがで
きるよう構成した電池電圧データ伝送方式。
電圧データを伝送していくとすると、エラー訂正のため
符号長が倍加し、段数に応じてデータの繰り返し伝送回
数が増加して、全電池を一巡するための時間が増加して
しまうから、各電池に対する標本化の時間間隔が長くな
ってしまうことになる。 【解決手段】 送信部では、標本化された電圧データ符
号とアキュムレータに蓄えられている前回の電圧データ
符号との差分を伝送するとともに、この差分をアキュム
レータの電圧データ符号に加算することによって、アキ
ュムレータの内容を最新データ符号に更新する。受信部
では、送信部と同一構成のアキュムレータを設け、アキ
ュムレータに蓄えられている前回の電圧データ符号に、
伝送されてきた差分データを加算することによって、ア
キュムレータの内容を最新データ符号に更新する、とい
う手段により、伝送データを圧縮して伝送することがで
きるよう構成した電池電圧データ伝送方式。
Description
【０００１】
【発明の属する技術分野】電池電圧を電池より離れた場
所でモニターする場合、電圧データを伝送するが、本発
明はこの電圧データの伝送に適したデータ量の圧縮技術
に関するものである。
所でモニターする場合、電圧データを伝送するが、本発
明はこの電圧データの伝送に適したデータ量の圧縮技術
に関するものである。
【０００２】
【従来の技術】電池は、一般に、多数段直列に接続して
使用されることが多い。２次電池の場合には、ある程度
放電すると充電する必要がある。しかし、個々の電池は
単体ごとにその充電特性、放電特性にはバラツキがあ
る。したがってすべての電池について、その電圧を常時
モニターしている必要がある。
使用されることが多い。２次電池の場合には、ある程度
放電すると充電する必要がある。しかし、個々の電池は
単体ごとにその充電特性、放電特性にはバラツキがあ
る。したがってすべての電池について、その電圧を常時
モニターしている必要がある。
【０００３】個々の電池にたいする電圧モニターは、従
来技術では、その充電完了電圧を公称電圧の１．１倍と
し、必要測定分解能を公称電圧の１／１００とすれば、
これをディジタル符号で表すには最低７ｂｉｔが必要で
ある。したがってこの場合、７ｂｉｔのＡ／Ｄ（アナロ
グ→ディジタル）変換器でディジタル符号に変換し、伝
送することを多段構成のすべての電池についておこなう
必要があった。
来技術では、その充電完了電圧を公称電圧の１．１倍と
し、必要測定分解能を公称電圧の１／１００とすれば、
これをディジタル符号で表すには最低７ｂｉｔが必要で
ある。したがってこの場合、７ｂｉｔのＡ／Ｄ（アナロ
グ→ディジタル）変換器でディジタル符号に変換し、伝
送することを多段構成のすべての電池についておこなう
必要があった。
【０００４】
【発明が解決しようとする課題】上述のように、従来技
術では、測定精度を公称電圧の１／１００とした場合、
最低７ｂｉｔ構成の符号を伝送せねばならないが、伝送
される符号の信頼度を上げるためエラー訂正符号をもち
いるとすると、戻り回線がない場合には自己訂正符号と
する必要があり、そのためには符号長が約２倍となって
しまうし、戻り回線がある場合でも数１０％は符号長が
増加する。したがって、前述の各電池について、順次、
その電圧データを伝送していくとすると、その段数が多
い場合はその段数倍の時間を要することと、符号長が増
加することのため、全電池を一巡するための時間が増加
してしまうから、各電池にたいする標本化の時間間隔が
長くなってしまうことになる。
術では、測定精度を公称電圧の１／１００とした場合、
最低７ｂｉｔ構成の符号を伝送せねばならないが、伝送
される符号の信頼度を上げるためエラー訂正符号をもち
いるとすると、戻り回線がない場合には自己訂正符号と
する必要があり、そのためには符号長が約２倍となって
しまうし、戻り回線がある場合でも数１０％は符号長が
増加する。したがって、前述の各電池について、順次、
その電圧データを伝送していくとすると、その段数が多
い場合はその段数倍の時間を要することと、符号長が増
加することのため、全電池を一巡するための時間が増加
してしまうから、各電池にたいする標本化の時間間隔が
長くなってしまうことになる。
【０００５】そこで、エラー訂正用の冗長ビットが追加
されても、伝送データを圧縮することによって、各電池
の標本化時間間隔が長くならないですむような方法を見
出すことを課題とする。
されても、伝送データを圧縮することによって、各電池
の標本化時間間隔が長くならないですむような方法を見
出すことを課題とする。
【０００６】
【課題を解決するための手段】本発明電池電圧データ伝
送方式は、送信部では、標本化して取り出された電圧デ
ータ符号から、アキュムレータに蓄えられている前回の
電圧データ符号を減算して、その差分を伝送するととも
に、この差分をアキュムレータに蓄えられている電圧デ
ータ符号に加算することによって、アキュムレータの内
容を最新データ符号に更新する。受信部では、送信部と
同一構成のアキュムレータを設け、アキュムレータに蓄
えられている前回の電圧データ符号に、伝送されてきた
差分データを加算することによって最新データ符号を得
て、アキュムレータの内容をこの最新データ符号に更新
する。このような手段をもちることによって、伝送デー
タを圧縮して伝送することができるようにしたことを特
徴とする。
送方式は、送信部では、標本化して取り出された電圧デ
ータ符号から、アキュムレータに蓄えられている前回の
電圧データ符号を減算して、その差分を伝送するととも
に、この差分をアキュムレータに蓄えられている電圧デ
ータ符号に加算することによって、アキュムレータの内
容を最新データ符号に更新する。受信部では、送信部と
同一構成のアキュムレータを設け、アキュムレータに蓄
えられている前回の電圧データ符号に、伝送されてきた
差分データを加算することによって最新データ符号を得
て、アキュムレータの内容をこの最新データ符号に更新
する。このような手段をもちることによって、伝送デー
タを圧縮して伝送することができるようにしたことを特
徴とする。
【０００７】
【発明の実施の形態】電池の種類によって差があるが、
ここでは簡単のため、充電完了電圧を公称電圧の１．１
倍、放電終止電圧を公称電圧の０．９倍とすると、充放
電にともない電池電圧はこの両電圧の間を行き来する。
各電池は、標本化のたびにその電圧データ、すなわち標
本値をそのまま伝送するよりも、前回の標本値との差分
のみを伝送することにすれば、電池電圧の変化速度から
考えて、そのデータ量は著しく少なくなることは明らか
である。簡単のため、放電特性を１．１倍の電圧から
０．９倍の電圧まで８時間かけて直線的に降下していく
とし、標本化を１分おきと仮定しても、つぎも標本化ま
でに公称電圧の１／２４００しか動かない。したがっ
て、７ｂｉｔのＡ／Ｄ変換器を用いるとすると、その分
解能は１／２８であるから、標本値の差分は１８回０が
続き、１９番目に−１が出ることになる。充電特性も同
様に８時間かけて直線的に上昇していくとすれば、１９
番目に＋１が出ることになる。実際には充放電特性は直
線的ではなく、電池のタイプ、充電の仕方、放電の仕方
によって異なるが、一般に、充放電の初期および放電終
止期には、かなり傾斜が急になるものが多い。たとえば
この傾斜が前記８時間率時の８倍の傾斜となっても、平
均２．３分に１回＋１あるいは−１を送ればよいことに
なる。伝送すべき情報量の伝送速度がこれで充分である
とすると、この＋１、０、−１の３つの状態を表せれば
よいので、ｂｉｔ数としては２ｂｉｔあればよいことに
なり、概括的に、データは１／３．５に圧縮されたとい
える。このようにすることにより、伝送データを圧縮す
ることができるので、エラー訂正用の冗長ビットが追加
されても、各電池にたいする標本化時間間隔が長くなら
ないですみ、情報伝送速度をおとさないで電圧データを
伝送することができる。また、構造簡単で小形の電圧デ
ータ伝送回路を構成することができる。
ここでは簡単のため、充電完了電圧を公称電圧の１．１
倍、放電終止電圧を公称電圧の０．９倍とすると、充放
電にともない電池電圧はこの両電圧の間を行き来する。
各電池は、標本化のたびにその電圧データ、すなわち標
本値をそのまま伝送するよりも、前回の標本値との差分
のみを伝送することにすれば、電池電圧の変化速度から
考えて、そのデータ量は著しく少なくなることは明らか
である。簡単のため、放電特性を１．１倍の電圧から
０．９倍の電圧まで８時間かけて直線的に降下していく
とし、標本化を１分おきと仮定しても、つぎも標本化ま
でに公称電圧の１／２４００しか動かない。したがっ
て、７ｂｉｔのＡ／Ｄ変換器を用いるとすると、その分
解能は１／２８であるから、標本値の差分は１８回０が
続き、１９番目に−１が出ることになる。充電特性も同
様に８時間かけて直線的に上昇していくとすれば、１９
番目に＋１が出ることになる。実際には充放電特性は直
線的ではなく、電池のタイプ、充電の仕方、放電の仕方
によって異なるが、一般に、充放電の初期および放電終
止期には、かなり傾斜が急になるものが多い。たとえば
この傾斜が前記８時間率時の８倍の傾斜となっても、平
均２．３分に１回＋１あるいは−１を送ればよいことに
なる。伝送すべき情報量の伝送速度がこれで充分である
とすると、この＋１、０、−１の３つの状態を表せれば
よいので、ｂｉｔ数としては２ｂｉｔあればよいことに
なり、概括的に、データは１／３．５に圧縮されたとい
える。このようにすることにより、伝送データを圧縮す
ることができるので、エラー訂正用の冗長ビットが追加
されても、各電池にたいする標本化時間間隔が長くなら
ないですみ、情報伝送速度をおとさないで電圧データを
伝送することができる。また、構造簡単で小形の電圧デ
ータ伝送回路を構成することができる。
【０００８】
【実施例】以下、本発明の原理および実施の形態につい
て、図面をもちいて詳細に説明する。
て、図面をもちいて詳細に説明する。
【０００９】図１は本発明電池電圧データ伝送方式を説
明するための回路系統図である。図１において、１はそ
の電圧が測定される直列接続の電池で構成されているモ
ジュール、２のＳＣＮは掃引形の選択回路、３のＡ／Ｄ
はアナログ→ディジタル変換器、４のＲＥＧはレジス
タ、５、６は減算器、７は加算器、８のＲＥＧはレジス
タ、９のＣＰＧは制御パルス発生器、１０のＥＮＣは符
号器、１１は伝送ライン、１２のＤＥＣは復号器、１３
のＣＰＧは制御パルス発生器、１４は加算器、１５のＲ
ＥＧはレジスタ、１６はデータ信号出力端子である。
明するための回路系統図である。図１において、１はそ
の電圧が測定される直列接続の電池で構成されているモ
ジュール、２のＳＣＮは掃引形の選択回路、３のＡ／Ｄ
はアナログ→ディジタル変換器、４のＲＥＧはレジス
タ、５、６は減算器、７は加算器、８のＲＥＧはレジス
タ、９のＣＰＧは制御パルス発生器、１０のＥＮＣは符
号器、１１は伝送ライン、１２のＤＥＣは復号器、１３
のＣＰＧは制御パルス発生器、１４は加算器、１５のＲ
ＥＧはレジスタ、１６はデータ信号出力端子である。
【００１０】電池モジュール１は単体で公称ＥＶ（ボル
ト）のセルがｎ段直列に接続され、総合でｎＥＶが得ら
れている。各セルの接続点からは、電圧を測定するため
の導線が引き出され、選択回路２に加えられている。こ
の選択回路は接地の０Ｖから最高電圧のｎＥＶまで、制
御パルス発生器９によって掃引選択して順次取り出され
るので、その出力電圧は０Ｖ、ＥＶ、２ＥＶ、３ＥＶ、
……とほゞＥＶステップの階段波となり、次段のＡ／Ｄ
変換器３に加えられてその電圧を表すディジタル符号に
変換される。このＡ／Ｄ変換器はｎＥＶまで測定するた
めには、ＥＶあたり７ｂｉｔが必要とすると、ｎが１０
ならば４ｂｉｔ加えて１１ｂｉｔにする必要がある。
ト）のセルがｎ段直列に接続され、総合でｎＥＶが得ら
れている。各セルの接続点からは、電圧を測定するため
の導線が引き出され、選択回路２に加えられている。こ
の選択回路は接地の０Ｖから最高電圧のｎＥＶまで、制
御パルス発生器９によって掃引選択して順次取り出され
るので、その出力電圧は０Ｖ、ＥＶ、２ＥＶ、３ＥＶ、
……とほゞＥＶステップの階段波となり、次段のＡ／Ｄ
変換器３に加えられてその電圧を表すディジタル符号に
変換される。このＡ／Ｄ変換器はｎＥＶまで測定するた
めには、ＥＶあたり７ｂｉｔが必要とすると、ｎが１０
ならば４ｂｉｔ加えて１１ｂｉｔにする必要がある。
【００１１】このＡ／Ｄ変換器３の出力符号はレジスタ
４にくわえられて、掃引の１ステップ時間だけ蓄積さ
れ、この出力符号が減算器５でレジスタ４の入力符号か
ら差し引かれる。レジスタ４によって、差し引く信号は
つねに差し引かれる信号より１ステップ時間だけ遅れて
いるので、減算器５の出力には最下位のセルから順次高
位方向へ、各セルごとの電圧符号（以下、データと略
記）が現れることになる。
４にくわえられて、掃引の１ステップ時間だけ蓄積さ
れ、この出力符号が減算器５でレジスタ４の入力符号か
ら差し引かれる。レジスタ４によって、差し引く信号は
つねに差し引かれる信号より１ステップ時間だけ遅れて
いるので、減算器５の出力には最下位のセルから順次高
位方向へ、各セルごとの電圧符号（以下、データと略
記）が現れることになる。
【００１２】この減算器５の出力は次段の減算器６にく
わえられ、ここでレジスタ８の出力符号が差し引かれ
る。レジスタ８はセルの構成段数にあわせたｎ段構成の
シフトレジスタであって、前回のタイミングで減算器５
より送出された各セルのデータが順にメモられており、
減算器６において、各セルごとに、このレジスタ８から
の前回のデータと減算器５からの新しいデータとの差が
求められる。差があれば、加算器７でこの差を加えた新
しいデータとしてレジスタ８に蓄積される。すなわち、
加算器７とレジスタ８はアキュムレータ機能を有し、こ
の機能によってつねに前回データがメモられているの
で、減算器６より新データとの差が得られる。この差分
データは、前述のように、各セルの電圧の急激な変化は
ないので、大きな電圧差をあらわすデータは発生しな
い。したがって、前述の例をもちいれば、最初から＋
１、０、−１の３種類のデータしか送れないようにして
おくことができる。もし、これより大きな差分データを
送る必要が生じたとき（たとえば初めての充電時）は、
レジスタ８の内容が減算器５からのデータと同じになる
まで、＋１あるいは−１が繰り返し伝送されることにな
る。
わえられ、ここでレジスタ８の出力符号が差し引かれ
る。レジスタ８はセルの構成段数にあわせたｎ段構成の
シフトレジスタであって、前回のタイミングで減算器５
より送出された各セルのデータが順にメモられており、
減算器６において、各セルごとに、このレジスタ８から
の前回のデータと減算器５からの新しいデータとの差が
求められる。差があれば、加算器７でこの差を加えた新
しいデータとしてレジスタ８に蓄積される。すなわち、
加算器７とレジスタ８はアキュムレータ機能を有し、こ
の機能によってつねに前回データがメモられているの
で、減算器６より新データとの差が得られる。この差分
データは、前述のように、各セルの電圧の急激な変化は
ないので、大きな電圧差をあらわすデータは発生しな
い。したがって、前述の例をもちいれば、最初から＋
１、０、−１の３種類のデータしか送れないようにして
おくことができる。もし、これより大きな差分データを
送る必要が生じたとき（たとえば初めての充電時）は、
レジスタ８の内容が減算器５からのデータと同じになる
まで、＋１あるいは−１が繰り返し伝送されることにな
る。
【００１３】このようにして、伝送データは数分の１に
圧縮されているので、伝送誤り制御用の冗長ビットを追
加することができ、この操作が符号器１０でおこなわれ
る。誤り制御の方法には多くの方法があり、それぞれ長
所、短所があるが、これらの方法自体にたいする説明
は、本題の目的とは関係がないのでここでは省略する。
符号器ではこの冗長ビットのほかビット同期信号やフレ
ーム同期信号が追加され、伝送ライン１１をつうじて受
信側に伝送される。
圧縮されているので、伝送誤り制御用の冗長ビットを追
加することができ、この操作が符号器１０でおこなわれ
る。誤り制御の方法には多くの方法があり、それぞれ長
所、短所があるが、これらの方法自体にたいする説明
は、本題の目的とは関係がないのでここでは省略する。
符号器ではこの冗長ビットのほかビット同期信号やフレ
ーム同期信号が追加され、伝送ライン１１をつうじて受
信側に伝送される。
【００１４】受信側では、まず制御パルス発生器１３に
よってクロック再生やフレーム信号再生がおこなわれ、
これをもちいて受信各部が動作する。受信信号について
復号器２において誤り制御がおこなわれ、冗長ビットが
除去される。加算器１４とレジスタ15は送信部と同様に
アキュムレータを構成しており、ここに蓄えられている
前回データの上に、新しく伝送されてきた差分データが
加算されるので、データ信号出力端子１６には、つねに
最新の電圧データが得られる。
よってクロック再生やフレーム信号再生がおこなわれ、
これをもちいて受信各部が動作する。受信信号について
復号器２において誤り制御がおこなわれ、冗長ビットが
除去される。加算器１４とレジスタ15は送信部と同様に
アキュムレータを構成しており、ここに蓄えられている
前回データの上に、新しく伝送されてきた差分データが
加算されるので、データ信号出力端子１６には、つねに
最新の電圧データが得られる。
【００１５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、送信データを圧縮することによって、誤り制御
用の冗長ビットを追加しても、情報伝送速度をおとさな
いで電圧データを伝送することができる。またこれら符
号演算操作のすべてはマイクロプロセッサでおこなうこ
ともできるから、構造簡単で小形の電圧データ伝送回路
を構成することができる。
よれば、送信データを圧縮することによって、誤り制御
用の冗長ビットを追加しても、情報伝送速度をおとさな
いで電圧データを伝送することができる。またこれら符
号演算操作のすべてはマイクロプロセッサでおこなうこ
ともできるから、構造簡単で小形の電圧データ伝送回路
を構成することができる。
【図１】本発明の原理および実施の形態を説明するため
の回路構成図
の回路構成図
１ 電池モジュール ２ 掃引形選択回路 ３ アナログ→ディジタル変換器 ４ レジスタ ５ 減算器 ６ 減算器 ７ 加算器 ８ レジスタ ９ 制御パルス発生器 １０ 符号器 １１ 伝送ライン １２ 復号器 １３ 制御パルス発生器 １４ 加算器 １５ レジスタ １６ データ信号出力端子
Claims (1)
- 【請求項１】 送信部では、標本化して取り出された電
圧データ符号から、アキュムレータに蓄えられている前
回の電圧データ符号を減算して、その差分を伝送すると
ともに、この差分をアキュムレータに蓄えられている電
圧データ符号に加算することによって、アキュムレータ
の内容を最新データ符号に更新する。受信部では、送信
部と同一構成のアキュムレータを設け、アキュムレータ
に蓄えられている前回の電圧データ符号に、伝送されて
きた差分データを加算することによって最新データ符号
を得るとともに、アキュムレータの内容をこの最新デー
タ符号に更新する、という手段をもちることによって、
伝送データを圧縮して伝送することができるよう構成さ
れていることを特徴とする電池電圧データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17094997A JPH113486A (ja) | 1997-06-12 | 1997-06-12 | 電池電圧デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17094997A JPH113486A (ja) | 1997-06-12 | 1997-06-12 | 電池電圧デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113486A true JPH113486A (ja) | 1999-01-06 |
Family
ID=15914373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17094997A Pending JPH113486A (ja) | 1997-06-12 | 1997-06-12 | 電池電圧デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113486A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10101398B2 (en) | 2015-02-03 | 2018-10-16 | Kabushiki Kaisha Toshiba | Cell monitoring device, method, and computer program product |
| WO2021111673A1 (ja) | 2019-12-06 | 2021-06-10 | 東芝インフラシステムズ株式会社 | 蓄電池装置、方法及びプログラム |
| KR20230062237A (ko) * | 2021-10-29 | 2023-05-09 | 주식회사 엘지에너지솔루션 | 배터리 측정 데이터의 관리 방법 및 그 장치 |
-
1997
- 1997-06-12 JP JP17094997A patent/JPH113486A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10101398B2 (en) | 2015-02-03 | 2018-10-16 | Kabushiki Kaisha Toshiba | Cell monitoring device, method, and computer program product |
| WO2021111673A1 (ja) | 2019-12-06 | 2021-06-10 | 東芝インフラシステムズ株式会社 | 蓄電池装置、方法及びプログラム |
| EP4071881A1 (en) | 2019-12-06 | 2022-10-12 | Toshiba Infrastructure Systems & Solutions Corporation | Storage battery device, method, and program |
| KR20230062237A (ko) * | 2021-10-29 | 2023-05-09 | 주식회사 엘지에너지솔루션 | 배터리 측정 데이터의 관리 방법 및 그 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159342A (en) | Serial-parallel type analogue/digital converter | |
| US4588979A (en) | Analog-to-digital converter | |
| US4760376A (en) | Electronic conversion circuit | |
| EP0855796A3 (en) | Matched filter and filter circuit | |
| US5134402A (en) | Tri-level digital-analog converter and analog-digital converter having tri-level digital-analog converter | |
| US9276603B2 (en) | AD converter | |
| EP0289081B1 (en) | Digital-to-analog converter | |
| US6259392B1 (en) | Multiplying digital-to-analog converters and methods that selectively connect unit and feedback capacitors to reference voltages and feedback voltages | |
| US6977606B2 (en) | Pipelined analog-to-digital converter | |
| EP1962428A1 (en) | Method and apparatus for analog-to-digital conversion using switched capacitors | |
| US7187317B2 (en) | A/D conversion apparatus | |
| JPH113486A (ja) | 電池電圧デ−タ伝送方式 | |
| KR920009642B1 (ko) | 데이타 압축 회로 | |
| CN1722617B (zh) | A/d转换单元和使用其的通信设备 | |
| CN101093997B (zh) | Ad/da变换兼用装置 | |
| EP0251758A2 (en) | Digital-to-analog conversion system | |
| US7071855B1 (en) | Gray code conversion method and apparatus embodying the same | |
| WO1998008298A1 (en) | Voltage-to-frequency converter | |
| CN115208403B (zh) | 一种逐次逼近型adc电路及adc转换器、芯片 | |
| KR100379292B1 (ko) | 델타-시그마형 펄스 변조회로를 구비한 디지털/아날로그변환기 | |
| US5357248A (en) | Sampling rate converter | |
| EP0286796A3 (en) | Ad converter of the parallel comparison type with error suppression | |
| CN112600561A (zh) | 示波器中的信号处理系统、示波器及信号处理方法 | |
| EP4407875A1 (en) | Analog-digital hybrid integrator circuit | |
| Zheng et al. | Efficient error-cancelling algorithmic ADC |