JPH11354464A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法Info
- Publication number
- JPH11354464A JPH11354464A JP15789998A JP15789998A JPH11354464A JP H11354464 A JPH11354464 A JP H11354464A JP 15789998 A JP15789998 A JP 15789998A JP 15789998 A JP15789998 A JP 15789998A JP H11354464 A JPH11354464 A JP H11354464A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- barrier metal
- silicon oxide
- electronic device
- containing fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 フッ素を含む酸化シリコン層上にバリアメタ
ル層および金属層を形成する際の剥離を防止する。 【解決手段】 フッ素を含む酸化シリコン層４に接続孔
６を開口し、Ｔａ、Ｚｒ、ＴａＮあるいはＺｒＮによる
バリアメタル層７と、Ｗ等の金属層８からなるコンタク
トプラグを埋め込む。 【効果】 バリアメタル層とフッ素を含む酸化シリコン
層との反応が低減し、バリアメタル層の変質が防止さ
れ、密着性が向上するとともに低抵抗のコンタクト抵抗
が達成される。
ル層および金属層を形成する際の剥離を防止する。 【解決手段】 フッ素を含む酸化シリコン層４に接続孔
６を開口し、Ｔａ、Ｚｒ、ＴａＮあるいはＺｒＮによる
バリアメタル層７と、Ｗ等の金属層８からなるコンタク
トプラグを埋め込む。 【効果】 バリアメタル層とフッ素を含む酸化シリコン
層との反応が低減し、バリアメタル層の変質が防止さ
れ、密着性が向上するとともに低抵抗のコンタクト抵抗
が達成される。
Description
【０００１】
【発明の属する技術分野】本発明は電子装置およびその
製造方法に関し、さらに詳しくは、フッ素を含む酸化シ
リコン層と金属層との密着性を向上した高集積度半導体
装置等の電子装置およびその製造方法に関する。
製造方法に関し、さらに詳しくは、フッ素を含む酸化シ
リコン層と金属層との密着性を向上した高集積度半導体
装置等の電子装置およびその製造方法に関する。
【０００２】
【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線幅および配線ピッチの微細化が必要となって
いる。また同時に、特に高速ロジック系の半導体装置を
はじめとする半導体装置の低消費電力化、動作速度の高
速化等の要求に応えるためには、低誘電率の層間絶縁膜
材料の選択が要素技術の１つとして重要性を増してい
る。これは、半導体装置以外の各種高周波微細電子装置
においても同様に重要な問題である。
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線幅および配線ピッチの微細化が必要となって
いる。また同時に、特に高速ロジック系の半導体装置を
はじめとする半導体装置の低消費電力化、動作速度の高
速化等の要求に応えるためには、低誘電率の層間絶縁膜
材料の選択が要素技術の１つとして重要性を増してい
る。これは、半導体装置以外の各種高周波微細電子装置
においても同様に重要な問題である。
【０００３】従来より半導体装置等の層間絶縁膜等に採
用されてきた絶縁膜材料は、ＳｉＯ2 （比誘電率４）、
ＳｉＯＮ（比誘電率４〜６）やＳｉ3 Ｎ4 （比誘電率
６）等の無機系材料が主体であった。高集積度半導体装
置の配線間容量の低減方法として、例えば特開昭６３−
７６５０号公報に開示されているように、これら一般的
な無機系材料よりも低誘電率の材料による層間絶縁膜の
採用が有効である。この低誘電率材料としては、フッ素
原子を含む酸化シリコン系絶縁膜（以下ＳｉＯＦと記
す）等の無機系絶縁膜材料と、炭素原子を含む有機系絶
縁膜材料が代表的である。
用されてきた絶縁膜材料は、ＳｉＯ2 （比誘電率４）、
ＳｉＯＮ（比誘電率４〜６）やＳｉ3 Ｎ4 （比誘電率
６）等の無機系材料が主体であった。高集積度半導体装
置の配線間容量の低減方法として、例えば特開昭６３−
７６５０号公報に開示されているように、これら一般的
な無機系材料よりも低誘電率の材料による層間絶縁膜の
採用が有効である。この低誘電率材料としては、フッ素
原子を含む酸化シリコン系絶縁膜（以下ＳｉＯＦと記
す）等の無機系絶縁膜材料と、炭素原子を含む有機系絶
縁膜材料が代表的である。
【０００４】ＳｉＯＦは、ＳｉＯ2 を構成するＳｉ−Ｏ
−Ｓｉ結合をＦ原子により終端することで、その密度が
低下すること、およびＳｉ−Ｆ結合やＯ−Ｆ結合の分極
率が小さいこと等により、ＳｉＯ2 より低誘電率が達成
される。このＳｉＯＦはその成膜やエッチングのプロセ
スが従来のＳｉＯ2 に類似したものであるので、現用の
製造装置でも容易に採用できる。また無機系材料である
ので耐熱性にも優れる。
−Ｓｉ結合をＦ原子により終端することで、その密度が
低下すること、およびＳｉ−Ｆ結合やＯ−Ｆ結合の分極
率が小さいこと等により、ＳｉＯ2 より低誘電率が達成
される。このＳｉＯＦはその成膜やエッチングのプロセ
スが従来のＳｉＯ2 に類似したものであるので、現用の
製造装置でも容易に採用できる。また無機系材料である
ので耐熱性にも優れる。
【０００５】ＳｉＯＦの成膜方法は、ＴＥＯＳ (Tetra
Ethyl Ortho Silicate) をシリコンソースガスとし、こ
れにフッ素源ガスを添加した混合ガスによるＣＶＤ (Ch
emical Vapor Deposition)法が用いられる。フッ素源ガ
スとしてＣ2 Ｆ6 を用いる方法（第２５回ＳＳＤＭ予稿
集，１６１（１９９３））、ＮＦ3 を用いる方法（第４
０回応用物理学関係連合講演会（１９９３年春季年会）
講演予稿集，４９５、講演番号１ａ−ＺＶ−９）等が報
告されている。しかしこれらの方法は、ＳｉＯＦ中のフ
ッ素の含有量が増加するにしたがって膜質が劣化し、こ
れにともない吸湿性が著しく劣化することも報告されて
いる。
Ethyl Ortho Silicate) をシリコンソースガスとし、こ
れにフッ素源ガスを添加した混合ガスによるＣＶＤ (Ch
emical Vapor Deposition)法が用いられる。フッ素源ガ
スとしてＣ2 Ｆ6 を用いる方法（第２５回ＳＳＤＭ予稿
集，１６１（１９９３））、ＮＦ3 を用いる方法（第４
０回応用物理学関係連合講演会（１９９３年春季年会）
講演予稿集，４９５、講演番号１ａ−ＺＶ−９）等が報
告されている。しかしこれらの方法は、ＳｉＯＦ中のフ
ッ素の含有量が増加するにしたがって膜質が劣化し、こ
れにともない吸湿性が著しく劣化することも報告されて
いる。
【０００６】このため、シリコンおよびフッ素を共に含
むガスとしてＳｉＦ4 を採用し、ＳｉＦ4 ／Ｏ2 混合ガ
スを用い、これを高密度プラズマにより解離して成膜す
るプラズマＣＶＤ法（第４０回応用物理学関係連合講演
会（１９９３年春季年会）講演予稿集，７５２、講演番
号３１ｐ−ＺＶ−１）も提案されている。この方法によ
り得られるＳｉＯＦは、下地の被処理基板が高アスペク
ト比の段差を有していても、埋め込み特性に優れるとと
もに、フッ素含有量により差があるが、３．７〜３．２
程度の比誘電率が得られる。
むガスとしてＳｉＦ4 を採用し、ＳｉＦ4 ／Ｏ2 混合ガ
スを用い、これを高密度プラズマにより解離して成膜す
るプラズマＣＶＤ法（第４０回応用物理学関係連合講演
会（１９９３年春季年会）講演予稿集，７５２、講演番
号３１ｐ−ＺＶ−１）も提案されている。この方法によ
り得られるＳｉＯＦは、下地の被処理基板が高アスペク
ト比の段差を有していても、埋め込み特性に優れるとと
もに、フッ素含有量により差があるが、３．７〜３．２
程度の比誘電率が得られる。
【０００７】ＳｉＦ4 ／Ｏ2 混合ガスの高密度プラズマ
ＣＶＤ法によりＳｉＯＦは、フッ素が低濃度の領域で
は、一般的な平行平板型プラズマＣＶＤ法によるＳｉＯ
Ｆに比較して高い膜質安定性が確保される。しかしなが
ら、高濃度のフッ素を含有するＳｉＯＦは、Ｓｉ−Ｆ結
合やＯ−Ｆ結合の他にＳｉ＝Ｆ2 結合が発生し、吸湿性
が高まる問題が発生する。ＳｉＯＦ中の水分量が増大す
ると、コンタクトプラグの形成工程等において金属層の
埋め込み特性等が低下する。さらにＳｉＯＦ中に遊離の
ＦやＨＦが採り込まれると、コンタクトプラグをＷ等で
形成する際に、そのバリアメタル層としてのＴｉＮとＳ
ｉＯＦの反応が進行し、バリアメタル層の密着性を著し
く損ない、Ｗ等の剥離が発生することが例えば第５５回
応用物理学会学術講演会（１９９４年秋季年会）講演予
稿集ｐ６７２、講演番号２０ｐ−ＺＤ−１３に報告され
ている。
ＣＶＤ法によりＳｉＯＦは、フッ素が低濃度の領域で
は、一般的な平行平板型プラズマＣＶＤ法によるＳｉＯ
Ｆに比較して高い膜質安定性が確保される。しかしなが
ら、高濃度のフッ素を含有するＳｉＯＦは、Ｓｉ−Ｆ結
合やＯ−Ｆ結合の他にＳｉ＝Ｆ2 結合が発生し、吸湿性
が高まる問題が発生する。ＳｉＯＦ中の水分量が増大す
ると、コンタクトプラグの形成工程等において金属層の
埋め込み特性等が低下する。さらにＳｉＯＦ中に遊離の
ＦやＨＦが採り込まれると、コンタクトプラグをＷ等で
形成する際に、そのバリアメタル層としてのＴｉＮとＳ
ｉＯＦの反応が進行し、バリアメタル層の密着性を著し
く損ない、Ｗ等の剥離が発生することが例えば第５５回
応用物理学会学術講演会（１９９４年秋季年会）講演予
稿集ｐ６７２、講演番号２０ｐ−ＺＤ−１３に報告され
ている。
【０００８】
【発明が解決しようとする課題】本発明はこのような従
来技術の問題点に鑑みてなされたものである。すなわち
本発明は、ＳｉＯＦに接してバリアメタル層および金属
層を形成するにあたり、これらの間の密着性を向上した
信頼性の高い電子装置およびその製造方法を提供するこ
とを課題とする。
来技術の問題点に鑑みてなされたものである。すなわち
本発明は、ＳｉＯＦに接してバリアメタル層および金属
層を形成するにあたり、これらの間の密着性を向上した
信頼性の高い電子装置およびその製造方法を提供するこ
とを課題とする。
【０００９】
【課題を解決するための手段】上述した課題を達成する
ため、本発明の電子装置は、フッ素を含む酸化シリコン
層と、このフッ素を含む酸化シリコン層上のバリアメタ
ル層と、このバリアメタル層上の金属層とを具備する電
子装置であって、このバリアメタル層は、Ｔａ、Ｚｒ、
ＴａＮおよびＺｒＮのうちのいずれか少なくとも１種を
含むことを特徴とする。
ため、本発明の電子装置は、フッ素を含む酸化シリコン
層と、このフッ素を含む酸化シリコン層上のバリアメタ
ル層と、このバリアメタル層上の金属層とを具備する電
子装置であって、このバリアメタル層は、Ｔａ、Ｚｒ、
ＴａＮおよびＺｒＮのうちのいずれか少なくとも１種を
含むことを特徴とする。
【００１０】また本発明の電子装置の製造方法は、被処
理基板上にフッ素を含む酸化シリコン層を形成する工程
と、このフッ素を含む酸化シリコン層上にバリアメタル
層を形成する工程と、このバリアメタル層上に金属層を
形成する工程を具備する電子装置の製造方法であって、
このバリアメタル層は、Ｔａ、Ｚｒ、ＴａＮおよびＺｒ
Ｎのうちのいずれか少なくとも１種を含むことを特徴と
する。
理基板上にフッ素を含む酸化シリコン層を形成する工程
と、このフッ素を含む酸化シリコン層上にバリアメタル
層を形成する工程と、このバリアメタル層上に金属層を
形成する工程を具備する電子装置の製造方法であって、
このバリアメタル層は、Ｔａ、Ｚｒ、ＴａＮおよびＺｒ
Ｎのうちのいずれか少なくとも１種を含むことを特徴と
する。
【００１１】いずれの発明においてもバリアメタル層は
Ｔａ、Ｚｒ、ＴａＮあるいはＺｒＮの単層あるいは積層
膜あるいは組成傾斜を有する膜であってよい。また他の
高融点金属あるいはその窒化物と組み合わせて用いても
よい。
Ｔａ、Ｚｒ、ＴａＮあるいはＺｒＮの単層あるいは積層
膜あるいは組成傾斜を有する膜であってよい。また他の
高融点金属あるいはその窒化物と組み合わせて用いても
よい。
【００１２】密着性の向上作用は必ずしも明らかではな
いが、以下のように考えることができる。一般的に酸化
膜上に金属窒化物膜を成膜する場合、成膜の初期段階で
は酸化膜の表面が還元され、両者を構成する原子間で化
学結合が生じる。このうち、金属／酸素間の結合は金属
窒化物膜／酸化膜間の付着力に影響をおよぼし、金属／
酸素間の結合力の増大につれて付着力が高まる。すなわ
ち、下地の酸化膜が還元され易い程、界面での密着性は
強くなる。そこで従来から、ＴｉＮが密着層を兼ねるバ
リアメタル層として用いられてきたが、酸化膜がＳｉＯ
Ｆの場合には、ＴｉＮはＦとも反応し、バリアメタル層
の組成変化が生じて密着性を高めることができない。そ
こで本発明では、還元性を有しながらもＦとの反応性の
小さいＴａあるいはＺｒ金属あるいはこれらの窒化物を
バリアメタル層として採用することにより、ＳｉＯＦと
の密着性を高めることが可能となる。
いが、以下のように考えることができる。一般的に酸化
膜上に金属窒化物膜を成膜する場合、成膜の初期段階で
は酸化膜の表面が還元され、両者を構成する原子間で化
学結合が生じる。このうち、金属／酸素間の結合は金属
窒化物膜／酸化膜間の付着力に影響をおよぼし、金属／
酸素間の結合力の増大につれて付着力が高まる。すなわ
ち、下地の酸化膜が還元され易い程、界面での密着性は
強くなる。そこで従来から、ＴｉＮが密着層を兼ねるバ
リアメタル層として用いられてきたが、酸化膜がＳｉＯ
Ｆの場合には、ＴｉＮはＦとも反応し、バリアメタル層
の組成変化が生じて密着性を高めることができない。そ
こで本発明では、還元性を有しながらもＦとの反応性の
小さいＴａあるいはＺｒ金属あるいはこれらの窒化物を
バリアメタル層として採用することにより、ＳｉＯＦと
の密着性を高めることが可能となる。
【００１３】さらに固有抵抗については、ＴｉＮの２
１．７×１０-6Ωｃｍに対し、ＴａＮは１３５×１０-6
Ωｃｍ、ＺｒＮは１３．６×１０-6Ωｃｍであり、略同
等といえる。また金属ではＴｉの４２．０×１０-6Ωｃ
ｍに対し、Ｔａが１２．５×１０-6Ωｃｍ、Ｚｒは４
０．０×１０-6Ωｃｍとこれもあまり変わらず、電気的
性質上からも互換性が高い。
１．７×１０-6Ωｃｍに対し、ＴａＮは１３５×１０-6
Ωｃｍ、ＺｒＮは１３．６×１０-6Ωｃｍであり、略同
等といえる。また金属ではＴｉの４２．０×１０-6Ωｃ
ｍに対し、Ｔａが１２．５×１０-6Ωｃｍ、Ｚｒは４
０．０×１０-6Ωｃｍとこれもあまり変わらず、電気的
性質上からも互換性が高い。
【００１４】Ｔａ、Ｚｒ、ＴａＮおよびＺｒＮは、構成
金属をターゲットとしたスパッタリング法、反応性スパ
ッタリング法あるいはＣＶＤ(Chemical Vapor Depositi
on)法等により、ＳｉＯＦ上に成膜することができる。
金属をターゲットとしたスパッタリング法、反応性スパ
ッタリング法あるいはＣＶＤ(Chemical Vapor Depositi
on)法等により、ＳｉＯＦ上に成膜することができる。
【００１５】
【発明の実施の形態】以下本発明の電子装置の一例とし
て半導体装置の層間絶縁膜および内部配線に適用した例
について、図１を参照して説明する。
て半導体装置の層間絶縁膜および内部配線に適用した例
について、図１を参照して説明する。
【００１６】図１は本発明を適用した半導体装置を示す
概略断面図である。すなわち、半導体基板１上に層間絶
縁膜２および配線層３が形成され、この配線層３による
段差が形成されている。これらの構造体の上に、フッ素
を含む酸化シリコン層４が形成され、その表面は平坦化
されている。このフッ素を含む酸化シリコン層４には、
配線層３に臨む接続孔６が開口され、この接続孔６内に
はバリアメタル層７および金属層８からなるコンタクト
プラグが埋め込まれている。このバリアメタル層７はＴ
ａ、Ｚｒ、ＴａＮおよびＺｒＮのいずれか少なくとも１
種を含むものである。なお図１に示した半導体装置は本
発明に関連する要部のみを示してあり、半導体基板１に
形成されたトランジスタ等の素子や、コンタクトプラグ
上に形成される上層配線層等はいずれも図示を省略して
いる。
概略断面図である。すなわち、半導体基板１上に層間絶
縁膜２および配線層３が形成され、この配線層３による
段差が形成されている。これらの構造体の上に、フッ素
を含む酸化シリコン層４が形成され、その表面は平坦化
されている。このフッ素を含む酸化シリコン層４には、
配線層３に臨む接続孔６が開口され、この接続孔６内に
はバリアメタル層７および金属層８からなるコンタクト
プラグが埋め込まれている。このバリアメタル層７はＴ
ａ、Ｚｒ、ＴａＮおよびＺｒＮのいずれか少なくとも１
種を含むものである。なお図１に示した半導体装置は本
発明に関連する要部のみを示してあり、半導体基板１に
形成されたトランジスタ等の素子や、コンタクトプラグ
上に形成される上層配線層等はいずれも図示を省略して
いる。
【００１７】図１に示した半導体装置によれば、フッ素
を含む酸化シリコン層４とバリアメタル層７との界面で
は、金属／酸素原子間の結合は強固に形成される一方、
金属／フッ素原子間の反応は少ないので、両者間の付着
力は強く、コンタクトプラグが剥離あるいは脱落するこ
となく、低抵抗で信頼性の高い層間接続が可能である。
を含む酸化シリコン層４とバリアメタル層７との界面で
は、金属／酸素原子間の結合は強固に形成される一方、
金属／フッ素原子間の反応は少ないので、両者間の付着
力は強く、コンタクトプラグが剥離あるいは脱落するこ
となく、低抵抗で信頼性の高い層間接続が可能である。
【００１８】なお本発明の電子装置の一例の半導体装置
は図１の構造に限定されず、フッ素を含む酸化シリコン
層を直接半導体基板上に形成した例や、平坦なフッ素を
含む酸化シリコン層上にバリアメタル層を下層とする金
属層を形成する構造例等、各種変更が可能である。
は図１の構造に限定されず、フッ素を含む酸化シリコン
層を直接半導体基板上に形成した例や、平坦なフッ素を
含む酸化シリコン層上にバリアメタル層を下層とする金
属層を形成する構造例等、各種変更が可能である。
【００１９】〔実施形態例１〕以下、本発明の電子装置
の製造方法の一例として、図１に示した半導体装置の製
造方法を更に詳しく図２を参照して説明する。
の製造方法の一例として、図１に示した半導体装置の製
造方法を更に詳しく図２を参照して説明する。
【００２０】本実施形態例で採用した被処理基板は、図
２（ａ）に示すようにシリコン等の半導体基板１上にＳ
ｉＯ2 からなる層間絶縁膜２およびＡｌ系金属からなる
配線層３が形成されたものである。被処理基板表面はこ
の配線層３による段差を有する。
２（ａ）に示すようにシリコン等の半導体基板１上にＳ
ｉＯ2 からなる層間絶縁膜２およびＡｌ系金属からなる
配線層３が形成されたものである。被処理基板表面はこ
の配線層３による段差を有する。
【００２１】この被処理基板をＩＣＰ (Inductively Co
upled Plasma) 発生源を有するプラズマＣＶＤ装置に搬
入し、次のプラズマＣＶＤ条件によりフッ素を含む酸化
シリコン層４ａを形成した。 ＳｉＦ4 ８０ ｓｃｃｍ ＳｉＨ4 ４０ ｓｃｃｍ Ｏ2 １００ ｓｃｃｍ Ａｒ ５０ ｓｃｃｍ 圧力 １ Ｐａ ＩＣＰ電源出力 ２ ｋＷ（１３．５６ＭＨｚ） 温度 ２００ ℃ 成膜厚さは、図２（ｂ）に示すように配線層３を埋め込
み、さらに配線層３上に８００ｎｍ程度形成される厚さ
とした。
upled Plasma) 発生源を有するプラズマＣＶＤ装置に搬
入し、次のプラズマＣＶＤ条件によりフッ素を含む酸化
シリコン層４ａを形成した。 ＳｉＦ4 ８０ ｓｃｃｍ ＳｉＨ4 ４０ ｓｃｃｍ Ｏ2 １００ ｓｃｃｍ Ａｒ ５０ ｓｃｃｍ 圧力 １ Ｐａ ＩＣＰ電源出力 ２ ｋＷ（１３．５６ＭＨｚ） 温度 ２００ ℃ 成膜厚さは、図２（ｂ）に示すように配線層３を埋め込
み、さらに配線層３上に８００ｎｍ程度形成される厚さ
とした。
【００２２】ＣＭＰ (Chemical mechanical polishing)
法によりフッ素を含む酸化シリコン層４ａ表面を平坦化
した後、図２（ｃ）に示すようにさらに同じプラズマＣ
ＶＤ条件でフッ素を含む酸化シリコン層４ｂを２００ｎ
ｍの厚さに形成する。
法によりフッ素を含む酸化シリコン層４ａ表面を平坦化
した後、図２（ｃ）に示すようにさらに同じプラズマＣ
ＶＤ条件でフッ素を含む酸化シリコン層４ｂを２００ｎ
ｍの厚さに形成する。
【００２３】つぎに図２（ｄ）に示すように、配線層３
に臨む接続孔６を反応性イオンエッチングにより開口す
る。接続孔６底部に露出する配線層３表面をクリーニン
グ後、直ちにＴａＮからなるバリアメタル層７を反応性
スパッタリングにより７０ｎｍの厚さに成膜する。つづ
けて、Ｗからなる金属層８を８００ｎｍの厚さにブラン
ケットＣＶＤ法により形成し、この後ＣＭＰ法により平
坦化研磨し、接続孔６内にバリアメタル層７および金属
層８からなるコンタクトプラグを埋め込む。この埋め込
み工程は、全面エッチバックによってもよい。
に臨む接続孔６を反応性イオンエッチングにより開口す
る。接続孔６底部に露出する配線層３表面をクリーニン
グ後、直ちにＴａＮからなるバリアメタル層７を反応性
スパッタリングにより７０ｎｍの厚さに成膜する。つづ
けて、Ｗからなる金属層８を８００ｎｍの厚さにブラン
ケットＣＶＤ法により形成し、この後ＣＭＰ法により平
坦化研磨し、接続孔６内にバリアメタル層７および金属
層８からなるコンタクトプラグを埋め込む。この埋め込
み工程は、全面エッチバックによってもよい。
【００２４】本実施形態例によれば、ＴａＮ／ＳｉＯＦ
間の界面でＴａ−Ｏ結合が形成される一方、Ｔａのフッ
素化反応は少ないので、密着性が確保され、低抵抗のコ
ンタクトプラグを形成することができる。
間の界面でＴａ−Ｏ結合が形成される一方、Ｔａのフッ
素化反応は少ないので、密着性が確保され、低抵抗のコ
ンタクトプラグを形成することができる。
【００２５】〔実施形態例２〕本実施形態例はバリアメ
タル層としてＺｒとＺｒＮを採用した他は、前実施形態
例に準じるものである。したがって、重複部分の説明は
省略し、バリアメタル層の形成方法のみ説明する。
タル層としてＺｒとＺｒＮを採用した他は、前実施形態
例に準じるものである。したがって、重複部分の説明は
省略し、バリアメタル層の形成方法のみ説明する。
【００２６】図２（ｄ）において、接続孔６の開口およ
びクリーニング後、Ｚｒをターゲットとして有するＤＣ
スパッタリング装置に搬入し、Ａｒをスパッタリングガ
スとしてＺｒを３０ｎｍの厚さに形成する。さらに、Ａ
ｒ／Ｎ2 あるいはＡｒ／ＮＨ3 混合ガスをスパッタリン
グガスとし、反応性スパッタリングによりＺｒＮを５０
ｎｍの厚さに形成し、Ｚｒ／ＺｒＮの積層膜からなるバ
リアメタル層７を形成する。
びクリーニング後、Ｚｒをターゲットとして有するＤＣ
スパッタリング装置に搬入し、Ａｒをスパッタリングガ
スとしてＺｒを３０ｎｍの厚さに形成する。さらに、Ａ
ｒ／Ｎ2 あるいはＡｒ／ＮＨ3 混合ガスをスパッタリン
グガスとし、反応性スパッタリングによりＺｒＮを５０
ｎｍの厚さに形成し、Ｚｒ／ＺｒＮの積層膜からなるバ
リアメタル層７を形成する。
【００２７】この後の工程、すなわち金属層８の形成お
よびＣＭＰ工程等は前実施形態例と同様でよい。本実施
形態例によってもＺｒ／ＳｉＯＦ間の界面あるいはＺｒ
／ＳｉＯＦ間でＺｒ−Ｏ結合が形成される一方、Ｚｒの
フッ素化反応は少ないので、密着性が確保され、低抵抗
のコンタクトプラグを形成することができる。
よびＣＭＰ工程等は前実施形態例と同様でよい。本実施
形態例によってもＺｒ／ＳｉＯＦ間の界面あるいはＺｒ
／ＳｉＯＦ間でＺｒ−Ｏ結合が形成される一方、Ｚｒの
フッ素化反応は少ないので、密着性が確保され、低抵抗
のコンタクトプラグを形成することができる。
【００２８】〔比較例〕一方、バリアメタル層としてＴ
ｉ、ＴｉＮあるいはこれらの積層膜を用いた場合には、
Ｔｉのフッ素化反応が進み、フッ素を含む酸化シリコン
層との密着性が低下するとともにコンタクト抵抗の上昇
が見られた。
ｉ、ＴｉＮあるいはこれらの積層膜を用いた場合には、
Ｔｉのフッ素化反応が進み、フッ素を含む酸化シリコン
層との密着性が低下するとともにコンタクト抵抗の上昇
が見られた。
【００２９】なおフッ素を含む酸化シリコン層の原料ガ
スとしてＳｉＦ4 を用いたが、フッ素原子を含む有機シ
ラン化合物、例えばフロロアルキルシランあるいはフロ
ロアルコキシシラン等を用いることもできる。
スとしてＳｉＦ4 を用いたが、フッ素原子を含む有機シ
ラン化合物、例えばフロロアルキルシランあるいはフロ
ロアルコキシシラン等を用いることもできる。
【００３０】またバリアメタル層の形成方法としてスパ
ッタリングや反応性スパッタリングの他に、ＴａやＺｒ
のハロゲン化物、有機金属化合物を原料ガスとしたプラ
ズマＣＶＤ法等を採用してもよい。
ッタリングや反応性スパッタリングの他に、ＴａやＺｒ
のハロゲン化物、有機金属化合物を原料ガスとしたプラ
ズマＣＶＤ法等を採用してもよい。
【００３１】さらに金属層としてＷの他にＣｕやＡｌ系
金属等を用いてもよい。その他、半導体装置の層構成等
は各種変更が可能である。
金属等を用いてもよい。その他、半導体装置の層構成等
は各種変更が可能である。
【００３２】本発明の電子装置は、半導体装置の他に、
薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダク
タ、薄膜コイル、マイクロマシン等の各種電子装置、特
に高周波帯域で使用される各種電子装置に特に好適に適
用することができる。
薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダク
タ、薄膜コイル、マイクロマシン等の各種電子装置、特
に高周波帯域で使用される各種電子装置に特に好適に適
用することができる。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
の電子装置によれば、フッ素を含む酸化シリコン層とバ
リアメタル層との密着性が向上し、コンタクトプラグ等
の金属層の剥離を防止し、低抵抗の層間接続を有する電
子装置を提供できる。また本発明の電子装置の製造方法
によれば、工程数の増加や新規製造装置等を用いること
なくバリアメタル層を形成でき、フッ素を含む酸化シリ
コン層とバリアメタル層との密着性が向上し、コンタク
トプラグ等の金属層の剥離を防止し、低抵抗の層間接続
を有する電子装置の製造方法を提供できる。
の電子装置によれば、フッ素を含む酸化シリコン層とバ
リアメタル層との密着性が向上し、コンタクトプラグ等
の金属層の剥離を防止し、低抵抗の層間接続を有する電
子装置を提供できる。また本発明の電子装置の製造方法
によれば、工程数の増加や新規製造装置等を用いること
なくバリアメタル層を形成でき、フッ素を含む酸化シリ
コン層とバリアメタル層との密着性が向上し、コンタク
トプラグ等の金属層の剥離を防止し、低抵抗の層間接続
を有する電子装置の製造方法を提供できる。
【図１】本発明の電子装置を、半導体装置に適用した一
例の概略断面図である。
例の概略断面図である。
【図２】本発明の電子装置の製造方法を、半導体装置の
製造方法に適用した一例の工程を示す概略断面図であ
る。
製造方法に適用した一例の工程を示す概略断面図であ
る。
１…半導体基板、２…層間絶縁膜、３…配線層、４，４
ａ，４ｂ…フッ素を含む酸化シリコン層、６…接続孔、
７…バリアメタル層、８…金属層
ａ，４ｂ…フッ素を含む酸化シリコン層、６…接続孔、
７…バリアメタル層、８…金属層
Claims (2)
- 【請求項１】 フッ素を含む酸化シリコン層と、 前記フッ素を含む酸化シリコン層上のバリアメタル層
と、 前記バリアメタル層上の金属層とを具備する電子装置で
あって、 前記バリアメタル層は、Ｔａ、Ｚｒ、ＴａＮおよびＺｒ
Ｎのうちのいずれか少なくとも１種を含むことを特徴と
する電子装置。 - 【請求項２】 被処理基板上にフッ素を含む酸化シリコ
ン層を形成する工程と、 前記フッ素を含む酸化シリコン層上にバリアメタル層を
形成する工程と、 前記バリアメタル層上に金属層を形成する工程を具備す
る電子装置の製造方法であって、 前記バリアメタル層は、Ｔａ、Ｚｒ、ＴａＮおよびＺｒ
Ｎのうちのいずれか少なくとも１種を含むことを特徴と
する電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15789998A JPH11354464A (ja) | 1998-06-05 | 1998-06-05 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15789998A JPH11354464A (ja) | 1998-06-05 | 1998-06-05 | 電子装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354464A true JPH11354464A (ja) | 1999-12-24 |
Family
ID=15659866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15789998A Pending JPH11354464A (ja) | 1998-06-05 | 1998-06-05 | 電子装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441489B1 (en) | 1999-03-23 | 2002-08-27 | Nec Corporation | Semiconductor device with tantalum nitride barrier film |
| US6818990B2 (en) * | 2000-04-03 | 2004-11-16 | Rensselaer Polytechnic Institute | Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits |
-
1998
- 1998-06-05 JP JP15789998A patent/JPH11354464A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441489B1 (en) | 1999-03-23 | 2002-08-27 | Nec Corporation | Semiconductor device with tantalum nitride barrier film |
| US6818990B2 (en) * | 2000-04-03 | 2004-11-16 | Rensselaer Polytechnic Institute | Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100420012C (zh) | 提高上层cvd低k电介质及其覆盖层间粘附力的结构 | |
| TW432476B (en) | A silicon carbide deposition for use as a barrier layer and an etch stop | |
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
| US7981790B2 (en) | Semiconductor device and method of fabricating the same | |
| CN100437971C (zh) | 在低-k电介质上形成具有消反射特性的盖层的方法 | |
| US7465676B2 (en) | Method for forming dielectric film to improve adhesion of low-k film | |
| CN101330045B (zh) | 半导体装置的制造方法 | |
| JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
| JPH06333919A (ja) | 半導体装置及びその製造方法 | |
| JPH11354464A (ja) | 電子装置およびその製造方法 | |
| JP2000286252A (ja) | 半導体装置の製造方法 | |
| JP2000058641A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JP4747755B2 (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| US20070037378A1 (en) | Method for forming metal pad in semiconductor device | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| TW447075B (en) | Method for forming dielectric layer with low dielectric constant | |
| JP2000040740A (ja) | 有機樹脂系絶縁膜を有する電子装置の製造方法 | |
| JP2000294632A (ja) | 半導体装置及びその製造方法 | |
| JPH06283528A (ja) | 半導体装置の製造方法 | |
| JP2006147895A (ja) | 半導体装置の製造方法 | |
| JP2009099695A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060905 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061012 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070327 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |