JPH11354836A - フルカラー半導体発光装置 - Google Patents
フルカラー半導体発光装置Info
- Publication number
- JPH11354836A JPH11354836A JP15730798A JP15730798A JPH11354836A JP H11354836 A JPH11354836 A JP H11354836A JP 15730798 A JP15730798 A JP 15730798A JP 15730798 A JP15730798 A JP 15730798A JP H11354836 A JPH11354836 A JP H11354836A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- diode
- light
- semiconductor light
- emitting elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 電気的接続が簡単でかつ静電気やサージ等の
高電圧の印加に対する耐圧の向上によって信頼性を向上
し得るフルカラー発光が可能な発光装置を提供するこ
と。 【解決手段】 静電気保護用のＳｉダイオード１とその
上に導通搭載される赤，緑，青の各色の半導体発光素子
４，５，６との組み合わせのフルカラーの半導体発光装
置であって、Ｓｉダイオード１には、半導体発光素子４
〜６を外部の電気回路に導通接続させる回路パターンを
形成し、Ｓｉダイオード１に半導体発光素子４〜６を実
装するだけのアセンブリを可能とする。また、Ｓｉダイ
オード１には半導体発光素子４〜６を収容する凹部を設
けることによって、全体の高さ寸法を小さくする。
高電圧の印加に対する耐圧の向上によって信頼性を向上
し得るフルカラー発光が可能な発光装置を提供するこ
と。 【解決手段】 静電気保護用のＳｉダイオード１とその
上に導通搭載される赤，緑，青の各色の半導体発光素子
４，５，６との組み合わせのフルカラーの半導体発光装
置であって、Ｓｉダイオード１には、半導体発光素子４
〜６を外部の電気回路に導通接続させる回路パターンを
形成し、Ｓｉダイオード１に半導体発光素子４〜６を実
装するだけのアセンブリを可能とする。また、Ｓｉダイ
オード１には半導体発光素子４〜６を収容する凹部を設
けることによって、全体の高さ寸法を小さくする。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｒ，Ｇ，Ｂの各色
の半導体発光素子を含む発光装置に係り、特に発光素子
の静電耐圧性を向上させるための静電気保護素子に回路
パターンを複合することによってアセンブリが簡単でし
かも薄型化が図れるようにしたフルカラー発光の半導体
発光装置に関する。
の半導体発光素子を含む発光装置に係り、特に発光素子
の静電耐圧性を向上させるための静電気保護素子に回路
パターンを複合することによってアセンブリが簡単でし
かも薄型化が図れるようにしたフルカラー発光の半導体
発光装置に関する。
【０００２】
【従来の技術】ＬＥＤランプやチップ型ＬＥＤ等のよう
に半導体発光素子を利用した発光装置は、たとえばパネ
ルにこれらのＬＥＤランプやチップ型ＬＥＤを多数配列
したＬＥＤディスプレイに広く利用されている。半導体
発光素子は、化合物半導体を同一の化合物半導体の基板
の上に積層してｐ型層及びｎ型層を形成したｐ−ｎ接合
のものが一般的であり、化合物半導体の種類によって赤
（Ｒ）や緑（Ｇ）等の発光が得られる。そして近来で
は、主としてＧａＮ系の化合物半導体を絶縁性であって
透明のサファイアの基板に積層した青（Ｂ）や緑（Ｇ）
の発光素子が開発され、発光輝度が高い製品として提供
されるようになった。
に半導体発光素子を利用した発光装置は、たとえばパネ
ルにこれらのＬＥＤランプやチップ型ＬＥＤを多数配列
したＬＥＤディスプレイに広く利用されている。半導体
発光素子は、化合物半導体を同一の化合物半導体の基板
の上に積層してｐ型層及びｎ型層を形成したｐ−ｎ接合
のものが一般的であり、化合物半導体の種類によって赤
（Ｒ）や緑（Ｇ）等の発光が得られる。そして近来で
は、主としてＧａＮ系の化合物半導体を絶縁性であって
透明のサファイアの基板に積層した青（Ｂ）や緑（Ｇ）
の発光素子が開発され、発光輝度が高い製品として提供
されるようになった。
【０００３】ＬＥＤディスプレイの場合では、単色表示
のものでは１個のＬＥＤによって１画素が構成される
が、たとえば赤，橙，緑の３色の表示の場合では、赤色
ＬＥＤ１個及び緑色ＬＥＤ１個を１画素とし、橙は赤Ｌ
ＥＤと緑ＬＥＤを同時に発光させて混色化することによ
って表示される。これに対し、近来では、フルカラー表
示のために、光の３原色であるＲ，Ｇ，Ｂの組み合わせ
を１画素とする発光表示装置が主流となっている。この
ようなＲ，Ｇ，Ｂを１画素とするフルカラーの発光装置
の一般的な製造は、化合物半導体を基板上に成長積層さ
せた各色の発光素子について別々にダイスボンドし、こ
れらの発光素子のそれぞれに対して独立して電気的に接
続するためにワイヤボンディングするという工程とした
ものが一般的である。
のものでは１個のＬＥＤによって１画素が構成される
が、たとえば赤，橙，緑の３色の表示の場合では、赤色
ＬＥＤ１個及び緑色ＬＥＤ１個を１画素とし、橙は赤Ｌ
ＥＤと緑ＬＥＤを同時に発光させて混色化することによ
って表示される。これに対し、近来では、フルカラー表
示のために、光の３原色であるＲ，Ｇ，Ｂの組み合わせ
を１画素とする発光表示装置が主流となっている。この
ようなＲ，Ｇ，Ｂを１画素とするフルカラーの発光装置
の一般的な製造は、化合物半導体を基板上に成長積層さ
せた各色の発光素子について別々にダイスボンドし、こ
れらの発光素子のそれぞれに対して独立して電気的に接
続するためにワイヤボンディングするという工程とした
ものが一般的である。
【０００４】光の３原色のＲ，Ｇ，Ｂの発光素子のう
ち、Ｇ，Ｂは高い発光輝度を得るためにＧａＮ系化合物
半導体が用いられる。ところが、ＧａＮ系化合物半導体
は、発光素子形成のための他の種類の化合物半導体と比
べると、静電耐圧が低いという性質がある。このため、
Ｒの発光素子と比較すると、Ｇ，Ｂの発光素子について
は静電耐圧が低いため、静電気やサージ等の高電圧が印
加されたときに静電破壊されやすく、特にＧａＮ系の化
合物半導体が必須のＢの発光素子についてはこの静電破
壊による影響は無視できない。
ち、Ｇ，Ｂは高い発光輝度を得るためにＧａＮ系化合物
半導体が用いられる。ところが、ＧａＮ系化合物半導体
は、発光素子形成のための他の種類の化合物半導体と比
べると、静電耐圧が低いという性質がある。このため、
Ｒの発光素子と比較すると、Ｇ，Ｂの発光素子について
は静電耐圧が低いため、静電気やサージ等の高電圧が印
加されたときに静電破壊されやすく、特にＧａＮ系の化
合物半導体が必須のＢの発光素子についてはこの静電破
壊による影響は無視できない。
【０００５】このように、Ｇ，Ｂの発光素子が静電破壊
しやすい傾向にあることから、ＲとＧの発光素子または
ＲとＢ発光素子の組み合わせを１画素としたり、Ｒ，
Ｇ，Ｂの発光素子の組み合わせを１画素単位とした多色
発光にも影響を及ぼす。すなわち、Ｒの発光素子につい
ては静電破壊の心配がないのに対して、これと組み合わ
せられたＧ，Ｂは静電気等の過電流によって静電破壊し
てしまうので、Ｒの発光素子による赤だけの発光とな
り、光の３原色によるフルカラーの発光機能は失われて
しまう。
しやすい傾向にあることから、ＲとＧの発光素子または
ＲとＢ発光素子の組み合わせを１画素としたり、Ｒ，
Ｇ，Ｂの発光素子の組み合わせを１画素単位とした多色
発光にも影響を及ぼす。すなわち、Ｒの発光素子につい
ては静電破壊の心配がないのに対して、これと組み合わ
せられたＧ，Ｂは静電気等の過電流によって静電破壊し
てしまうので、Ｒの発光素子による赤だけの発光とな
り、光の３原色によるフルカラーの発光機能は失われて
しまう。
【０００６】このようなＧ，Ｂの発光素子の静電破壊に
対しては、特開平９−１４８６２５号公報に記載されて
いるように、ＧａＮ系化合物半導体を用いた発光素子の
静電耐圧を向上させるための逆耐圧補償用の補償ダイオ
ードを備えることが一つの有効な手段となり得る。ま
た、たとえばｎ型のシリコン基板を用いたツェナーダイ
オードに発光素子をｐ側及びｎ側が逆極性となるように
導通接続することによっても、静電破壊を防止できるこ
とが既に知られている。
対しては、特開平９−１４８６２５号公報に記載されて
いるように、ＧａＮ系化合物半導体を用いた発光素子の
静電耐圧を向上させるための逆耐圧補償用の補償ダイオ
ードを備えることが一つの有効な手段となり得る。ま
た、たとえばｎ型のシリコン基板を用いたツェナーダイ
オードに発光素子をｐ側及びｎ側が逆極性となるように
導通接続することによっても、静電破壊を防止できるこ
とが既に知られている。
【０００７】図４は静電保護素子としてツェナーダイオ
ードを利用したＲ，Ｇ，Ｂのフルカラー発光装置として
適用可能な構成例を示す概略図であり、同図の（ａ）は
側面図、同図の（ｂ）は平面図である。
ードを利用したＲ，Ｇ，Ｂのフルカラー発光装置として
適用可能な構成例を示す概略図であり、同図の（ａ）は
側面図、同図の（ｂ）は平面図である。
【０００８】図において、配線パターン５１ａ，５１
ｂ，５１ｃを予めウエハー段階で形成したプリント基板
５１を主材として、各配線パターン５１ａ，５１ｂ，５
１ｃのそれぞれに、図示の例では３個ずつのＲ，Ｇ，Ｂ
の発光素子５２，５３，５４を配置している。そして、
これらの発光素子５２〜５４の静電耐圧を保つために、
各配線パターン５１ａ〜５１ｃに導通させたツェナーダ
イオード５５，５６，５７に搭載されている。
ｂ，５１ｃを予めウエハー段階で形成したプリント基板
５１を主材として、各配線パターン５１ａ，５１ｂ，５
１ｃのそれぞれに、図示の例では３個ずつのＲ，Ｇ，Ｂ
の発光素子５２，５３，５４を配置している。そして、
これらの発光素子５２〜５４の静電耐圧を保つために、
各配線パターン５１ａ〜５１ｃに導通させたツェナーダ
イオード５５，５６，５７に搭載されている。
【０００９】ツェナーダイオード５５〜５７はたとえば
ｎ型のシリコン基板を利用したものであり、その底面に
ｎ電極を形成して配線パターン５１ａ〜５１ｃに導通さ
せて搭載されている。そして、上面側にはｐ型半導体領
域を部分的に拡散形成し、ｎ型シリコン基板及びｐ型半
導体領域のそれぞれにｎ側電極及びｐ側電極が接合形成
され、ｐ側電極はワイヤによって配線パターン５１ａ〜
５１ｃにボンディングされる。一方、発光素子５２〜５
４はフリップチップ型であって、ｎ側及びｐ側の電極を
逆極性としてツェナーダイオード５５〜５７に導通させ
ている。
ｎ型のシリコン基板を利用したものであり、その底面に
ｎ電極を形成して配線パターン５１ａ〜５１ｃに導通さ
せて搭載されている。そして、上面側にはｐ型半導体領
域を部分的に拡散形成し、ｎ型シリコン基板及びｐ型半
導体領域のそれぞれにｎ側電極及びｐ側電極が接合形成
され、ｐ側電極はワイヤによって配線パターン５１ａ〜
５１ｃにボンディングされる。一方、発光素子５２〜５
４はフリップチップ型であって、ｎ側及びｐ側の電極を
逆極性としてツェナーダイオード５５〜５７に導通させ
ている。
【００１０】このように各発光素子５２〜５４をｐ側と
ｎ側の電極を逆極性としてツェナーダイオード５５〜５
７に搭載することによって、静電気等の過電流が流れた
ときでも発光素子５２〜５４の破壊を防止することがで
きる。
ｎ側の電極を逆極性としてツェナーダイオード５５〜５
７に搭載することによって、静電気等の過電流が流れた
ときでも発光素子５２〜５４の破壊を防止することがで
きる。
【００１１】
【発明が解決しようとする課題】ところが、発光素子５
２〜５４はツェナーダイオード５５〜５７に搭載されて
複合素子化されるので、発光素子５２〜５４をプリント
基板５１の上に搭載するだけの場合に比べると、ツェナ
ーダイオード５５〜５７の組込み分だけ高さ寸法が大き
くなる。このため、プリント基板５１と全ての発光素子
５２〜５４とによるＲ，Ｇ，Ｂのフルカラー発光用の発
光装置のユニットでは、特に静電耐圧が低いＧとＢの発
光素子５３，５４の静電気保護が図れるものの、薄型化
の自由度が小さくなり、製品の小型化に支障を招く。
２〜５４はツェナーダイオード５５〜５７に搭載されて
複合素子化されるので、発光素子５２〜５４をプリント
基板５１の上に搭載するだけの場合に比べると、ツェナ
ーダイオード５５〜５７の組込み分だけ高さ寸法が大き
くなる。このため、プリント基板５１と全ての発光素子
５２〜５４とによるＲ，Ｇ，Ｂのフルカラー発光用の発
光装置のユニットでは、特に静電耐圧が低いＧとＢの発
光素子５３，５４の静電気保護が図れるものの、薄型化
の自由度が小さくなり、製品の小型化に支障を招く。
【００１２】また、アセンブリにおいては、プリント基
板５１へのツェナーダイオード５５〜５７の搭載とワイ
ヤによるボンディングの工程と、ツェナーダイオード５
５〜５７への各発光素子５２〜５４の搭載の工程とが必
要となる。この場合、たとえばツェナーダイオード５５
〜５７をウエハー状態で形成しておきこの上に発光素子
５２〜５４を搭載したものをダイシングし予め複合化素
子として準備しておけば、プリント基板５１にはこの複
合化素子を搭載するだけで済むので、見掛け上の工数は
減る。
板５１へのツェナーダイオード５５〜５７の搭載とワイ
ヤによるボンディングの工程と、ツェナーダイオード５
５〜５７への各発光素子５２〜５４の搭載の工程とが必
要となる。この場合、たとえばツェナーダイオード５５
〜５７をウエハー状態で形成しておきこの上に発光素子
５２〜５４を搭載したものをダイシングし予め複合化素
子として準備しておけば、プリント基板５１にはこの複
合化素子を搭載するだけで済むので、見掛け上の工数は
減る。
【００１３】しかしながら、プリント基板５１、発光素
子５２〜５４及びツェナーダイオード５５〜５７の３部
材の組み合わせであることに変わりはなく、アセンブリ
のための工程数の削減には限界がある。また、組立て工
数が多いことと、各ツェナーダイオード５５〜５７に対
する発光素子５２〜５４の搭載精度等を厳しく管理しな
ければならないので、製造歩留りにも大きく影響する。
子５２〜５４及びツェナーダイオード５５〜５７の３部
材の組み合わせであることに変わりはなく、アセンブリ
のための工程数の削減には限界がある。また、組立て工
数が多いことと、各ツェナーダイオード５５〜５７に対
する発光素子５２〜５４の搭載精度等を厳しく管理しな
ければならないので、製造歩留りにも大きく影響する。
【００１４】このようにフルカラー対応のためのＲ，
Ｇ，Ｂの組み合わせを１画素とする発光表示装置におい
て、ツェナーダイオードを利用して静電耐圧を補償しよ
うとするとき、製品の薄型化や製造歩留りの点で改善す
べき問題が残っている。
Ｇ，Ｂの組み合わせを１画素とする発光表示装置におい
て、ツェナーダイオードを利用して静電耐圧を補償しよ
うとするとき、製品の薄型化や製造歩留りの点で改善す
べき問題が残っている。
【００１５】本発明において解決すべき課題は、電気的
接続が簡単でかつ静電気やサージ等の高電圧の印加に対
する耐圧の向上によって信頼性を向上し得るフルカラー
発光が可能な発光装置を提供することにある。
接続が簡単でかつ静電気やサージ等の高電圧の印加に対
する耐圧の向上によって信頼性を向上し得るフルカラー
発光が可能な発光装置を提供することにある。
【００１６】
【課題を解決するための手段】本発明は、静電気保護用
のＳｉダイオードと、このＳｉダイオードの上に導通搭
載される赤，緑，青の各色の半導体発光素子との組み合
わせからなるフルカラーの半導体発光装置であって、前
記Ｓｉダイオードには、前記半導体発光素子を外部の電
気回路に導通接続させる回路パターンを形成してなるこ
とを特徴とする。
のＳｉダイオードと、このＳｉダイオードの上に導通搭
載される赤，緑，青の各色の半導体発光素子との組み合
わせからなるフルカラーの半導体発光装置であって、前
記Ｓｉダイオードには、前記半導体発光素子を外部の電
気回路に導通接続させる回路パターンを形成してなるこ
とを特徴とする。
【００１７】この構成では、静電気保護用のＳｉダイオ
ードが従来の回路基板を兼ねた部材とすることができる
ので、Ｓｉダイオードに発光素子を実装するだけのアセ
ンブリで済むほか、高さ寸法も短くすることができる。
ードが従来の回路基板を兼ねた部材とすることができる
ので、Ｓｉダイオードに発光素子を実装するだけのアセ
ンブリで済むほか、高さ寸法も短くすることができる。
【００１８】
【発明の実施の形態】請求項１の発明は、静電気保護用
のＳｉダイオードと、このＳｉダイオードの上に導通搭
載される赤，緑，青の各色の半導体発光素子との組み合
わせからなるフルカラーの半導体発光装置であって、前
記Ｓｉダイオードには、前記半導体発光素子を外部の電
気回路に導通接続させる回路パターンを形成してなるも
のであり、Ｓｉダイオードに発光素子を実装するだけの
アセンブリで済み、高さ寸法も短い製品が得られる。
のＳｉダイオードと、このＳｉダイオードの上に導通搭
載される赤，緑，青の各色の半導体発光素子との組み合
わせからなるフルカラーの半導体発光装置であって、前
記Ｓｉダイオードには、前記半導体発光素子を外部の電
気回路に導通接続させる回路パターンを形成してなるも
のであり、Ｓｉダイオードに発光素子を実装するだけの
アセンブリで済み、高さ寸法も短い製品が得られる。
【００１９】請求項２の発明は、前記Ｓｉダイオード
は、前記各色の半導体発光素子を落とし込んで搭載する
凹部を形成してなる請求項１記載のフルカラー半導体発
光装置であり、発光素子を凹部の中に収めることで、Ｓ
ｉダイオードと半導体発光素子との積層高さを小さく抑
えるという作用を有する。
は、前記各色の半導体発光素子を落とし込んで搭載する
凹部を形成してなる請求項１記載のフルカラー半導体発
光装置であり、発光素子を凹部の中に収めることで、Ｓ
ｉダイオードと半導体発光素子との積層高さを小さく抑
えるという作用を有する。
【００２０】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の一実施の形
態によるフルカラー半導体発光装置の要部を示す概略平
面図、図２は発光素子を含む面で切った要部の縦断面図
である。
面を参照しながら説明する。図１は本発明の一実施の形
態によるフルカラー半導体発光装置の要部を示す概略平
面図、図２は発光素子を含む面で切った要部の縦断面図
である。
【００２１】本発明の発光装置は、１枚のＳｉダイオー
ド１をプリント基板兼用の部材として備え、このＳｉダ
イオード１の上に後述するＲ，Ｇ，Ｂの発光素子を画素
単位として３組配列したものである。
ド１をプリント基板兼用の部材として備え、このＳｉダ
イオード１の上に後述するＲ，Ｇ，Ｂの発光素子を画素
単位として３組配列したものである。
【００２２】Ｓｉダイオード１はたとえばｎ型シリコン
基板を利用したもので、図２に示すように、Ｒ，Ｇ，Ｂ
の発光素子をそれぞれ搭載する部分に凹部１ａ，１ｂ，
１ｂ−１を形成している。そして、これらの凹部１ａ〜
１ｂ−１に対応して、配線パターン２ａ，２ｂ，２ｃ及
びこれらにそれぞれ導通させた電極３ａ，３ｂ，３ｃの
パターンを設けている。
基板を利用したもので、図２に示すように、Ｒ，Ｇ，Ｂ
の発光素子をそれぞれ搭載する部分に凹部１ａ，１ｂ，
１ｂ−１を形成している。そして、これらの凹部１ａ〜
１ｂ−１に対応して、配線パターン２ａ，２ｂ，２ｃ及
びこれらにそれぞれ導通させた電極３ａ，３ｂ，３ｃの
パターンを設けている。
【００２３】凹部１ａ〜１ｂ−１にそれぞれ搭載される
Ｒ，Ｇ，Ｂの発光素子４，５，６は、フリップチップ型
のものであり、図３にＢの発光素子６の搭載導通構造を
示す。
Ｒ，Ｇ，Ｂの発光素子４，５，６は、フリップチップ型
のものであり、図３にＢの発光素子６の搭載導通構造を
示す。
【００２４】Ｓｉダイオード１は、図３に示すように、
ｎ型シリコン基板１ｃを基材とし、図２で説明した配線
パターン２ａ〜２ｃ及び電極３ａ〜３ｃを表面側に形成
したものである。そして、凹部１ｂ−１の底面部の一部
を除いて被覆する酸化膜１ｄを形成し、この酸化膜１ｄ
で被覆されていない部分を拡散窓としてｐ型不純物イオ
ンを注入することによって、ｐ型半導体領域１ｅを拡散
形成している。
ｎ型シリコン基板１ｃを基材とし、図２で説明した配線
パターン２ａ〜２ｃ及び電極３ａ〜３ｃを表面側に形成
したものである。そして、凹部１ｂ−１の底面部の一部
を除いて被覆する酸化膜１ｄを形成し、この酸化膜１ｄ
で被覆されていない部分を拡散窓としてｐ型不純物イオ
ンを注入することによって、ｐ型半導体領域１ｅを拡散
形成している。
【００２５】ｎ型シリコン基板１ｃの表面には、ｎ電極
１ｆとｐ電極１ｇをそれぞれ金属蒸着法によって形成す
る。ｎ電極１ｆは凹部１ｂ−１の右端部に偏って傾斜面
までに亘って形成され、酸化膜１ｄが形成されていない
部分によってｎ型シリコン基板１ｃに導通している。こ
のｎ電極１ｆはたとえばアルミを利用することができ、
傾斜面部分をｎ電極１ｆによる光の反射層として利用す
る。一方、ｐ電極１ｇはｎ型シリコン基板１ｃに拡散形
成したｐ型半導体領域１ｅに接合されている。
１ｆとｐ電極１ｇをそれぞれ金属蒸着法によって形成す
る。ｎ電極１ｆは凹部１ｂ−１の右端部に偏って傾斜面
までに亘って形成され、酸化膜１ｄが形成されていない
部分によってｎ型シリコン基板１ｃに導通している。こ
のｎ電極１ｆはたとえばアルミを利用することができ、
傾斜面部分をｎ電極１ｆによる光の反射層として利用す
る。一方、ｐ電極１ｇはｎ型シリコン基板１ｃに拡散形
成したｐ型半導体領域１ｅに接合されている。
【００２６】Ｂの発光素子６は、ＧａＮ系化合物半導体
を絶縁性のサファイア基板に積層してその中の１つの層
として形成されるＩｎＧａＮ活性層を発光層とし、フリ
ップチップ型としてＳｉダイオード１の上面に搭載され
るものである。
を絶縁性のサファイア基板に積層してその中の１つの層
として形成されるＩｎＧａＮ活性層を発光層とし、フリ
ップチップ型としてＳｉダイオード１の上面に搭載され
るものである。
【００２７】すなわち、図３に示すように、発光素子６
は透明のサファイア基板６ａに積層したｎ型層及びｐ型
層のそれぞれの表面にｎ側電極６ｂ及びｐ側電極６ｃを
蒸着法によって形成したものである。また、これらのｎ
側電極６ｂ及びｐ側電極６ｃの表面にはそれぞれマイク
ロバンプ６ｄ，６ｅが形成されている。そして、Ｓｉダ
イオード１のｎ電極１ｆとｐ電極１ｇとに跨がる配置と
して発光素子６を搭載し、ｎ側電極６ｂ及びｐ側電極６
ｃをそれぞれｐ電極１ｇ及びｎ電極１ｆにマウント接合
する。
は透明のサファイア基板６ａに積層したｎ型層及びｐ型
層のそれぞれの表面にｎ側電極６ｂ及びｐ側電極６ｃを
蒸着法によって形成したものである。また、これらのｎ
側電極６ｂ及びｐ側電極６ｃの表面にはそれぞれマイク
ロバンプ６ｄ，６ｅが形成されている。そして、Ｓｉダ
イオード１のｎ電極１ｆとｐ電極１ｇとに跨がる配置と
して発光素子６を搭載し、ｎ側電極６ｂ及びｐ側電極６
ｃをそれぞれｐ電極１ｇ及びｎ電極１ｆにマウント接合
する。
【００２８】Ｓｉダイオード１に形成されたｐ電極１ｇ
は、発光素子６のｎ側電極６ｂ及び配線パターン２ｃと
導通している。また、ｎ電極１ｆ及びｐ電極１ｇは、ア
ルミニウム等の光反射率の高い金属を蒸着によって形成
したものとし、凹部１ｂ−１の内周壁部分の傾斜面を発
光方向への反射面として利用する。
は、発光素子６のｎ側電極６ｂ及び配線パターン２ｃと
導通している。また、ｎ電極１ｆ及びｐ電極１ｇは、ア
ルミニウム等の光反射率の高い金属を蒸着によって形成
したものとし、凹部１ｂ−１の内周壁部分の傾斜面を発
光方向への反射面として利用する。
【００２９】以上のような搭載構造はＲ，Ｇの発光素子
４，５の凹部１ａ，１ｂへの組込みについても全く同様
である。
４，５の凹部１ａ，１ｂへの組込みについても全く同様
である。
【００３０】以上の構成において、Ｒ，Ｇ，Ｂの各発光
素子４，５，６へ通電されると、それぞれの発光層から
の光が放出される。そして、下側及び側方に抜ける光の
成分もあるが、サファイア基板が透明であることから図
３において上側を向いた面を主光取出し面とした発光が
得られる。したがって、Ｒ，Ｇ，Ｂの光の３原色の発光
素子４，５，６のそれぞれの発光色とこれらの組み合わ
せによって、フルカラーの発光が得られる。
素子４，５，６へ通電されると、それぞれの発光層から
の光が放出される。そして、下側及び側方に抜ける光の
成分もあるが、サファイア基板が透明であることから図
３において上側を向いた面を主光取出し面とした発光が
得られる。したがって、Ｒ，Ｇ，Ｂの光の３原色の発光
素子４，５，６のそれぞれの発光色とこれらの組み合わ
せによって、フルカラーの発光が得られる。
【００３１】また、Ｓｉダイオード１を備えることによ
って、各発光素子４，５，６の静電破壊を防止でき、特
に静電耐圧が低いＧａＮ系半導体化合物を必須とするＢ
の発光素子６の耐久性も向上するので、Ｒ，Ｇ，Ｂの発
光素子４，５，６の組み合わせのフルカラー対応画素を
有効に利用した発光表示が可能となる。
って、各発光素子４，５，６の静電破壊を防止でき、特
に静電耐圧が低いＧａＮ系半導体化合物を必須とするＢ
の発光素子６の耐久性も向上するので、Ｒ，Ｇ，Ｂの発
光素子４，５，６の組み合わせのフルカラー対応画素を
有効に利用した発光表示が可能となる。
【００３２】このように、Ｒ，Ｇ，Ｂの発光素子４，
５，６をそれぞれ凹部１ａ，１ｂ，１ｂ−１の中に落と
し込むように組み込むことによって、各発光素子４，
５，６どうしの間の光学的な干渉を受けることがない。
このため、各発光素子４，５，６に使用する材料のバン
ドギャップエネルギの違いによる光吸収が抑えられ、そ
れぞれの発光色がより一層鮮明化するとともに高い発光
出力が得られる。また、各凹部１ａ〜１ｂ−１の傾斜面
に設ける電極を利用した光の反射によって光を主光取出
し面方向へ反射させるので、発光輝度を更に向上させる
こともできる。
５，６をそれぞれ凹部１ａ，１ｂ，１ｂ−１の中に落と
し込むように組み込むことによって、各発光素子４，
５，６どうしの間の光学的な干渉を受けることがない。
このため、各発光素子４，５，６に使用する材料のバン
ドギャップエネルギの違いによる光吸収が抑えられ、そ
れぞれの発光色がより一層鮮明化するとともに高い発光
出力が得られる。また、各凹部１ａ〜１ｂ−１の傾斜面
に設ける電極を利用した光の反射によって光を主光取出
し面方向へ反射させるので、発光輝度を更に向上させる
こともできる。
【００３３】ここで、本発明においては、Ｓｉダイオー
ド１自身に配線パターン２ａ〜２ｃ及び電極３ａ〜３ｃ
を形成して、各発光素子４〜６を導通搭載する。すなわ
ち、Ｓｉダイオード1 を回路基板として兼用することが
できるので、このＳｉダイオード１に配線パターン２ａ
〜２ｃ及び電極３ａ〜３ｃを形成したものを予め作製し
ておけば、発光素子４〜６の搭載のチップ接合だけの工
程で済む。
ド１自身に配線パターン２ａ〜２ｃ及び電極３ａ〜３ｃ
を形成して、各発光素子４〜６を導通搭載する。すなわ
ち、Ｓｉダイオード1 を回路基板として兼用することが
できるので、このＳｉダイオード１に配線パターン２ａ
〜２ｃ及び電極３ａ〜３ｃを形成したものを予め作製し
ておけば、発光素子４〜６の搭載のチップ接合だけの工
程で済む。
【００３４】また、発光素子４〜６はいずれも凹部１ａ
〜１ｂ−１の中に落とし込まれて、Ｓｉダイオード１の
表面から突き出ないように組み込まれるので、全体の高
さ寸法を小さくでき、最終的に製作される発光装置の薄
型化が可能となる。
〜１ｂ−１の中に落とし込まれて、Ｓｉダイオード１の
表面から突き出ないように組み込まれるので、全体の高
さ寸法を小さくでき、最終的に製作される発光装置の薄
型化が可能となる。
【００３５】
【発明の効果】請求項１の発明では、静電気保護用のＳ
ｉダイオードが従来の回路基板を兼ねた部材とすること
ができるので、Ｓｉダイオードに発光素子を実装するだ
けのアセンブリで済み、従来の基板の上に静電気保護素
子を搭載し更にその上に発光素子を搭載する構造に比べ
ると製造歩留りが向上する。また、Ｓｉダイオードと発
光素子との積層なので、その高さ寸法も小さくなり発光
装置を薄型化することができる。
ｉダイオードが従来の回路基板を兼ねた部材とすること
ができるので、Ｓｉダイオードに発光素子を実装するだ
けのアセンブリで済み、従来の基板の上に静電気保護素
子を搭載し更にその上に発光素子を搭載する構造に比べ
ると製造歩留りが向上する。また、Ｓｉダイオードと発
光素子との積層なので、その高さ寸法も小さくなり発光
装置を薄型化することができる。
【００３６】請求項２の発明では、発光素子をＳｉダイ
オードの凹部の中に収めることで、Ｓｉダイオードと半
導体発光素子との積層高さを更に低くすることができ、
凹部の中に発光素子の全体が落ち込む構成とすれば、Ｓ
ｉダイオードだけの厚さの製品が得られる。
オードの凹部の中に収めることで、Ｓｉダイオードと半
導体発光素子との積層高さを更に低くすることができ、
凹部の中に発光素子の全体が落ち込む構成とすれば、Ｓ
ｉダイオードだけの厚さの製品が得られる。
【図１】本発明の一実施の形態によるフルカラー半導体
発光装置を示す概略平面図
発光装置を示す概略平面図
【図２】図１において発光素子を含む面で切った要部の
縦断面図
縦断面図
【図３】青色発光用の発光素子の搭載構造の要部を示す
概略図
概略図
【図４】（ａ）はツェナーダイオードおよび発光素子を
複合素子化した従来例を示す概略側面図 （ｂ）は（ａ）の平面図
複合素子化した従来例を示す概略側面図 （ｂ）は（ａ）の平面図
１ Ｓｉダイオード １ａ，１ｂ，１ｂ−１ 凹部 １ｃ ｎ型シリコン基板 １ｄ 酸化膜 １ｅ ｐ型半導体領域 １ｆ ｎ電極 １ｇ ｐ電極 ２ａ，２ｂ，２ｃ 配線パターン ３ａ，３ｂ，３ｃ 電極 ４ 発光素子 ５ 発光素子 ６ 発光素子 ６ａ サファイア基板 ６ｂ ｎ側電極 ６ｃ ｐ側電極 ６ｄ，６ｅ マイクロバンプ
Claims (2)
- 【請求項１】 静電気保護用のＳｉダイオードと、この
Ｓｉダイオードの上に導通搭載される赤，緑，青の各色
の半導体発光素子との組み合わせからなるフルカラーの
半導体発光装置であって、前記Ｓｉダイオードには、前
記半導体発光素子を外部の電気回路に導通接続させる回
路パターンを形成してなるフルカラー半導体発光装置。 - 【請求項２】 前記Ｓｉダイオードは、前記各色の半導
体発光素子を落とし込んで搭載する凹部を形成してなる
請求項１記載のフルカラー半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15730798A JP4042213B2 (ja) | 1998-06-05 | 1998-06-05 | フルカラー半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15730798A JP4042213B2 (ja) | 1998-06-05 | 1998-06-05 | フルカラー半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354836A true JPH11354836A (ja) | 1999-12-24 |
| JP4042213B2 JP4042213B2 (ja) | 2008-02-06 |
Family
ID=15646818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15730798A Expired - Fee Related JP4042213B2 (ja) | 1998-06-05 | 1998-06-05 | フルカラー半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4042213B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033410A (ja) * | 2000-05-11 | 2002-01-31 | Mitsutoyo Corp | 機能デバイスユニット及びその製造方法 |
| EP1587151A2 (en) | 2004-04-17 | 2005-10-19 | Lg Electronics Inc. | Semiconductor light emitting device and fabrication method thereof |
| JP2006186354A (ja) * | 2004-12-15 | 2006-07-13 | Lg Electronics Inc | ジェナーダイオード、その製造方法及びパッケージング方法 |
| KR100685504B1 (ko) * | 2002-06-21 | 2007-02-27 | 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드 | 발광 다이오드 패키지 |
| JP2007535130A (ja) * | 2003-12-09 | 2007-11-29 | クリー インコーポレイテッド | 半導体発光デバイスおよびサブマウント、ならびにそれを形成するための方法 |
| WO2009001671A1 (ja) * | 2007-06-22 | 2008-12-31 | Nippon Seiki Co., Ltd. | プリント配線板 |
| US7554126B2 (en) | 2004-09-27 | 2009-06-30 | Panasonic Corporation | Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device |
| JP2010129728A (ja) * | 2008-11-27 | 2010-06-10 | Kyocera Corp | 発光装置及び発光装置を用いた照明装置 |
| US8344973B2 (en) | 2006-04-05 | 2013-01-01 | Lg Display Co., Ltd. | Electrostatic discharge preventing apparatus for light emitting diodes for backlighting |
| JP2013034025A (ja) * | 2006-02-28 | 2013-02-14 | Lg Electronics Inc | 発光素子パッケージ及びその製造方法 |
-
1998
- 1998-06-05 JP JP15730798A patent/JP4042213B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033410A (ja) * | 2000-05-11 | 2002-01-31 | Mitsutoyo Corp | 機能デバイスユニット及びその製造方法 |
| KR100685504B1 (ko) * | 2002-06-21 | 2007-02-27 | 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드 | 발광 다이오드 패키지 |
| JP4870572B2 (ja) * | 2003-12-09 | 2012-02-08 | クリー インコーポレイテッド | 半導体発光デバイスおよびサブマウント、ならびにそれを形成するための方法 |
| JP2007535130A (ja) * | 2003-12-09 | 2007-11-29 | クリー インコーポレイテッド | 半導体発光デバイスおよびサブマウント、ならびにそれを形成するための方法 |
| US7408203B2 (en) | 2004-04-17 | 2008-08-05 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
| US8008677B2 (en) | 2004-04-17 | 2011-08-30 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
| EP1587151A3 (en) * | 2004-04-17 | 2011-09-28 | LG Electronics, Inc. | Semiconductor light emitting device and fabrication method thereof |
| EP1587151A2 (en) | 2004-04-17 | 2005-10-19 | Lg Electronics Inc. | Semiconductor light emitting device and fabrication method thereof |
| US8263996B2 (en) | 2004-04-17 | 2012-09-11 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
| US7554126B2 (en) | 2004-09-27 | 2009-06-30 | Panasonic Corporation | Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device |
| JP2006186354A (ja) * | 2004-12-15 | 2006-07-13 | Lg Electronics Inc | ジェナーダイオード、その製造方法及びパッケージング方法 |
| JP2013034025A (ja) * | 2006-02-28 | 2013-02-14 | Lg Electronics Inc | 発光素子パッケージ及びその製造方法 |
| US8344973B2 (en) | 2006-04-05 | 2013-01-01 | Lg Display Co., Ltd. | Electrostatic discharge preventing apparatus for light emitting diodes for backlighting |
| KR101248457B1 (ko) * | 2006-04-05 | 2013-03-28 | 엘지디스플레이 주식회사 | 발광다이오드에 대한 정전기 보호회로를 포함하는 백라이트 |
| WO2009001671A1 (ja) * | 2007-06-22 | 2008-12-31 | Nippon Seiki Co., Ltd. | プリント配線板 |
| JP2009004612A (ja) * | 2007-06-22 | 2009-01-08 | Nippon Seiki Co Ltd | プリント配線板 |
| JP2010129728A (ja) * | 2008-11-27 | 2010-06-10 | Kyocera Corp | 発光装置及び発光装置を用いた照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4042213B2 (ja) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514720B2 (en) | White light emitting device | |
| US5557115A (en) | Light emitting semiconductor device with sub-mount | |
| US9153545B2 (en) | Light-emitting element unit and light-emitting element package | |
| US9793453B2 (en) | Light emitting device | |
| US7420217B2 (en) | Thin film LED | |
| US8384091B2 (en) | Thin film light emitting diode | |
| US10431567B2 (en) | White ceramic LED package | |
| JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JP2001298216A (ja) | 表面実装型の半導体発光装置 | |
| JP3893735B2 (ja) | 発光装置 | |
| JP2001217461A (ja) | 複合発光素子 | |
| JP4042213B2 (ja) | フルカラー半導体発光装置 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| US12119437B2 (en) | Light emitting device package | |
| JPH11214747A (ja) | 半導体発光装置 | |
| TW201344953A (zh) | 半導體發光裝置 | |
| US20220069184A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| US20140159061A1 (en) | Protection element and light emitting device using same | |
| US20250386617A1 (en) | Light-emitting element, display device including the light-emitting element, and method for manufacturing the light-emitting element | |
| JP3938337B2 (ja) | 半導体発光素子、およびその製造方法 | |
| KR102161006B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| JP3938350B2 (ja) | 半導体発光素子のマウント方法 | |
| CN108269821A (zh) | 显示设备 | |
| KR101806789B1 (ko) | 반도체 발광소자 | |
| KR101806790B1 (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20041014 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |