JPH113887A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH113887A JPH113887A JP9155132A JP15513297A JPH113887A JP H113887 A JPH113887 A JP H113887A JP 9155132 A JP9155132 A JP 9155132A JP 15513297 A JP15513297 A JP 15513297A JP H113887 A JPH113887 A JP H113887A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- forming
- interlayer insulating
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】層間絶縁膜に酸化シリコン薄膜を堆積した場合
に膜中に不安定な結合による欠陥等を減少し、ゲート電
極とソース・ドレイン電極との間のリーク電流を低減す
ることができる薄膜トランジスタの製造方法を提供す
る。 【解決手段】ガラス基板１００上に所定の形状に多結晶
シリコン薄膜１０１を形成する工程と、多結晶シリコン
薄膜１０１にゲート絶縁膜１０２，１０３を形成する工
程と、ゲート絶縁膜上にゲート電極１０４を形成する工
程と、ゲート電極上に２層以上からなる層間絶縁膜１０
６，１１０を形成する工程とを含み、その層間絶縁膜を
形成する工程において、少なくとも最上層の層間絶縁膜
１１０を堆積する前に４５０℃以上６５０℃以下の温度
で水素プラズマ処理する。
に膜中に不安定な結合による欠陥等を減少し、ゲート電
極とソース・ドレイン電極との間のリーク電流を低減す
ることができる薄膜トランジスタの製造方法を提供す
る。 【解決手段】ガラス基板１００上に所定の形状に多結晶
シリコン薄膜１０１を形成する工程と、多結晶シリコン
薄膜１０１にゲート絶縁膜１０２，１０３を形成する工
程と、ゲート絶縁膜上にゲート電極１０４を形成する工
程と、ゲート電極上に２層以上からなる層間絶縁膜１０
６，１１０を形成する工程とを含み、その層間絶縁膜を
形成する工程において、少なくとも最上層の層間絶縁膜
１１０を堆積する前に４５０℃以上６５０℃以下の温度
で水素プラズマ処理する。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置等
に応用される薄膜トランジスタの製造方法に関するもの
である。
に応用される薄膜トランジスタの製造方法に関するもの
である。
【０００２】
【従来の技術】従来、安価な透光性基板上にトップゲー
ト構造のＴＦＴを作製する場合、基板の使用温度の関係
でシリコンプロセスで用いるようなシリコンの熱酸化工
程が行えない。そのため層間絶縁膜に酸化シリコン薄膜
を形成する際には、常圧ＣＶＤ（Chemical Vapor Depos
ition ：化学気相堆積）装置・プラズマＣＶＤ装置また
はスパッタ装置等により堆積した酸化シリコン薄膜を用
いていた。
ト構造のＴＦＴを作製する場合、基板の使用温度の関係
でシリコンプロセスで用いるようなシリコンの熱酸化工
程が行えない。そのため層間絶縁膜に酸化シリコン薄膜
を形成する際には、常圧ＣＶＤ（Chemical Vapor Depos
ition ：化学気相堆積）装置・プラズマＣＶＤ装置また
はスパッタ装置等により堆積した酸化シリコン薄膜を用
いていた。
【０００３】
【発明が解決しようとする課題】堆積法による酸化シリ
コン薄膜を層間絶縁膜に用いる場合、堆積したままでは
膜中に不安定な結合による欠陥等が存在する。その欠陥
がゲート電極とソース・ドレイン電極との間のリークを
生じる原因となる。また、半導体層にポリシリコン薄膜
を用いたＴＦＴにおいて、ポリシリコン形成後に特性改
善のためにイオンドーピング法でソース・ドレインへ不
純物を添加すると同時にゲート電極越しにチャンネル中
へ水素を添加しポリシリコン薄膜中のダングリングボン
ドをターミネートする。この工程以降で４５０℃以上の
温度でアニールを行うとチャンネル中の水素が抜けて特
性を劣化させる。
コン薄膜を層間絶縁膜に用いる場合、堆積したままでは
膜中に不安定な結合による欠陥等が存在する。その欠陥
がゲート電極とソース・ドレイン電極との間のリークを
生じる原因となる。また、半導体層にポリシリコン薄膜
を用いたＴＦＴにおいて、ポリシリコン形成後に特性改
善のためにイオンドーピング法でソース・ドレインへ不
純物を添加すると同時にゲート電極越しにチャンネル中
へ水素を添加しポリシリコン薄膜中のダングリングボン
ドをターミネートする。この工程以降で４５０℃以上の
温度でアニールを行うとチャンネル中の水素が抜けて特
性を劣化させる。
【０００４】したがって、この発明の目的は、層間絶縁
膜に酸化シリコン薄膜を堆積した場合に膜中に不安定な
結合による欠陥等を減少し、ゲート電極とソース・ドレ
イン電極との間のリーク電流を低減することができる薄
膜トランジスタの製造方法を提供することである。
膜に酸化シリコン薄膜を堆積した場合に膜中に不安定な
結合による欠陥等を減少し、ゲート電極とソース・ドレ
イン電極との間のリーク電流を低減することができる薄
膜トランジスタの製造方法を提供することである。
【０００５】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタの製造方法は、透光性基板上に所定の形状に半
導体薄膜を形成する工程と、半導体薄膜上にゲート絶縁
膜を形成する工程と、ゲート絶縁膜上にゲート電極を形
成する工程と、ゲート電極上に２層以上からなる層間絶
縁膜を形成する工程とを含み、２層以上からなる層間絶
縁膜を形成する工程において、少なくとも最上層の層間
絶縁膜を堆積する前に４５０℃以上６５０℃以下の温度
で水素プラズマ処理することを特徴とするものである。
ンジスタの製造方法は、透光性基板上に所定の形状に半
導体薄膜を形成する工程と、半導体薄膜上にゲート絶縁
膜を形成する工程と、ゲート絶縁膜上にゲート電極を形
成する工程と、ゲート電極上に２層以上からなる層間絶
縁膜を形成する工程とを含み、２層以上からなる層間絶
縁膜を形成する工程において、少なくとも最上層の層間
絶縁膜を堆積する前に４５０℃以上６５０℃以下の温度
で水素プラズマ処理することを特徴とするものである。
【０００６】請求項１記載の薄膜トランジスタの製造方
法によれば、酸化シリコン薄膜を堆積後に４５０℃以上
の温度でアニールすることにより膜中に存在する欠陥等
を減少させることができ、この場合アニール温度の上限
として６００℃以下とすることにより、安価なガラス基
板が使用可能になる。したがって安価なガラス基板上に
ポリシリコン薄膜の特性を劣化させることなくゲート電
極とソース・ドレイン電極との間のリーク電流を低減
し、リークに優れた特性を有する薄膜トランジスタを実
現することができる。また、酸化シリコン薄膜を４５０
℃以上でアニールする際に水素プラズマ雰囲気で行うこ
とにより、アニール時に抜ける水素を抑制しトランジス
タ特性の劣化を軽減することが可能となる。
法によれば、酸化シリコン薄膜を堆積後に４５０℃以上
の温度でアニールすることにより膜中に存在する欠陥等
を減少させることができ、この場合アニール温度の上限
として６００℃以下とすることにより、安価なガラス基
板が使用可能になる。したがって安価なガラス基板上に
ポリシリコン薄膜の特性を劣化させることなくゲート電
極とソース・ドレイン電極との間のリーク電流を低減
し、リークに優れた特性を有する薄膜トランジスタを実
現することができる。また、酸化シリコン薄膜を４５０
℃以上でアニールする際に水素プラズマ雰囲気で行うこ
とにより、アニール時に抜ける水素を抑制しトランジス
タ特性の劣化を軽減することが可能となる。
【０００７】請求項２記載の薄膜トランジスタの製造方
法は、請求項１において、４５０℃以上６５０℃以下の
温度で水素プラズマ処理する工程を行う前に、ソース・
ドレイン領域への不純物注入工程を完了しているもので
ある。請求項２記載の薄膜トランジスタの製造方法によ
れば、請求項１と同様な効果がある。
法は、請求項１において、４５０℃以上６５０℃以下の
温度で水素プラズマ処理する工程を行う前に、ソース・
ドレイン領域への不純物注入工程を完了しているもので
ある。請求項２記載の薄膜トランジスタの製造方法によ
れば、請求項１と同様な効果がある。
【０００８】請求項３記載の薄膜トランジスタの製造方
法は、請求項１または請求項２において、ゲート絶縁膜
が少なくとも１層は酸化シリコン薄膜からなるものであ
る。請求項３記載の薄膜トランジスタの製造方法によれ
ば、請求項１または請求項２と同様な効果がある。請求
項４記載の薄膜トランジスタの製造方法は、透光性基板
上に所定の形状に半導体薄膜を形成する工程と、半導体
薄膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜
上にゲート電極を形成する工程と、ゲート電極上に２層
以上からなる層間絶縁膜を形成する工程とを含み、２層
以上からなる層間絶縁膜を形成する工程において、少な
くとも最上層の層間絶縁膜を堆積する前に４５０℃以上
６５０℃以下の温度でアニールする工程を有することを
特徴とするものである。
法は、請求項１または請求項２において、ゲート絶縁膜
が少なくとも１層は酸化シリコン薄膜からなるものであ
る。請求項３記載の薄膜トランジスタの製造方法によれ
ば、請求項１または請求項２と同様な効果がある。請求
項４記載の薄膜トランジスタの製造方法は、透光性基板
上に所定の形状に半導体薄膜を形成する工程と、半導体
薄膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜
上にゲート電極を形成する工程と、ゲート電極上に２層
以上からなる層間絶縁膜を形成する工程とを含み、２層
以上からなる層間絶縁膜を形成する工程において、少な
くとも最上層の層間絶縁膜を堆積する前に４５０℃以上
６５０℃以下の温度でアニールする工程を有することを
特徴とするものである。
【０００９】請求項４記載の薄膜トランジスタの製造方
法によれば、酸化シリコン薄膜を堆積後に４５０℃以上
の温度でアニールすることにより膜中に存在する欠陥等
を減少させることができ、この場合アニール温度の上限
として６００℃以下とすることにより、安価なガラス基
板が使用可能になる。したがって安価なガラス基板上に
ポリシリコン薄膜の特性を劣化させることなくゲート電
極とソース・ドレイン電極との間のリーク電流を低減
し、リークに優れた特性を有する薄膜トランジスタを実
現することができる。
法によれば、酸化シリコン薄膜を堆積後に４５０℃以上
の温度でアニールすることにより膜中に存在する欠陥等
を減少させることができ、この場合アニール温度の上限
として６００℃以下とすることにより、安価なガラス基
板が使用可能になる。したがって安価なガラス基板上に
ポリシリコン薄膜の特性を劣化させることなくゲート電
極とソース・ドレイン電極との間のリーク電流を低減
し、リークに優れた特性を有する薄膜トランジスタを実
現することができる。
【００１０】請求項５記載の薄膜トランジスタの製造方
法は、請求項４において、４５０℃以上６５０℃以下の
温度でアニール処理をする工程を行う前に、ソース・ド
レイン領域への不純物注入工程を完了しているものであ
る。請求項５記載の薄膜トランジスタの製造方法によれ
ば、請求項４と同様な効果がある。
法は、請求項４において、４５０℃以上６５０℃以下の
温度でアニール処理をする工程を行う前に、ソース・ド
レイン領域への不純物注入工程を完了しているものであ
る。請求項５記載の薄膜トランジスタの製造方法によれ
ば、請求項４と同様な効果がある。
【００１１】請求項６記載の薄膜トランジスタの製造方
法は、請求項４または請求項５において、４５０℃以上
６５０℃以下の温度でアニールする工程後、２５０℃以
上４００℃以下の温度で水素ガス、アンモニアガスまた
は水素と窒素の混合ガスのいずれかのガスを用いてプラ
ズマ放電処理を行うものである。請求項６記載の薄膜ト
ランジスタの製造方法によれば、請求項４または請求項
５と同様な効果のほか、半導体薄膜としてポリシリコン
薄膜の形成後に特性改善のために水素を添加し膜中のダ
ングリングボンドをターミネートし、ポリシリコン薄膜
を４５０℃以上の温度でアニールを行うとチャンネル中
の水素が抜けて特性を劣化させるが、その後に水素プラ
ズマ処理を行うことにより特性の改善を図ることができ
る。
法は、請求項４または請求項５において、４５０℃以上
６５０℃以下の温度でアニールする工程後、２５０℃以
上４００℃以下の温度で水素ガス、アンモニアガスまた
は水素と窒素の混合ガスのいずれかのガスを用いてプラ
ズマ放電処理を行うものである。請求項６記載の薄膜ト
ランジスタの製造方法によれば、請求項４または請求項
５と同様な効果のほか、半導体薄膜としてポリシリコン
薄膜の形成後に特性改善のために水素を添加し膜中のダ
ングリングボンドをターミネートし、ポリシリコン薄膜
を４５０℃以上の温度でアニールを行うとチャンネル中
の水素が抜けて特性を劣化させるが、その後に水素プラ
ズマ処理を行うことにより特性の改善を図ることができ
る。
【００１２】請求項７記載の薄膜トランジスタの製造方
法は、請求項４または請求項５において、４５０℃以上
６５０℃以下の温度でアニールする工程後、水素を主原
料とするガスを用いてプラズマ注入処理を行うものであ
る。請求項７記載の薄膜トランジスタの製造方法によれ
ば、請求項６と同様な効果がある。
法は、請求項４または請求項５において、４５０℃以上
６５０℃以下の温度でアニールする工程後、水素を主原
料とするガスを用いてプラズマ注入処理を行うものであ
る。請求項７記載の薄膜トランジスタの製造方法によれ
ば、請求項６と同様な効果がある。
【００１３】請求項８記載の薄膜トランジスタの製造方
法は、請求項４、請求項５、請求項６または請求項７に
おいて、ゲート絶縁膜および層間絶縁膜がそれぞれ少な
くとも１層は酸化シリコン薄膜からなるものである。請
求項８記載の薄膜トランジスタの製造方法によれば、請
求項４、請求項５、請求項６または請求項７と同様な効
果がある。
法は、請求項４、請求項５、請求項６または請求項７に
おいて、ゲート絶縁膜および層間絶縁膜がそれぞれ少な
くとも１層は酸化シリコン薄膜からなるものである。請
求項８記載の薄膜トランジスタの製造方法によれば、請
求項４、請求項５、請求項６または請求項７と同様な効
果がある。
【００１４】
（第１の実施の形態）この発明の第１の実施の形態を図
１を参照して説明する。すなわち図１（ａ）に示すよう
に、透光性基板であるガラス基板１００上にＳｉＯ2 を
コート膜１１１として堆積する。そのコート膜１１１上
にプラズマＣＶＤ装置、減圧ＣＶＤ装置またはスパッタ
装置等によりアモルファスシリコン薄膜を堆積し、エキ
シマレーザー等の照射もしくは固相成長により多結晶シ
リコン薄膜に改質する。その後所定の形状に多結晶シリ
コン薄膜１０１を形成して半導体薄膜を形成する。その
上に、第１のゲート絶縁膜１０２としてＳｉＯ2 を第２
のゲート絶縁膜１０３としてＴａＯｘを堆積する。第１
のゲート絶縁膜１０２にはＳｉＯ2 の他にＳｉＮｘも考
えられ、また第２のゲート絶縁膜１０３もＳｉＮｘやＳ
ｉＯ2 が考えられる。その後、同図（ｂ）に示すように
ゲートメタルとしてＡｌ・Ｚｒ／ＭｏＷを堆積する。ゲ
ート電極としては他にＡｌ・Ｚｒ／Ｔｉ、Ａｌ・Ｎｂ／
Ｍｏ・Ｗ、Ａｌ・Ｎｂ／Ｔｉ、Ａｌ・Ｚｒ、Ａｌ・Ｎｂ
等が考えられる。続いてゲートメタルを所定のゲート電
極１０４の形状に形成する。その後、非質量分離のイオ
ンドーピング法によりソース・ドレイン領域へ不純物の
注入１０５を行う。続いて同図（ｃ）に示すように第１
の層間絶縁膜１０６として酸化シリコン薄膜を堆積す
る。酸化シリコン薄膜は常圧ＣＶＤ装置、減圧ＣＶＤ装
置、プラズマＣＶＤ装置またはスパッタ装置等で堆積す
る。次に水素プラズマ１０８の雰囲気中等で４５０℃〜
６５０℃の温度で、１〜８時間処理を行う。さらに同図
（ｄ）に示すように、その上に第２の層間絶縁膜１１０
を堆積する。
１を参照して説明する。すなわち図１（ａ）に示すよう
に、透光性基板であるガラス基板１００上にＳｉＯ2 を
コート膜１１１として堆積する。そのコート膜１１１上
にプラズマＣＶＤ装置、減圧ＣＶＤ装置またはスパッタ
装置等によりアモルファスシリコン薄膜を堆積し、エキ
シマレーザー等の照射もしくは固相成長により多結晶シ
リコン薄膜に改質する。その後所定の形状に多結晶シリ
コン薄膜１０１を形成して半導体薄膜を形成する。その
上に、第１のゲート絶縁膜１０２としてＳｉＯ2 を第２
のゲート絶縁膜１０３としてＴａＯｘを堆積する。第１
のゲート絶縁膜１０２にはＳｉＯ2 の他にＳｉＮｘも考
えられ、また第２のゲート絶縁膜１０３もＳｉＮｘやＳ
ｉＯ2 が考えられる。その後、同図（ｂ）に示すように
ゲートメタルとしてＡｌ・Ｚｒ／ＭｏＷを堆積する。ゲ
ート電極としては他にＡｌ・Ｚｒ／Ｔｉ、Ａｌ・Ｎｂ／
Ｍｏ・Ｗ、Ａｌ・Ｎｂ／Ｔｉ、Ａｌ・Ｚｒ、Ａｌ・Ｎｂ
等が考えられる。続いてゲートメタルを所定のゲート電
極１０４の形状に形成する。その後、非質量分離のイオ
ンドーピング法によりソース・ドレイン領域へ不純物の
注入１０５を行う。続いて同図（ｃ）に示すように第１
の層間絶縁膜１０６として酸化シリコン薄膜を堆積す
る。酸化シリコン薄膜は常圧ＣＶＤ装置、減圧ＣＶＤ装
置、プラズマＣＶＤ装置またはスパッタ装置等で堆積す
る。次に水素プラズマ１０８の雰囲気中等で４５０℃〜
６５０℃の温度で、１〜８時間処理を行う。さらに同図
（ｄ）に示すように、その上に第２の層間絶縁膜１１０
を堆積する。
【００１５】この実施の形態によれば、第１の層間絶縁
膜１０６の酸化シリコン薄膜を堆積後に４５０℃以上の
温度でアニールすることにより膜中に存在する欠陥等を
減少させることができ、この場合アニール温度の上限と
して６００℃以下とすることにより、安価なガラス基板
１００が使用可能になる。したがって安価なガラス基板
１００上に半導体薄膜のポリシリコン薄膜の特性を劣化
させることなくゲート電極とソース・ドレイン電極との
間の層間絶縁膜中のリーク電流を低減し、リークに優れ
た特性を有す薄膜トランジスタを実現することができ
る。
膜１０６の酸化シリコン薄膜を堆積後に４５０℃以上の
温度でアニールすることにより膜中に存在する欠陥等を
減少させることができ、この場合アニール温度の上限と
して６００℃以下とすることにより、安価なガラス基板
１００が使用可能になる。したがって安価なガラス基板
１００上に半導体薄膜のポリシリコン薄膜の特性を劣化
させることなくゲート電極とソース・ドレイン電極との
間の層間絶縁膜中のリーク電流を低減し、リークに優れ
た特性を有す薄膜トランジスタを実現することができ
る。
【００１６】また、酸化シリコン薄膜を４５０℃以上で
アニールする際に水素プラズマ雰囲気で行うことによ
り、アニール時に抜ける水素を抑制しトランジスタ特性
の劣化を軽減することが可能となる。 （第２の実施の形態）この発明の第２の実施の形態を図
２を参照して説明する。すなわち、図２（ａ）に示すよ
うに、透光性基板であるガラス基板１００上にＳｉＯ2
をコート膜１１１として堆積する。そのコート膜１１１
上にプラズマＣＶＤ装置、減圧ＣＶＤ装置またはスパッ
タ装置等によりアモルファスシリコン薄膜を堆積し、エ
キシマレーザー等の照射もしくは固相成長により多結晶
シリコン薄膜に改質する。その後所定の形状に多結晶シ
リコン薄膜１０１を形成して半導体薄膜を形成する。そ
の上に、第１のゲート絶縁膜１０２としてＳｉＯ2 を第
２のゲート絶縁膜１０３としてＴａＯｘを堆積する。第
１のゲート絶縁膜１０２にはＳｉＯ2 の他にＳｉＮｘも
考えられ、また第２のゲート絶縁膜１０３もＳｉＮｘや
ＳｉＯ２が考えられる。その後、同図（ｂ）に示すよう
にゲートメタルとしてＡｌ・Ｚｒ／ＭｏＷを堆積する。
ゲート電極としては他にＡｌ・Ｚｒ／Ｔｉ、Ａｌ・Ｎｂ
／Ｍｏ・Ｗ、Ａｌ・Ｎｂ／Ｔｉ、Ａｌ・Ｚｒ、Ａｌ・Ｎ
ｂ等が考えられる。続いてゲートメタルを所定のゲート
電極１０４の形状に形成する。その後、非質量分離のイ
オンドーピング法によりソース・ドレイン領域へ不純物
の注入１０５を行う。続いて同図（ｃ）に示すように第
１の層間絶縁膜１０６として酸化シリコン薄膜を堆積す
る。酸化シリコン薄膜は常圧ＣＶＤ装置、減圧ＣＶＤ装
置、プラズマＣＶＤ装置またはスパッタ装置等で堆積す
る。次に真空中、大気化の窒素雰囲気中、減圧下の窒素
雰囲気中、減圧下の水素雰囲気中等で４５０℃〜６５０
℃の温度で、１〜８時間加熱処理１０７を行う。その
後、同図（ｄ）に示すように２５０℃〜４００℃の基板
温度で水素プラズマ処理１０９を行う。ここでこの水素
プラズマ処理の代わりに水素注入を行ってもよい。この
場合基板温度は室温から２５０℃の範囲で行うものとす
る。続いて第１の層間絶縁膜１０６上に透明電極を所定
の形状に形成し、さらにその上に同図（ｅ）に示すよう
に第２の層間絶縁膜１１０を堆積する。この水素プラズ
マ処理は透明電極形成前に行なうのが好ましいが、透明
電極を形成した後でも、透明電極の一部でも基板表面に
曝されていない状態であれば同様の水素プラズマ処理を
行なっても同等の効果が得られる。
アニールする際に水素プラズマ雰囲気で行うことによ
り、アニール時に抜ける水素を抑制しトランジスタ特性
の劣化を軽減することが可能となる。 （第２の実施の形態）この発明の第２の実施の形態を図
２を参照して説明する。すなわち、図２（ａ）に示すよ
うに、透光性基板であるガラス基板１００上にＳｉＯ2
をコート膜１１１として堆積する。そのコート膜１１１
上にプラズマＣＶＤ装置、減圧ＣＶＤ装置またはスパッ
タ装置等によりアモルファスシリコン薄膜を堆積し、エ
キシマレーザー等の照射もしくは固相成長により多結晶
シリコン薄膜に改質する。その後所定の形状に多結晶シ
リコン薄膜１０１を形成して半導体薄膜を形成する。そ
の上に、第１のゲート絶縁膜１０２としてＳｉＯ2 を第
２のゲート絶縁膜１０３としてＴａＯｘを堆積する。第
１のゲート絶縁膜１０２にはＳｉＯ2 の他にＳｉＮｘも
考えられ、また第２のゲート絶縁膜１０３もＳｉＮｘや
ＳｉＯ２が考えられる。その後、同図（ｂ）に示すよう
にゲートメタルとしてＡｌ・Ｚｒ／ＭｏＷを堆積する。
ゲート電極としては他にＡｌ・Ｚｒ／Ｔｉ、Ａｌ・Ｎｂ
／Ｍｏ・Ｗ、Ａｌ・Ｎｂ／Ｔｉ、Ａｌ・Ｚｒ、Ａｌ・Ｎ
ｂ等が考えられる。続いてゲートメタルを所定のゲート
電極１０４の形状に形成する。その後、非質量分離のイ
オンドーピング法によりソース・ドレイン領域へ不純物
の注入１０５を行う。続いて同図（ｃ）に示すように第
１の層間絶縁膜１０６として酸化シリコン薄膜を堆積す
る。酸化シリコン薄膜は常圧ＣＶＤ装置、減圧ＣＶＤ装
置、プラズマＣＶＤ装置またはスパッタ装置等で堆積す
る。次に真空中、大気化の窒素雰囲気中、減圧下の窒素
雰囲気中、減圧下の水素雰囲気中等で４５０℃〜６５０
℃の温度で、１〜８時間加熱処理１０７を行う。その
後、同図（ｄ）に示すように２５０℃〜４００℃の基板
温度で水素プラズマ処理１０９を行う。ここでこの水素
プラズマ処理の代わりに水素注入を行ってもよい。この
場合基板温度は室温から２５０℃の範囲で行うものとす
る。続いて第１の層間絶縁膜１０６上に透明電極を所定
の形状に形成し、さらにその上に同図（ｅ）に示すよう
に第２の層間絶縁膜１１０を堆積する。この水素プラズ
マ処理は透明電極形成前に行なうのが好ましいが、透明
電極を形成した後でも、透明電極の一部でも基板表面に
曝されていない状態であれば同様の水素プラズマ処理を
行なっても同等の効果が得られる。
【００１７】さらに、４５０℃以上６５０℃以下の温度
でアニールする工程後で、第２の層間絶縁膜たとえば最
上層の層間絶縁膜を堆積する前に透明電極を形成し、か
つ透明電極が一部でも表面に曝されていない状態におい
て、２５０℃以上４００℃以下の温度で前記の水素ガス
以外に、窒素ガス、アンモニアガスまたは水素と窒素の
混合ガスのいずれかのガスを用いてプラズマ放電処理を
行ってもよい。
でアニールする工程後で、第２の層間絶縁膜たとえば最
上層の層間絶縁膜を堆積する前に透明電極を形成し、か
つ透明電極が一部でも表面に曝されていない状態におい
て、２５０℃以上４００℃以下の温度で前記の水素ガス
以外に、窒素ガス、アンモニアガスまたは水素と窒素の
混合ガスのいずれかのガスを用いてプラズマ放電処理を
行ってもよい。
【００１８】なお、プラズマ放電処理は、水素ガスを用
いる場合のみならず、窒素ガス、アンモニアガスまたは
水素と窒素の混合ガスのいずれかのガスを用いることが
できる。第２の実施の形態によれば、第１の層間絶縁膜
１０６の酸化シリコン薄膜を堆積後に４５０℃以上の温
度でアニールすることにより膜中に存在する欠陥等を減
少させることができ、この場合アニール温度の上限とし
て６００℃以下とすることにより、安価なガラス基板１
００が使用可能になる。したがって安価なガラス基板１
００上に半導体薄膜のポリシリコン薄膜の特性を劣化さ
せることなくゲート電極とソース・ドレイン電極との間
の層間絶縁膜中のリーク電流を低減し、リークに優れた
特性を有す薄膜トランジスタを実現することができる。
いる場合のみならず、窒素ガス、アンモニアガスまたは
水素と窒素の混合ガスのいずれかのガスを用いることが
できる。第２の実施の形態によれば、第１の層間絶縁膜
１０６の酸化シリコン薄膜を堆積後に４５０℃以上の温
度でアニールすることにより膜中に存在する欠陥等を減
少させることができ、この場合アニール温度の上限とし
て６００℃以下とすることにより、安価なガラス基板１
００が使用可能になる。したがって安価なガラス基板１
００上に半導体薄膜のポリシリコン薄膜の特性を劣化さ
せることなくゲート電極とソース・ドレイン電極との間
の層間絶縁膜中のリーク電流を低減し、リークに優れた
特性を有す薄膜トランジスタを実現することができる。
【００１９】また４５０℃以上６５０℃以下の温度でア
ニールする工程後、透明電極が一部でも表面に曝されて
いない状態で、２５０℃以上４００℃以下の温度で水素
ガス、アンモニアガスまたは水素と窒素の混合ガスのい
ずれかのガスを用いてプラズマ放電処理を行うため、ポ
リシリコン薄膜の形成後に特性改善のために水素を添加
し膜中のダングリングボンドをターミネートし、ポリシ
リコン薄膜を４５０℃以上の温度でアニールを行うとチ
ャンネル中の水素が抜けて特性を劣化させるが、その後
に水素プラズマ処理を行うことにより特性の改善を図る
ことができる。
ニールする工程後、透明電極が一部でも表面に曝されて
いない状態で、２５０℃以上４００℃以下の温度で水素
ガス、アンモニアガスまたは水素と窒素の混合ガスのい
ずれかのガスを用いてプラズマ放電処理を行うため、ポ
リシリコン薄膜の形成後に特性改善のために水素を添加
し膜中のダングリングボンドをターミネートし、ポリシ
リコン薄膜を４５０℃以上の温度でアニールを行うとチ
ャンネル中の水素が抜けて特性を劣化させるが、その後
に水素プラズマ処理を行うことにより特性の改善を図る
ことができる。
【００２０】
【発明の効果】請求項１記載の薄膜トランジスタの製造
方法によれば、酸化シリコン薄膜を堆積後に４５０℃以
上の温度でアニールすることにより膜中に存在する欠陥
等を減少させることができ、この場合アニール温度の上
限として６００℃以下とすることにより、安価なガラス
基板が使用可能になる。したがって安価なガラス基板上
にポリシリコン薄膜の特性を劣化させることなくゲート
電極とソース・ドレイン電極との間のリーク電流を低減
し、リークに優れた特性を有する薄膜トランジスタを実
現することができる。また、酸化シリコン薄膜を４５０
℃以上でアニールする際に水素プラズマ雰囲気で行うこ
とにより、アニール時に抜ける水素を抑制しトランジス
タ特性の劣化を軽減することが可能となる。
方法によれば、酸化シリコン薄膜を堆積後に４５０℃以
上の温度でアニールすることにより膜中に存在する欠陥
等を減少させることができ、この場合アニール温度の上
限として６００℃以下とすることにより、安価なガラス
基板が使用可能になる。したがって安価なガラス基板上
にポリシリコン薄膜の特性を劣化させることなくゲート
電極とソース・ドレイン電極との間のリーク電流を低減
し、リークに優れた特性を有する薄膜トランジスタを実
現することができる。また、酸化シリコン薄膜を４５０
℃以上でアニールする際に水素プラズマ雰囲気で行うこ
とにより、アニール時に抜ける水素を抑制しトランジス
タ特性の劣化を軽減することが可能となる。
【００２１】請求項２記載の薄膜トランジスタの製造方
法によれば、請求項１と同様な効果がある。請求項３記
載の薄膜トランジスタの製造方法によれば、請求項１ま
たは請求項２と同様な効果がある。請求項４記載の薄膜
トランジスタの製造方法によれば、酸化シリコン薄膜を
堆積後に４５０℃以上の温度でアニールすることにより
膜中に存在する欠陥等を減少させることができ、この場
合アニール温度の上限として６００℃以下とすることに
より、安価なガラス基板が使用可能になる。したがって
安価なガラス基板上にポリシリコン薄膜の特性を劣化さ
せることなくゲート電極とソース・ドレイン電極との間
のリーク電流を低減し、リークに優れた特性を有する薄
膜トランジスタを実現することができる。
法によれば、請求項１と同様な効果がある。請求項３記
載の薄膜トランジスタの製造方法によれば、請求項１ま
たは請求項２と同様な効果がある。請求項４記載の薄膜
トランジスタの製造方法によれば、酸化シリコン薄膜を
堆積後に４５０℃以上の温度でアニールすることにより
膜中に存在する欠陥等を減少させることができ、この場
合アニール温度の上限として６００℃以下とすることに
より、安価なガラス基板が使用可能になる。したがって
安価なガラス基板上にポリシリコン薄膜の特性を劣化さ
せることなくゲート電極とソース・ドレイン電極との間
のリーク電流を低減し、リークに優れた特性を有する薄
膜トランジスタを実現することができる。
【００２２】請求項５記載の薄膜トランジスタの製造方
法によれば、請求項４と同様な効果がある。請求項６記
載の薄膜トランジスタの製造方法によれば、請求項４ま
たは請求項５と同様な効果のほか、半導体薄膜のポリシ
リコン薄膜の形成後に特性改善のために水素を添加し膜
中のダングリングボンドをターミネートし、ポリシリコ
ン薄膜を４５０℃以上の温度でアニールを行うとチャン
ネル中の水素が抜けて特性を劣化させるが、その後に水
素プラズマ処理を行うことにより特性の改善を図ること
ができる。
法によれば、請求項４と同様な効果がある。請求項６記
載の薄膜トランジスタの製造方法によれば、請求項４ま
たは請求項５と同様な効果のほか、半導体薄膜のポリシ
リコン薄膜の形成後に特性改善のために水素を添加し膜
中のダングリングボンドをターミネートし、ポリシリコ
ン薄膜を４５０℃以上の温度でアニールを行うとチャン
ネル中の水素が抜けて特性を劣化させるが、その後に水
素プラズマ処理を行うことにより特性の改善を図ること
ができる。
【００２３】請求項７記載の薄膜トランジスタの製造方
法によれば、請求項６と同様な効果がある。請求項８記
載の薄膜トランジスタの製造方法によれば、請求項４、
請求項５、請求項６または請求項７と同様な効果があ
る。
法によれば、請求項６と同様な効果がある。請求項８記
載の薄膜トランジスタの製造方法によれば、請求項４、
請求項５、請求項６または請求項７と同様な効果があ
る。
【図１】この発明の第１の実施の形態による薄膜トラン
ジスタの製造方法の主要な工程を示す断面図である。
ジスタの製造方法の主要な工程を示す断面図である。
【図２】第２の実施の形態による薄膜トランジスタの製
造方法の主要な工程の断面図である。
造方法の主要な工程の断面図である。
１０１ 多結晶シリコン薄膜 １０２ 第１のゲート絶縁膜 １０３ 第２のゲート絶縁膜 １０４ ゲート電極 １０５ 不純物注入 １０６ 第１の層間絶縁膜 １０７ 加熱処理 １０８ 高温水素プラズマ処理 １０９ 低温水素プラズマ処理 １１０ 第２の層間絶縁膜
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｅ
Claims (8)
- 【請求項１】 透光性基板上に所定の形状に半導体薄膜
を形成する工程と、前記半導体薄膜上にゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にゲート電極を形
成する工程と、前記ゲート電極上に２層以上からなる層
間絶縁膜を形成する工程とを含み、前記２層以上からな
る層間絶縁膜を形成する工程において、少なくとも最上
層の層間絶縁膜を堆積する前に４５０℃以上６５０℃以
下の温度で水素プラズマ処理することを特徴とする薄膜
トランジスタの製造方法。 - 【請求項２】 ４５０℃以上６５０℃以下の温度で水素
プラズマ処理する工程を行う前に、ソース・ドレイン領
域への不純物注入工程を完了している請求項１記載の薄
膜トランジスタの製造方法。 - 【請求項３】 ゲート絶縁膜が少なくとも１層は酸化シ
リコン薄膜からなる請求項１または請求項２に記載の薄
膜トランジスタの製造方法。 - 【請求項４】 透光性基板上に所定の形状に半導体薄膜
を形成する工程と、前記半導体薄膜上にゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にゲート電極を形
成する工程と、前記ゲート電極上に２層以上からなる層
間絶縁膜を形成する工程とを含み、前記２層以上からな
る層間絶縁膜を形成する工程において、少なくとも最上
層の層間絶縁膜を堆積する前に４５０℃以上６５０℃以
下の温度でアニールする工程を有することを特徴とする
薄膜トランジスタの製造方法。 - 【請求項５】 ４５０℃以上６５０℃以下の温度でアニ
ール処理をする工程を行う前に、ソース・ドレイン領域
への不純物注入工程を完了している請求項４記載の薄膜
トランジスタの製造方法。 - 【請求項６】 ４５０℃以上６５０℃以下の温度でアニ
ールする工程後、２５０℃以上４００℃以下の温度で水
素ガス、アンモニアガスまたは水素と窒素の混合ガスの
いずれかのガスを用いてプラズマ放電処理を行う請求項
４または請求項５記載の薄膜トランジスタの製造方法。 - 【請求項７】 ４５０℃以上６５０℃以下の温度でアニ
ールする工程後、水素を主原料とするガスを用いてプラ
ズマ注入処理を行う請求項４または請求項５記載の薄膜
トランジスタの製造方法。 - 【請求項８】 ゲート絶縁膜および層間絶縁膜のそれぞ
れが少なくとも１層は酸化シリコン薄膜からなる請求項
４、請求項５、請求項６または請求項７記載の薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155132A JPH113887A (ja) | 1997-06-12 | 1997-06-12 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155132A JPH113887A (ja) | 1997-06-12 | 1997-06-12 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113887A true JPH113887A (ja) | 1999-01-06 |
Family
ID=15599260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9155132A Pending JPH113887A (ja) | 1997-06-12 | 1997-06-12 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113887A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4722703A (en) * | 1986-02-12 | 1988-02-02 | Electrolyser Inc. | Bus bar connector |
| JP2000286426A (ja) * | 1999-01-26 | 2000-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2015207004A (ja) * | 1999-08-31 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法及び電子機器 |
| US11423400B1 (en) | 1999-06-18 | 2022-08-23 | Stripe, Inc. | Method and apparatus for ordering goods, services and content over an internetwork using a virtual payment account |
-
1997
- 1997-06-12 JP JP9155132A patent/JPH113887A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4722703A (en) * | 1986-02-12 | 1988-02-02 | Electrolyser Inc. | Bus bar connector |
| JP2000286426A (ja) * | 1999-01-26 | 2000-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US11423400B1 (en) | 1999-06-18 | 2022-08-23 | Stripe, Inc. | Method and apparatus for ordering goods, services and content over an internetwork using a virtual payment account |
| US11551211B1 (en) | 1999-06-18 | 2023-01-10 | Stripe, Inc. | Method and apparatus for ordering goods, services and content over an internetwork using a virtual payment account |
| JP2015207004A (ja) * | 1999-08-31 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法及び電子機器 |
| JP2016148872A (ja) * | 1999-08-31 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
| JP2834928B2 (ja) | 半導体素子 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05315360A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP3162897B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP2960742B2 (ja) | 薄膜トランジスタ素子 | |
| JPH11103070A (ja) | 薄膜トランジスタ | |
| JP2001110803A (ja) | 酸化膜の形成方法および薄膜トランジスタの製造方法 |