JPH1139181A - 計算機の試験方法 - Google Patents

計算機の試験方法

Info

Publication number
JPH1139181A
JPH1139181A JP9194289A JP19428997A JPH1139181A JP H1139181 A JPH1139181 A JP H1139181A JP 9194289 A JP9194289 A JP 9194289A JP 19428997 A JP19428997 A JP 19428997A JP H1139181 A JPH1139181 A JP H1139181A
Authority
JP
Japan
Prior art keywords
voltage
test
computer
clocks
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9194289A
Other languages
English (en)
Inventor
Kiyoshi Inoue
潔 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9194289A priority Critical patent/JPH1139181A/ja
Publication of JPH1139181A publication Critical patent/JPH1139181A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 短時間に計算機のテクノロジ障害をスクリー
ニングさせ、計算機の品質を向上できる計算機の試験方
法を提供すること。 【解決手段】 計算機本体の電圧・動作クロック数の組
を(V1 ,F1 ),(V 2 ,F2 ),…,(Vn
n )とし、シード値の系列をSD1 ,SD2 ,…と
し、シード値SDi に対応するテスト・パターンをTP
i とする。先ず計算機本体の電圧・動作クロック数を
(V1 ,F1 )に設定し、この状態の下で、回路異常が
検出されるまでテスト・パターンTP1 ,TP2,…の順
序でテスト・パターンを使用しながら計算機のテストを
行い、回路異常が検出されたならば回路異常検出時のテ
スト・パターンTPx に対応するシード値SDx を退避
し、次に計算機本体の電圧・動作クロック数を(V2
2 )に変更する。同様な処理をその他の電圧・動作ク
ロック数の組について行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、乱数発生器によっ
て生成された乱数を使用して命令や当該命令で使用する
データを生成し、生成された命令列およびデータ・パタ
ーンを使用して実際の計算機を動作させ、計算機の試験
を行う計算機の試験方法に関するものである。
【0002】
【従来の技術】計算機の検証には、論理仕様の正さを検
証する設計検証と、ノイズやディレーなどの電気特性を
検証するテクノロジ検証とに大別される。本発明は、計
算機の試験技術、特にテクノロジ検証技術に関する。従
来のテクノロジ検証は、モデル化された回路でのクリテ
ィカル・パスを検出し活性化させる技術であり、システ
ム・レベル又は装置レベルでの検証には回路条件が複雑
すぎてクリティカル・パスを短時間に特定できない。あ
らかじめ用意した検証用プログラムでは、動作量やデー
タ量が不足でテクノロジ検証に適切でない。また、動的
にテスト・シーケンスやテスト・データを生成するラン
ダム・テストは量的な不足はないが、ヒット率が悪く効
率的でない問題がある。
【0003】
【発明が解決しようとする課題】本来、設計検証で使用
されるランダム・テストにより、システム・レベル又は
装置レベルでの検証段階で設計障害のみならず、数多く
のディレーやノイズ障害を検出している。特にマージン
試験段階では顕著である。しかし、従来のランダム・テ
ストをそのままテクノロジ検証に適用すると問題があ
り、以下の課題を解決する必要がある。 マージンの状態と検出したテスト・パターンの因果
関係をプログラムで認知する方法 マージンの限界と限界点に到達するまでの特性把握
の方法 過度なマージンによる障害除去方法 装置の製造条件(実装方法)のバラツキによる微妙
なパターン変化への対応 論理シミュレーション段階での検証へのフィードバ
ック方法 本発明は、これらの課題を解決し、短時間に計算機のテ
クノロジ障害をスクリーニングさせ、計算機の品質を向
上できる計算機の試験方法を提供することを目的として
いる。
【0004】
【課題を解決するための手段】請求項1の計算機の試験
方法は、 予め定められた電圧の最大値,電圧の変化量,電圧
の最小値,動作クロック数の最大値,動作クロック数の
変化量および動作クロック数の最小値に従って、電圧お
よび動作クロック数を選択し、テスト対象の計算機本体
の電圧を選択された電圧に、動作クロック数を選択され
た動作クロック数にするための操作を行い、 シード値の設定または更新を行い、設定または更新
されたシード値に基づいて乱数列を生成し、乱数列に基
づいて命令列とデータ・パターンとより成るテスト・パ
ターンを生成し、 生成されたテスト・パターンを使用してテスト対象
の計算機をテストし、 テストの過程において回路異常が発生しなかった場
合には、上記の処理に戻り、 テストの過程において回路異常が発生した場合に
は、当該テスト・パターン生成の際に使用されたシード
値を退避し、 電圧および動作クロック数の増減変化が未完の場合
にはの処理に戻り、こ 電圧および動作クロック数の増減変化が完了の場合
には退避されたシード値を保存し、保存されたシード値
をその後の試験で利用することを特徴とするものであ
る。
【0005】請求項2の計算機の試験方法は、 複数の電圧用出力テーブル及び複数の動作クロック
数用出力テーブルのそれぞれに回路異常数を初期設定
し、 シード値の設定または更新を行い、設定または更新
されたシード値に基づいて乱数列を生成し、乱数列に基
づいて命令列とデータ・パターンとより成るテスト・パ
ターンを生成し、 テスト対象の計算機本体の電圧を保証範囲外の電圧
に設定すると共に、動作クロック数を保証範囲外の動作
クロック数に設定し、 生成されたテスト・パターンを使用してテスト対象
の計算機をテストし、 テストの過程において回路異常が発生した場合に
は、電圧,動作クロック数の基準点に向かうようにテス
ト対象の計算機本体の電圧および/または動作クロック
数を変更した後、上記の処理に戻り、 テスト過程において回路異常が発生しなかった場合
には、回路異常が発生しなくなった迄に辿った電圧およ
び動作クロック数の軌跡によって特定される出力テーブ
ルの回路異常数を単位量だけ更新し、次にの処理に進
み、 テスト・パターン生成回数が予め設定された数に等
しいか否かを調べ、等しくない場合にはの処理に戻る ことを特徴とするものである。
【0006】請求項3の計算機の試験方法は、 複数の電圧用出力テーブル及び複数の動作クロック
数用出力テーブルのそれぞれに回路異常数を初期設定
し、 シード値の設定または更新を行い、設定または更新
されたシード値に基づいて乱数列を生成し、乱数列に基
づいて命令列とデータ・パターンとより成るテスト・パ
ターンを生成し、 テスト対象の計算機本体の電圧を保証範囲外の電圧
に設定すると共に、動作クロック数を保証範囲外の動作
クロック数に設定し、 生成されたテスト・パターンを使用してテスト対象
の計算機をテストし、 テストの過程において回路異常が発生した場合に
は、電圧,動作クロック数の基準点に向かうようにテス
ト対象の計算機本体の電圧および/または動作クロック
数を変更した後、上記の処理に戻り、 テスト過程において回路異常が発生しなかった場合
には、回路異常が発生しなくなった迄に辿った電圧およ
び動作クロック数の軌跡によって特定される出力テーブ
ルの回路異常数を単位量だけ更新し、次にの処理に進
み、 テスト・パターン生成回数が予め設定された数に等
しいか否かを調べ、等しくない場合にはの処理に戻る 等しい場合には、テスト対象の計算機の出力テーブ
ルの回路異常数と基準の出力テーブルの回路異常数とを
比較する ことを特徴とするものである。
【0007】請求項4の計算機の試験方法は、 予め定められた電圧の最大値,電圧の変化量,電圧
の最小値,動作クロック数の最大値,動作クロック数の
変化量および動作クロック数の最小値にしたがって、電
圧および動作クロック数を選択し、テスト対象の計算機
本体の電圧を選択された電圧に、動作クロック数を選択
された動作クロック数にするための操作を行い、 回路異常を惹起したテスト・パターンのシード値の
集合を使用して、シード値の設定または更新を行い、設
定または更新されたシード値に基づいて乱数列を生成
し、乱数列に基づいて命令列とデータ・パターンとより
成るテスト・パターンを生成し、 生成されたテスト・パターンの中のデータ部分を加
工して、加工テスト・パターンを生成し、 加工テスト・パターンを用いてテスト対象の計算機
をテストし、 加工テスト・パターンによるテストの過程において
回路異常が検出された場合には、エラー数をカウント・
アップし、次いで上記シード値の集合の中に使われてい
ないシード値が残っていることを条件として、の処理
に戻り、 加工テスト・パターンによるテストの過程で回路異
常が検出されなかった場合には、上記シード値の集合の
中に使われていないシード値が残っていることを条件と
して、の処理に戻り、 上記,の処理において上記シード値の集合の中
に使われていないシード値が残っていない場合には、電
圧,動作クロック数の増減変化が未完であることを条件
として、の処理に戻ることを特徴とするものである。
【0008】請求項5の計算機の試験方法は、 予め定められた電圧の最大値,電圧の変化量,電圧
の最小値,動作クロック数の最大値,動作クロック数の
変化量および動作クロック数の最小値にしたがって、電
圧および動作クロック数を選択し、テスト対象の計算機
本体の電圧を選択された電圧に、動作クロック数を選択
された動作クロック数にするための操作を行い、 シード値の設定または更新を行い、設定または更新
されたシード値に基づいて乱数列を生成し、乱数列に基
づいて命令列とデータ・パターンとより成るテスト・パ
ターンを生成し、 生成されたテスト・パターンを使用してテスト対象
の計算機をテストし、 テストの過程において回路異常が発生しなかった場
合には、上記の処理に戻り、 テストの過程において回路異常が発生した場合に
は、パイプライン段数分さかのぼったハード環境,命令
列およびデータ・パターンを保存し、 電圧及び動作クロック数の増減変化が未完の場合に
はの処理に戻り、増減変化が完了の場合にはの処理
に進み、 複数のLSI単位に論理設計された計算機の回路動
作を模擬するシステム・レベルの論理シミュレータ上
で、保存されたデータ・パターンを用いる保存された命
令列の実行を模擬し、 システム・レベルの論理シミュレータが回路異常を
検出した場合には、LSIの外部信号およびフリップ・
フロップ・データを保存し、 LSI単位の回路動作を模擬するLSI単体レベル
の論理シミュレータに、保存した外部信号およびフリッ
プ・フロップ・データを設定し、当該論理シミュレータ
をクロック・レベルで走行させることを特徴とするもの
である。
【0009】請求項1の計算機の試験方法について説明
する。電圧・動作クロック数の組を(V1 ,F1 ),
(V2 ,F2 )とし、シード値の系列をSD1 ,S
2 ,…とする。また、シード値SDi によって生成さ
れたテスト・パターンをTPi とする。
【0010】先ず、計算機本体の電圧・動作クロック数
を(V1 ,F1 )に設定する。次にシード値SD1 を使
用してテスト・パターンTP1 を生成し、テスト・パタ
ーンTP1 を用いて計算機のテストを行う。回路異常が
検出されなかった場合には、シード値をSD2 に更新
し、テスト・パターンTP2 を生成し、テスト・パター
ンTP2 を使用して計算機のテストを行う。回路異常が
検出された場合には、シード値SD2 を退避し、計算機
本体の電圧・動作クロック数を(V2 ,F2 )に変更す
る。次いで、シード値をSD3 に更新し、テスト・パタ
ーンTP3 を生成し、テスト・パターンTP3 を使用し
て計算機のテストを行う。回路異常が検出されなかった
場合には、シード値をSD4 に更新し、テスト・パター
ンTP4 を生成し、テスト・パターンTP4 を使用して
計算機のテストを行う。回路異常が検出された場合に
は、シード値SD4 を退避する。
【0011】請求項2の計算機の試験方法について説明
する。保証範囲外の電圧・動作クロック数の組を
(V4 ,F4 )、基準となる電圧・動作クロック数の組
を(V1 ,F1 )、(V4 ,F4 )から(V1 ,F1
に向かうベクトル上に存在する電圧・動作クロック数の
組を(V3 ,F3 ),(V2 ,F2 )と仮定する。ま
た、シード値の系列をSD1 ,SD2 ,…,SDn
し、シード値SDi によって生成されたテスト・パター
ンをTPi とする。
【0012】先ず、電圧V1 ,V2 ,V3 ,V4 の出力
テーブルの回路異常数を“n”に初期設定すると共に、
動作クロック数F1 ,F2 ,F3 ,F3 の出力テーブル
の回路異常数を“n”に初期設定する。次に、計算機本
体の電圧・動作クロック数が(V4 ,F4 )である状態
の下で、テスト・パターンTP1 を用いて計算機を試験
する。(V4 ,F4 )の状態の下で回路異常が発生した
場合には、電圧・動作クロック数の組を(V3 ,F3
に変更し、この状態の下でテスト・パターンTP1 を用
いて計算機を試験する。
【0013】(V3 ,F3 )の状態の下で回路異常が発
生した場合には、計算機本体の電圧,動作クロック数を
(V2 ,F2 )に変更し、この状態の下でテスト・パタ
ーンTP1 を用いて計算機を試験する。(V2 ,F2
の状態の下で試験したところ、回路異常が発生しなかっ
たと仮定する。このような場合には、電圧V4 ,V3
出力テーブルの回路異常数を−1すると共に、動作クロ
ック数F4 ,F3 の出力テーブルの回路異常数を−1す
る。テスト・パターンTP2 ,…,TPn についても同
様な処理を行う。
【0014】請求項3の計算機の試験方法について説明
する。例えば、予め良品の計算機について請求項2の試
験を行い、得られた出力テーブルを基準の出力テーブル
とすると共に、使用したシード値の系列SD1 ,S
2 ,…,SDn を保存する。次に、シード値の系列S
1 ,SD2 ,…,SDn を用いて、請求項2の試験を
被テスト品について行い、被テスト品についての出力テ
ーブルを得る。被テスト品の出力テーブルと基準の出力
テーブルとを比較し、比較結果に基づいて被テスト品の
良否判定を行う。
【0015】請求項4の計算機の試験方法について説明
する。電圧・動作クロック数の組を(V1 ,F1 ),
(V2 ,F2 )とする。例えば、計算機を請求項1の試
験方法で試験し、回路異常が発生した時のテスト・パタ
ーンに対応するシード値をSD 1 ,SD2 と仮定する。
シード値SD1 に基づいて生成されたテスト・パターン
をTP1 とし、シード値SD2 に基づいて生成されたテ
スト・パターンをTP2とする。テスト・パターンTP
1 を加工したテスト・パターンをMTP1 とし、テスト
・パターンTP2 を加工したテスト・パターンをMTP
2 とする。
【0016】計算機本体の電圧・クロック数が(V1
1 )である状態の下で、加工テスト・パターンMTP
1 を用いて計算機の試験を行い、回路異常が検出された
ならばエラー数をカウントアップする。次に、計算機本
体の電圧・クロック数が(V 1 ,F1 )である状態の下
で、加工テスト・パターンMTP2 を用いて計算機の試
験を行い、回路異常が検出されたならばエラー数をカウ
ントアップする。
【0017】同様な処理を計算機本体の電圧・動作クロ
ック数を(V2 ,F2 )に変更して行う。即ち、計算機
本体の電圧・クロック数が(V2 ,F2 )の状態の下
で、加工テスト・パターンMTP1 を用いて計算機の試
験を行い、回路異常が検出されたならばエラー数をカウ
ントアップする。次に、計算機本体の電圧・クロック数
が(V2 ,F2 )の状態の下で、加工テスト・パターン
MTP2 を用いて計算機の試験を行い、回路異常が検出
されたならばエラー数をカウントアップする。
【0018】請求項5の計算機の試験方法について説明
する。電圧・動作クロック数の組を(V1 ,F1 ),
(V2 ,F2 )とし、シード値の系列をSD1 ,S
2 ,…とする。また、シード値SDi によって生成さ
れたテスト・パターンをTPi とする。
【0019】先ず、計算機本体の電圧・動作クロック数
を(V1 ,F1 )に設定する。次にテスト・パターンT
1 を生成し、テスト・パターンTP1 を用いて計算機
のテストを行う。テストの過程において、回路異常が検
出されなかった場合にはテスト・パターンTP2 を生成
し、テスト・パターンTP2 を使用して計算機のテスト
を行う。テスト・パターンTP2 を用いたテストで回路
異常が検出された場合には、その時の命令列およびデー
タ・パターンを保存する。次に、計算機本体の電圧・動
作クロック数を(V2 ,F2 )に変更し、テスト・パタ
ーンTP3 を生成し、テスト・パターンTP3 を用いて
計算機のテストを行う。テスト・パターンTP3 を用い
たテストで回路異常が検出された場合には、パイプライ
ン段数分さかのぼったハード環境,命令列およびデータ
・パターンを保存する。
【0020】次に、システム・レベルの論理シミュレー
タ上で、保存されたデータ・パターンを用いる保存され
た命令列の実行を模擬し、論理シミュレータが回路異常
を検出した場合には、論理シミュレータ上におけるLS
Iの外部信号およびFFデータを保存する。次に、LS
I単体レベルの論理シミュレータに、保存した外部信号
とFFデータを設定し、LSI単体レベルの論理シミュ
レータをクロック・レベルで走行させる。
【0021】
【発明の実施の形態】本発明を実施するためには、以下
の技術又は既存機能が必要である。 (a) 計算機において、自己の本体装置の電源および動作
クロック数を診断命令などの特殊命令によりソフトウェ
アにより変更可能な機能 (b) ランダム・テスト技術を用いたソフトウェアにより
試験命令列や当該命令列に必要なデータ・パターンを自
己発生又は外部装置から短時間に生成できる技術 (c) ランダム・テスト技術により発生するランダム・テ
スト・パターンは、シード値(種)により作成され、且
つ再現可能な機能 (d) 計算機の回路動作を論理シミュレーション可能なシ
ステムにおいて、特定の信号又はフリップ・フロップ状
態であれば、回路動作のクロックを停止し、状態を保持
できる機能
【0022】図1は請求項1の試験方法の処理フローの
例を示す図、図2は入力条件テーブルの例を示す図、図
3は出力テーブルの例を示す図、図4は電圧及び動作ク
ロック数の選択を説明するための図である。図1の処理
ステップS1〜S7は、ソフトウェアによって実現さ
れ、テストされる実計算機の中で行われる。
【0023】ステップS1では、入力条件テーブルを参
照して電圧および動作クロックを選択する。計算機の記
憶装置の中には、図2に示すような入力条件テーブルが
存在する。図2(a) は電圧の入力条件テーブルであり、
この入力条件テーブルは最大電圧,最小電圧および変化
量を保持している。図2(b) は動作クロックの入力条件
テーブルであり、この入力条件テーブルは最大クロック
数(1秒間の),最小クロック数および変化量を保持し
ている。
【0024】図4は選択可能な電圧および動作クロック
数を説明するための図である。同図において、Δvは電
圧の変化量、Δfは動作クロック数の変化量を示す。各
格子点は、取り得る電圧値と動作クロック数値の組を表
す。電圧および動作クロック数の選択は、例えば格子点
00,P01,P02,P03,P04,P05,P10,…,
54,P55の順序に従って行われる。
【0025】電圧の値および動作クロック数の値を選択
した後、サービス・プロセッサ(図示せず)に選択され
た電圧の値,動作クロック数の値および変更指示を渡
す。これらのデータを受け取ると、サービス・プロセッ
サは計算機本体の電圧および動作クロック数を指示され
た値に変更する。
【0026】ステップS2では、種(シード値)の設定
または更新を行う。次いで、設定または更新されたシー
ド値をランダム・パターン生成プログラムに渡し、ラン
ダム・パターン生成プログラムを起動する。ランダム・
パターン生成プログラムは、シード値を乱数発生器に設
定し、乱数発生器から乱数が出力される度に当該乱数に
基づいてテスト命令および当該テスト命令で使用するデ
ータを生成する。このようにして生成されたテスト命令
列およびデータ列(データ・パターン)は記憶装置の所
定領域に格納される。なお、シード値としては、例えば
タイマの値を使用することが出来る。また、シード値が
同じであれば、生成されるテスト命令列およびデータ・
パターンは同じになる。
【0027】ステップS3では、生成されたテスト命令
列およびデータ・パターンを使用して実計算機のテスト
を行う。ステップS4では、回路異常が発生した否かを
調べる。NOの場合はステップS2に戻り、YESの場
合はステップS5に進む。なお、実計算機にはRAS回
路が設置されており、RAS回路が異常を検出すると、
マシン・チェック割込みが発生する。
【0028】ステップS5では、その時の種を退避す
る。次にステップS6に進む。ステップS6では、電圧
及びクロック値の増減変化が未完か否かを調べる。未完
の場合はステップS1に戻り、完了の場合はステップS
7に進む。テスト時間やテスト・パターン数が予め定め
られた値になった時に、増減変化完了と見做すようにし
ても良い。
【0029】ステップS7では、退避された種群を編集
し、出力テーブルとして保存する。図3は出力テーブル
の例を示す図である。図3(a) は、電圧の出力テーブル
である。設定電圧の出力テーブルは設定電圧毎に存在
し、この出力テーブルには設定電圧や保存種数,種(シ
ード値)が記録される。図3(b) は、設定クロック数の
出力テーブルである。設定クロック数の出力テーブルは
設定クロック数毎に存在し、この出力テーブルには設定
クロック数や保存種数,種(シード値)が記録される。
保存されたシード値はその後の試験で使用される。
【0030】図5は請求項2の試験方法の処理フローの
例を示す図、図6は入力条件テーブルの例を示す図、図
7は出力テーブルの例を示す図、図8は電圧及び動作ク
ロック数の選択を説明する図、図9は入力条件テーブル
と出力テーブルの具体例を示す図である。図5の処理ス
テップS1〜S9はソフトウェアで実現され、テストさ
れる実計算機の中で実行される。
【0031】ステップS1では、各出力テーブルに最大
パターン数を設定する。図6(a) は電圧の入力条件テー
ブルを示し、図6(b) は動作クロック数の入力条件テー
ブルを示す。電圧の入力条件テーブルには開始電圧や最
大パターン数,変化量が記入され、動作クロック数の入
力条件テーブルには開始クロック数や最大パターン数,
変化量が記入される。図7(a) は電圧の出力テーブルを
示し、図7(b) は動作クロック数の出力テーブルを示
す。これらの出力テーブルは、試験される実計算機に設
けられている。電圧の出力テーブルは設定電圧毎に存在
し、設定電圧とパターン数を記憶する。動作クロック数
の出力テーブルは設定クロック数毎に存在し、設定クロ
ック数とパターン数を記憶する。
【0032】ステップS2では、種(シード値)の設定
または更新を行い、次いでシード値に従って生成される
乱数列に基づいてテスト命令列とデータ・パターンを生
成する。図5のステップS2で行われる処理は、図1の
ステップS2で行われる処理と同じである。
【0033】ステップS3では、電圧及び動作クロック
値の選択を行い、選択された電圧の値,動作クロック数
の値および変更指示をサービス・プロセッサに渡す。こ
の変更指示を受け取ると、サービス・プロセッサは本体
装置の電圧と動作クロック数を指示された値に変更す
る。
【0034】図8は、電圧及び動作クロック数の選択を
説明するための図である。図8(a)における斜線部はメ
ーカによって定められた保証範囲を示す。図8(b) にお
いて、Δfは動作クロック数の変化量を示し、Δvは電
圧の変化量を示す。開始クロック数の値および開始電圧
の値は、保証範囲外に存在する。
【0035】後述のステップS6では、下記のようにし
て電圧や動作クロックの値を変化させる。開始点として
格子点P55を選択し、格子点P55から基準点P00に向か
うベクトルaに従って電圧と動作クロック数を変化させ
る。即ち、P55→P44→P33→P22→P11→P00の順序
で、電圧・動作クロック数を変化させる。
【0036】ステップS4では、生成されたテスト命令
列およびデータ・パターンを使用して実計算機のテスト
を行う。ステップS5では、回路異常が発生したか否か
を調べる。YESの場合はステップS6に進み、NOの
場合にはステップS7に進む。ステップS6では、電圧
および動作クロック数の値を増減変化させ、ステップS
4に戻る。
【0037】ステップS7では、異常が発生した時の電
圧,動作クロック数に対応する電圧用の出力テーブルお
よび動作クロック数用の出力テーブルのパターン数を単
位量だけ減算する。例えば、回路異常が発生した時の電
圧・クロック数の組が(V1,F1 ),(V2 ,F2
であったと仮定すると、設定電圧がV1 の出力テーブル
のパターン数,設定電圧がV2 の出力テーブルのパター
ン数,設定クロック数がF1 の出力テーブルのパターン
数,設定クロック数がF2 の出力テーブルのパターン数
をそれぞれ−1する。
【0038】ステップS8では、回路異常なしの回数が
設定回数(この例では最大パターン数)か否かを調べ
る。NOの場合はステップS2に戻り、YESの場合は
ステップS9に進む。
【0039】ステップS9では、出力テーブルを表示す
る。図9(a) は入力条件テーブルの具体例を示す図であ
る。図示の例では、開始電圧が2.0ボルト,最大パタ
ーン数が50000,電圧の変化量が0.1ボルトとな
っている。図9(b) はテストが終了した時の出力テーブ
ルの具体例を示す図である。図9(b) の上側は正の開始
電圧から負方向に電圧を変化させながらテストを行った
場合の出力テーブルの具体例を示し、図9(b) の下側は
負の開始電圧から正方向に電圧を変化させながらテスト
を行った場合の出力テーブルの具体例を示す。図9(b)
は、例えば計算機の電圧を2.0ボルトに設定した状態
の下で50000個のテスト・パターンを用いてテスト
を行ったところ、全てのテスト・パターンで回路異常が
検出されたことを表している。
【0040】図10は請求項3の試験方法の処理フロー
の例を示す図、図11は基準の出力テーブルと被テスト
品の出力テーブルの比較を説明するための図である。請
求項3の試験方法の概要について説明する。先ず、請求
項2の試験を行い、良品と見做すことが出来る計算機を
見つけ出す。良品となるものを見つけ出したならば、そ
のときの出力テーブルを必要に応じて補正して基準とな
る出力テーブルを生成すると共に、そのときに使用した
シード値SD1 ,SD2 ,…,SDn を保存する。次
に、保存したシード値の集合を使用して請求項2の試験
方法と同じ試験方法で被テスト品を試験し、そのときに
得られた被テスト品の出力テーブルと基準の出力テーブ
ルとを比較する。
【0041】図10の処理ステップS1〜S8は、図5
の処理ステップS1〜S8と同じである。ただし、図1
0の処理ステップ2では、良品を見つけ出したときのシ
ード値(値)と同じ種を用いる。
【0042】ステップS9では、図11に示すように、
被テスト品の出力テーブルと基準の出力テーブルを比較
し、各電圧値における被テスト品のエラー数と基準のエ
ラー数の差が閾値以上であれば、許容範囲外であると判
断する。許容範囲は、例えば10%以内である。動作ク
ロック数についても、同様な処理が行われる。被テスト
品の出力テーブルの特性が許容範囲外のものである場合
にはステップS10に進み、許容範囲内である場合には
ステップS11に進む。ステップS10では、エラー・
メッセージを出力する。ステップS11では、被テスト
品の出力テーブルを表示する。
【0043】図12は請求項4の試験方法の処理フロー
の例を示す図である。ステップS1では、図2の入力条
件テーブルに基づいて、電圧と動作クロック数を選択す
る。ステップS2では、回路異常が発生し易いシード値
の集合の中からシード値を選択し、選択したシード値を
用いてテスト・パターンを生成する。なお、請求項1の
実施例などにより、回路異常を発生し易いテスト・パタ
ーンのシード値を予め収集しておく。
【0044】ステップS3では、設定または更新された
シード値に基づいて初期テスト・パターンを生成する。
ステップS4では、初期テスト・パターン中のデータ・
パターンを加工する。加工には、ビット反転やシフト等
がある。データには種々の形式のものがあるが、例えば
浮動小数点データの場合はデータの仮数部を加工し、固
定小数点データの場合はデータの小数部を加工する。
【0045】ステップS5では、全加工処理が終了した
か否かを調べる。YESの場合はステップS9に進み、
NOの場合にはステップS6に進む。例えば加工にビッ
ト反転とシフトの2種類があると仮定すると、一つの初
期テスト・パターンについて既にEOR加工とシフト加
工が行われているときに、全加工処理終了と判断され
る。
【0046】ステップS6では、命令列および加工され
たデータ・パターンを使用して、テストを実行する。ス
テップS7では、回路異常が発生したか否かを調べる。
YESの場合はステップS8に進み、NOの場合はステ
ップS4に戻る。ステップS8では、エラー数をカウン
トアップする。
【0047】ステップS9では、残っている種があるか
否かを調べる。即ち、収集したシード値が全て使用され
たか否かを調べる。YESの場合はステップS2に戻
り、NOの場合はステップS10に進む。ステップS1
0では、電圧・動作クロック数の増減変化が未完か完了
かを調べる。未完の場合はステップS1に進み、完了の
場合はステップS11に進む。
【0048】ステップS11では、エラー数をチェック
する。すなわち、被テスト品のエラー数と,良品につい
てステップS1ないしS10を行ったときに得られたエ
ラー数とを比較し、被テスト品のエラー数と良品のエラ
ー数との差が閾値を越えている場合はステップS12に
進み、閾値以内である場合はステップS13に進む。な
お、閾値は品質要求により予め設定されている。ステッ
プS12では、エラー・メッセージを出力する。ステッ
プS13では、エラー数を出力する。
【0049】図13と図14は請求項5の試験方法の処
理フローの例を示す図である。図13のステップS1な
いしS8は実計算機上で行われ、図14(a) のステップ
S1ないしS5はシステム・レベルの論理シミュレータ
上で行われ、図14(b) のステップS1ないしS3はL
SI単体レベルの論理シミュレータ上で行われる。
【0050】図13の処理フローについて説明する。ス
テップS1では、図2の入力条件テーブルに基づいて電
圧の値および動作クロック数の値を選択し、選択した電
圧の値,動作クロック数の値および変更指示をサービス
・プロセッサに渡す。サービス・プロセッサは、変更指
示を受け取ると、計算機本体の電圧と動作クロック数を
指示された値に変更する。
【0051】ステップS2では、種(シード値)の設定
または更新を行い、設定または更新されたシード値に基
づいて乱数列を生成し、乱数列に基づいて命令列および
データ・パターンを生成する。生成されたテスト命令列
およびテスト・データ列は、記憶装置の所定領域に格納
される。
【0052】ステップS3では、テストを実行する。ス
テップS4では、回路異常が発生したか否かを調べる。
YESの場合はステップS5に進み、NOの場合はステ
ップS1に戻る。
【0053】ステップS5では、使用した命令列を保存
する。データ量を小さくするために、回路異常が検出さ
れた時に命令パイプラインで処理されている複数の命令
の内の1番早く命令パイプラインに投入された命令を見
つけ、見つけた命令以降の命令列を保存するようにして
も良い。この場合、命令列を再実行するために必要なハ
ード環境も保存しておく。ステップS6では、使用した
データ・パターンを保存する。
【0054】ステップS7では、電圧・動作クロック数
の増減変化が未完か,完了かを調べる。未完の場合はス
テップS1に戻り、完了の場合はステップS8に進む。
ステップS8では、退避されたテスト数を保存する。即
ち、ステップS5およびステップS6で保存された命令
列とデータ・パターンの組の数を保存する。
【0055】図14(a) の処理フローについて説明す
る。図14(a) の処理フローは、システム・レベルの論
理シミュレータ上で行われる。この論理シミュレータ
は、メモリ上に回路(信号線やデータ)を構築してお
り、異常となったLSIの外部信号とFFデータを保存
することが出来る。また、回路異常時には、論理シミュ
レータのクロックは停止する。
【0056】ステップS1では、保存したデータを用い
て保存した命令列を実行する。ステップS2では、回路
異常が発生したか否かを調べる。YESの場合はステッ
プS3に進み、NOの場合はステップS4に進む。ステ
ップS3では、異常発生時におけるLSIの外部信号や
FFデータ(フリップ・フロップ・データ)を退避す
る。ステップS4では、命令列を更新する。ステップS
5では、全テスト数(図13のステップS8を参照)の
テストが行われたか否かを調べる。NOの場合はステッ
プS1に戻り、YESの場合は終了とする。
【0057】図14(b) の処理フローについて説明す
る。図14(b) の処理フローは、LSI単体レベルの論
理シミュレータ上で実行される。このテストを実行する
場合には、回路異常の発生に関連すると思われるLSI
をテスト対象とする。例えば、中央処理装置の中に存在
する演算器の演算結果についてパリティ・エラーが検出
された場合には、記憶制御ユニットを構成するLSI,
演算処理ユニットを構成するLSI,命令制御ユニット
を構成するLSIをテストの対象とする。
【0058】ステップS1では、テスト対象のLSIの
外部信号およびFFデータを退避したデータの集まり
(図14(a) のステップS3を参照)の中から探し出
し、探し出した外部信号およびFFデータを当該LSI
を模擬する論理シミュレータに設定する。ステップS2
では、論理シミュレータをクロック・レベルで走行させ
る。ステップS3では、テストが完了したか否かを調
べ、NOの場合はステップS1に戻り、YESの場合は
終了とする。
【0059】
【発明の効果】システムや装置レベルでのテクノロジ障
害では、条件が複雑で結果的に無効なテストやデータが
多いために、長時間の試験になるが、本発明によれば、
下記のような顕著な効果を奏することが出来る。
【0060】請求項1の発明によれば、障害発生頻度を
高める条件を変動させ、過去に発生したテスト・パター
ンの有効度を向上させ、生データではなくデータを再現
できる種を保存させているため、試験設備や試験工数を
大幅に削減できる。
【0061】請求項2の発明によれば、装置の持つノイ
ズ障害やディレー障害に対する強度を定量的に把握でき
るため、スクリーニング試験やマージン試験の試験項目
の削減または強化が可能になり、装置品質に応じた試験
工数の決定が技術的に可能となる。
【0062】量産段階では、製造障害を中心に試験が行
われているが、請求項3の発明によれば、プロトタイプ
のテスト結果と被テスト品のテスト結果を比較すること
により、ノイズやディレーに基づく障害に対する被テス
ト品の強度の妥当性まで確認できるため、工場とマシン
環境が異なるユーザ先でも計算機を安定に稼働させるこ
とが可能となる。
【0063】同一装置でも構成部品にバラツキがあるた
め、障害パターンが微妙に変化する問題があるが、請求
項4の発明によれば、有効データだけでなく、有効デー
タに対してビット・シフト・処理やビット反転処理を行
うことにより、有効データの範囲を広げ、障害検出能力
の向上が図れる。
【0064】無限に近い信号とデータの組合せのため、
動作スピードが極端に遅い論理シミュレーション段階の
検証ではモデル化した範囲でテクノロジ検証を行うが、
請求項5の発明によれば、実マシンで発生した障害に基
づいて得られた試験に有効な信号とデータの組合せを使
用し、システム・レベルからLSIレベルまでの試験を
容易に行うことが可能となり、試験前工程での評価が可
能となる。これにより、製品コスト削減に貢献できる。
【図面の簡単な説明】
【図1】請求項1の試験方法の処理フローの例を示す図
である。
【図2】請求項1の試験方法で使用される入力条件テー
ブルの例を示す図である。
【図3】請求項1の試験方法で使用される出力テーブル
の例を示す図である。
【図4】請求項1の試験方法における電圧及び動作クロ
ック数の選択を説明するための図である。
【図5】請求項2の試験方法の処理フローの例を示す図
である。
【図6】請求項2の試験方法で使用される入力条件テー
ブルの例を示す図である。
【図7】請求項2の試験方法で使用される出力テーブル
の例を示す図である。
【図8】請求項2の試験方法における電圧及び動作クロ
ック数の選択を説明するための図である。
【図9】請求項2の試験方法における入力条件テーブル
と出力テーブルの具体例を示す図である。
【図10】請求項3の試験方法の処理フローの例を示す
図である。
【図11】基準の出力テーブルと被テスト品の出力テー
ブルの比較を説明するための図である。
【図12】請求項4の試験方法の処理フローの例を示す
図である。
【図13】請求項5の試験方法の処理フローの例を示す
図である。
【図14】請求項5の試験方法の処理フローの例(続
き)を示す図である。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 予め定められた電圧の最大値,電圧
    の変化量,電圧の最小値,動作クロック数の最大値,動
    作クロック数の変化量および動作クロック数の最小値に
    従って、電圧および動作クロック数を選択し、テスト対
    象の計算機本体の電圧を選択された電圧に、動作クロッ
    ク数を選択された動作クロック数にするための操作を行
    い、 シード値の設定または更新を行い、設定または更新
    されたシード値に基づいて乱数列を生成し、乱数列に基
    づいて命令列とデータ・パターンとより成るテスト・パ
    ターンを生成し、 生成されたテスト・パターンを使用してテスト対象
    の計算機をテストし、 テストの過程において回路異常が発生しなかった場
    合には、上記の処理に戻り、 テストの過程において回路異常が発生した場合に
    は、当該テスト・パターン生成の際に使用されたシード
    値を退避し、 電圧および動作クロック数の増減変化が未完の場合
    にはの処理に戻り、 電圧および動作クロック数の増減変化が完了の場合
    には退避されたシード値を保存し、保存されたシード値
    をその後の試験で利用することを特徴とする計算機の試
    験方法。
  2. 【請求項2】 複数の電圧用出力テーブル及び複数
    の動作クロック数用出力テーブルのそれぞれに回路異常
    数を初期設定し、 シード値の設定または更新を行い、設定または更新
    されたシード値に基づいて乱数列を生成し、乱数列に基
    づいて命令列とデータ・パターンとより成るテスト・パ
    ターンを生成し、 テスト対象の計算機本体の電圧を保証範囲外の電圧
    に設定すると共に、動作クロック数を保証範囲外の動作
    クロック数に設定し、 生成されたテスト・パターンを使用してテスト対象
    の計算機をテストし、 テストの過程において回路異常が発生した場合に
    は、電圧,動作クロック数の基準点に向かうようにテス
    ト対象の計算機本体の電圧および/または動作クロック
    数を変更した後、上記の処理に戻り、 テスト過程において回路異常が発生しなかった場合
    には、回路異常が発生しなくなった迄に辿った電圧およ
    び動作クロック数の軌跡によって特定される出力テーブ
    ルの回路異常数を単位量だけ更新し、次にの処理に進
    み、 テスト・パターン生成回数が予め設定された数に等
    しいか否かを調べ、等しくない場合にはの処理に戻る
    ことを特徴とする計算機の試験方法。
  3. 【請求項3】 複数の電圧用出力テーブル及び複数
    の動作クロック数用出力テーブルのそれぞれに回路異常
    数を初期設定し、 シード値の設定または更新を行い、設定または更新
    されたシード値に基づいて乱数列を生成し、乱数列に基
    づいて命令列とデータ・パターンとより成るテスト・パ
    ターンを生成し、 テスト対象の計算機本体の電圧を保証範囲外の電圧
    に設定すると共に、動作クロック数を保証範囲外の動作
    クロック数に設定し、 生成されたテスト・パターンを使用してテスト対象
    の計算機をテストし、 テストの過程において回路異常が発生した場合に
    は、電圧,動作クロック数の基準点に向かうようにテス
    ト対象の計算機本体の電圧および/または動作クロック
    数を変更した後、上記の処理に戻り、 テスト過程において回路異常が発生しなかった場合
    には、回路異常が発生しなくなった迄に辿った電圧およ
    び動作クロック数の軌跡によって特定される出力テーブ
    ルの回路異常数を単位量だけ更新し、次にの処理に進
    み、 テスト・パターン生成回数が予め設定された数に等
    しいか否かを調べ、等しくない場合にはの処理に戻
    り、 等しい場合には、テスト対象の計算機の出力テーブ
    ルの回路異常数と基準の出力テーブルの回路異常数とを
    比較することを特徴とする計算機の試験方法。
  4. 【請求項4】 予め定められた電圧の最大値,電圧
    の変化量,電圧の最小値,動作クロック数の最大値,動
    作クロック数の変化量および動作クロック数の最小値に
    従って、電圧および動作クロック数を選択し、テスト対
    象の計算機本体の電圧を選択された電圧に、動作クロッ
    ク数を選択された動作クロック数にするための操作を行
    い、 回路異常を惹起したテスト・パターンのシード値の
    集合を使用して、シード値の設定または更新を行い、設
    定または更新されたシード値に基づいて乱数列を生成
    し、乱数列に基づいて命令列とデータ・パターンとより
    成るテスト・パターンを生成し、 生成されたテスト・パターンの中のデータ部分を加
    工して、加工テスト・パターンを生成し、 加工テスト・パターンを用いてテスト対象の計算機
    をテストし、 加工テスト・パターンによるテストの過程において
    回路異常が検出された場合には、エラー数をカウント・
    アップし、次いで上記シード値の集合の中に使われてい
    ないシード値が残っていることを条件として、の処理
    に戻り、 加工テスト・パターンによるテストの過程で回路異
    常が検出されなかった場合には、上記シード値の集合の
    中に使われていないシード値が残っていることを条件と
    して、の処理に戻り、 上記,の処理において上記シード値の集合の中
    に使われていないシード値が残っていない場合には、電
    圧,動作クロック数の増減変化が未完であることを条件
    として、の処理に戻ることを特徴とする計算機の試験
    方法。
  5. 【請求項5】 予め定められた電圧の最大値,電圧
    の変化量,電圧の最小値,動作クロック数の最大値,動
    作クロック数の変化量および動作クロック数の最小値に
    したがって、電圧および動作クロック数を選択し、テス
    ト対象の計算機本体の電圧を選択された電圧に、動作ク
    ロック数を選択された動作クロック数にするための操作
    を行い、 シード値の設定または更新を行い、設定または更新
    されたシード値に基づいて乱数列を生成し、乱数列に基
    づいて命令列とデータ・パターンとより成るテスト・パ
    ターンを生成し、 生成されたテスト・パターンを使用してテスト対象
    の計算機をテストし、 テストの過程において回路異常が発生しなかった場
    合には、上記の処理に戻り、 テストの過程において回路異常が発生した場合に
    は、パイプライン段数分さかのぼったハード環境,命令
    列およびデータ・パターンを保存し、 電圧及び動作クロック数の増減変化が未完の場合に
    はの処理に戻り、増減変化が完了の場合にはの処理
    に進み、 複数のLSI単位に論理設計された計算機の回路動
    作を模擬するシステム・レベルの論理シミュレータ上
    で、保存されたデータ・パターンを用いる保存された命
    令列の実行を模擬し、 システム・レベルの論理シミュレータが回路異常を
    検出した場合には、LSIの外部信号およびフリップ・
    フロップ・データを保存し、 LSI単位の回路動作を模擬するLSI単体レベル
    の論理シミュレータに、保存した外部信号およびフリッ
    プ・フロップ・データを設定し、当該論理シミュレータ
    をクロック・レベルで走行させることを特徴とする計算
    機の試験方法。
JP9194289A 1997-07-18 1997-07-18 計算機の試験方法 Withdrawn JPH1139181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9194289A JPH1139181A (ja) 1997-07-18 1997-07-18 計算機の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194289A JPH1139181A (ja) 1997-07-18 1997-07-18 計算機の試験方法

Publications (1)

Publication Number Publication Date
JPH1139181A true JPH1139181A (ja) 1999-02-12

Family

ID=16322129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194289A Withdrawn JPH1139181A (ja) 1997-07-18 1997-07-18 計算機の試験方法

Country Status (1)

Country Link
JP (1) JPH1139181A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175576A1 (ja) * 2012-05-22 2013-11-28 富士通株式会社 値管理方法、情報処理装置及びプログラム
WO2022014149A1 (ja) * 2020-07-14 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、車両制御システム、および、固体撮像素子の制御方法
JPWO2022145092A1 (ja) * 2020-12-28 2022-07-07

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175576A1 (ja) * 2012-05-22 2013-11-28 富士通株式会社 値管理方法、情報処理装置及びプログラム
WO2022014149A1 (ja) * 2020-07-14 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、車両制御システム、および、固体撮像素子の制御方法
US12335648B2 (en) 2020-07-14 2025-06-17 Sony Semiconductor Solutions Corporation Solid-state imaging device, vehicle control system, and control method for solid-state imaging device
JPWO2022145092A1 (ja) * 2020-12-28 2022-07-07
WO2022145092A1 (ja) * 2020-12-28 2022-07-07 日立Astemo株式会社 電子制御装置、車載装置の診断方法

Similar Documents

Publication Publication Date Title
US5291495A (en) Method for designing a scan path for a logic circuit and testing of the same
Cheng Transition fault testing for sequential circuits
EP0259662B1 (en) Method for generating a candidate list of faulty circuit elements and method for isolating faults in a digital logic circuit using said candidate list.
US5515384A (en) Method and system of fault diagnosis of application specific electronic circuits
KR100337696B1 (ko) 모델 검사를 위한 동작 환경을 자동적으로 생성하는 방법
CN117094269B (zh) 一种验证方法、装置、电子设备及可读存储介质
US5546408A (en) Hierarchical pattern faults for describing logic circuit failure mechanisms
EP0222392A2 (en) Method for test generation
US6993470B2 (en) Method of evaluating test cases in a simulation environment by harvesting
US6453437B1 (en) Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation
CN114398848B (zh) 一种测试向量生成方法、装置及存储介质
JP3262281B2 (ja) 電子回路の試験方法と試験装置
JP3825572B2 (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
US7024345B1 (en) System and method for testing parameterized logic cores
US7003743B2 (en) Method and system of data processor design by sensitizing logical difference
EP1327890B1 (en) Method of optimizing a plurality of tests used in digital integrated circuits
US7096384B2 (en) Fault simulator for verifying reliability of test pattern
US6681357B2 (en) MISR simulation tool for memory BIST application
US20050076282A1 (en) System and method for testing a circuit design
US6675323B2 (en) Incremental fault dictionary
JPH1139181A (ja) 計算機の試験方法
Na et al. Simulated fault injection using simulator modification technique
US7277840B2 (en) Method for detecting bus contention from RTL description
JP3184023B2 (ja) テストパターンの故障検出率算出方法および装置
Chen et al. Physical-aware diagnosis of multiple interconnect defects

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005