JPH1139377A - 半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 プリレイアウト検証の検証環境をポストレイ
アウト検証の検証環境へ容易に変更を可能とすることに
より、変更ミスを減少し、精度の高い検証を行うことで
ある。 【解決手段】 論理設計結果として得られるネットリス
トを入力し、レイアウトの設計を行うレイアウト設計部
３と、論理設計結果のネットリスト１とレイアウト設計
ステップの結果のネットリスト５とのノードの対応付け
を行い、論理設計結果の名前を反映したレイアウト設計
結果のネットリスト１１を出力するノードの対応付け部
７と、論理設計結果の名前を反映したレイアウト設計結
果のネットリスト１１を用いてポストレイアウト検証環
境の設定を行うポストレイアウト検証環境の設定部１７
と、このポストレイアウト検証環境の設定部１７の検証
環境を用いてポストレイアウト検証を行うポストレイア
ウト検証部２１とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
検証方法、半導体集積回路の検証装置、及び、半導体集
積回路の検証プログラムを記録したコンピュータ読み取
り可能な記録媒体に関し、特に、半導体集積回路のレイ
アウト設計結果として生ずる寄生容量及び寄生抵抗成分
を考慮した半導体集積回路の検証技術に関する。

【０００２】

【従来の技術】半導体製造プロセスの微細化に伴い、レ
イアウトにより生じる寄生成分による遅延時間は素子の
遅延時間に対して無視できないものとなってきている。
これは、半導体プロセスの微細化が進むにつれて、素子
自体の遅延時間が小さくなってきているためである。従
って、昨今の半導体集積回路の設計に於いては、レイア
ウト設計結果の寄生成分の影響を考慮した検証を行うこ
とで、製品開発のリファイン回数の削減、及び開発期間
の短縮を図っている。

【０００３】以下では、レイアウト設計結果として生ず
る寄生容量及び寄生抵抗成分の影響を考慮した検証をポ
ストレイアウト検証と呼び、論理設計後のレイアウト設
計結果として生ずる寄生容量及び寄生抵抗成分の影響を
考慮しない検証をプリレイアウト検証と呼ぶ。

【０００４】図８は、従来のプリレイアウト検証及びポ
ストレイアウト検証の処理を示すブロック図である。プ
リレイアウト検証では、論理設計結果として得られるネ
ットリスト１に対する検証を行なう為、検証結果の確
認、解析作業に、論理設計結果のノード名、インスタン
ス名をそのまま使用して検証環境設定部１３により検証
のための環境を設定し、プリレイアウト検証部１９にて
検証を行う。従って、確認、解析作業が容易である。こ
こで、ノードとは、ネットリストにおいて接続されてい
るセルのピン（端子）の集合をいう。また、ネットリス
トとは、ある機能を有する電子回路をインスタンスとノ
ードの接続関係として表現したものをいう。インスタン
スとは、ネットリストに含まれるセルに特定の名称がつ
けられたものをいう。

【０００５】一方、ポストレイアウト検証では、レイア
ウト設計部３にてレイアウト設計を行い、その結果を反
映したネットリスト５を新たに作成することになり、論
理設計結果であるネットリスト１とはノード名、インス
タンス名が異なる。従って、プリレイアウト検証での検
証環境をポストレイアウト検証に利用することは出来な
い。

【０００６】現在では、ポストレイアウト検証の手法と
して、次の２つの手法が知られている。第１の手法は、
プリレイアウト検証の検証環境とは別に、レイアウト設
計結果として生じる寄生容量及び寄生抵抗成分を含んだ
レイアウト設計結果のネットリストに対応した検証環境
を新たに準備してポストレイアウト検証を行なう手法で
ある。

【０００７】第２の手法は、プリレイアウト検証の検証
環境を再利用する手法であるが、レイアウト設計結果と
して生じる寄生容量成分だけを、論理設計結果であるネ
ットリストへ付加してポストレイアウト検証を行なう手
法である。

【０００８】

【発明が解決しようとする課題】従来技術で示した２つ
のポストレイアウト検証の手法においては以下に述べる
問題点が生じる。

【０００９】第１の手法の場合、ポストレイアウト検証
の検証環境を準備する為に、プリレイアウト検証の検証
環境に対して、ノード名、インスタンス名をレイアウト
設計結果のネットリストに対応したものに変更する作業
が必要となる。この作業には膨大な工数が必要となり、
且つ、変更作業上のミスが生じる可能性が大である。

【００１０】一方、第２の手法の場合、レイアウト設計
結果として生ずる寄生容量成分のみを考慮し、寄生抵抗
成分を考慮していない為、特にディープサブミクロンプ
ロセスを用いた半導体集積回路の設計において、検証の
精度上の問題が生ずる。

【００１１】以上、示した様に、従来の検証手法では、
プリレイアウト検証の検証環境をポストレイアウト検証
の検証環境に変更する作業に膨大な工数がかかり、且
つ、変更ミスの混入の可能性を残す。もしくは、レイア
ウト設計結果として生ずる寄生容量と寄生抵抗成分の双
方の影響を考慮した精度の高い検証が不可能となる。

【００１２】本発明は上記事情に鑑みて成されたもので
あり、その目的とするところは、プリレイアウト検証の
検証環境をポストレイアウト検証の検証環境へ容易に変
更を可能とすることにより、変更ミスを減少し、精度の
高い検証を行うことができる半導体集積回路の検証方
法、半導体集積回路の検証装置、及び、半導体集積回路
の検証プログラムを記録したコンピュータ読み取り可能
な記録媒体を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体集積回路の検証方法、半導体集
積回路の検証装置、及び、半導体集積回路の検証プログ
ラムを記録したコンピュータ読み取り可能な記録媒体
は、論理設計結果の検証環境と同一の検証環境を利用可
能であり、且つ、レイアウト設計結果の寄生容量および
寄生抵抗成分の両方を考慮した検証を可能とする、半導
体集積回路の検証手法に関する発明である。

【００１４】請求項１の発明は、半導体集積回路の検証
方法において、論理設計結果として得られるネットリス
トを入力し、レイアウトの設計を行うレイアウト設計ス
テップと、前記論理設計結果のネットリストと前記レイ
アウト設計ステップの結果のネットリストとのノードの
対応付けを行い、論理設計結果の名前を反映したレイア
ウト設計結果のネットリストを出力するノードの対応付
けステップと、前記論理設計結果の名前を反映したレイ
アウト設計結果のネットリストを用いてポストレイアウ
ト検証環境の設定を行うポストレイアウト検証環境の設
定ステップと、このポストレイアウト検証環境の設定ス
テップの検証環境を用いてポストレイアウト検証を行う
ポストレイアウト検証ステップと、を有することを特徴
とする。

【００１５】請求項２の発明は、前記請求項１における
ノードの対応付けステップは、前記論理設計結果のネッ
トリストを入力し、この論理設計結果のネットリストに
おいてノードに接続されている全ての端子にそれぞれ異
なったノード名を与え、ノードの分割前後のノード対応
表作成を行う作成ステップと、この作成されたノード対
応表を用いてノード名を変更することによりノード名変
更済みネットリストを出力するノード名変更ステップ
と、前記レイアウト設計結果のネットリストを入力し、
各ノードのモジュール化を行い、寄生容量及び寄生抵抗
成分のネットリストの出力を行うノードのモジュール化
処理ステップと、前記寄生成分のみのネットリストを前
記ノード名変更済みネットリストに接続して論理設計結
果の名前を反映したレイアウト設計結果のネットリスト
を出力するモジュール接続ステップと、を有することを
特徴とする。

【００１６】請求項３の発明は、半導体集積回路の検証
方法において、論理設計結果として得られるネットリス
トを入力し、レイアウトの設計を行うレイアウト設計ス
テップと、前記論理設計結果のネットリストと前記レイ
アウト設計ステップの結果のネットリストとのノードの
対応付けを行い、ノード対応情報を出力するノードの対
応付けステップと、前記論理設計結果として得られるネ
ットリストを用いて検証環境の設定を行うプリレイアウ
ト検証環境の設定ステップと、このプリレイアウト検証
環境設定ステップの検証環境を入力し、前記ノードの対
応情報を用いて、前記検証環境の変更を行う変更処理ス
テップと、前記変更されたプリレイアウトの検証環境を
用いてポストレイアウト検証の環境を設定するポストレ
イアウト検証環境の設定ステップと、このポストレイア
ウト検証環境の設定ステップの検証環境を用いてポスト
レイアウト検証を行うポストレイアウト検証ステップ
と、を有することを特徴とする。

【００１７】請求項４の発明は、前記請求項３における
ノードの対応付けステップは、前記論理設計結果のネッ
トリストを入力し、この論理設計結果のネットリストに
おいてノードに接続されている全ての端子にそれぞれ異
なったノード名を与え、ノードの分割前後のノード対応
表作成を行う作成ステップと、この作成されたノード対
応表を用いてノード名を変更することによりノード名変
更済みネットリストを出力するノード名変更ステップ
と、前記レイアウト設計結果のネットリストを入力し、
各ノードのモジュール化を行い、寄生容量及び寄生抵抗
成分のネットリストの出力を行うノードのモジュール化
処理ステップと、前記寄生成分のみのネットリストを前
記ノード名変更済みネットリストに接続してノード対応
情報を出力するモジュール接続ステップと、を有するこ
とを特徴とする。

【００１８】請求項５の発明は、半導体集積回路の検証
装置において、論理設計結果として得られるネットリス
トを入力し、レイアウトの設計を行うレイアウト設計部
と、前記論理設計結果のネットリストと前記レイアウト
設計ステップの結果のネットリストとのノードの対応付
けを行い、論理設計結果の名前を反映したレイアウト設
計結果のネットリストを出力するノードの対応付け部
と、前記論理設計結果の名前を反映したレイアウト設計
結果のネットリストを用いてポストレイアウト検証環境
の設定を行うポストレイアウト検証環境の設定部と、こ
のポストレイアウト検証環境の設定部の検証環境を用い
てポストレイアウト検証を行うポストレイアウト検証部
と、を有することを特徴とする。

【００１９】請求項６の発明は、半導体集積回路の検証
プログラムを記録したコンピュータ読み取り可能な記録
媒体において、論理設計結果として得られるネットリス
トを入力し、レイアウトの設計を行うレイアウト設計ス
テップと、前記論理設計結果のネットリストと前記レイ
アウト設計ステップの結果のネットリストとのノードの
対応付けを行い、論理設計結果の名前を反映したレイア
ウト設計結果のネットリストを出力するノードの対応付
けステップと、前記論理設計結果の名前を反映したレイ
アウト設計結果のネットリストを用いてポストレイアウ
ト検証環境の設定を行うポストレイアウト検証環境の設
定ステップと、このポストレイアウト検証環境の設定ス
テップの検証環境を用いてポストレイアウト検証を行う
ポストレイアウト検証ステップと、を有することを特徴
とする。

【００２０】上記発明の構成によれば、論理設計結果の
ノード名を保存したレイアウト設計結果のネットリスト
を得ることが可能となる。これにより、レイアウト設計
結果により生ずる寄生容量及び寄生抵抗成分を考慮した
高精度の検証を、論理設計結果のネットリストに対する
検証環境を再利用して実施することが可能となる。

【００２１】

【発明の実施の形態】以下、本発明に係る半導体集積回
路の検証方法、半導体集積回路の検証装置、及び、半導
体集積回路の検証プログラムを記録したコンピュータ読
み取り可能な記録媒体の実施形態について、図面を参照
しながら詳細に説明する。

【００２２】本実施形態の半導体集積回路の検証装置が
具備するハードウエア構成は、各種処理を行うためのＣ
ＰＵと、キーボード、マウス、ライトペン、又はフレキ
シブルディスク装置等の入力装置と、メモリ装置やディ
スク装置等の外部記憶装置と、ディスプレイ装置、プリ
ンタ装置等の出力装置等とを備えた通常のコンピュータ
システムを用いる。なお、前記ＣＰＵは、以下に説明す
る各部の処理等を行う演算部と、前記処理の命令を記憶
する主記憶部とを具備する。

【００２３】図１は、本実施形態を示すブロック図であ
る。この半導集積回路の検証装置は、論理設計結果とし
て得られるネットリスト１を入力し、レイアウトの設計
を行うレイアウト設計部３と、論理設計結果のネットリ
スト１とレイアウト設計結果のネットリスト５とのノー
ドの対応付けを行い、論理設計結果の名前を反映したレ
イアウト設計結果のネットリスト１１を出力するノード
の対応付け部７と、この論理設計結果の名前を反映した
レイアウト設計結果のネットリスト１１を用いて検証環
境の設定を行う検証環境の設定部１７と、この検証環境
の設定部１７の検証環境を用いてポストレイアウト検証
を行うポストレイアウト検証部２１と、を具備するもの
である。

【００２４】ここで、ポストレイアウト検証部２１の検
証環境設定部１７の検証環境について、ノード対応表９
を用いて変更を行うようにしてもよい。この場合には、
ノード対応表９及び検証環境の設定部１３を入力してノ
ード対応表９に従って検証環境を変更する変更処理部１
５を設けるようにする。

【００２５】次に、本実施形態の半導体集積回路の検証
処理動作を説明する。以下の処理動作により、レイアウ
ト設計結果のネットリストを、論理設計結果のネットリ
ストと同一の検証環境で検証可能な形式に変更する。

【００２６】まず、レイアウト設計部３にて論理設計結
果のネットリスト１を用いてレイアウト設計を行う。

【００２７】次に、ノードの対応付け部７にて、論理設
計結果のネットリスト１においてノードに接続されてい
る全ての端子にそれぞれ異なったノード名を与えること
によりネットリストを変更する。この際、各端子に与え
られるノード名は、元のノード名との間に対応関係を持
たせる。

【００２８】続いて、論理設計結果のネットリスト１の
各ノードに対応した、レイアウト設計結果として生ずる
寄生容量及び寄生抵抗成分からなるネットリストを、ノ
ード毎に切り出してモジュールとする。

【００２９】続いて、作成したモジュールを、変更した
ネットリストに接続して、論理設計結果の名前を反映し
たレイアウト設計結果のネットリスト１１を出力する。

【００３０】次に、検証環境の設定部１７にて、論理設
計結果の名前を反映したレイアウト設計結果のネットリ
スト１１を用いて検証環境の設定を行い、ポストレイア
ウト検証部２１にて、設定された検証環境を用いて検証
を行う。

【００３１】以上の手順により、論理設計結果のノード
名を保存したレイアウト設計結果のネットリストを得る
ことが可能となる。これにより、レイアウト設計結果に
より生ずる寄生容量及び寄生抵抗成分を考慮した高精度
の検証を、論理設計結果のネットリストに対する検証環
境を再利用して実施することが可能となる。

【００３２】図２の破線図で囲まれた部分は、ノードの
対応付け部７の詳細を示すブロック図である。このノー
ドの対応付け部７は、論理設計結果のネットリスト１を
入力し、論理設計結果のネットリスト１においてノード
に接続されている全ての端子にそれぞれ異なったノード
名を与え、ノードの分割前後のノード対応表作成を行う
ノード対応表作成部７１と、ノード対応表を用いてノー
ド名を変更することによりノード名変更済みネットリス
ト７３を出力するノード名変更部７２と、レイアウト設
計結果のネットリスト５を入力し、各ノードのモジュー
ル化を行い、寄生容量及び寄生抵抗成分のネットリスト
７５の出力を行うノードのモジュール化処理部７４と、
ノード名変更済みネットリスト７３及び寄生成分のみの
ネットリスト７５を接続して論理設計結果の名前を反映
したレイアウト設計結果のネットリスト１１を出力する
モジュール接続部７６と、を備えるものである。

【００３３】次に、このノードの対応付け部７の動作に
ついて、具体例を用いて詳細に説明する。

【００３４】図３は、論理設計結果のネットリスト１の
具体例である。図示の如く、インバータＩ１の出力が、
ＡＮＤ回路Ｉ２、インバータＩ３及びＩ４の入力に接続
されているものとする。図４は、レイアウト設計結果の
ネットリスト５の具体例である。レイアウト設計後であ
るので、各ノードにおける寄生成分等が分かっているも
のとする。

【００３５】まず、ノードを分割したノード対応表作成
部７１にて、論理設計結果のネットリスト１を入力し、
論理設計結果のネットリスト１においてノードに接続さ
れている全ての端子にそれぞれ異なったノード名を与
え、ノードを分割したネットリスト作成を行う。図５は
この処理を説明するための図面である。図示の如く、図
３に示した論理設計結果の回路図のノードであるｎｅｔ
１に接続されている全ての端子に、それぞれ新しいノー
ド名、ｎｅｔ１＿Ｉ１＿Ｚ，ｎｅｔ１＿Ｉ２＿Ｂ，ｎｅ
ｔ１＿Ｉ３＿Ａ，ｎｅｔ１＿Ｉ４＿Ａを与えることによ
りノード、ｎｅｔ１を分割したネットリストを作成す
る。ノード名変更部７２では、ノード対応表を用いてノ
ード名を変更することによりノード名変更済みネットリ
スト７３を出力する。この際、新しく与えるノード名
は、「（変換前のノード名）＿（インスタンス名）＿
（ピン名）」とし、分割前のノード名、ｎｅｔ１と対応
を持った名前を与える様にする。

【００３６】次に、ノードのモジュール化処理部７４で
は、レイアウト設計結果のネットリスト５を入力し、各
ノードのモジュール化を行い、寄生容量及び寄生抵抗成
分のネットリスト７５の出力を行う。レイアウト設計結
果のネットリスト５を示す図４において、寄生抵抗、Ｒ
１の両端のノードｎ０，ｎ１をショートさせることによ
り、１つのノードであるｎｅｔ１に置き換える。次に、
寄生抵抗であるＲ２についても同様に両端のノードであ
るｎｅｔ１，ｎ２をショートさせて、１つのノードｎｅ
ｔ１に置き換える。同様の処理を全ての寄生抵抗が接続
されている両端のノードに対して行うと、ｎ０，ｎ１，
ｎ２，ｎ３，ｎ４，ｎ５，ｎ６，ｎ７，ｎ８，ｎ９，ｎ
１０は全て同じノードであるｎｅｔ１となる。このよう
にして、同じノードであるｎｅｔ１のモジュール化を行
い、寄生容量及び寄生抵抗成分のネットリスト７５の出
力を行う。この寄生容量及び寄生抵抗成分のネットリス
ト７５を図６に示した。図６に示す様に、上記の手順に
於いて同一ノードとなった元々のノードに接続する全て
の寄生抵抗と寄生容量を一つの回路としてモジュール化
する。このモジュールは、図３の回路図のノード、ｎｅ
ｔ１に対応している。

【００３７】次に、モジュール接続部７６では、ノード
名変更済みネットリスト７３及び寄生成分のみのネット
リスト７５を接続して論理設計結果の名前を反映したレ
イアウト設計結果のネットリストを出力する。この具体
例では、図６に示すモジュールの端子であるｎｏは、図
５に示すインバータＩ１の出力端子に接続する。ｎｏは
ノードｎｅｔ１＿Ｉ１＿Ｚに対応していることも、上記
の寄生抵抗の探索の過程から求められる。同様に、図６
の端子であるｎ８，ｎ９，ｎ１０がそれぞれ、図５のノ
ードｎｅｔ１＿Ｉ２＿Ｂ，ｎｅｔ１＿Ｉ３＿Ａ，ｎｅｔ
１＿Ｉ４＿Ａに対応する。

【００３８】以上の対応関係から図７に示す様に、図６
に示した寄生成分からなるモジュールを図５に示す回路
図と接続することが可能となる。このようにして、ノー
ドの対応付けを行うことが出来る。

【００３９】こうして得られた図７に示す回路図からネ
ットリストを作成し、ポストレイアウト検証に使用する
ことにより、変更処理部１５にて、プリレイアウト検証
の検証環境に於けるノード名を「（ノード名）＿（イン
スタンス名）＿（ピン名）」に変更するだけでポストレ
イアウト検証の検証環境の設定が可能となる。

【００４０】上記の実施形態に示した検証手法を用いれ
ば、プリレイアウト検証の検証環境のノード名を一部変
更するだけでポストレイアウト検証の検証環境の設定が
可能で、かつ、レイアウト設計結果として生ずる寄生容
量と寄生抵抗の双方を考慮したポストレイアウト検証が
実現できる。

【００４１】以上説明したように、本実施形態の半導体
集積回路の検証方法及び装置では次の２つの効果をもた
らし、大規模回路及びディープサブミクロンプロセスに
も対応可能なポストレイアウトでの検証が可能となる。

【００４２】１．プリレイアウト検証の検証環境のノー
ド名のみを変更するだけで、ポストレイアウト検証の検
証環境を設定することができ、かつ、ポストレイアウト
検証のノード名がプリレイアウト検証のノード名に対応
がとれている為に、自動的にプリレイアウト検証のノー
ド名をポストレイアウト検証のノード名に変更ができる
ようになり、それにより検証の為の工数が大幅に削減さ
れ、かつ、変更作業ミスが生じる可能性がなくなる。

【００４３】２．レイアウト設計結果として生ずる寄生
容量と寄生抵抗の双方を考慮した精度の高い検証ができ
るようになる。

【００４４】なお、上述した半導体集積回路検証方法を
実現するためのプログラムは記録媒体に保存することが
できる。この記録媒体をコンピュータシステムによって
読み込ませ、前記プログラムを実行してコンピュータを
制御しながら上述した半導体集積回路の検証方法を実現
することができる。ここで、前記記録媒体とは、メモリ
装置、磁気ディスク装置、光ディスク装置等、プログラ
ムを記録することができるような装置が含まれる。

【００４５】

【発明の効果】以上説明したように本発明に係る半導体
集積回路の検証方法、半導体集積回路の検証装置、及
び、半導体集積回路の検証プログラムを記録したコンピ
ュータ読み取り可能な記録媒体によれば、プリレイアウ
ト検証の検証環境をポストレイアウト検証の検証環境へ
容易に変更を可能とすることにより、変更ミスを減少
し、精度の高い検証を行うことができる。

【図面の簡単な説明】

【図１】本実施形態の半導体集積回路の検証装置を示す
ブロック図である。

【図２】ノードの対応付け部７及びその入出力部分を示
すブロック図である。

【図３】半導体集積回路のある論理設計結果における一
ノードを表わす回路図である。

【図４】図３の集積回路をレイアウト設計した結果の、
同一のノードを表わす回路図であり、この回路図には、
レイアウト設計結果として生ずる寄生容量と寄生抵抗が
含まれる。

【図５】図３に示すノードを、そのノードに接続する端
子それぞれに異なったノード名を与えることによりノー
ドを分割した状態を示す回路図である。

【図６】図３のノードに対応した図４のレイアウト設計
結果として生ずる寄生容量と寄生抵抗成分を取り出し
た、モジュールを示す回路図である。

【図７】図６のモジュールを、図５の回路図に接続した
様子を示す回路図である。

【図８】従来の半導体集積回路の検証装置を示すブロッ
ク図である。

【符号の説明】

１ 論理設計結果のネットリスト ３ レイアウト設計部 ５ レイアウト設計結果のネットリスト ７ ノードの対応付け部 ９ ノードの対応表 １１ 論理設計結果の名前を反映したレイアウト設計結
果のネットリスト １３ 検証環境の設定部 １５ 変更処理部 １７ 検証環境の設定部 １９ プリレイアウト検証部 ２１ ポストレイアウト検証部 ７１ ノード対応表作成部 ７２ ノード名変更部 ７３ ノード名変更済ネットリスト ７４ ノードのモジュール化処理部 ７５ 寄生成分のみのネットリスト ７６ モジュール接続部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路の検証方法において、 論理設計結果として得られるネットリストを入力し、レ
   イアウトの設計を行うレイアウト設計ステップと、 前記論理設計結果のネットリストと前記レイアウト設計
   ステップの結果のネットリストとのノードの対応付けを
   行い、論理設計結果の名前を反映したレイアウト設計結
   果のネットリストを出力するノードの対応付けステップ
   と、 前記論理設計結果の名前を反映したレイアウト設計結果
   のネットリストを用いてポストレイアウト検証環境の設
   定を行うポストレイアウト検証環境の設定ステップと、 このポストレイアウト検証環境の設定ステップの検証環
   境を用いてポストレイアウト検証を行うポストレイアウ
   ト検証ステップと、 を有することを特徴とする半導体集積回路の検証方法。
2. 【請求項２】 前記ノードの対応付けステップは、 前記論理設計結果のネットリストを入力し、この論理設
   計結果のネットリストにおいてノードに接続されている
   全ての端子にそれぞれ異なったノード名を与え、ノード
   の分割前後のノード対応表作成を行う作成ステップと、 この作成されたノード対応表を用いてノード名を変更す
   ることによりノード名変更済みネットリストを出力する
   ノード名変更ステップと、 前記レイアウト設計結果のネットリストを入力し、各ノ
   ードのモジュール化を行い、寄生容量及び寄生抵抗成分
   のネットリストの出力を行うノードのモジュール化処理
   ステップと、 前記寄生成分のみのネットリストを前記ノード名変更済
   みネットリストに接続して論理設計結果の名前を反映し
   たレイアウト設計結果のネットリストを出力するモジュ
   ール接続ステップと、 を有することを特徴とする請求項１記載の半導体集積回
   路の検証方法。
3. 【請求項３】 半導体集積回路の検証方法において、 論理設計結果として得られるネットリストを入力し、レ
   イアウトの設計を行うレイアウト設計ステップと、 前記論理設計結果のネットリストと前記レイアウト設計
   ステップの結果のネットリストとのノードの対応付けを
   行い、ノード対応情報を出力するノードの対応付けステ
   ップと、 前記論理設計結果として得られるネットリストを用いて
   検証環境の設定を行うプリレイアウト検証環境の設定ス
   テップと、 このプリレイアウト検証環境設定ステップの検証環境を
   入力し、前記ノードの対応情報を用いて、前記検証環境
   の変更を行う変更処理ステップと、 前記変更されたプリレイアウトの検証環境を用いてポス
   トレイアウト検証の環境を設定するポストレイアウト検
   証環境の設定ステップと、 このポストレイアウト検証環境の設定ステップの検証環
   境を用いてポストレイアウト検証を行うポストレイアウ
   ト検証ステップと、 を有することを特徴とする半導体集積回路の検証方法。
4. 【請求項４】 前記ノードの対応付けステップは、 前記論理設計結果のネットリストを入力し、この論理設
   計結果のネットリストにおいてノードに接続されている
   全ての端子にそれぞれ異なったノード名を与え、ノード
   の分割前後のノード対応表作成を行う作成ステップと、 この作成されたノード対応表を用いてノード名を変更す
   ることによりノード名変更済みネットリストを出力する
   ノード名変更ステップと、 前記レイアウト設計結果のネットリストを入力し、各ノ
   ードのモジュール化を行い、寄生容量及び寄生抵抗成分
   のネットリストの出力を行うノードのモジュール化処理
   ステップと、 前記寄生成分のみのネットリストを前記ノード名変更済
   みネットリストに接続してノード対応情報を出力するモ
   ジュール接続ステップと、 を有することを特徴とする請求項３記載の半導体集積回
   路の検証方法。
5. 【請求項５】 半導体集積回路の検証装置において、 論理設計結果として得られるネットリストを入力し、レ
   イアウトの設計を行うレイアウト設計部と、 前記論理設計結果のネットリストと前記レイアウト設計
   ステップの結果のネットリストとのノードの対応付けを
   行い、論理設計結果の名前を反映したレイアウト設計結
   果のネットリストを出力するノードの対応付け部と、 前記論理設計結果の名前を反映したレイアウト設計結果
   のネットリストを用いてポストレイアウト検証環境の設
   定を行うポストレイアウト検証環境の設定部と、 このポストレイアウト検証環境の設定部の検証環境を用
   いてポストレイアウト検証を行うポストレイアウト検証
   部と、 を有することを特徴とする半導体集積回路の検証装置。
6. 【請求項６】 半導体集積回路の検証プログラムを記録
   したコンピュータ読み取り可能な記録媒体において、 論理設計結果として得られるネットリストを入力し、レ
   イアウトの設計を行うレイアウト設計ステップと、 前記論理設計結果のネットリストと前記レイアウト設計
   ステップの結果のネットリストとのノードの対応付けを
   行い、論理設計結果の名前を反映したレイアウト設計結
   果のネットリストを出力するノードの対応付けステップ
   と、 前記論理設計結果の名前を反映したレイアウト設計結果
   のネットリストを用いてポストレイアウト検証環境の設
   定を行うポストレイアウト検証環境の設定ステップと、 このポストレイアウト検証環境の設定ステップの検証環
   境を用いてポストレイアウト検証を行うポストレイアウ
   ト検証ステップと、 を有することを特徴とする半導体集積回路の検証プログ
   ラムを記録したコンピュータ読み取り可能な記録媒体。