JPH113994A - 突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法 - Google Patents

突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法

Info

Publication number
JPH113994A
JPH113994A JP15405497A JP15405497A JPH113994A JP H113994 A JPH113994 A JP H113994A JP 15405497 A JP15405497 A JP 15405497A JP 15405497 A JP15405497 A JP 15405497A JP H113994 A JPH113994 A JP H113994A
Authority
JP
Japan
Prior art keywords
etching
forming
trench
layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15405497A
Other languages
English (en)
Inventor
Arirou Sekiyama
有郎 関山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15405497A priority Critical patent/JPH113994A/ja
Publication of JPH113994A publication Critical patent/JPH113994A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 突起構造の新規な形成方法の提供。 【解決手段】 エッチングマスクパタン44から離れた
被エッチング層部分42aにおけるエッチング速度がエ
ッチングによる反応生成物の堆積速度よりも遅くなる条
件として、真空チャンバの全圧を0.3〜0.4Paと
し、マイクロ波パワーを400W、13.56MHzの
バイアスパワーを40Wとし、Cl2 を30sccm、
2 を10sccm導入して、被エッチング層に対して
マイクロ波プラズマエッチングを行なうことにより、エ
ッチングマスクパタン44に近接した被エッチング層部
分42bにトレンチ46を形成する。そして、このトレ
ンチ46を充填して突起構造52を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関する。詳しくは、プラズマエッチングを用い
た突起構造の形成方法、それを用いたLDD(lightly
doped drain )構造の形成方法および配線形成方法、並
びに、トレンチ形成方法に関する。
【0002】
【従来の技術】従来、LDD構造を形成するにあたって
は、通常、ゲート電極をマスクとして用いて、半導体基
板に1回目のイオン注入を行なって低濃度不純物拡散領
域を形成した後、ゲート電極の両側にスペーサを形成
し、このスペーサおよびゲート電極をマスクとして用い
て半導体基板に2回目のイオン注入を行なって高濃度不
純物拡散領域を形成していた。そして、このスペーサ
は、ゲート電極を含む半導体基板の上面に酸化膜を一旦
形成し、これを反応性イオンエッチング(RIE)によ
って部分的に除去することによって、ゲート電極の両側
の残存酸化膜として形成していた。
【0003】また、従来、半導体装置の配線は、通常、
金属膜上の配線形成予定領域にレジストパタンを形成
し、このレジストパタンをエッチングマスクとして用い
て金属膜をドライエッチングすることによって、画成形
成していた。
【0004】
【発明が解決しようとする課題】上述した従来のLDD
構造の形成技術では、ゲート電極の両側にスペーサ(サ
イドウォール)を形成するため、RIEを行っている
が、この方法であると、RIEにより半導体基板にダメ
ージ層が形成されてしまう。ダメージ層が形成される
と、後の酸化工程において酸化が進行しないため、設計
通りの厚さの酸化膜の形成が困難となる。また、このダ
メージ層に達するコンタクトホールにコンタクト層が形
成された場合、コンタクト抵抗が大きくなってしまう。
【0005】このため、ダメージ層を形成することなく
LDD構造を形成する方法の実現が望まれていた。
【0006】また、従来のドライエッチングを用いた配
線形成方法においては、銅のようにドライエッチングに
より沸点の高いハロゲン化合物が生成される配線材料を
用いて配線を形成することが困難であった。その理由
は、沸点の高いハロゲン化合物は被エッチング領域から
除去されにくいためである。このため、特に銅は電気抵
抗が小さいというメリットがあるにも関わらず、配線材
料として利用することが困難であった。
【0007】このため、ドライエッチングにより沸点の
高いハロゲン化合物が生成される配線材料を用いて配線
を形成することができる配線形成方法の実現が望まれて
いた。
【0008】
【課題を解決するための手段】この発明に係る発明者
は、種々の検討および実験を重ねた結果、LDD構造の
形成工程において形成されるスペーサおよび配線といっ
た、下地面に対して突起した突起構造を、トレンチ
(溝)を形成して、このトレンチ内に所要の材料を埋め
込むことによって形成することを考えついた。
【0009】さらに、この発明者は、プラズマエッチン
グの際に、エッチングマスクパタンに近接した被エッチ
ング層部分のエッチング速度が、エッチングマスクパタ
ンから離れた部分の被エッチング層部分のエッチング速
度よりも速くなる現象をトレンチの形成に利用すること
を思いついた。
【0010】この現象は、プラズマの収束(フォーカシ
ングとも称する。)によるものと考えられており、従来
の半導体製造工程においては、被エッチング層の部分に
よってエッチング速度が不均一となるため、望ましくな
い現象とされていた。
【0011】プラズマの収束とは、エッチングの際に、
エッチングマスクパタンに近接した被エッチング層部分
に、エッチングマスクパタンの側面で散乱したイオン
(側面で跳ね返されたイオン)が当たるために、他の部
分よりも多くのイオンが当たる現象をいう。プラズマエ
ッチングの際のエッチング速度には、ラジカルの反応性
とイオンの物理的な補助作用(イオンアシストもしくは
イオンエンハンストエッチングとも称する。)とがそれ
ぞれ寄与する。従って、エッチングマスクに近接した被
エッチング層部分では、イオンがより多く当るためにイ
オンアシストが他の部分よりも強くなり、このため、エ
ッチング速度が他の部分よりも速くなると考えられる。
【0012】そこで、この発明の突起構造の形成方法に
よれば、(a)下地上に、被エッチング層を形成する工
程と、(b)被エッチング層上に、エッチングマスクパ
タンを形成する工程と、(c)エッチングマスクパタン
に近接した被エッチング層部分に、プラズマエッチング
におけるプラズマの収束を利用して、下地に達するトレ
ンチを形成する工程と、(d)トレンチ内に、当該トレ
ンチを埋める充填部で以って突起構造を形成する工程と
を含むことを特徴とする。
【0013】このように、この発明の突起構造の形成方
法によれば、エッチングマスクパタンに近接した被エッ
チング層部分に、プラズマエッチングにおけるプラズマ
の収束を利用して、下地に達するトレンチを形成する。
また、プラズマの収束を利用してトレンチを形成するに
は、エッチングマスクパタンから離れた被エッチング層
部分におけるエッチング速度が、この被エッチング層部
分に対するエッチングによる反応生成物の堆積速度より
も遅くなる条件下で、被エッチング層に対してプラズマ
エッチングを行なうと良い。このようにすれば、エッチ
ングマスクから離れた被エッチング層部分では、エッチ
ング速度よりも反応生成物の堆積速度が速いため、エッ
チングは実質的に進まない。一方、エッチングマスクに
近接した被エッチング層部分では、プラズマの収束が生
じるために、エッチング速度が他の部分よりも速くな
る。このため、エッチングマスクに近接した被エッチン
グ層部分で選択的にエッチングが進む。その結果、エッ
チングマスクに近接した被エッチング層部分にトレンチ
が形成される。
【0014】そして、このトレンチ内に突起構造の材料
を埋め込んで、下地面に対して突起した突起構造を形成
する。
【0015】また、トレンチの幅や深さといった形状
は、プラズマエッチングの条件によって制御することが
できる。例えば、プラズマエッチングの際に、被エッチ
ング層に入射するプラズマのイオンエネルギーが高いほ
ど、イオンの直進性が高くなる。その結果、形成される
トレンチの幅は狭く、かつ、トレンチのエッチング速度
は速くなる傾向がある。すなわち、一定時間で形成され
るトレンチの形状は、狭くかつ深くなる傾向がある。
【0016】一方、プラズマのイオンエネルギーが低い
ほど、イオンの直進性が低くなる。その結果、形成され
るトレンチの幅は広く、かつ、トレンチのエッチング速
度は遅くなる傾向がある。すなわち、一定時間で形成さ
れるトレンチの形状は、広くかつ浅くなる傾向がある。
【0017】また、トレンチの形成にあたっては、プラ
ズマエッチング装置のチャンバの圧力が低いほど、イオ
ンの直進性が高くなる。その結果、形成されるトレンチ
の幅は狭く、かつ、トレンチのエッチング速度は速くな
る傾向がある。すなわち、一定時間で形成されるトレン
チの形状は、狭くかつ深くなる傾向がある。
【0018】一方、チャンバの圧力が高いほど、イオン
の直進性が低くなる。その結果、形成されるトレンチの
幅は広く、かつ、トレンチのエッチング速度は遅くなる
傾向がある。すなわち、一定時間で形成されるトレンチ
の形状は、広くかつ浅くなる傾向がある。
【0019】従って、被エッチング層に入射するプラズ
マのイオンエネルギーが高く、かつ、チャンバの圧力が
低いほど、一定時間に形成されるトレンチの形状は狭く
かつ深くなる傾向がある。一方、イオンエネルギーが低
く、かつ、チャンバの圧力が高いほど、一定時間に形成
されるトレンチの形状は広くかつ浅くなる傾向がある。
【0020】また、トレンチの幅は、フォトリソグラフ
ィの分解能の制約を受けない。このため、この発明の突
起構造の形成方法によれば、例えば比較例1で説明した
従来フォトリソグラフィの分解能よりも狭い幅のトレン
チも形成することができる。その結果、フォトリソグラ
フィの分解能よりも幅の狭い突起構造を形成することも
できる。
【0021】また、この発明の突起構造の形成方法の実
施にあたり好ましくは、プラズマエッチングをマイクロ
波プラズマエッチングとするのが良い。
【0022】マイクロ波プラズマエッチングの場合は、
他のプラズマエッチングに比べて、プラズマの密度が高
い。通常、プラズマ密度が高いほど、エッチング速度も
速い。このため、マイクロ波プラズマエッチングを行な
えば、エッチング速度を速くすることことができる。
【0023】また、マイクロ波プラズマエッチングを行
なうマイクロ波プラズマエッチング装置においては、イ
オンの加速電圧(バイアスパワー)を、プラズマの発生
機構とは個別に決定することができる。このため、イオ
ンの加速電圧によって決まるイオンパワーを、プラズマ
の発生機構とは独立して制御することができる。その結
果、トレンチが形成されるエッチング条件を容易に定め
ることができる。
【0024】また、マイクロ波プラズマエッチングの場
合は、他のプラズマエッチングに比べて電子温度が高
い。一般に、電子温度が高いと、イオンの散乱が起こり
易くなる。イオンの散乱が起き易くなるとイオンの収束
が起き易くなるため、トレンチが形成され易い。これに
対して、従来は、電子温度が高いことは、イオンの散乱
が起き易くなるため、プラズマエッチングにおいて望ま
しくない事とされていた。
【0025】また、この発明のLDD構造の形成方法
は、この発明の突起構造の形成方法をLDD構造の形成
に適用したものである。そして、この発明のLDD構造
の形成方法によれば、(a)半導体基板および当該半導
体基板上に設けられたエッチングストップ層を以って構
成された下地上に、導電性の被エッチング層を形成する
工程と、(b)被エッチング層上に、エッチングマスク
パタンを形成する工程と、(c)エッチングマスクパタ
ンに近接した被エッチング層部分に、プラズマエッチン
グにおけるプラズマの収束を利用して、下地に達するト
レンチを形成する工程と、(d)トレンチの底部に露出
したエッチングストップ層部分を介して半導体基板に不
純物を注入することにより、低濃度不純物拡散領域を形
成する工程と、(e)トレンチ内に、当該トレンチを埋
める充填部で以って突起構造を形成する工程と、(f)
エッチングマスクパタン直下の残存被エッチング層部分
以外の残存被エッチング層を除去する工程と、(g)エ
ッチングマスクパタンおよび突起構造をマスクとして用
いて、エッチングストップ層を介して半導体基板に対し
て不純物を注入することにより、低濃度不純物拡散領域
よりも不純物濃度の高い高濃度不純物拡散領域を形成す
る工程とを含むことを特徴とする。
【0026】このように、この発明のLDD構造の形成
方法によれば、トレンチにスペーサ(サイドウォール)
の材料を埋め込むことによってスペーサを形成する。こ
のため、スペーサを形成する際に、半導体基板にダメー
ジ層が形成されない。
【0027】また、この発明のLDD構造の形成方法の
実施にあたり、好ましくは、(c)工程において、プラ
ズマエッチングをマイクロ波プラズマエッチングとする
のが良い。
【0028】また、この発明の配線形成方法は、この発
明の突起構造の形成方法を半導体装置の配線の形成に適
用したものである。そして、この発明の配線形成方法に
よれば、(a)絶縁性の下地上に、被エッチング層を形
成する工程と、(b)被エッチング層上にエッチングマ
スクパタンを形成する工程と、(c)エッチングマスク
パタンに近接した被エッチング層部分に、プラズマエッ
チングにおけるプラズマの収束を利用して、下地に達す
るトレンチを形成する工程と、(d)エッチングマスク
パタンを除去する工程と、(e)トレンチ内に、当該ト
レンチを埋める充填部で以って突起構造を形成する工程
と、(f)残存被エッチング層を除去することにより、
突起構造からなる配線を形成する工程とを含むことを特
徴とする。
【0029】このように、この発明の配線形成方法によ
れば、トレンチに配線の材料を埋め込むことによって配
線を形成する。その結果、配線の材料となる充填膜を形
成した後の工程で、ドライエッチングを行なう必要がな
い。このため、ドライエッチングにより沸点の高いハロ
ゲン化合物が生成される配線材料、例えば銅を用いた配
線を形成することができる。
【0030】また、この発明の配線形成方法によれば、
従来はフォトリソグラフィの分解能の制約によって形成
が困難であった細い配線を形成することもできる。
【0031】また、この発明の配線形成方法の実施にあ
たり、好ましくは、(c)工程において、プラズマエッ
チングをマイクロ波プラズマエッチングとするのが良
い。
【0032】また、この発明の配線形成方法の実施にあ
たり、好ましくは、充填膜として銅膜を用いると良い。
従来から用いられている配線材料(例えばAlSiCu
合金)に比べて、銅は電気抵抗が小さい。このため、銅
を用いれば、配線抵抗の小さな配線を形成することがで
きる。
【0033】また、この発明のトレンチ形成方法によれ
ば、下地上にエッチングマスクパタンを形成し、エッチ
ングマスクパタンに近接した被エッチング層部分に、プ
ラズマエッチングにおけるプラズマの収束を利用して、
トレンチを形成することを特徴とする。
【0034】このように、この発明のトレンチの形成方
法によれば、プラズマエッチングを用いてトレンチを形
成する。このため、トレンチの幅は、フォトリソグラフ
ィの分解能の制約を受けない。その結果、フォトリソグ
ラフィの分解能よりも幅の狭いトレンチも形成すること
ができる。
【0035】また、この発明のトレンチ形成方法の実施
にあたり、好ましくは、プラズマエッチングをマイクロ
波プラズマエッチングとするのが良い。
【0036】
【発明の実施の形態】以下、図を参照して、この発明の
実施の形態について説明する。尚、参照する図は、これ
らの発明が理解できる程度に各構成成分の大きさ、形状
および配置関係を概略的に示してあるに過ぎない。した
がって、この発明は図示例に限定されるものではない。
また、図は、断面を表すハッチングを一部省略して示す
場合がある。
【0037】次に、この発明の理解を容易にするため、
各実施の形態の説明に先立ち、比較例として、従来のト
レンチの形成方法、LDD構造の形成方法および配線形
成方法の例についてそれぞれ簡単に説明する。
【0038】[比較例1]比較例1においては、図10
を参照して、従来のトレンチ形成方法の一例について簡
単に説明する。図10の(A)および(B)は、従来の
トレンチ形成方法の説明に供する断面工程図である。
【0039】比較例1においては、先ず、トレンチを形
成する下地10上に、レジストパタン12を形成する。
このレジストパタン12は、トレンチ形成予定領域14
上に開口部16を設けてある(図10の(A))。
【0040】次に、このレジストパタン12をエッチン
グマスクとして用いて、開口部16に露出している下地
10の部分を選択的にドライエッチングすることによ
り、トレンチを形成する(図10の(B))。
【0041】ところで、従来のフォトリソグラフィーお
よびエッチングによりトレンチを形成する場合には、使
用する光線(例えば紫外線)の波長によって、フォトリ
ソグラフィの分解能が決まってしまう。このため、この
分解能の寸法よりも狭い幅を有するトレンチを形成する
ことは困難であった。例えば、i線を使用したフォトリ
ソグラフィーにおいては、0.3μmが限界分解能であ
り、これよりも狭い幅のトレンチを形成することは困難
であった。
【0042】[比較例2]比較例2においては、図11
を参照して、従来のLDD構造の形成方法の一例につい
て簡単に説明する。図11の(A)〜(D)は、従来の
LDD構造の形成方法の説明に供する断面工程図であ
る。
【0043】比較例2においては、先ず、シリコン基板
(Si基板)20上にフォトリソグラフィおよびエッチ
ングによってゲート電極22を形成する。このゲート電
極22上には、レジストパタン24が残存している。そ
して、このレジストパタン24およびゲート電極22を
マスクとして用いて、Si基板20の上方から不純物を
イオン注入して、ゲート電極22の直下以外のSi基板
20の表面付近に低濃度不純物拡散領域26を形成する
(図11の(A))。
【0044】次に、低濃度不純物拡散領域26が形成さ
れたSi基板20上およびレジストパタン24上に、酸
化膜(SiO2 膜)28を形成する(図11の
(B))。
【0045】次に、反応性イオンエッチング(RIE)
を用いて、酸化膜28を、ゲート電極22の側壁部分を
残して除去する。ゲート電極22の側壁部分に形成され
た残存酸化膜28aを以下、スペーサ(若しくはサイド
ウォール)28aと称する(図11の(C))。
【0046】次に、レジストパタン24およびスペーサ
28aをマスクとして用いて、Si基板20の上方から
不純物をイオン注入して、高濃度不純物拡散領域30を
形成する。この際、低濃度不純物拡散領域26は、スペ
ーサ28aの直下の部分にのみ残存した低濃度不純物拡
散領域26aとなる(図11の(D))。
【0047】ところで、比較例2のLDD構造の形成方
法においては、スペーサ(サイドウォール)28aを形
成するために反応性ドライエッチングを行なうと、Si
基板20にダメージ層(図示せず)が形成されるという
問題点があった。
【0048】[比較例3]比較例3においては、図12
を参照して、従来の配線形成方法の一例について簡単に
説明する。図12の(A)および(B)は、従来の配線
形成方法の説明に供する断面工程図である。
【0049】比較例3においては、先ず、下地32上に
金属膜34を形成し、この金属膜34上の配線形成予定
領域36にレジストパタン38を形成する(図12の
(A))。
【0050】次に、このレジストパタン38をエッチン
グマスクとして用いて、ドライエッチングを行なって、
レジストパタン38直下部分以外の金属膜34を除去す
る。その結果、レジストパタン38の直下に、残存金属
膜34aからなる金属配線34aが形成される(図12
の(B))。
【0051】ところで、比較例3の配線の形成方法で
は、例えば配線材料として銅を用いると、沸点の高いハ
ロゲン化合物が生成される。沸点の高いハロゲン化合物
は、被エッチング領域に残留し易い。このため、比較例
3の配線形成方法では、ドライエッチングにより沸点の
高いハロゲン化合物が生成される配線材料を用いて配線
を形成することが困難であった。
【0052】また、比較例3の配線の形成方法では、レ
ジストパタンを形成する際に、フォトリソグラフィの分
解能の限界よりも幅の狭いレジストパタンを形成するこ
とが困難である。このため、分解能よりも幅の狭い配線
を形成することが困難であった。
【0053】[第1の実施の形態]第1の実施の形態に
おいては、図1および図2を参照して、この発明の突起
構造の形成方法の一例について説明する。図1の(A)
〜(C)は、第1の実施の形態の突起構造の形成方法の
説明に供する前半の断面工程図である。また、図2の
(A)および(B)は、図1の(C)に続く後半の断面
工程図である。
【0054】(a)第1の実施の形態においては、先
ず、下地40上に、厚さ200nmのポリシリコンの被
エッチング層42を形成する。この下地40は、シリコ
ン基板40aとこのシリコン基板40a上にエッチング
ストップ層として設けられた厚さ50nmの酸化膜(S
iO2 膜)40bとからなる(図1の(A))。
【0055】(b)次に、被エッチング層42上に、エ
ッチングマスクパタン44を形成する。このエッチング
マスクパタン44は、厚さ270nmのTEOS(tetr
aethyl orthosilicate)層44aと、このTEOS層4
4a上に積層された厚さ30nmのアモルファスシリコ
ン層(αSi層)44bとからなる(図1の(B))。
【0056】(c)次に、エッチングマスクパタン44
に近接した被エッチング層部分42bに、プラズマエッ
チングにおけるプラズマの収束を利用して、下地40に
達するトレンチ46を形成する。
【0057】ここでは、マイクロ波プラズマエッチング
装置(日立製作所社製のモデル:M511−A)を用い
てマイクロ波プラズマエッチングを行なう。そして、マ
イクロ波プラズマエッチングを行なうにあたり、真空チ
ャンバの全圧を0.3〜0.4Paとし、マイクロ波パ
ワーを400W、13.56MHzのバイアスパワーを
40Wとする。そして、塩素(Cl2 )および酸素(O
2 )の混合ガスを、O2 の割合が体積比で25%以上と
なる条件(すなわち、O2 /(Cl2 +O2 )≧25
%)でチャンバへ導入する。ここでは、Cl2 を30s
ccm、O2 を10sccm導入する。
【0058】上記の条件でマイクロ波プラズマエッチン
グを行なうと、エッチングマスクパタン44から離れた
被エッチング層部分42aにおけるエッチング速度が、
エッチングによる被エッチング層部分42aへの反応生
成物の堆積速度よりも遅くなる。
【0059】その結果、マイクロ波プラズマエッチング
により、エッチングマスクパタン44に近接した被エッ
チング層部分42bに、下地40に達するトレンチ46
が形成される(図1の(C))。
【0060】第1の実施の形態において、得られたトレ
ンチ46の幅は、約0.05μm〜0.15μm(50
nm〜150nm)であった。従って、従来のi線を用
いたフォトリソグラフィの分解能(0.3μm程度)よ
りも狭い幅のトレンチ46が得られた。また、このトレ
ンチ46の幅は、プラズマエッチングの条件によって制
御することが可能である。
【0061】(d)次に、トレンチ46内に、当該トレ
ンチ46を埋める充填部52で以って突起構造52を形
成する。
【0062】(d1)この突起構造52を形成するにあ
たり、この実施の形態においては、先ず、トレンチ46
内および当該トレンチ46が形成された残存被エッチン
グ層48の上側に、充填膜50を形成する(図2の
(A))。
【0063】ここでは、充填膜50として、数100n
m〜数1000nm程度の厚さのLPTEOS膜(LP
TEOS法(減圧CVD法によってTEOS(low press
uretetraethyl orthosilicate )を分解してSiO2
を形成する方法)を用いて形成したでSiO2 膜)を形
成する。充填膜50の表面は、次にエッチバックを行な
うため、平坦面とする。
【0064】(d2)次に、残存被エッチング層48の
上側の充填膜部分を除去することにより、トレンチ46
内に当該トレンチ46を埋める充填部52からなる突起
構造52を形成する(図2の(B))。
【0065】ここでは、残存被エッチング層48の上側
の充填膜部分を、エッチングマスクパタン44直下以外
の残存被エッチング層48が露出するまでエッチバック
を行なう。また、このエッチバックには、従来周知の好
適な条件およびエッチャントを用いると良い。
【0066】尚、この実施の形態においては、充填膜部
分の除去にあたり、エッチングマスクパタン44を残し
ても良いし、除去しても良い。また、例えば、トレンチ
46を形成した後、充填膜50を形成する前に、エッチ
ングマスクパタン44を除去しても良い。
【0067】第1の実施の形態においては、約0.05
μm〜0.15μmの幅のトレンチ46に充填部52を
形成することにより、この充填部52を以って、約0.
05μm〜0.15μmの幅の突起構造52を形成する
ことができる。
【0068】[第2の実施の形態]第2の実施の形態に
おいては、図3〜図5を参照して、この発明のLDD構
造の形成方法の一例について説明する。図3の(A)〜
(C)は、第2の実施の形態のLDD構造の形成方法の
説明に供する断面工程図である。また、図4の(A)〜
(C)は、図3の(C)に続く断面工程図である。ま
た、図5の(A)および(B)は、図4の(C)に続く
断面工程図である。
【0069】(a)LDD構造の形成方法にあたり、先
ず、半導体基板54および当該半導体基板54上に設け
られたエッチングストップ層56を以って構成された下
地58上に、導電性の被エッチング層60を形成する。
【0070】このため、第2の実施の形態においては、
先ず、半導体基板54としてのシリコン基板(Si基
板)54の主表面にLOCOS法を用いて素子分離領域
(図示せず)を形成する。そして、素子分離領域で囲ま
れたアクティブ領域のSi基板54の主表面に、エッチ
ングストップ層56として厚さ10nm程度の酸化膜
(SiO2 膜)56を形成する。この酸化膜56の一部
分はLDD構造のゲート酸化膜となる。
【0071】そして、この酸化膜56上に、導電性の被
エッチング層60としての厚さ300nm程度のポリシ
リコン膜60をLPCVD(減圧CVD)法を用いて形
成する(図3の(A))。
【0072】(b)次に、被エッチング層60上に、エ
ッチングマスクパタン62を形成する。ここでは、エッ
チングマスクパタン62を形成するにあたり、先ず、厚
さ300nm程度のLPTEOS(low pressure tetra
ethyl orthosilicate )法(減圧CVD法によってTE
OSを分解してSiO2 膜を形成する方法)でSiO2
膜(LPTEOS膜とも称する。)を形成し、このLP
TEOS膜(図示せず)を、従来周知のフォトリソグラ
フィおよびエッチング技術を用いてエッチングマスクパ
タン62に画成する(図3の(B))。
【0073】(c)次に、エッチングマスクパタン62
に近接した被エッチング層部分60bに、プラズマエッ
チングにおけるプラズマの収束を利用して、下地58の
エッチングストップ層56に達するトレンチ64を形成
する(図3の(C))。
【0074】ここでは、上述の第1の実施の形態におけ
るマイクロ波プラズマエッチングと同一の条件の下で、
マイクロ波プラズマエッチングを行なう。その結果、エ
ッチングマスクパタン62から離れた被エッチング層部
分60aにおけるエッチング速度がエッチングによる反
応生成物の被エッチング層部分60aへの堆積速度より
も遅くなる。そして、ここでは、マイクロ波プラズマエ
ッチングによって0.05μm〜0.15μm程度の幅
のトレンチ64が形成される。
【0075】(d)次に、トレンチ64の底部64aに
露出したエッチングストップ層部分56aを介して半導
体基板54に不純物をイオン注入することにより、低濃
度不純物拡散領域68を形成する(図4の(A))。
【0076】ここで、半導体基板54がp型シリコン基
板である場合には、n型の不純物としては、例えば、リ
ンイオン(P+ )を30keVのエネルギーで、5×1
13イオン/cm2 のドーズ量でイオン注入すると良
い。
【0077】また、半導体基板54がn型シリコン基板
である場合には、p型の不純物として、例えば、ホウ素
イオン(B+ )を20keVのエネルギーで、5×10
13イオン/cm2 のドーズ量でイオン注入すると良い。
【0078】(e)次に、トレンチ64内に、当該トレ
ンチ64を埋める充填部72で以って突起構造72を形
成する。
【0079】(e1)この突起構造72を形成するにあ
たり、この実施の形態においては、先ず、トレンチ64
および当該トレンチ64が形成された残存被エッチング
層66の上側に、絶縁性の充填膜70を形成する(図4
の(B))。
【0080】ここでは、充填膜70として、数100n
m〜数1000nm程度の厚さのLPTEOS膜を形成
する。充填膜70の表面は、次にエッチバックを行なう
ため、平坦面とする。
【0081】(e2)次に、残存被エッチング層66の
上側の充填膜部分を除去することにより、トレンチ64
に当該トレンチ64を埋める充填部72からなる突起構
造72を形成する(図4の(C))。
【0082】ここでは、残存被エッチング層66の上側
の充填膜部分を、エッチングマスクパタン62直下以外
の残存被エッチング層66が露出するまでエッチバック
を行なう。また、このエッチバックには、従来周知の好
適な条件およびエッチャントを用いると良い。尚、この
エッチバックの際にエッチングマスクパタン62も多少
エッチングされるが、ここでは、膜厚が薄くなったエッ
チングマスクパタン62を残存させる。
【0083】また、エッチバックを行なう代わりに、例
えば、化学機械研磨(Chemical Mechanical Polishing
;CMP)法を用いて、残存被エッチング層66上の
充填膜部分を除去しても良い。
【0084】(f)次に、エッチングマスクパタン62
直下の残存被エッチング層部分66a以外の残存被エッ
チング層66を除去する(図5の(A))。
【0085】ここでは、ドライエッチングにより残存被
エッチング層66を除去する。ドライエッチングにあた
っては、エッチングストップ層56の材料であるSiO
2 のエッチング速度に対して、残存被エッチング層66
の材料のポリシリコンのエッチング速度が、20倍以上
となるエッチング条件で行なう。
【0086】また、このドライエッチングの際には、シ
リコン基板54上に、この基板面を被覆するエッチング
ストップ層56が残っているため、シリコン基板54に
ダメージは生じない。
【0087】また、エッチングマスクパタン62直下の
残存被エッチング層部分66aは、ゲート電極となる部
分である。また、残存被エッチング層部分66aに隣接
する充填部72からなる突起構造72は、従来のLDD
構造のスペーサ(サイドウォール)に相当する。
【0088】(g)次に、エッチングマスクパタン62
および突起構造72をマスクとして用いて、エッチング
ストップ層56を介して半導体基板54に対して不純物
をイオン注入することにより、低濃度不純物拡散領域6
8よりも不純物濃度の高い高濃度不純物拡散領域74を
形成する(図5の(B))。
【0089】ここで、半導体基板54がp型シリコン基
板である場合には、n型の不純物としては、例えば、ヒ
素イオン(As+ )を50keVのエネルギーで、8×
1015イオン/cm2 のドーズ量でイオン注入すると良
い。
【0090】また、半導体基板54がn型シリコン基板
である場合には、p型の不純物として、例えば、BF2 +
を25keVのエネルギーで、4×1015イオン/cm
2 のドーズ量でイオン注入すると良い。
【0091】このように、この実施の形態のLDD構造
の形成方法によれば、プラズマエッチングを用いて形成
したトレンチを埋めることによってスペーサを形成す
る。このため、スペーサを形成する際に、半導体基板に
従来のようなダメージ層が形成されることを回避でき
る。
【0092】[第3の実施の形態]第3の実施の形態に
おいては、図6および図7を参照して、この発明の配線
形成方法の一例について説明する。図6の(A)〜
(C)は、第3の実施の形態の配線形成方法の説明に供
する前半の断面工程図である。また、図7の(A)〜
(D)は、図6の(C)に続く後半の断面工程図であ
る。
【0093】第3の実施の形態においては、MOS L
SIに銅(Cu)の金属配線を形成する例について説明
する。
【0094】(a)第3の実施の形態の配線形成方法に
よれば、先ず、絶縁性の下地76上に、被エッチング層
78を形成する(図6の(A))。
【0095】ここでは、MOSLSIの層間絶縁膜(S
iO2 )を下地76とする。そして、この下地76上
に、被エッチング層78として、厚さ400〜500n
mのポリシリコン膜78をLPCVD法を用いて形成す
る。
【0096】(b)次に、被エッチング層78上にエッ
チングマスクパタン80を形成する(図6の(B))。
【0097】ここでは、LPTEOS法を用いて、厚さ
300nm程度のSiO2 のエッチングマスクパタン8
0を形成する。また、このエッチングマスクパタン80
は、配線を形成する領域の脇に、配線に沿って形成す
る。
【0098】(c)次に、エッチングマスクパタン80
に近接した被エッチング層部分78bに、プラズマエッ
チングにおけるプラズマの収束を利用して、下地76に
達するトレンチ82を形成する(図6の(C))。
【0099】ここでは、上述の第1の実施の形態におけ
るマイクロ波プラズマエッチングと同一の条件の下で、
マイクロ波プラズマエッチングを行なう。その結果、エ
ッチングマスクパタン80から離れた被エッチング層部
分78aにおけるエッチング速度がエッチングによる反
応生成物の被エッチング層部分78aへの堆積速度より
も遅くなる。そして、ここでは、マイクロ波プラズマエ
ッチングによって0.05μm〜0.15μm程度の幅
のトレンチ82が形成される。
【0100】(d)次に、ドライエッチングを用いてエ
ッチングマスクパタン80を除去する(図7の
(A))。
【0101】ここでは、従来周知の好適な条件およびエ
ッチャントを用いてドライエッチングによりエッチング
マスクパタン80を除去する。
【0102】(e)次に、トレンチ内に、当該トレンチ
を埋める充填部で以って筋状の突起構造を形成する。
【0103】(e1)この実施の形態においては、先
ず、トレンチ82および当該トレンチ82が形成された
残存被エッチング層84上に、導電性の充填膜86を形
成する(図7の(B))。
【0104】ここでは、銅(Cu)の充填膜86をCV
D法を用いて形成する。
【0105】(e2)次に、残存被エッチング層84上
の充填膜部分を除去することにより、トレンチ82に当
該トレンチ82を埋める充填部88で以って筋状の突起
構造88を形成する(図7の(C))。
【0106】ここでは、残存被エッチング層84の上側
の充填膜部分を、残存被エッチング層84が露出するま
でエッチバックを行なう。また、エッチバックを行なう
代わりに、例えばCMP法を用いても良い。
【0107】(f)次に、残存被エッチング層84を除
去することにより、筋状の突起構造88からなる配線8
8を形成する(図7の(D))。
【0108】ここでは、ドライエッチングを用いて、残
存被エッチング層84を除去する。そして、下地76が
露出した時点をエッチングの終点とする。また、ウエッ
トエッチングを用いて残存被エッチング層84を除去し
ても良い。
【0109】また、配線88の幅(太さ)は、トレンチ
82の幅によって決まる。このため、この実施の形態で
は、0.05〜0.15μm程度の幅の配線を形成する
ことができる。
【0110】また、この実施の形態では銅(Cu)の配
線を形成する例について説明したが、銅(Cu)の代わ
りに、タングステン(W)やAl系(例えばAlSi、
AlSiCu)といった材料で金属配線を形成しても良
い。また、金属以外の材料を用いて配線を形成しても良
い。
【0111】[第4の実施の形態]第4の実施の形態に
おいては、図8および図9を参照して、この発明のトレ
ンチ形成法を用いてトレンチ容量(トレンチキャパシ
タ)を形成する例について説明する。図8の(A)およ
び(B)は、第4の実施の形態のトレンチ容量の形成方
法の説明に供する前半の断面工程図である。また、図9
の(A)〜(C)は、図8の(B)に続く後半の断面工
程図である。
【0112】(a)第4の実施の形態においては、先
ず、半導体の被エッチング層90上に、エッチングマス
クパタン92を形成する(図8の(A))。
【0113】ここでは、シリコン半導体の被エッチング
層90上に、LPTEOS法により、厚さ300nm程
度のSiO2 のエッチングマスクパタン92を形成す
る。
【0114】(b)次に、エッチングマスクパタン92
に近接した被エッチング層部分90bに、プラズマエッ
チングにおけるプラズマの収束を利用して、トレンチ9
4を形成する(図8の(B))。
【0115】ここでは、上述の第1の実施の形態におけ
るマイクロ波プラズマエッチングと同一の条件の下で、
マイクロ波プラズマエッチングを行なう。その結果、エ
ッチングマスクパタン92から離れた被エッチング層部
分90aにおけるエッチング速度がエッチングによる反
応生成物の被エッチング層部分90aへの堆積速度より
も遅くなる。そして、ここでは、マイクロ波プラズマエ
ッチングによって0.05μm〜0.15μm程度の幅
のトレンチ94が形成される。
【0116】(c)次に、エッチングマスクパタン92
を除去した後、トレンチ94の内側表面94aおよびト
レンチ94の周囲の残存被エッチング層96の表面に対
して不純物をイオン注入して拡散領域98を形成する
(図9の(A))。尚、図9の(A)〜(C)において
は、図8の(B)に示したトレンチ94のうちの一方の
トレンチ94付近を拡大して示す。
【0117】(d)次に、トレンチ94の内側表面94
aおよびトレンチ94の周囲の残存被エッチング層96
の表面に絶縁膜100を形成する(図9の(B))。
【0118】ここでは、絶縁膜100としてSiO2
100を形成する。
【0119】(e)次に、絶縁膜100上に導電層10
2を形成する(図9の(C))。
【0120】ここでは、導電層102としてポリシリコ
ンを形成して、トレンチ94を埋める。
【0121】したがって、SiO2 膜100を挟んで設
けられた拡散領域98と導電層102がコンデンサを構
成する。さらに、この拡散領域98および導電層102
をそれぞれスイッチング用のトランジスタに接続するこ
とによって、例えばDRAMのメモリセル用のトレンチ
容量として用いることができる。
【0122】上述した各実施の形態では、この発明を特
定の材料を用い、特定の条件で形成した例についてのみ
説明したが、この発明は多くの変更および変形を行うこ
とができる。例えば、上述した実施の形態では、プラズ
マエッチングとしてマイクロ波プラズマエッチングを行
なう例について説明したが、この発明では、プラズマエ
ッチングはこれに限定する必要はない。特に、被エッチ
ング層へ入射するプラズマのイオンエネルギー(バイア
スパワー)が、プラズマの発生機構と独立に制御可能な
プラズマエッチング装置ならば、イオンエネルギーをプ
ラズマの状態とは個別に制御することができるため、ト
レンチが形成形成される条件でエッチングを行なうこと
が容易である。このようなプラズマエッチング装置とし
ては、マイクロ波プラズマエッチング装置の他に、例え
ば、ヘリコン波プラズマエッチング装置やインダクティ
ブ・カップル・プラズマ(ICP)エッチング装置が知
られている。
【0123】また、上述した実施の形態においては、エ
ッチングマスクパタンとしてLPTEOS膜を形成した
が、エッチングマスクパタンの材料はこれに限定する必
要は無い。例えば、O3 TEOS膜、プラズマCVD法
によって形成したSiO2 膜若しくはTEOS膜、常圧
CVD法によって形成したTEOS膜、または、LPC
VD法によって形成したSi34 膜を画成してエッチ
ングマスクパタンを形成しても良い。
【0124】
【発明の効果】この発明の突起構造の形成方法によれ
ば、エッチングマスクパタンに近接した被エッチング層
部分に、プラズマエッチングにおけるプラズマの収束を
利用して、下地に達するトレンチを形成する。また、プ
ラズマの収束を利用してトレンチを形成するには、エッ
チングマスクパタンから離れた被エッチング層部分にお
けるエッチング速度がエッチングによる反応生成物の堆
積速度よりも遅くなる条件下で、被エッチング層に対し
てプラズマエッチングを行なうと良い。このようにすれ
ば、エッチングマスクから離れた被エッチング層部分で
は、エッチング速度よりも反応生成物の堆積速度が速い
ため、エッチングは実質的に進まない。一方、エッチン
グマスクに近接した被エッチング層部分では、プラズマ
の収束が生じるために、エッチング速度が他の部分より
も速くなる。このため、エッチングマスクに近接した被
エッチング層部分で選択的にエッチングが進む。その結
果、エッチングマスクに近接した被エッチング層部分に
トレンチが形成される。
【0125】そして、このトレンチ内に突起構造の材料
を埋め込むことによって、下地面に対して突起した突起
構造を形成することができる。
【0126】また、トレンチの幅や深さといった形状
は、プラズマエッチングの条件によって制御することが
できる。例えば、被エッチング層に入射するプラズマの
イオンエネルギーが高く、かつ、チャンバの圧力が低い
ほど、一定時間に形成されるトレンチの形状は狭くかつ
深くなる傾向がある。一方、イオンエネルギーが低く、
かつ、チャンバの圧力が高いほど、一定時間に形成され
るトレンチの形状は広くかつ浅くなる傾向がある。
【0127】また、トレンチの幅は、フォトリソグラフ
ィの分解能の制約を受けない。このため、従来のフォト
リソグラフィの分解能よりも狭い幅のトレンチも形成す
ることができる。その結果、フォトリソグラフィの分解
能よりも幅の狭い突起構造を形成することもできる。
【0128】また、この発明のLDD構造の形成方法に
よれば、トレンチにスペーサ(サイドウォール)の材料
を埋め込むことによってスペーサを形成する。このた
め、スペーサを形成する際に、半導体基板にダメージ層
が形成されない。
【0129】また、この発明の配線形成方法によれば、
トレンチに配線の材料を埋め込むことによって配線を形
成する。その結果、配線の材料となる充填膜を形成した
後の工程で、ドライエッチングを行なう必要がない。こ
のため、ドレイエッチングにより沸点の高いハロゲン化
合物が生成される材料、例えば銅を用いて配線を形成す
ることができる。
【0130】また、この発明の配線形成方法によれば、
従来はフォトリソグラフィの分解能の制約によって形成
が困難であった、より細い配線を形成することもでき
る。
【0131】また、この発明のトレンチ形成方法によれ
ば、プラズマエッチングを用いて、トレンチを形成す
る。このため、トレンチの幅は、フォトリソグラフィの
分解能の制約を受けない。その結果、フォトリソグラフ
ィの分解能よりも幅の狭いトレンチも形成することがで
きる。
【0132】また、この出願に係る発明の実施にあたり
好ましくは、プラズマエッチングを行なうにあたり、マ
イクロ波プラズマエッチングを行なえば、マイクロ波プ
ラズマエッチングの場合は、他のプラズマエッチングに
比べて、プラズマの密度が高い。通常、プラズマ密度が
高いほど、エッチング速度も速いため、マイクロ波プラ
ズマエッチングを行なえば、エッチング速度を高くする
ことことができる。
【0133】また、マイクロ波プラズマエッチングを行
なうマイクロ波プラズマエッチング装置においては、イ
オンの加速電圧(バイアスパワー)を、プラズマの発生
機構とは個別に決定することができる。このため、イオ
ンの加速電圧によって決まるイオンパワーを、プラズマ
の発生機構とは独立して制御することができる。その結
果、トレンチが形成される条件を容易に達成することが
できる。
【0134】また、マイクロ波プラズマエッチングの場
合は、他のプラズマエッチングに比べて電子温度が高
い。電子温度が高いと、イオンの散乱が起こり易くな
る。イオンの散乱が起き易くなると、イオンの収束が起
き易くなるため、トレンチが形成され易い。
【図面の簡単な説明】
【図1】(A)〜(C)は、第1の実施の形態の突起構
造の形成方法の説明に供する前半の断面工程図である。
【図2】(A)および(B)は、図1の(C)に続く後
半の断面工程図である。
【図3】(A)〜(C)は、第2の実施の形態のLDD
構造の形成方法の説明に供する断面工程図である。
【図4】(A)〜(C)は、図3の(C)に続く断面工
程図である。
【図5】(A)および(B)は、図4の(C)に続く断
面工程図である。
【図6】(A)〜(C)は、第3の実施の形態の配線形
成方法の説明に供する前半の断面工程図である。
【図7】(A)〜(D)は、図6の(C)に続く後半の
断面工程図である。
【図8】(A)および(B)は、第4の実施の形態のト
レンチ容量の形成方法の説明に供する前半の断面工程図
である。
【図9】(A)〜(C)は、図8の(B)に続く後半の
断面工程図である。
【図10】(A)および(B)は、比較例1の従来のト
レンチの形成方法の説明に供する断面工程図である。
【図11】(A)〜(D)は、比較例2の従来のLDD
構造の形成方法の説明に供する断面工程図である。
【図12】(A)および(B)は、比較例3の従来の配
線形成方法の説明に供する断面工程図である。
【符号の説明】
10:下地 12:レジストパタン 14:トレンチ形成予定領域 16:開口部 18:トレンチ 20:シリコン基板(Si基板) 22:ゲート電極 24:レジストパタン 26、26a:低濃度不純物拡散領域 28:酸化膜(SiO2 膜) 30:高濃度不純物拡散領域 32:下地 34:金属膜 34a:残存金属膜、金属配線 36:配線形成予定領域 38:レジストパタン 40:下地 40a:シリコン基板 40b:酸化膜(SiO2 膜) 42:被エッチング層 42a、42b:被エッチング層部分 44:エッチングマスクパタン 44a:TEOS層 44b:アモルファスシリコン層(αSi層) 46:トレンチ 48:残存被エッチング層 50:充填膜 52:充填部 54:半導体基板、シリコン基板 56:エッチングストップ層、酸化膜(SiO2 膜) 56a:エッチングストップ層部分 58:下地 60:被エッチング層 60a、60b:被エッチング層部分 62:エッチングマスクパタン 64:トレンチ 64a:底部 66:残存被エッチング層 66a:残存被エッチング層部分 68:低濃度不純物拡散領域 70:充填膜 72:充填部、突起構造 74:高濃度不純物拡散領域 76:下地 78:被エッチング層 78a、78b:被エッチング層部分 80:エッチングマスクパタン 82:トレンチ 84:残存被エッチング層 86:充填膜 88:充填部、突起構造、配線 90:被エッチング層 90a、90b:被エッチング層部分 92:エッチングマスクパタン 94:トレンチ 94a:内側表面 96:残存被エッチング層 98:拡散領域 100:絶縁膜 102:導電層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 (a)下地上に、被エッチング層を形成
    する工程と、 (b)前記被エッチング層上にエッチングマスクパタン
    を形成する工程と、 (c)前記エッチングマスクパタンに近接した被エッチ
    ング層部分に、プラズマエッチングにおけるプラズマの
    収束を利用して、前記下地に達するトレンチを形成する
    工程と、 (d)前記トレンチ内に、当該トレンチを埋める充填部
    で以って突起構造を形成する工程とを含むことを特徴と
    する突起構造の形成方法。
  2. 【請求項2】 請求項1に記載の突起構造の形成方法に
    おいて、 前記(c)工程において、前記プラズマエッチングをマ
    イクロ波プラズマエッチングとすることを特徴とする突
    起構造の形成方法。
  3. 【請求項3】 (a)半導体基板および当該半導体基板
    上に設けられたエッチングストップ層を以って構成され
    た下地上に、導電性の被エッチング層を形成する工程
    と、 (b)前記被エッチング層上にエッチングマスクパタン
    を形成する工程と、 (c)前記エッチングマスクパタンに近接した被エッチ
    ング層部分に、プラズマエッチングにおけるプラズマの
    収束を利用して、前記下地に達するトレンチを形成する
    工程と、 (d)前記トレンチの底部に露出した前記エッチングス
    トップ層部分を介して前記半導体基板に不純物を注入す
    ることにより、低濃度不純物拡散領域を形成する工程
    と、 (e)前記トレンチ内に、当該トレンチを埋める充填部
    で以って突起構造を形成する工程と、 (f)前記エッチングマスクパタン直下の残存被エッチ
    ング層部分以外の残存被エッチング層を除去する工程
    と、 (g)前記エッチングマスクパタンおよび前記突起構造
    をマスクとして用いて、前記エッチングストップ層を介
    して前記半導体基板に対して不純物を注入することによ
    り、前記低濃度不純物拡散領域よりも不純物濃度の高い
    高濃度不純物拡散領域を形成する工程とを含むことを特
    徴とするLDD構造の形成方法。
  4. 【請求項4】 請求項3に記載のLDD構造の形成方法
    において、 前記(c)工程において、プラズマエッチングをマイク
    ロ波プラズマエッチングとすることを特徴とするLDD
    構造の形成方法。
  5. 【請求項5】 (a)絶縁性の下地上に、被エッチング
    層を形成する工程と、 (b)前記被エッチング層上にエッチングマスクパタン
    を形成する工程と、 (c)前記エッチングマスクパタンに近接した被エッチ
    ング層部分に、プラズマエッチングにおけるプラズマの
    収束を利用して、前記下地に達するトレンチを形成する
    工程と、 (d)前記エッチングマスクパタンを除去する工程と、 (e)前記トレンチ内に、当該トレンチを埋める充填部
    で以って突起構造を形成する工程と、 (f)前記残存被エッチング層を除去することにより、
    前記突起構造からなる配線を形成する工程とを含むこと
    を特徴とする配線形成方法。
  6. 【請求項6】 請求項5に記載の配線形成方法におい
    て、 前記(c)工程において、プラズマエッチングをマイク
    ロ波プラズマエッチングとすることを特徴とする配線形
    成方法。
  7. 【請求項7】 請求項5に記載の配線形成方法におい
    て、 前記充填膜を銅を以って形成することを特徴とする配線
    形成方法。
  8. 【請求項8】 被エッチング層上にエッチングマスクパ
    タンを形成し、 前記エッチングマスクパタンに近接した被エッチング層
    部分に、プラズマエッチングにおけるプラズマの収束を
    利用して、トレンチを形成することを特徴とするトレン
    チ形成方法。
  9. 【請求項9】 請求項8に記載のトレンチ形成方法にお
    いて、 前記プラズマエッチングをマイクロ波プラズマエッチン
    グとすることを特徴とするトレンチ形成方法。
JP15405497A 1997-06-11 1997-06-11 突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法 Withdrawn JPH113994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15405497A JPH113994A (ja) 1997-06-11 1997-06-11 突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15405497A JPH113994A (ja) 1997-06-11 1997-06-11 突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法

Publications (1)

Publication Number Publication Date
JPH113994A true JPH113994A (ja) 1999-01-06

Family

ID=15575914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15405497A Withdrawn JPH113994A (ja) 1997-06-11 1997-06-11 突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法

Country Status (1)

Country Link
JP (1) JPH113994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9816202B2 (en) 2002-09-20 2017-11-14 Element Six Technologies Limited Single crystal diamond

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9816202B2 (en) 2002-09-20 2017-11-14 Element Six Technologies Limited Single crystal diamond

Similar Documents

Publication Publication Date Title
US7709346B2 (en) Semiconductor device with trench gate type transistor and method of manufacturing the same
US7531414B2 (en) Method of manufacturing integrated circuit device including recessed channel transistor
US7326621B2 (en) Method of fabricating a recess channel array transistor using a mask layer with a high etch selectivity with respect to a silicon substrate
US7994572B2 (en) MOSFET having recessed channel
TWI483348B (zh) 使用雙溝槽製程以製造半導體裝置之側接點之方法
US7759203B2 (en) MOS transistor having protruded-shape channel and method of fabricating the same
US4533429A (en) Method of manufacturing a semiconductor device
US20060154410A1 (en) Transistor having gate dielectric layer of partial thickness difference and method of fabricating the same
KR100363328B1 (ko) 콘택 패드를 갖는 반도체 소자의 제조방법
US7560759B2 (en) Semiconductor device and method of manufacturing the same
US20080032483A1 (en) Trench isolation methods of semiconductor device
US7737495B2 (en) Semiconductor device having inter-layers with stress levels corresponding to the transistor type
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US6380088B1 (en) Method to form a recessed source drain on a trench side wall with a replacement gate technique
US20070148979A1 (en) Method for fabricating semiconductor device having top round recess pattern
JPH113994A (ja) 突起構造の形成方法、ldd構造の形成方法、配線形成方法、およびトレンチ形成方法
US7691706B2 (en) Method of fabricating a semiconductor device
KR100681286B1 (ko) 리세스된 채널을 갖는 반도체 장치의 제조 방법
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
KR101003489B1 (ko) 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법
KR101062818B1 (ko) 반도체 소자 제조 방법
KR100670748B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
CN117913144A (zh) 屏蔽栅mosfet及形成方法
KR100587607B1 (ko) 반도체 소자의 제조방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907