JPH1140563A - 半導体装置およびその電気特性変更方法 - Google Patents
半導体装置およびその電気特性変更方法Info
- Publication number
- JPH1140563A JPH1140563A JP9189626A JP18962697A JPH1140563A JP H1140563 A JPH1140563 A JP H1140563A JP 9189626 A JP9189626 A JP 9189626A JP 18962697 A JP18962697 A JP 18962697A JP H1140563 A JPH1140563 A JP H1140563A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- wiring
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子上の電極と半導体パッケージの電
極部との結線図を変更することなく、電気特性変更（ボ
ンディングオプション）を行うことのできる半導体装置
を提供する。 【解決手段】 半導体素子に設けられた半導体素子電極
１ａに異なる電気特性を有する少なくとも二本の配線２
ａと２ｂを接続し、半導体装置として必要とする電気特
性を有するよう、不要な配線２ａおよび２ｂのどちらか
をレーザトリミング等の手法により切断することにより
ボンディングオプションを行う。
極部との結線図を変更することなく、電気特性変更（ボ
ンディングオプション）を行うことのできる半導体装置
を提供する。 【解決手段】 半導体素子に設けられた半導体素子電極
１ａに異なる電気特性を有する少なくとも二本の配線２
ａと２ｂを接続し、半導体装置として必要とする電気特
性を有するよう、不要な配線２ａおよび２ｂのどちらか
をレーザトリミング等の手法により切断することにより
ボンディングオプションを行う。
Description
【０００１】
【発明の属する技術分野】この発明は、電気特性変更
（以下、ボンディングオプションと称する）機能を有す
る半導体素子を搭載した半導体装置およびその電気特性
変更方法に関するものである。
（以下、ボンディングオプションと称する）機能を有す
る半導体素子を搭載した半導体装置およびその電気特性
変更方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置においてボンディング
オプションを行う場合、例えば半導体素子に設けられた
半導体素子電極と半導体パッケージの電極部をワイヤボ
ンディングにより電気的に接続する半導体装置における
ボンディングオプションは、図５（ａ）および図５
（ｂ）に示すように、半導体素子電極１ｂと半導体パッ
ケージの電極部３ａを結線する金線等の金属細線５によ
るワイヤリングを、電極１ｃと半導体パッケージの電極
部３ａを結線するよう変更することにより行われる。ま
た、ＴＣＰ（Tape Carrier Package）では、導電性を有
するテープを半導体素子電極と直接接合させるため、テ
ープのパターンを変更することによりボンディングオプ
ションを行う。また、ＣＳＰ（Chip Scale Package）等
の半導体素子電極にバンプを積層して外部接続ボールを
接合する半導体装置におけるボンディングオプション
は、図６（ａ）および図６（ｂ）に示すように、半導体
素子電極１上にバンプ８を介して接合される外部接続ボ
ール９の配置位置を、電極１ｄ上から電極１ｅ上に変更
することにより行われる。
オプションを行う場合、例えば半導体素子に設けられた
半導体素子電極と半導体パッケージの電極部をワイヤボ
ンディングにより電気的に接続する半導体装置における
ボンディングオプションは、図５（ａ）および図５
（ｂ）に示すように、半導体素子電極１ｂと半導体パッ
ケージの電極部３ａを結線する金線等の金属細線５によ
るワイヤリングを、電極１ｃと半導体パッケージの電極
部３ａを結線するよう変更することにより行われる。ま
た、ＴＣＰ（Tape Carrier Package）では、導電性を有
するテープを半導体素子電極と直接接合させるため、テ
ープのパターンを変更することによりボンディングオプ
ションを行う。また、ＣＳＰ（Chip Scale Package）等
の半導体素子電極にバンプを積層して外部接続ボールを
接合する半導体装置におけるボンディングオプション
は、図６（ａ）および図６（ｂ）に示すように、半導体
素子電極１上にバンプ８を介して接合される外部接続ボ
ール９の配置位置を、電極１ｄ上から電極１ｅ上に変更
することにより行われる。
【０００３】
【発明が解決しようとする課題】従来の半導体装置にお
けるボンディングオプションは以上のように構成されて
おり、半導体素子電極１と半導体パッケージの電極部３
をワイヤボンディングにより電気的に接続する半導体装
置では、一つの半導体素子において数種類のボンディン
グオプションが存在するためにワイヤリングの誤配線が
生じたり、電気特性に合わせた品種へ切り替えるために
時間がかかり生産性を低下させるなどの問題があった。
また、ボンディングオプションにおいて、半導体素子電
極１と半導体パッケージの電極部３を結線する金属細線
５の進入角や、金属細線５の長さ等が最適化されていな
いことによるワイヤボンドの不具合のため、半導体装置
の歩留りを低下させるなどの問題があった。また、ＴＣ
Ｐでは、導電性を有するテープを半導体素子電極と直接
接合させるため、テープのパターンがボンディングオプ
ションの種類だけ必要であり、電気特性に合わせた品種
への切り替えのために生産性を低下させるなどの問題が
あった。また、ＣＳＰ等の半導体素子電極１にバンプ８
を積層して外部接続ボール９を接合する半導体装置で
は、ボンディングオプションにより外部接続ボール９の
配置位置が変更されるため、半導体パッケージを実装す
る基盤のパターンを変更する必要があった。また、外部
接続ボール９の位置を一定にするためには、半導体素子
製造工程においてマスクパターンを変更する必要があ
り、電気特性に合わせた品種への切り替えのために生産
性を低下させるなどの問題があった。
けるボンディングオプションは以上のように構成されて
おり、半導体素子電極１と半導体パッケージの電極部３
をワイヤボンディングにより電気的に接続する半導体装
置では、一つの半導体素子において数種類のボンディン
グオプションが存在するためにワイヤリングの誤配線が
生じたり、電気特性に合わせた品種へ切り替えるために
時間がかかり生産性を低下させるなどの問題があった。
また、ボンディングオプションにおいて、半導体素子電
極１と半導体パッケージの電極部３を結線する金属細線
５の進入角や、金属細線５の長さ等が最適化されていな
いことによるワイヤボンドの不具合のため、半導体装置
の歩留りを低下させるなどの問題があった。また、ＴＣ
Ｐでは、導電性を有するテープを半導体素子電極と直接
接合させるため、テープのパターンがボンディングオプ
ションの種類だけ必要であり、電気特性に合わせた品種
への切り替えのために生産性を低下させるなどの問題が
あった。また、ＣＳＰ等の半導体素子電極１にバンプ８
を積層して外部接続ボール９を接合する半導体装置で
は、ボンディングオプションにより外部接続ボール９の
配置位置が変更されるため、半導体パッケージを実装す
る基盤のパターンを変更する必要があった。また、外部
接続ボール９の位置を一定にするためには、半導体素子
製造工程においてマスクパターンを変更する必要があ
り、電気特性に合わせた品種への切り替えのために生産
性を低下させるなどの問題があった。
【０００４】この発明は、上記のような問題を解決する
ためになされたもので、半導体素子に設けられた半導体
素子電極と半導体パッケージの電極部とのワイヤリング
の変更や、ＴＣＰでは半導体素子上の電極と直接接合す
る導電性を有するテープパターンの変更、ＣＳＰ等の半
導体素子上の電極にバンプを積層して外部接続ボールを
接合する半導体装置では外部接続ボールの配置位置の変
更や半導体素子製造工程におけるマスクパターンの変更
を伴わずに、ボンディングオプションを行うことのでき
る半導体装置を提供することを目的とする。
ためになされたもので、半導体素子に設けられた半導体
素子電極と半導体パッケージの電極部とのワイヤリング
の変更や、ＴＣＰでは半導体素子上の電極と直接接合す
る導電性を有するテープパターンの変更、ＣＳＰ等の半
導体素子上の電極にバンプを積層して外部接続ボールを
接合する半導体装置では外部接続ボールの配置位置の変
更や半導体素子製造工程におけるマスクパターンの変更
を伴わずに、ボンディングオプションを行うことのでき
る半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
装置は、一つの電極に複数本の配線が接続された半導体
素子を備えたものである。さらに、一つの電極に接続さ
れた複数本の配線の内、必要な特性を得るための配線以
外の配線は切断されるものである。また、電極は、金属
線を用いて半導体パッケージの電極部と電気的に接続さ
れるものである。または、電極は、導電性を有するテー
プを用いて半導体パッケージの電極部と電気的に接続さ
れるものである。または、電極は、バンプを介して半導
体パッケージの電極部と電気的に接続されるものであ
る。
装置は、一つの電極に複数本の配線が接続された半導体
素子を備えたものである。さらに、一つの電極に接続さ
れた複数本の配線の内、必要な特性を得るための配線以
外の配線は切断されるものである。また、電極は、金属
線を用いて半導体パッケージの電極部と電気的に接続さ
れるものである。または、電極は、導電性を有するテー
プを用いて半導体パッケージの電極部と電気的に接続さ
れるものである。または、電極は、バンプを介して半導
体パッケージの電極部と電気的に接続されるものであ
る。
【０００６】また、この発明に係わる半導体装置の電気
特性変更方法は、半導体素子上の一つの電極に接続され
た複数本の配線の内、必要な特性を得るための配線以外
の配線を切断する工程を含み、電極と接続されている配
線を介して必要な電気特性を得るものである。また、配
線の切断は、レーザービームを用いて行われるものであ
る。
特性変更方法は、半導体素子上の一つの電極に接続され
た複数本の配線の内、必要な特性を得るための配線以外
の配線を切断する工程を含み、電極と接続されている配
線を介して必要な電気特性を得るものである。また、配
線の切断は、レーザービームを用いて行われるものであ
る。
【０００７】
実施の形態１．以下、この発明の一実施の形態である半
導体装置を図について説明する。図１および図２は本発
明の実施の形態１による半導体装置のボンディングオプ
ションを説明するための配線図である。図において、１
は半導体素子に設けられたＡｌ等からなる半導体素子電
極、２は半導体素子上で半導体素子電極１に接続される
配線で、半導体素子電極１ａには二本の配線２ａと２ｂ
が接続されている。３は半導体パッケージの電極部、４
はレーザトリミング等による配線２の切断部分、５は半
導体素子電極１と半導体パッケージの電極部３を結線す
る金線等の金属細線である。本実施の形態による半導体
装置では、図１に示すように、半導体素子に設けられた
一つの半導体素子電極１ａに異なる電気特性を有する少
なくとも二本の配線２ａと２ｂが接続された形態を有
し、半導体装置として必要とする電気特性を有するよ
う、不要な配線２ａおよび２ｂのどちらかをレーザトリ
ミング等の手法により切断する。例えば、図２（ａ）に
示すように、配線２ａに切断部分４を設けることによ
り、配線２ｂが半導体素子電極１ａと電気的に接続さ
れ、または、図２（ｂ）に示すように、配線２ｂに切断
部分４を設けることにより、配線２ａが半導体素子電極
１ａと電気的に接続される。このようにしてボンディン
グオプションを行い、必要な電気特性を有する半導体装
置を得る。
導体装置を図について説明する。図１および図２は本発
明の実施の形態１による半導体装置のボンディングオプ
ションを説明するための配線図である。図において、１
は半導体素子に設けられたＡｌ等からなる半導体素子電
極、２は半導体素子上で半導体素子電極１に接続される
配線で、半導体素子電極１ａには二本の配線２ａと２ｂ
が接続されている。３は半導体パッケージの電極部、４
はレーザトリミング等による配線２の切断部分、５は半
導体素子電極１と半導体パッケージの電極部３を結線す
る金線等の金属細線である。本実施の形態による半導体
装置では、図１に示すように、半導体素子に設けられた
一つの半導体素子電極１ａに異なる電気特性を有する少
なくとも二本の配線２ａと２ｂが接続された形態を有
し、半導体装置として必要とする電気特性を有するよ
う、不要な配線２ａおよび２ｂのどちらかをレーザトリ
ミング等の手法により切断する。例えば、図２（ａ）に
示すように、配線２ａに切断部分４を設けることによ
り、配線２ｂが半導体素子電極１ａと電気的に接続さ
れ、または、図２（ｂ）に示すように、配線２ｂに切断
部分４を設けることにより、配線２ａが半導体素子電極
１ａと電気的に接続される。このようにしてボンディン
グオプションを行い、必要な電気特性を有する半導体装
置を得る。
【０００８】この発明によれば、半導体素子電極１と半
導体パッケージの電極部３を結線する金属細線５による
ワイヤリングを変更することなく、半導体素子上で切断
部分４を設ける配線２を変更することにより、半導体装
置におけるボンディングオプションを行うことができる
ため、ワイヤリングの誤配線の減少、電気特性に合わせ
た品種への切り替え時間の短縮、および半導体素子電極
１と半導体パッケージの電極部３を結線する金属細線５
の長さや進入角等を規格化できることによるボンディン
グの不具合の減少を実現でき、半導体装置の生産性およ
び歩留りを向上させることができる。
導体パッケージの電極部３を結線する金属細線５による
ワイヤリングを変更することなく、半導体素子上で切断
部分４を設ける配線２を変更することにより、半導体装
置におけるボンディングオプションを行うことができる
ため、ワイヤリングの誤配線の減少、電気特性に合わせ
た品種への切り替え時間の短縮、および半導体素子電極
１と半導体パッケージの電極部３を結線する金属細線５
の長さや進入角等を規格化できることによるボンディン
グの不具合の減少を実現でき、半導体装置の生産性およ
び歩留りを向上させることができる。
【０００９】実施の形態２．実施の形態１では、半導体
素子電極１と半導体パッケージの電極部３との接続方法
としてワイヤボンディング方式の場合を示したが、図３
に示すように、導電性を有するテープ６を用いて半導体
素子電極１と半導体パッケージの電極部３とを接続する
ＴＣＰ（Tape Carrier Package）に適用してもよい。図
３はＴＣＰにおけるボンディングオプションを説明する
ための配線図である。図において、６はインナーリード
が貼り付けられたテープである。なお、図１と同一部分
については同符号を付し説明を省略する。本実施の形態
による半導体装置（ＴＣＰ）では、半導体素子に設けら
れた一つの半導体素子電極１ａに異なる電気特性を有す
る少なくとも二本の配線２ａと２ｂが接続された形態を
有し、半導体装置として必要とする電気特性を有するよ
う、不要な配線２ａおよび２ｂのどちらかをレーザトリ
ミング等の手法により切断する。例えば、図３（ａ）に
示すように、配線２ａに切断部分４を設けることによ
り、配線２ｂが半導体素子電極１ａと電気的に接続さ
れ、または、図３（ｂ）に示すように、配線２ｂに切断
部分４を設けることにより、配線２ａが半導体素子電極
１ａと電気的に接続される。このようにして、必要な電
気特性を有するＴＣＰを得る。
素子電極１と半導体パッケージの電極部３との接続方法
としてワイヤボンディング方式の場合を示したが、図３
に示すように、導電性を有するテープ６を用いて半導体
素子電極１と半導体パッケージの電極部３とを接続する
ＴＣＰ（Tape Carrier Package）に適用してもよい。図
３はＴＣＰにおけるボンディングオプションを説明する
ための配線図である。図において、６はインナーリード
が貼り付けられたテープである。なお、図１と同一部分
については同符号を付し説明を省略する。本実施の形態
による半導体装置（ＴＣＰ）では、半導体素子に設けら
れた一つの半導体素子電極１ａに異なる電気特性を有す
る少なくとも二本の配線２ａと２ｂが接続された形態を
有し、半導体装置として必要とする電気特性を有するよ
う、不要な配線２ａおよび２ｂのどちらかをレーザトリ
ミング等の手法により切断する。例えば、図３（ａ）に
示すように、配線２ａに切断部分４を設けることによ
り、配線２ｂが半導体素子電極１ａと電気的に接続さ
れ、または、図３（ｂ）に示すように、配線２ｂに切断
部分４を設けることにより、配線２ａが半導体素子電極
１ａと電気的に接続される。このようにして、必要な電
気特性を有するＴＣＰを得る。
【００１０】本実施の形態によれば、ＴＣＰのインナー
リードが貼り付けられたテープ６のパターンを変更する
ことなく、半導体素子上で切断部分４を設ける配線２を
変更することにより、半導体装置におけるボンディング
オプションを行うことができ、ＴＣＰのテープパターン
を規格化することができるためテープパターンの汎用性
が高められ、電気特性に合わせた品種への切り替え時間
を短縮でき、半導体装置の生産性を向上させることがで
きる。
リードが貼り付けられたテープ６のパターンを変更する
ことなく、半導体素子上で切断部分４を設ける配線２を
変更することにより、半導体装置におけるボンディング
オプションを行うことができ、ＴＣＰのテープパターン
を規格化することができるためテープパターンの汎用性
が高められ、電気特性に合わせた品種への切り替え時間
を短縮でき、半導体装置の生産性を向上させることがで
きる。
【００１１】実施の形態３．実施の形態１では、半導体
素子電極１と半導体パッケージの電極部３との接続方法
としてワイヤボンディング方式の場合を示したが、図４
に示すように、半導体素子７に設けられた半導体素子電
極１にバンプ８を積層して外部接続ボール９（半導体パ
ッケージの電極部）を接合するＣＳＰ（Chip Scale Pac
kage）等の半導体装置に適用してもよい。図４はＣＳＰ
（Chip Scale Package）の断面図である。図において、
７は半導体素子、１は半導体素子７に設けられたＡｌ等
からなる半導体素子電極、８は半導体素子電極１上に積
層されたバンプ、９は半導体素子電極１上にバンプ８を
介して接合される外部接続ボールである。本実施の形態
による半導体装置（ＣＳＰ等）においても、実施の形態
１と同様に、半導体素子７に設けられた一つの半導体素
子電極１に異なる電気特性を有する少なくとも二本の配
線（図示せず）が接続された形態を有し、半導体装置と
して必要とする電気特性を有するよう、不要な配線をレ
ーザトリミング等の手法により切断することによりボン
ディングオプションを行う。
素子電極１と半導体パッケージの電極部３との接続方法
としてワイヤボンディング方式の場合を示したが、図４
に示すように、半導体素子７に設けられた半導体素子電
極１にバンプ８を積層して外部接続ボール９（半導体パ
ッケージの電極部）を接合するＣＳＰ（Chip Scale Pac
kage）等の半導体装置に適用してもよい。図４はＣＳＰ
（Chip Scale Package）の断面図である。図において、
７は半導体素子、１は半導体素子７に設けられたＡｌ等
からなる半導体素子電極、８は半導体素子電極１上に積
層されたバンプ、９は半導体素子電極１上にバンプ８を
介して接合される外部接続ボールである。本実施の形態
による半導体装置（ＣＳＰ等）においても、実施の形態
１と同様に、半導体素子７に設けられた一つの半導体素
子電極１に異なる電気特性を有する少なくとも二本の配
線（図示せず）が接続された形態を有し、半導体装置と
して必要とする電気特性を有するよう、不要な配線をレ
ーザトリミング等の手法により切断することによりボン
ディングオプションを行う。
【００１２】本実施の形態によれば、半導体素子電極１
にバンプ８を積層して外部接続ボール９を接合するＣＳ
Ｐ等の半導体装置において、外部接続ボール９の配置位
置が変更、および半導体素子製造工程におけるマスクパ
ターン変更を伴わずに、半導体素子７上で切断部分を設
ける配線を変更することによりボンディングオプション
を行うことができ、外部接続ボール９の配置位置を規格
化することができるため半導体パッケージの汎用性が高
められると共に、マスクパターンを変更する必要がない
ため電気特性に合わせた品種への切り替え時間を短縮で
き、半導体装置の生産性を向上させることができる。
にバンプ８を積層して外部接続ボール９を接合するＣＳ
Ｐ等の半導体装置において、外部接続ボール９の配置位
置が変更、および半導体素子製造工程におけるマスクパ
ターン変更を伴わずに、半導体素子７上で切断部分を設
ける配線を変更することによりボンディングオプション
を行うことができ、外部接続ボール９の配置位置を規格
化することができるため半導体パッケージの汎用性が高
められると共に、マスクパターンを変更する必要がない
ため電気特性に合わせた品種への切り替え時間を短縮で
き、半導体装置の生産性を向上させることができる。
【００１３】
【発明の効果】以上のように、この発明によれば、一つ
の半導体素子電極に異なる電気特性を有する複数の配線
が接続された形態を有する半導体素子を構成することに
より、半導体素子電極と半導体パッケージの電極部との
ワイヤリングを変更することなく、半導体素子上の配線
の切断部分を変更することにより、半導体装置における
ボンディングオプションを行うことができるため、ワイ
ヤリングの誤配線の減少、および電気特性に合わせた品
種への切り替え時間の短縮が図られ、半導体装置の生産
性および歩留りを向上させることができる。また、ワイ
ヤボンディング方式の半導体装置では、半導体素子電極
と半導体パッケージの電極部を結線する金属細線の長さ
や進入角等が規格化されるためボンディングの不具合を
減少させることができる。また、半導体素子電極と半導
体パッケージの電極部がインナーリードが貼り付けられ
たテープにより接続されるＴＣＰ等の半導体装置では、
テープパターンを規格化できるため、テープの汎用性を
高めることができ、半導体装置の生産性を向上させるこ
とができる。また、半導体素子電極にバンプを積層して
外部接続ボールを接合するＣＳＰ等の半導体装置では、
外部接続ボールの配置位置が変更されないため、半導体
パッケージの汎用性を高めることができ、また、ボンデ
ィングオプションにおいて半導体素子製造工程における
マスクパターンの変更を伴わないため、電気特性に合わ
せた品種への切り替え時間を短縮でき、半導体装置の生
産性を向上させることができる。
の半導体素子電極に異なる電気特性を有する複数の配線
が接続された形態を有する半導体素子を構成することに
より、半導体素子電極と半導体パッケージの電極部との
ワイヤリングを変更することなく、半導体素子上の配線
の切断部分を変更することにより、半導体装置における
ボンディングオプションを行うことができるため、ワイ
ヤリングの誤配線の減少、および電気特性に合わせた品
種への切り替え時間の短縮が図られ、半導体装置の生産
性および歩留りを向上させることができる。また、ワイ
ヤボンディング方式の半導体装置では、半導体素子電極
と半導体パッケージの電極部を結線する金属細線の長さ
や進入角等が規格化されるためボンディングの不具合を
減少させることができる。また、半導体素子電極と半導
体パッケージの電極部がインナーリードが貼り付けられ
たテープにより接続されるＴＣＰ等の半導体装置では、
テープパターンを規格化できるため、テープの汎用性を
高めることができ、半導体装置の生産性を向上させるこ
とができる。また、半導体素子電極にバンプを積層して
外部接続ボールを接合するＣＳＰ等の半導体装置では、
外部接続ボールの配置位置が変更されないため、半導体
パッケージの汎用性を高めることができ、また、ボンデ
ィングオプションにおいて半導体素子製造工程における
マスクパターンの変更を伴わないため、電気特性に合わ
せた品種への切り替え時間を短縮でき、半導体装置の生
産性を向上させることができる。
【図１】 この発明の実施の形態１による半導体装置を
示す平面図である。
示す平面図である。
【図２】 この発明の実施の形態１による半導体装置の
ボンディングオプションを説明するための平面図であ
る。
ボンディングオプションを説明するための平面図であ
る。
【図３】 この発明の実施の形態２による半導体装置の
ボンディングオプションを説明するための平面図であ
る。
ボンディングオプションを説明するための平面図であ
る。
【図４】 この発明の実施の形態３による半導体装置を
示す断面図である。
示す断面図である。
【図５】 従来のこの種半導体装置のボンディングオプ
ションを説明するための平面図である。
ションを説明するための平面図である。
【図６】 従来の他の半導体装置のボンディングオプシ
ョンを説明するための断面図である。
ョンを説明するための断面図である。
１、１ａ 半導体素子電極、２、２ａ、２ｂ 配線、３
半導体パッケージの電極部、４ 切断部分、５ 金属
細線、６ テープ、７半導体素子、８ バンプ、９ 外
部接続ボール。
半導体パッケージの電極部、４ 切断部分、５ 金属
細線、６ テープ、７半導体素子、８ バンプ、９ 外
部接続ボール。
Claims (7)
- 【請求項１】 一つの電極に複数本の配線が接続された
半導体素子を備えたことを特徴とする半導体装置。 - 【請求項２】 一つの電極に接続された複数本の配線の
内、必要な特性を得るための配線以外の配線は切断され
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 電極は、金属線を用いて半導体パッケー
ジの電極部と電気的に接続されることを特徴とする請求
項１または請求項２記載の半導体装置。 - 【請求項４】 電極は、導電性を有するテープを用いて
半導体パッケージの電極部と電気的に接続されることを
特徴とする請求項１または請求項２記載の半導体装置。 - 【請求項５】 電極は、バンプを介して半導体パッケー
ジの電極部と電気的に接続されることを特徴とする請求
項１または請求項２記載の半導体装置。 - 【請求項６】 半導体素子上の一つの電極に接続された
複数本の配線の内、必要な特性を得るための配線以外の
配線を切断する工程を含み、上記電極と接続されている
上記配線を介して必要な電気特性を得ることを特徴とす
る半導体装置の電気特性変更方法。 - 【請求項７】 配線の切断は、レーザービームを用いて
行われること特徴とする請求項６記載の半導体装置の電
気特性変更方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189626A JPH1140563A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置およびその電気特性変更方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189626A JPH1140563A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置およびその電気特性変更方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140563A true JPH1140563A (ja) | 1999-02-12 |
Family
ID=16244452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9189626A Pending JPH1140563A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置およびその電気特性変更方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140563A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063681A1 (fr) * | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteur et son procede de fabrication |
| US6861742B2 (en) | 2001-01-18 | 2005-03-01 | Renesas Technology Corp. | Wafer level chip size package having rerouting layers |
| US7301142B2 (en) | 2003-06-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Optical encoder photodetector array with multiple resolutions |
| US8975528B2 (en) | 2011-09-27 | 2015-03-10 | Renesas Electronics Corporation | Electronic device, wiring substrate, and method for manufacturing electronic device |
| US9224432B2 (en) | 2013-02-04 | 2015-12-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
-
1997
- 1997-07-15 JP JP9189626A patent/JPH1140563A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861742B2 (en) | 2001-01-18 | 2005-03-01 | Renesas Technology Corp. | Wafer level chip size package having rerouting layers |
| US6946327B2 (en) | 2001-01-18 | 2005-09-20 | Renesas Technology Corp. | Semiconductor device and manufacturing method of that |
| WO2002063681A1 (fr) * | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteur et son procede de fabrication |
| US6867123B2 (en) | 2001-02-08 | 2005-03-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and its manufacturing method |
| KR100895549B1 (ko) * | 2001-02-08 | 2009-04-29 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로장치 및 그 제조방법 |
| US7301142B2 (en) | 2003-06-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Optical encoder photodetector array with multiple resolutions |
| US8975528B2 (en) | 2011-09-27 | 2015-03-10 | Renesas Electronics Corporation | Electronic device, wiring substrate, and method for manufacturing electronic device |
| US9224432B2 (en) | 2013-02-04 | 2015-12-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6391685B1 (en) | Method of forming through-holes in a wafer and then dicing to form stacked semiconductor devices | |
| EP0881680B1 (en) | Semiconductor device | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| KR19980081439A (ko) | 반도체 장치 | |
| JP2003086761A (ja) | 半導体装置およびその製造方法 | |
| JP2006313798A (ja) | 半導体装置及びその製造方法 | |
| US20050093180A1 (en) | Chip scale packaged semiconductor device | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| US6522020B2 (en) | Wafer-level package | |
| US5726490A (en) | Semiconductor device | |
| JP2803656B2 (ja) | 半導体装置 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP2001110981A (ja) | 半導体装置及びその製造方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| US20030132527A1 (en) | Method and system to manufacture stacked chip devices | |
| US6744140B1 (en) | Semiconductor chip and method of producing the same | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH0750315A (ja) | 半導体装置の実装方法 | |
| JP2596399B2 (ja) | 半導体装置 | |
| KR100267220B1 (ko) | 반도체소자패키지및그의제조방법 | |
| KR200179418Y1 (ko) | 반도체패캐이지 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JPH04349655A (ja) | 樹脂封止型マルチチップパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040810 |