JPH1140671A - 半導体装置を形成するためのプロセス - Google Patents

半導体装置を形成するためのプロセス

Info

Publication number
JPH1140671A
JPH1140671A JP10202766A JP20276698A JPH1140671A JP H1140671 A JPH1140671 A JP H1140671A JP 10202766 A JP10202766 A JP 10202766A JP 20276698 A JP20276698 A JP 20276698A JP H1140671 A JPH1140671 A JP H1140671A
Authority
JP
Japan
Prior art keywords
layer
forming
copper
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10202766A
Other languages
English (en)
Inventor
Ajay Jain
アジェイ・ジェイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1140671A publication Critical patent/JPH1140671A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 インレイ相互接続を備えた半導体装置を形成
するための改善されたプロセスを提供する。 【解決手段】 絶縁層５２が窒化されかつ次に複合銅層
６２を被着する前に薄い接着層５８によっておおわれる
半導体装置６８を形成するプロセスが提供される。この
プロセスは絶縁層５２の一部が拡散障壁膜５６を形成す
るよう変換されるため別個の拡散障壁を必要としない。
さらに、接着層５８はそれが相互接続材料と反応して複
合銅層６２と拡散障壁膜５６との間に強い接着を形成で
き、ならびにエレクトロマイグレイションに対してより
耐性のあるより連続的な相互接続およびビア構造を可能
にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は一般的には相互接
続（ｉｎｔｅｒｃｏｎｎｅｃｔｓ）を備えた半導体装置
を形成するプロセスまたは工程に関し、かつより特定的
には、はめ込まれたまたはインレイ（ｉｎｌａｉｄ）相
互接続を備えた半導体装置を形成するためのプロセスに
関する。
【０００２】
【従来の技術】今日、半導体装置は、０．２５ミクロン
より小さいほどに、非常に小さい寸法に作られてきてい
る。装置寸法が低減するに応じて、コンタクト開口もま
た狭くなってきている。高速で動作する半導体装置に伴
う問題の一部はそれらが本質的に低い抵抗の銅の相互接
続を使用することを必要とすることである。しかしなが
ら、銅は大部分の酸化物を通って拡散し、結果として誘
電体ブレイクダウンおよび増大したライン−ライン電流
リーケージを生じる。従って、銅を使用することは銅と
隣接する絶縁層との間にバリア層または障壁層が配置さ
れることを必要とする。該障壁層はコンタクト開口の壁
部および底部に沿って形成される必要がある。コンタク
ト開口の寸法が非常に小さくなった場合、障壁層によっ
て占有される断面積の割合が大きくなりすぎる。銅に対
する障壁層の割合が増大すると、相互接続の実効抵抗が
増大する。このより大きな抵抗は高速の半導体装置を形
成することに対して不利となる。
【０００３】
【発明が解決しようとする課題】上記問題を解決するた
めの１つの従来技術の試みはシリコンオキシフルオライ
ド（ｓｉｌｉｃｏｎ ｏｘｙｆｌｕｏｒｉｄｅ）層を窒
化しかつ窒化された層の上に銅の層を被着することであ
る。このプロセスは接着または付着に関連する問題を有
する。銅は窒化されたシリコンオキシフルオライドに十
分に接着しない。窒化されたシリコンオキシフルオライ
ドと銅との間の貧弱な接着はそれが研摩工程の間におけ
る銅のはがれ（ｐｅｅｌｉｎｇ）を生じるため重大な製
造上の関心事である。さらに、このプロセスは長い熱サ
イクルを必要とする高い温度の銅リフロー（セ氏４００
度より高い）を使用する。その結果、このプロセスを使
用して多層の（ｍｕｌｔｉ−ｌｅｖｅｌ）銅は製造でき
ず、それは貧弱な接着および高温リフローのためであ
る。
【０００４】
【課題を解決するための手段】１つのプロセスが開発さ
れ、該プロセスにおいては絶縁層が窒化されかつ次に複
合銅層を被着する前に薄い接着層によっておおわれる。
この発明は絶縁層の一部が拡散障壁膜を形成するよう変
換されるため別個の拡散障壁を必要としないという利点
を有する。さらに、前記接着層はそれが相互接続材料と
反応して前記複合銅層と拡散障壁膜との間に強い接着を
生じる結果となり、さらにエレクトロマイグレーション
に対してより耐性のあるより連続的な相互接続およびビ
ア構造を可能にするように形成される。本発明は以下の
実施形態の詳細な説明によってさらによく理解できる。
【０００５】本発明の一態様では、半導体装置を形成す
るためのプロセスが提供され、該プロセスは、基板（１
２）の上にパターニングされた絶縁層（５４）を形成す
る段階であって、前記パターニングされた絶縁層（５
４）は開口（７２）を含むもの、前記パターニングされ
た絶縁層（５４）の一部を障壁膜（５６）に変換する段
階、前記障壁膜（５６）の上に接着層（５８）を被着す
る段階、そして前記接着層（５８）の上に導電性金属含
有層（６２）を形成する段階、を具備することを特徴と
する。
【０００６】本発明の別の態様では、半導体装置を形成
するためのプロセスが提供され、該プロセスは、基板
（１２）の上にパターニングされた絶縁層（５４）を形
成する段階であって、前記パターニングされた絶縁層
（５４）は開口（７２）を含むもの、前記パターニング
された絶縁層（５４）の一部を障壁膜（５６）に変換す
る段階、前記障壁膜（５６）の上に接着層（５８）を被
着する段階、そして前記接着層（５８）の上に銅含有層
（６２）を形成する段階、を具備することを特徴とす
る。
【０００７】本発明のさらに別の態様では、半導体装置
を形成するためのプロセスが提供され、該プロセスは、
基板（１２）の上にパターニングされた絶縁層（５４）
を形成する段階であって、前記パターニングされた絶縁
層（５４）は開口（７２）を含むもの、前記パターニン
グされた絶縁層（５４）を窒素含有種またはホウ素含有
種に露出することにより前記パターニングされた絶縁層
（５４）の一部を障壁膜（５６）に変換する段階、接着
層（５８）を前記障壁膜（５６）の上に被着する段階、
そして前記接着層（５８）の上に導電性金属含有層（６
２）を形成する段階、を具備することを特徴とする。
【０００８】本発明のさらに別の態様では、半導体装置
を形成するためのプロセスが提供され、該プロセスは、
基板（１２）の上にパターニングされた絶縁酸化物層
（５４）を形成する段階であって、前記パターニングさ
れた絶縁酸化物層（５４）は下に横たわる相互接続（２
８）の上にデュアルインレイ開口（７０，７２）を含む
もの、窒素含有プラズマを使用して前記パターニングさ
れた絶縁酸化物層（５４）の一部を窒化された酸化物部
分（５６）に変換する段階、前記窒化された酸化物部分
（５６）の上にシリコン層（５８）を被着する段階、前
記シリコン層（５８）の上に銅含有層（６２）を形成す
る段階であって、前記銅含有層（６２）は少なくともほ
ぼ半分の銅を含むもの、そして前記銅含有層（６２）を
研摩して前記パターニングされた絶縁酸化物層（５４）
の最上部面の上に横たわる銅含有層（６２）の部分を除
去する段階、を具備することを特徴とする。
【０００９】
【発明の実施の形態】熟練した職人は図面における要素
は単純化および明瞭化のために図解されておりかつ必ず
しも比例した寸法で描かれていないことを理解するであ
ろう。例えば、図面における要素のいくつかの寸法は他
の要素に対して誇張されており本発明の実施形態（単数
または複数）の理解を改善するのを助けている。本発明
が添付の図面を参照して実例によりかつ制限的なもので
なく説明され、添付の図面においては同様の参照数字は
同様の要素を示している。
【００１０】図１は、本発明の１実施形態のためのプロ
セス流れ図を含む。半導体装置が第１のレベルの相互接
続が形成されるポイントまで処理されている。典型的に
は、この第１のレベルの相互接続は銅を含む。１つまた
はそれ以上の絶縁膜が被着されて絶縁層を形成し、該絶
縁層は次にパターニングされて、ステップ１０に見られ
るように、下に横たわる銅の相互接続まで延在する２重
のはめ込みまたはインレイ（ｉｎｌａｉｄ）開口を形成
するためにパターニングされる。開口を形成した後に、
絶縁層の露出された面は次に窒素プラズマに露出され、
該窒素プラズマは前記絶縁層の一部を、ステップ１１に
見られるように、銅のための拡散障壁層である窒化され
た酸化膜（ｎｉｔｒｉｄｅｄ ｏｘｉｄｅ）へと変換す
る。窒化工程またはステップの後に、薄いシリコンの接
着層が、ステップ１４に見られるように、前記露出され
た面のすべての上に被着される。銅のシード層（ｓｅｅ
ｄｌａｙｅｒ）が、ステップ１６に見られるように、前
記シリコン接着層の上に物理蒸着（ｐｈｙｓｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって被着され
る。基板がツールから除去され、かつ厚い銅の層が、ス
テップ１７に見られるように、銅のシード層の上にめっ
きされる。めっきの後に、基板が研摩され、それによっ
て銅のみが開口内に横たわり、ステップ１９に示される
ように、ビアおよび相互接続部分を含む２つのまたは２
重の（ｄｕａｌ）インレイ構造を形成する。
【００１１】このプロセスにつき引き続く断面図を参照
してより詳細に説明する。図２は、第１のレベルの相互
接続２８を形成した後の半導体装置の基板１２の一部の
断面の図解を含む。半導体装置の基板１２は半導体装置
を形成するために使用される任意の基板である。半導体
装置基板１２はフィールドアイソレーション領域４６お
よび基板１２の一部から形成されたドーピングされた領
域またはドープ領域（ｄｏｐｅｄ ｒｅｇｉｏｎｓ）４
４を含む。ゲート誘電体層４２およびゲート電極４０が
基板１２およびドープ領域４４の一部の上に横たわって
いる。層間誘電体（ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅ
ｃｔｒｉｃ：ＩＬＤ）層３６が基板１２の上に形成され
かつ平坦化される。ＩＬＤ層３６は導電性プラグ３８が
その中に形成されるコンタクト開口を含むようパターニ
ングされる。第１の絶縁層３０が形成されかつパターニ
ングされて相互接続２８が形成される相互接続チャネル
を含むようにされる。この特定の実施形態では、相互接
続または相互接続部２８は銅を含むが、他の実施形態で
はタングステン、アルミニウム、その他を含むことがで
きる。
【００１２】次に図３に示されるように第２の絶縁層５
２が基板１２および相互接続２８の上に形成される。こ
の絶縁層５２は４つの別個の絶縁膜を含む。より下の絶
縁膜４８はほぼ２００〜７００オングストロームの範囲
の厚さを有するプラズマ増強窒化物（ｐｌａｓｍａ ｅ
ｎｈａｎｃｅｄ ｎｉｔｒｉｄｅ）から作られたパッシ
ベイションおよび反射防止コーティングである。次に酸
化物膜または酸化膜２６が前記プラズマ増強窒化物膜の
上に被着される。該酸化膜は典型的には４，０００〜１
０，０００オングストロームの範囲の厚さを有する。シ
リコンオキシナイトライドから作られる任意選択的なエ
ッチストップ膜５０が次に前記酸化膜２６の上に形成さ
れ、かつ２００〜７００オングストロームの範囲の厚さ
を有する。この膜５０もまた反射防止コーティングであ
る。第２の酸化膜５４が前記エッチストップ膜５０の上
にほぼ５，０００〜６，０００オングストロームの範囲
の厚さまで形成される。前記酸化膜２６および５４はテ
トラエチルオルソシリケート（ｔｅｔｒａｅｔｈｙｌｏ
ｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）、シリコンオキ
シフルオライド（ｓｉｌｉｃｏｎ ｏｘｙｆｌｕｏｒｉ
ｄｅ）、低ｋ誘電体、その他を使用して形成できる。Ｔ
ＥＯＳはカーボンの結合または導入を受入れ可能なレベ
ルに保つために酸素ガスと組み合わせて操作することが
できる。この明細書で使用されているように、低ｋ誘電
体は２酸化シリコンの誘電率（ほぼ３．９）より小さい
誘電率を有するものである。低ｋ誘電体のいくつかの例
はポリイミド（ｐｏｌｙｉｍｉｄｅｓ）、フルオロカー
ボン（ｆｌｕｏｒｏｃａｒｂｏｎｓ）（例えば、テフロ
ン（Ｔｅｆｌｏｎ）ＴＭ）、パラレーン（ｐａｒａｌｅ
ｎｅ）、その他を含む。
【００１３】絶縁層５２は次に伝統的な技術を使用して
パターニングされ図４に示されるようにデュアルインレ
イ開口を形成する。これらのデュアルインレイ開口はビ
ア部分７０および相互接続チャネル部分７２を含む。ビ
ア部分７０は相互接続２８にコンタクトしかつ相互接続
チャネル７２はビアおよび他の回路要素の間で導かれ
る。デュアルインレイ開口を形成するために絶縁層５２
をパターニングした後に、前記酸化物層の露出面は次
に、図５に示されるように、プラズマ窒化ステップを行
うことによりシリコンオキシナイトライド拡散障壁部分
５６へと変換される。
【００１４】１つの特定の実施形態では、このステップ
はほぼ５００〜１，５００ワットの範囲の比較的高い電
力のプラズマを使用して行われる。典型的には、該プラ
ズマは、分子窒素、アンモニア、その他のような、窒素
含有化合物（ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎｇ
ｃｏｍｐｏｕｎｄ）を含む。プラズマを安定化するた
めにアルゴンが使用される。このステップは典型的には
ほぼ１〜３分の範囲で行われる。該ステップは露出酸化
膜のほぼ２００〜３００オングストロームをシリコンオ
キシナイトライド部分へと変換する。前記プラズマ処理
はほぼ１０ミリトール〜ほぼ５トールの圧力で行われ
る。典型的には、該圧力はほぼ５００〜２，０００ミリ
トールの範囲にある。より低い圧力は絶縁層５２の側壁
部分を実質的に厚いシリコンオキシナイトライド部分へ
と適切に変換できない。従って、典型的にはより高い圧
力が好ましいが、あまりにも高い圧力では、プラズマが
不安定になる可能性がある。別の実施形態では、ジボラ
ン（ｄｉｂｏｒａｎｅ）その他のような、ホウ素含有種
（ｂｏｒｏｎ−ｃｏｎｔａｉｎｉｎｇ ｓｐｅｃｉｅ
ｓ）を使用してシリコンボロキサイド（ｓｉｌｉｃｏｎ
ｂｏｒｏｘｉｄｅ）を含む拡散障壁部分を形成するこ
とができる。
【００１５】図６に示されるように、シリコン接着層５
８が次に前記窒化された酸化物部分５６の上に形成され
かつほぼ５０〜１５０オングストロームの範囲の厚さを
有する。典型的には、前記接着層５８はシリコン、シリ
コンゲルマニウム、ゲルマニウム、その他を含む。別の
実施形態では、前記接着層５８はマグネシウム、チタ
ン、その他を含むことができる。一般に、前記接着層５
８はその後に形成される銅の層と反応して該銅と窒化さ
れた酸化物部分５６との間に強い接着を提供する必要が
ある。前記反応の他の利点はこの詳細な説明において後
に説明する。
【００１６】前記シリコン接着層５８のための被着パラ
メータはシラン（ｓｉｌａｎｅ）をほぼ毎分５０〜１０
０標準立方センチメートル（ｓｔａｎｄａｒｄ ｃｕｂ
ｉｃｃｅｎｔｉｍｅｔｅｒｓ ｐｅｒ ｍｉｎｕｔｅ）
の範囲の流速または流量（ｆｌｏｗ ｒａｔｅ）で使用
することを含む。これはシランの各々の割合（ｐａｒ
ｔ）に対して１０の割合の窒素によって希釈される。前
記被着の圧力は典型的にはほぼ５０ミリトール〜ほぼ５
トールの範囲にある。より特定的には、前記被着は典型
的にはほぼ１〜２トールの範囲の圧力で行われる。前記
プラズマ被着のための電力は典型的にはほぼ５０〜１５
０ワットの範囲にある。前記被着の温度は室温（ほぼセ
氏２０度）からセ氏４００度以上におよぶ。アモルファ
スシリコンの被着速度または割合は比較的低速にすべき
であり、従ってその厚さは制御できる。シリコン層５８
のための被着時間はほぼ５〜１０秒の範囲にある。
【００１７】図７に示されるように、銅シード層６０は
コリメートスパッタリングチェンバ（ｃｏｌｌｉｍａｔ
ｅｄ ｓｐｕｔｔｅｒｉｎｇ ｃｈａｍｂｅｒ）を使用
して接着層５８の上に物理蒸着によって被着される。そ
の壁部を含み開口のすべての部分に沿って連続的な膜が
形成される。多くの実施形態において、この層の厚さは
開口のビア部分のまさに底部に近い壁部に沿ってほぼ５
０〜１５０オングストロームの範囲にある。これを達成
するため、銅シード層６０は絶縁層５２の上にほぼ３，
０００オングストロームの厚さまで被着される。基板は
次にツールから除去されその時点で真空が破られる。障
壁膜５６の形成の時間から銅シード層６０の形成の間
に、基板は絶えず真空の下に置かれていたことに注意を
要する。
【００１８】基板は次に電気めっきシステムに与えら
れ、そこで６，０００〜１５，０００オングストローム
の銅が、図８に見られるように、銅シード層６０の上に
めっきされる。銅シード層６０はもはや電気めっきされ
た銅層から区別できず、従って接着層５８の上に横たわ
る複合銅層６２を形成する。図９に示されるように、絶
縁層５２の最上部面の上に横たわる接着層５８および複
合銅層６２の部分は次に化学機械研摩によって除去され
る。この時点で、ビア部分および相互接続チャネル部分
の双方を含むデュアルインレイ構造７４が形成され、こ
れは半導体装置の種々の部分への電気的接続ができるよ
うにする。
【００１９】図１０に見られるように、デュアルインレ
イ構造７４の形成に続き、パッシベイション層６６が前
記デュアルインレイ構造７４を含む半導体装置６８の上
に形成される。この時点で、実質的に完成した半導体装
置が形成されている。任意選択的に、今説明したものと
同様の他の相互接続レベルを前記デュアルインレイ構造
７４の上に横たわって形成できるが、図面には示されて
いない。
【００２０】前記デュアルインレイ構造は相互接続チャ
ネルのみが形成される単一インレイ相互接続構造へと変
更できる。例えば、前に述べたプロセスは前記第１のレ
ベルの層間誘電体の上部絶縁層３０に適用して相互接続
２８のための相互接続チャネルを形成できる。この実施
形態では、上部絶縁層３０は窒化されてこの層３０の部
分を前記拡散障壁部分５６と同様の拡散障壁部分（図面
には示されていない）へと変換できる。接着層５８と同
様の、シリコン接着層が次に拡散障壁部分の上に形成さ
れ、銅シード層がそれに続く。銅が次に銅シード層の上
にめっきされて複合銅層を形成する。上部絶縁層３０の
窒化された部分の上に横たわるシリコン接着層および複
合銅層は図面には示されていない。相互接続チャネル２
８の底部は今や導電性プラグ３８とコンタクトしかつＩ
ＬＤ層３６の上に横たわっている。この単一インレイ構
造を形成した後に、パッシベイション層を上部絶縁層３
０および相互接続２８の上に形成できる。あるいは、付
加的なＩＬＤ層および相互接続レベルを前記パッシベイ
ション層を被着する前に形成することもできる。
【００２１】さらに別の実施形態では、銅シード層６０
および電気めっきされた銅層は単一の銅層により置き換
えることができる。これはプラズマ蒸着（ｐｌａｓｍａ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着、そ
の他によって行うことができる。さらに、相互接続材料
のために他の材料を銅と置き換えることができる。これ
らの他の材料は、例えば、金またはその他とすることが
できるが、酸素と不都合な相互作用を行いあるいは酸化
物層を通って拡散する種（ｓｐｅｃｉｅｓ）を有するこ
とがある。
【００２２】
【発明の効果】本発明は従来技術の方法に対して利点を
有する。より詳細には、本発明は窒化された酸化物部分
５６に接着する接着層５８に対して複合銅層６２が接着
できるようにする接着層５８を有する。このようにし
て、前記研摩条件がはがれの可能性を低減するために厳
密に制御される必要がなくなる。さらに、本プロセスは
窒化チタンまたは他の金属窒化物障壁層を必要としな
い。エレクトロマイグレイションの試験では、金属窒化
物障壁層を備えたそのような構造は典型的には銅が相互
接続とデュアルインレイ構造のビア部分との間に流れま
たは移動すること（ｍｉｇｒａｔｉｎｇ）を防止する。
これはビア部分内の銅を涸渇させ、それによってボイド
を生成しかつ相互接続構造を電気的にオープンなものと
する可能性がある。本発明の実施形態によれば、接着層
は該接着層が銅層と反応できるように選択される。この
ようにして、銅層は開口の底部で接着層と反応し、銅が
相互接続とデュアルインレイ構造のビア部分との間で移
動できるようにする。従って、本発明のいくつかの実施
形態はワイヤリングシステムをより頑健なものとしかつ
エレクトロマイグレイションの理由による障害をもつ可
能性を少なくする。
【００２３】従来技術に対する他の利点はもし補足的拡
散層が使用されれば、それはより薄くすることができ、
その理由は拡散障壁部分５６が絶縁層５２からの一部か
ら形成されるためである。前記絶縁層を窒化して拡散障
壁部分５６を形成することにより、薄い窒化チタン層そ
の他のような、補足的拡散障壁層が前記壁部に沿って形
成できる。このようにして、窒化チタン層はコンタクト
開口の底部の近くで２００オングストロームより大きく
ない厚さとなり、これはコンタクト開口の底部近くのコ
ンタクト開口の壁部に沿って少なくとも３００オングス
トロームの窒化チタンの障壁層を有する従来技術の方法
と対比される。コンタクト開口が寸法が低減し続ける
と、この障壁層の厚さもまたビア部分を通る抵抗が受入
れ可能な状態に留まるようにするため低減すべきであ
る。
【００２４】本発明の実施形態の他の利点はそれらがよ
り大きな銅の粒子（ｇｒａｉｎｓ）を備えた銅の層を形
成するために使用できることである。より大きな銅の粒
子はリフローされたＰＶＤ銅システムにおいて見られる
ようなより小さな粒子と比較してエレクトロマイグレイ
ションに対してより耐性がある。さらに、デュアルイン
レイ構造内にボイドが形成されないように銅層のめっき
がより良好に制御できかつ形成できる。また、めっきの
後の上部面はＰＶＤシステムとこれに続く銅リフロース
テップと比較して比較的平坦にすることができる。
【００２５】本発明の実施形態のさらに別の利点はそれ
らがぎりぎりのまたは限界的な（ｍａｒｇｉｎａｌ）プ
ロセスを展開しあるいは新種の材料を使用することなし
に現存する技術を使用して達成できることである。
【００２６】以上の説明においては、本発明が特定の実
施形態を参照して説明された。しかしながら、当業者は
添付の特許請求の範囲に記載された本発明の範囲から離
れることなく種々の修正および変更を行うことができる
ことを理解するであろう。従って、本明細書および図面
は制限的な意味ではなく例示的なものとみなされるべき
であり、かつすべてのそのような修正は本発明の範囲内
に含まれるものと考えられる。特許請求の範囲において
は、もしあれば、手段および機能条項（単数または複
数）は記載された機能（単数または複数）を達成するこ
こに説明された構造をカバーするものである。前記手段
および機能条項（単数または複数）はまた記載された機
能（単数または複数）を行う構造的な等価物および等価
な構造をもカバーするものである。
【図面の簡単な説明】
【図１】本発明の１実施形態を示すプロセス流れ図であ
る。
【図２】第１の相互接続レベルを形成した後の半導体装
置基板の一部の断面図である。
【図３】絶縁層を形成した後の図２の基板の断面図であ
る。
【図４】開口を形成した後の図３の基板の断面図であ
る。
【図５】絶縁層の一部を窒化された酸化物部分へと変換
した後の図４の基板の断面図である。
【図６】シリコン接着層を形成した後の図５の基板の断
面図である。
【図７】銅シード層を被着した後の図６の基板の断面図
である。
【図８】銅シード層の上に銅層をめっきした後の図７の
基板の断面図である。
【図９】シリコン接着および銅層を研摩した後の図８の
基板の断面図である。
【図１０】実質的に完成した装置を形成した後の図９の
基板の断面図である。
【符号の説明】
１２ 半導体装置基板 ２８ 第１のレベルの相互接続 ３０ 第１の絶縁層 ３６ 層間誘電体（ＩＬＤ）層 ３８ 導電性プラグ ４０ ゲート電極 ４２ ゲート誘電体層 ４４ ドーピングされた領域 ４６ フィールドアイソレーション領域 ５２ 第２の絶縁層 ４８ 下部絶縁膜 ５０ エッチストップ膜 ２６ 酸化膜 ５４ 第２の酸化膜 ７０ ビア部分 ７２ 相互接続チャネル部分 ５６ シリコンオキシナイトライド拡散障壁部分 ５８ シリコン接着層 ６０ 銅シード層 ６２ 複合銅層 ６８ 半導体装置 ７４ デュアルインレイ構造 ６６ パッシベイション層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置を形成するためのプロセスで
    あって、 基板（１２）の上にパターニングされた絶縁層（５４）
    を形成する段階であって、前記パターニングされた絶縁
    層（５４）は開口（７２）を含むもの、 前記パターニングされた絶縁層（５４）の一部を障壁膜
    （５６）に変換する段階、 前記障壁膜（５６）の上に接着層（５８）を被着する段
    階、そして前記接着層（５８）の上に導電性金属含有層
    （６２）を形成する段階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
  2. 【請求項２】 半導体装置を形成するためのプロセスで
    あって、 基板（１２）の上にパターニングされた絶縁層（５４）
    を形成する段階であって、前記パターニングされた絶縁
    層（５４）は開口（７２）を含むもの、 前記パターニングされた絶縁層（５４）の一部を障壁膜
    （５６）に変換する段階、 前記障壁膜（５６）の上に接着層（５８）を被着する段
    階、そして前記接着層（５８）の上に銅含有層（６２）
    を形成する段階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
  3. 【請求項３】 半導体装置を形成するためのプロセスで
    あって、 基板（１２）の上にパターニングされた絶縁層（５４）
    を形成する段階であって、前記パターニングされた絶縁
    層（５４）は開口（７２）を含むもの、 前記パターニングされた絶縁層（５４）を窒素含有種ま
    たはホウ素含有種に露出することにより前記パターニン
    グされた絶縁層（５４）の一部を障壁膜（５６）に変換
    する段階、 接着層（５８）を前記障壁膜（５６）の上に被着する段
    階、そして前記接着層（５８）の上に導電性金属含有層
    （６２）を形成する段階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
  4. 【請求項４】 半導体装置を形成するためのプロセスで
    あって、 基板（１２）の上にパターニングされた絶縁酸化物層
    （５４）を形成する段階であって、前記パターニングさ
    れた絶縁酸化物層（５４）は下に横たわる相互接続（２
    ８）の上にデュアルインレイ開口（７０，７２）を含む
    もの、 窒素含有プラズマを使用して前記パターニングされた絶
    縁酸化物層（５４）の一部を窒化された酸化物部分（５
    ６）に変換する段階、 前記窒化された酸化物部分（５６）の上にシリコン層
    （５８）を被着する段階、 前記シリコン層（５８）の上に銅含有層（６２）を形成
    する段階であって、前記銅含有層（６２）は少なくとも
    ほぼ半分の銅を含むもの、そして前記銅含有層（６２）
    を研摩して前記パターニングされた絶縁酸化物層（５
    ４）の最上部面の上に横たわる銅含有層（６２）の部分
    を除去する段階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
JP10202766A 1997-07-16 1998-07-02 半導体装置を形成するためのプロセス Pending JPH1140671A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/895,017 1997-07-16
US08/895,017 US5821168A (en) 1997-07-16 1997-07-16 Process for forming a semiconductor device

Publications (1)

Publication Number Publication Date
JPH1140671A true JPH1140671A (ja) 1999-02-12

Family

ID=25403837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10202766A Pending JPH1140671A (ja) 1997-07-16 1998-07-02 半導体装置を形成するためのプロセス

Country Status (3)

Country Link
US (1) US5821168A (ja)
JP (1) JPH1140671A (ja)
KR (1) KR100505513B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351696B1 (ko) * 1998-04-08 2002-09-11 닛본 덴기 가부시끼가이샤 반도체 장치 제조 방법 및 제조 장치
KR100371591B1 (ko) * 1999-11-02 2003-02-11 인터내셔널 비지네스 머신즈 코포레이션 금속화후 화학적 기계적 폴리싱 유전체 에칭
KR100384876B1 (ko) * 1999-06-24 2003-05-22 주식회사 하이닉스반도체 반도체소자에서의 개선된 듀얼 대머신 공정
JP2004031937A (ja) * 2002-05-21 2004-01-29 Agere Systems Inc 半導体デバイス障壁層
US7755191B2 (en) 2006-03-23 2010-07-13 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
JP3105816B2 (ja) * 1997-03-31 2000-11-06 日本電気株式会社 半導体装置の製造方法
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US6130161A (en) 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6045435A (en) * 1997-08-04 2000-04-04 Motorola, Inc. Low selectivity chemical mechanical polishing (CMP) process for use on integrated circuit metal interconnects
US5990011A (en) * 1997-09-18 1999-11-23 Micron Technology, Inc. Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches
US6121144A (en) * 1997-12-29 2000-09-19 Intel Corporation Low temperature chemical mechanical polishing of dielectric materials
US6140234A (en) 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
US6348421B1 (en) 1998-02-06 2002-02-19 National Semiconductor Corporation Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6277730B1 (en) 1998-02-17 2001-08-21 Matsushita Electronics Corporation Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers
US6281121B1 (en) * 1998-03-06 2001-08-28 Advanced Micro Devices, Inc. Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
JPH11317446A (ja) * 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
JP4083921B2 (ja) 1998-05-29 2008-04-30 株式会社東芝 半導体装置の製造方法
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
DE19843624C1 (de) * 1998-09-23 2000-06-15 Siemens Ag Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6251759B1 (en) * 1998-10-03 2001-06-26 Applied Materials, Inc. Method and apparatus for depositing material upon a semiconductor wafer using a transition chamber of a multiple chamber semiconductor wafer processing system
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
US6232230B1 (en) * 1999-01-05 2001-05-15 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by high temperature deposition
US6207553B1 (en) * 1999-01-26 2001-03-27 Advanced Micro Devices, Inc. Method of forming multiple levels of patterned metallization
US6358831B1 (en) * 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
US6156648A (en) * 1999-03-10 2000-12-05 United Microelectronics Corp. Method for fabricating dual damascene
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6281127B1 (en) 1999-04-15 2001-08-28 Taiwan Semiconductor Manufacturing Company Self-passivation procedure for a copper damascene structure
US6150261A (en) * 1999-05-25 2000-11-21 United Microelectronics Corp. Method of fabricating semiconductor device for preventing antenna effect
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6191025B1 (en) * 1999-07-08 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene structure for copper medullization
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6130157A (en) * 1999-07-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Method to form an encapsulation layer over copper interconnects
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
US6740580B1 (en) 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
KR100335488B1 (ko) * 1999-09-16 2002-05-04 윤종용 자기 정렬 콘택을 가지는 반도체 소자 및 그 제조방법
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
TW442672B (en) * 1999-11-25 2001-06-23 Nat Science Council The technique for deposition multilayer interference thin films by using only one coating material (pure silicon)
US6387800B1 (en) 1999-12-20 2002-05-14 Taiwan Semiconductor Manufacturing Company Method of forming barrier and seed layers for electrochemical deposition of copper
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
US6395642B1 (en) 1999-12-28 2002-05-28 Taiwan Semiconductor Manufacturing Company Method to improve copper process integration
KR100436134B1 (ko) * 1999-12-30 2004-06-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6197681B1 (en) * 1999-12-31 2001-03-06 United Microelectronics Corp. Forming copper interconnects in dielectric materials with low constant dielectrics
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6372632B1 (en) 2000-01-24 2002-04-16 Taiwan Semiconductor Manufacturing Company Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
FR2805084B1 (fr) * 2000-02-14 2003-09-26 St Microelectronics Sa Procede de fabrication de pistes metalliques pour des circuits integres
US6350364B1 (en) * 2000-02-18 2002-02-26 Taiwan Semiconductor Manufacturing Company Method for improvement of planarity of electroplated copper
US6251796B1 (en) * 2000-02-24 2001-06-26 Conexant Systems, Inc. Method for fabrication of ceramic tantalum nitride and improved structures based thereon
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6368953B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Encapsulated metal structures for semiconductor devices and MIM capacitors including the same
US6674167B1 (en) 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6423629B1 (en) 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6391783B1 (en) 2000-07-13 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to thin down copper barriers in deep submicron geometries by using alkaline earth element, barrier additives, or self assembly technique
US6429117B1 (en) 2000-07-19 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method to create copper traps by modifying treatment on the dielectrics surface
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US6423201B1 (en) * 2000-08-23 2002-07-23 Applied Materials, Inc. Method of improving the adhesion of copper
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
KR100376259B1 (ko) * 2000-12-27 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US7172497B2 (en) * 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
US6696360B2 (en) 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6528412B1 (en) * 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6979903B1 (en) * 2001-06-04 2005-12-27 Advanced Micro Devices, Inc. Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
US6663786B2 (en) * 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6926926B2 (en) * 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
DE10153763B4 (de) * 2001-10-31 2006-09-28 Advanced Micro Devices, Inc., Sunnyvale Überwachung der Void-Bildung in einem Damascence-Prozess
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6835655B1 (en) * 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6633392B1 (en) 2002-01-17 2003-10-14 Advanced Micro Devices, Inc. X-ray reflectance system to determine suitability of SiON ARC layer
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US7005375B2 (en) * 2002-09-30 2006-02-28 Agere Systems Inc. Method to avoid copper contamination of a via or dual damascene structure
US7056826B2 (en) * 2003-01-07 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming copper interconnects
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US6958540B2 (en) * 2003-06-23 2005-10-25 International Business Machines Corporation Dual damascene interconnect structures having different materials for line and via conductors
JPWO2005013356A1 (ja) * 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US7309651B2 (en) * 2003-10-30 2007-12-18 Texas Instruments Incorporated Method for improving reliability of copper interconnects
US7589417B2 (en) * 2004-02-12 2009-09-15 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
US7329600B2 (en) * 2004-04-02 2008-02-12 International Business Machines Corporation Low dielectric semiconductor device and process for fabricating the same
KR100578221B1 (ko) * 2004-05-06 2006-05-12 주식회사 하이닉스반도체 확산방지막을 구비하는 반도체소자의 제조 방법
JP2006019708A (ja) * 2004-06-04 2006-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US20060024954A1 (en) * 2004-08-02 2006-02-02 Zhen-Cheng Wu Copper damascene barrier and capping layer
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
WO2008028850A1 (en) * 2006-09-04 2008-03-13 Koninklijke Philips Electronics N.V. CuSiN/SiN DIFFUSION BARRIER FOR COPPER IN INTEGRATED-CIRCUIT DEVICES
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US8039964B2 (en) * 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure
CN102468430B (zh) * 2010-11-05 2015-06-10 中芯国际集成电路制造(北京)有限公司 提高相变材料粘附性的实现方法
US8461043B2 (en) * 2011-04-11 2013-06-11 Micron Technology, Inc. Barrier layer for integrated circuit contacts
US8772154B2 (en) * 2011-06-17 2014-07-08 GlobalFoundries, Inc. Integrated circuits including barrier polish stop layers and methods for the manufacture thereof
US8722530B2 (en) * 2011-07-28 2014-05-13 Freescale Semiconductor, Inc. Method of making a die with recessed aluminum die pads
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9425093B2 (en) * 2014-12-05 2016-08-23 Tokyo Electron Limited Copper wiring forming method, film forming system, and storage medium
US9953864B2 (en) * 2016-08-30 2018-04-24 International Business Machines Corporation Interconnect structure
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11444039B2 (en) * 2020-05-29 2022-09-13 Sandisk Technologies Llc Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same
CN114730701B (zh) * 2020-05-29 2025-07-01 桑迪士克科技股份有限公司 包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法
US11450624B2 (en) * 2020-05-29 2022-09-20 Sandisk Technologies Llc Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2889430B2 (ja) * 1992-05-14 1999-05-10 シャープ株式会社 コンタクト部形成方法
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351696B1 (ko) * 1998-04-08 2002-09-11 닛본 덴기 가부시끼가이샤 반도체 장치 제조 방법 및 제조 장치
KR100384876B1 (ko) * 1999-06-24 2003-05-22 주식회사 하이닉스반도체 반도체소자에서의 개선된 듀얼 대머신 공정
KR100371591B1 (ko) * 1999-11-02 2003-02-11 인터내셔널 비지네스 머신즈 코포레이션 금속화후 화학적 기계적 폴리싱 유전체 에칭
JP2004031937A (ja) * 2002-05-21 2004-01-29 Agere Systems Inc 半導体デバイス障壁層
JP2011205155A (ja) * 2002-05-21 2011-10-13 Agere Systems Inc 半導体デバイス障壁層
US7755191B2 (en) 2006-03-23 2010-07-13 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR19990013826A (ko) 1999-02-25
US5821168A (en) 1998-10-13
KR100505513B1 (ko) 2005-10-25

Similar Documents

Publication Publication Date Title
JPH1140671A (ja) 半導体装置を形成するためのプロセス
US7030023B2 (en) Method for simultaneous degas and baking in copper damascene process
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US7265038B2 (en) Method for forming a multi-layer seed layer for improved Cu ECP
US8361900B2 (en) Barrier layer for copper interconnect
US5893752A (en) Process for forming a semiconductor device
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
CN101558476B (zh) 互连结构和制造嵌入结构的方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US6716753B1 (en) Method for forming a self-passivated copper interconnect structure
CN1312755C (zh) 铜内连线的制作方法
US6790778B1 (en) Method for capping over a copper layer
US6309964B1 (en) Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug
CN101728319A (zh) 通过硅/锗浸泡改进金属线的形成
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
JP2004214566A (ja) 半導体装置の製造方法および半導体装置
US20010018273A1 (en) Method of fabricating copper interconnecting line
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US6943096B1 (en) Semiconductor component and method of manufacture
JPH09232313A (ja) 埋め込み導電層の形成方法
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH11340330A (ja) 半導体装置の製造方法
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
US7407882B1 (en) Semiconductor component having a contact structure and method of manufacture

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529