JPH1141042A - マイクロ波増幅器 - Google Patents
マイクロ波増幅器Info
- Publication number
- JPH1141042A JPH1141042A JP9192761A JP19276197A JPH1141042A JP H1141042 A JPH1141042 A JP H1141042A JP 9192761 A JP9192761 A JP 9192761A JP 19276197 A JP19276197 A JP 19276197A JP H1141042 A JPH1141042 A JP H1141042A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microwave
- input
- transmission line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 マイクロ波増幅器のマルチキャリア増幅時に
問題となる低周波帯での利得を大きく低減させて増幅器
入出力側の低周波成分を低減する。 【解決手段】 半導体素子を有するマイクロ波増幅回路
９と、このマイクロ波増幅回路の入力端子及び出力端子
にそれぞれ接続された入力側伝送線路２及び出力側伝送
線路１４と、上記マイクロ波増幅回路９と上記入力側及
び出力側伝送線路との各接続点２０及び２２に一端が接
続された所定の長さを有するバイアス供給線路３、１０
及び該バイアス供給線路の他端にそれぞれ接続されたコ
ンデンサ５、１２を有する入力側及び出力側バイアス回
路とを備えたマイクロ波増幅器において、上記入力側バ
イアス回路の入力側伝送線路への接続点と上記マイクロ
波増幅回路の入力端子との間に、抵抗７ａとコンデンサ
８ａとの並列回路を装荷した。
問題となる低周波帯での利得を大きく低減させて増幅器
入出力側の低周波成分を低減する。 【解決手段】 半導体素子を有するマイクロ波増幅回路
９と、このマイクロ波増幅回路の入力端子及び出力端子
にそれぞれ接続された入力側伝送線路２及び出力側伝送
線路１４と、上記マイクロ波増幅回路９と上記入力側及
び出力側伝送線路との各接続点２０及び２２に一端が接
続された所定の長さを有するバイアス供給線路３、１０
及び該バイアス供給線路の他端にそれぞれ接続されたコ
ンデンサ５、１２を有する入力側及び出力側バイアス回
路とを備えたマイクロ波増幅器において、上記入力側バ
イアス回路の入力側伝送線路への接続点と上記マイクロ
波増幅回路の入力端子との間に、抵抗７ａとコンデンサ
８ａとの並列回路を装荷した。
Description
【０００１】
【発明の属する技術分野】この発明は、増幅素子として
トランジスタ等の半導体素子を用いたマイクロ波及びミ
リ波で使用されるマイクロ波増幅器に関するものであ
る。
トランジスタ等の半導体素子を用いたマイクロ波及びミ
リ波で使用されるマイクロ波増幅器に関するものであ
る。
【０００２】
【従来の技術】ここではマイクロ波半導体増幅素子とし
て電解効果トランジスタ（ＦＥＴ）を用いて説明する。
図１０は例えば特開昭５７−１５５１０号公報及び特開
昭６２−２０９９０９号公報と同様な従来のマイクロ波
増幅器の一例を示す構成図である。図１０において、１
は入力側ＤＣカットのコンデンサ、２は入力側伝送線
路、３はバイアス供給用マイクロストリップ線路、４は
抵抗、５はコンデンサを示し、上記バイアス供給用マイ
クロストリップ線路３と抵抗４及びコンデンサ５によ
り、増幅素子として電解効果トランジスタ（ＦＥＴ）を
用いたマイクロ波増幅回路９の入力側バイアス回路１７
を構成する。６は入力側ＤＣ電源、１５は出力側のＤＣ
カットのコンデンサ、１６は出力整合回路、２０はバイ
アス回路の接続点である。
て電解効果トランジスタ（ＦＥＴ）を用いて説明する。
図１０は例えば特開昭５７−１５５１０号公報及び特開
昭６２−２０９９０９号公報と同様な従来のマイクロ波
増幅器の一例を示す構成図である。図１０において、１
は入力側ＤＣカットのコンデンサ、２は入力側伝送線
路、３はバイアス供給用マイクロストリップ線路、４は
抵抗、５はコンデンサを示し、上記バイアス供給用マイ
クロストリップ線路３と抵抗４及びコンデンサ５によ
り、増幅素子として電解効果トランジスタ（ＦＥＴ）を
用いたマイクロ波増幅回路９の入力側バイアス回路１７
を構成する。６は入力側ＤＣ電源、１５は出力側のＤＣ
カットのコンデンサ、１６は出力整合回路、２０はバイ
アス回路の接続点である。
【０００３】図１０において、バイアス供給用マイクロ
ストリップ線路３の電気長は増幅器設計周波数で１／４
波長に設定され、低周波数ではバイアス供給用マイクロ
ストリップ線路３の電気長はほとんど無視できるため、
図１０に示すマイクロ波増幅回路９の入力側バイアス回
路１７は、図１１に示す回路で表すことができる。一般
に、増幅器は、低周波数では利得が高く発振等の不安定
動作を起こす傾向があるため、図１１に示すように、入
力側バイアス回路１７に抵抗４を設けて、マイクロ波増
幅回路９のＦＥＴに対する入力側の整合条件を変化させ
低周波での発振を阻止することができるという利点があ
る。
ストリップ線路３の電気長は増幅器設計周波数で１／４
波長に設定され、低周波数ではバイアス供給用マイクロ
ストリップ線路３の電気長はほとんど無視できるため、
図１０に示すマイクロ波増幅回路９の入力側バイアス回
路１７は、図１１に示す回路で表すことができる。一般
に、増幅器は、低周波数では利得が高く発振等の不安定
動作を起こす傾向があるため、図１１に示すように、入
力側バイアス回路１７に抵抗４を設けて、マイクロ波増
幅回路９のＦＥＴに対する入力側の整合条件を変化させ
低周波での発振を阻止することができるという利点があ
る。
【０００４】
【発明が解決しようとする課題】一般に、マイクロ波増
幅回路９内ＦＥＴの有する有能利得は低周波数帯で非常
に大きいため、増幅器全体でも低周波数帯では高い利得
を有することが多い。図１０に示した従来のマイクロ波
増幅回路９の入力側バイアス回路１７は低周波数におい
て図１１で表される回路となるため、低周波でのマイク
ロ波増幅回路９の整合条件を変化させることができる。
しかし、従来技術では発振等の増幅器不安定動作を除去
することが目的であり、低周波数で増幅器の有する利得
を十分に低減させる回路とはならない。
幅回路９内ＦＥＴの有する有能利得は低周波数帯で非常
に大きいため、増幅器全体でも低周波数帯では高い利得
を有することが多い。図１０に示した従来のマイクロ波
増幅回路９の入力側バイアス回路１７は低周波数におい
て図１１で表される回路となるため、低周波でのマイク
ロ波増幅回路９の整合条件を変化させることができる。
しかし、従来技術では発振等の増幅器不安定動作を除去
することが目的であり、低周波数で増幅器の有する利得
を十分に低減させる回路とはならない。
【０００５】低周波数でマイクロ波増幅器に利得が存在
する場合、マルチキャリア入力時に問題が発生する。マ
イクロ波増幅器にマルチキャリアの入力がされたときに
増幅器非線形性により入力側に低周波数信号が発生する
が、当該マイクロ波増幅器が低周波数で利得を持つ場
合、その低周波数信号がマイクロ波増幅器により増幅さ
れるという問題点がある。この信号はＤＣ電源の消費量
を増やすだけでなく、出力側のバイアスカットのキャパ
シタンスの存在により増幅器外側に出力されることがな
いため、増幅素子の出力端子（ドレイン端子）に大振幅
の低周波信号を発生させるという問題点がある。このよ
うに発生する入出力の低周波信号は増幅器の動作を不安
定にさせるとともに、ＲＦ帯での増幅器の出力電力およ
び歪み特性を悪化させるという問題点がある。
する場合、マルチキャリア入力時に問題が発生する。マ
イクロ波増幅器にマルチキャリアの入力がされたときに
増幅器非線形性により入力側に低周波数信号が発生する
が、当該マイクロ波増幅器が低周波数で利得を持つ場
合、その低周波数信号がマイクロ波増幅器により増幅さ
れるという問題点がある。この信号はＤＣ電源の消費量
を増やすだけでなく、出力側のバイアスカットのキャパ
シタンスの存在により増幅器外側に出力されることがな
いため、増幅素子の出力端子（ドレイン端子）に大振幅
の低周波信号を発生させるという問題点がある。このよ
うに発生する入出力の低周波信号は増幅器の動作を不安
定にさせるとともに、ＲＦ帯での増幅器の出力電力およ
び歪み特性を悪化させるという問題点がある。
【０００６】この発明は上述した従来例に係る問題点を
解消するためになされたもので、低周波数で増幅器の有
する利得を十分に低減させて、発振等の増幅器の不安定
動作を除去することができるマイクロ波増幅器を得るこ
とを目的とする。
解消するためになされたもので、低周波数で増幅器の有
する利得を十分に低減させて、発振等の増幅器の不安定
動作を除去することができるマイクロ波増幅器を得るこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るマイクロ
波増幅器は、半導体素子を有するマイクロ波増幅回路
と、このマイクロ波増幅回路の入力端子及び出力端子に
それぞれ接続された入力側伝送線路及び出力側伝送線路
と、上記マイクロ波増幅回路と上記入力側及び出力側伝
送線路との各接続点に一端が接続された所定の長さを有
するバイアス供給線路及び該バイアス供給線路の他端に
それぞれ接続されたコンデンサを有する入力側及び出力
側バイアス回路とを備えたマイクロ波増幅器において、
上記入力側バイアス回路の入力側伝送線路への接続点と
上記マイクロ波増幅回路の入力端子との間に、抵抗とコ
ンデンサとの並列回路を装荷したことを特徴とするもの
である。
波増幅器は、半導体素子を有するマイクロ波増幅回路
と、このマイクロ波増幅回路の入力端子及び出力端子に
それぞれ接続された入力側伝送線路及び出力側伝送線路
と、上記マイクロ波増幅回路と上記入力側及び出力側伝
送線路との各接続点に一端が接続された所定の長さを有
するバイアス供給線路及び該バイアス供給線路の他端に
それぞれ接続されたコンデンサを有する入力側及び出力
側バイアス回路とを備えたマイクロ波増幅器において、
上記入力側バイアス回路の入力側伝送線路への接続点と
上記マイクロ波増幅回路の入力端子との間に、抵抗とコ
ンデンサとの並列回路を装荷したことを特徴とするもの
である。
【０００８】また、上記出力側バイアス回路の出力側伝
送線路への接続点と上記マイクロ波増幅回路の出力端子
との間に、抵抗とコンデンサとの並列回路を装荷したこ
とを特徴とするものである。
送線路への接続点と上記マイクロ波増幅回路の出力端子
との間に、抵抗とコンデンサとの並列回路を装荷したこ
とを特徴とするものである。
【０００９】また、上記並列回路の抵抗は、上記入力側
バイアス回路の入力側伝送線路への接続点と上記マイク
ロ波増幅回路の入力端子との間の伝送線路または上記マ
イクロ波増幅回路の出力端子と上記出力側バイアス回路
の出力側伝送線路への接続点との間の伝送線路中に設け
た間隙に装荷されてなるシート抵抗でなり、上記並列回
路のコンデンサは、間隙を隔てて設けられた両側の伝送
線路のうちいずれか一方の伝送線路上に装荷されたチッ
プキャパシタでなり、このチップキャパシタは他方の伝
送線路にリボンを介して接続されてなることを特徴とす
るものである。
バイアス回路の入力側伝送線路への接続点と上記マイク
ロ波増幅回路の入力端子との間の伝送線路または上記マ
イクロ波増幅回路の出力端子と上記出力側バイアス回路
の出力側伝送線路への接続点との間の伝送線路中に設け
た間隙に装荷されてなるシート抵抗でなり、上記並列回
路のコンデンサは、間隙を隔てて設けられた両側の伝送
線路のうちいずれか一方の伝送線路上に装荷されたチッ
プキャパシタでなり、このチップキャパシタは他方の伝
送線路にリボンを介して接続されてなることを特徴とす
るものである。
【００１０】また、上記入力側バイアス回路のコンデン
サは、周波数特性の互いに異なる複数のコンデンサの並
列接続体でなることを特徴とするものである。
サは、周波数特性の互いに異なる複数のコンデンサの並
列接続体でなることを特徴とするものである。
【００１１】また、上記出力側バイアス回路のコンデン
サは、周波数特性の互いに異なる複数のコンデンサの並
列接続体でなることを特徴とするものである。
サは、周波数特性の互いに異なる複数のコンデンサの並
列接続体でなることを特徴とするものである。
【００１２】また、上記マイクロ波増幅回路の半導体素
子の入力側に、他端がコンデンサに接続される所定の長
さを有する伝送線路を接続したことを特徴とするもので
ある。
子の入力側に、他端がコンデンサに接続される所定の長
さを有する伝送線路を接続したことを特徴とするもので
ある。
【００１３】さらに、上記マイクロ波増幅回路の半導体
素子の出力側に、他端がコンデンサに接続される所定の
長さを有する伝送線路を接続したことを特徴とするもの
である。
素子の出力側に、他端がコンデンサに接続される所定の
長さを有する伝送線路を接続したことを特徴とするもの
である。
【００１４】
実施の形態１．図１はこの発明の実施の形態１によるマ
イクロ波増幅器を示す構成図である。図１において、１
はＤＣカットキャパシタ、２は入力側伝送線路、３は所
定の長さを有するバイアス供給用ストリップ線路、４は
抵抗、５はコンデンサを示し、上記バイアス供給用マイ
クロストリップ線路３と抵抗４及びコンデンサ５によ
り、増幅素子として電解効果トランジスタ（ＦＥＴ）を
用いたマイクロ波増幅回路９の入力側バイアス回路を構
成する。６は入力側ＤＣ電源、７ａ，７ｂは抵抗、８
ａ，８ｂはコンデンサ、１０と１２は出力側バイアス回
路を構成するバイアス供給用マイクロストリップ線路と
コンデンサ、１３は出力側ＤＣ電源、１４は出力側伝送
線路、１５はＤＣカットキャパシタを示し、上記入力側
及び出力側バイアス回路を構成するコンデンサ５及び１
２は低周波信号をショートさせるのに十分大きな容量を
有する。なお、２０及び２２は入力側及び出力側バイア
ス回路の接続点である。
イクロ波増幅器を示す構成図である。図１において、１
はＤＣカットキャパシタ、２は入力側伝送線路、３は所
定の長さを有するバイアス供給用ストリップ線路、４は
抵抗、５はコンデンサを示し、上記バイアス供給用マイ
クロストリップ線路３と抵抗４及びコンデンサ５によ
り、増幅素子として電解効果トランジスタ（ＦＥＴ）を
用いたマイクロ波増幅回路９の入力側バイアス回路を構
成する。６は入力側ＤＣ電源、７ａ，７ｂは抵抗、８
ａ，８ｂはコンデンサ、１０と１２は出力側バイアス回
路を構成するバイアス供給用マイクロストリップ線路と
コンデンサ、１３は出力側ＤＣ電源、１４は出力側伝送
線路、１５はＤＣカットキャパシタを示し、上記入力側
及び出力側バイアス回路を構成するコンデンサ５及び１
２は低周波信号をショートさせるのに十分大きな容量を
有する。なお、２０及び２２は入力側及び出力側バイア
ス回路の接続点である。
【００１５】ここで、図１の（ａ）に示す回路例は、抵
抗７ａとコンデンサ８ａとの並列回路をマイクロ波増幅
回路９の入力側に設けて、低周波帯での増幅器利得のみ
を低下させるようにしており、また、図１の（ｂ）に示
す回路例は、抵抗７ｂとコンデンサ８ｂとの並列回路を
マイクロ波増幅回路９の出力側に設けて、低周波帯での
増幅器利得のみを低下させるようにしている。
抗７ａとコンデンサ８ａとの並列回路をマイクロ波増幅
回路９の入力側に設けて、低周波帯での増幅器利得のみ
を低下させるようにしており、また、図１の（ｂ）に示
す回路例は、抵抗７ｂとコンデンサ８ｂとの並列回路を
マイクロ波増幅回路９の出力側に設けて、低周波帯での
増幅器利得のみを低下させるようにしている。
【００１６】また、上記マイクロ波増幅回路９は、一般
に、整合回路を含むＦＥＴとして表現され、その内部は
図２のように表せられる。マイクロ波増幅回路９は、図
２に示すように、入力整合回路３０ａ，３０ｂと、出力
側整合回路３２ａ，３２ｂと、ＦＥＴ等のマイクロ波増
幅素子３１ａ，３１ｂとを備える。３３ａ，３３ｂはＦ
ＥＴゲート端子、３４ａ，３４ｂはＦＥＴドレイン端子
である。ここでは、２分配・合成増幅回路として表した
が、いかなる構成の増幅回路でもよい。
に、整合回路を含むＦＥＴとして表現され、その内部は
図２のように表せられる。マイクロ波増幅回路９は、図
２に示すように、入力整合回路３０ａ，３０ｂと、出力
側整合回路３２ａ，３２ｂと、ＦＥＴ等のマイクロ波増
幅素子３１ａ，３１ｂとを備える。３３ａ，３３ｂはＦ
ＥＴゲート端子、３４ａ，３４ｂはＦＥＴドレイン端子
である。ここでは、２分配・合成増幅回路として表した
が、いかなる構成の増幅回路でもよい。
【００１７】次に動作について説明する。まず、図１の
（ａ）に示す回路例において、ＤＣカットキャパシタ１
を通ったマイクロ波は、入力側伝送線路２及びコンデン
サ８を通ってマイクロ波増幅回路９に伝達される。マイ
クロ波増幅回路９で増幅された信号は、出力側伝送線路
１４及びＤＣカットのキャパシタ１５を通って外部に出
力される。なお、入力側バイアス回路を構成する抵抗４
は、低周波数での増幅器の発振等の不安定動作を抑圧す
るために設けられた抵抗で、従来例と同様に機能する。
（ａ）に示す回路例において、ＤＣカットキャパシタ１
を通ったマイクロ波は、入力側伝送線路２及びコンデン
サ８を通ってマイクロ波増幅回路９に伝達される。マイ
クロ波増幅回路９で増幅された信号は、出力側伝送線路
１４及びＤＣカットのキャパシタ１５を通って外部に出
力される。なお、入力側バイアス回路を構成する抵抗４
は、低周波数での増幅器の発振等の不安定動作を抑圧す
るために設けられた抵抗で、従来例と同様に機能する。
【００１８】ここで、上記マイクロ波増幅回路９の非線
形性により発生する低周波信号について説明する。高出
力増幅回路では、入力電力が上昇すると増幅素子が非線
形領域に入り、出力が飽和する。このような場合、出力
信号波形が歪むため、増幅しようとする基本波信号だけ
でなく、その高調波信号等も発生する。増幅回路にマル
チキャリア信号を入力された場合、上記非線形性より出
力側に相互変調歪み成分が発生する。マルチキャリア信
号として互いに近接した２波が入力された場合を例に取
り説明する。
形性により発生する低周波信号について説明する。高出
力増幅回路では、入力電力が上昇すると増幅素子が非線
形領域に入り、出力が飽和する。このような場合、出力
信号波形が歪むため、増幅しようとする基本波信号だけ
でなく、その高調波信号等も発生する。増幅回路にマル
チキャリア信号を入力された場合、上記非線形性より出
力側に相互変調歪み成分が発生する。マルチキャリア信
号として互いに近接した２波が入力された場合を例に取
り説明する。
【００１９】今、増幅する信号２波の周波数をｆ1，ｆ2
（ｆ1＞ｆ2）とすると、その相互変調歪み成分は次式で
表せれる。 ｆmn＝ｍｆ1＋ｎｆ2 ・・・（１） （１）式において、ｍ,ｎは整数である。（ｍ,ｎ）＝
（ｍ，−ｍ）のとき歪み成分は ｆm＝ｍ（ｆ1−ｆ2） ・・・（２） となり、ＫＨｚ〜ＭＨｚオーダーの低周波信号が増幅回
路の出力側に発生する。出力側に発生した信号は、増幅
回路のアイソレーションや電源回路を介して入力側にも
発生する。
（ｆ1＞ｆ2）とすると、その相互変調歪み成分は次式で
表せれる。 ｆmn＝ｍｆ1＋ｎｆ2 ・・・（１） （１）式において、ｍ,ｎは整数である。（ｍ,ｎ）＝
（ｍ，−ｍ）のとき歪み成分は ｆm＝ｍ（ｆ1−ｆ2） ・・・（２） となり、ＫＨｚ〜ＭＨｚオーダーの低周波信号が増幅回
路の出力側に発生する。出力側に発生した信号は、増幅
回路のアイソレーションや電源回路を介して入力側にも
発生する。
【００２０】一般に、マイクロ波増幅回路９のマイクロ
波増幅素子３１ａ，３１ｂは、低周波数ほど高い有能利
得を有するため、特別にこの利得を低減する回路構成を
用いない場合には増幅回路全体でも低周波数帯で利得を
有することが多い。従来例のように、入力側に抵抗４を
装荷しＲＦ帯に影響しないように低周波での整合条件を
変化させることで利得を低下させ増幅回路を安定に動作
させた場合でも絶対値として大きな利得を有する傾向が
ある。
波増幅素子３１ａ，３１ｂは、低周波数ほど高い有能利
得を有するため、特別にこの利得を低減する回路構成を
用いない場合には増幅回路全体でも低周波数帯で利得を
有することが多い。従来例のように、入力側に抵抗４を
装荷しＲＦ帯に影響しないように低周波での整合条件を
変化させることで利得を低下させ増幅回路を安定に動作
させた場合でも絶対値として大きな利得を有する傾向が
ある。
【００２１】このように、マイクロ波増幅回路９が低周
波数帯で利得を有する場合、入力側に発生した信号は出
力側に増幅される。また、発生した低周波帯の信号は出
力側ＤＣカットのコンデンサ１５の存在により増幅回路
外側にほとんど出力されない。この結果、この過程が連
続することにより増幅回路入力及び出力側に大振幅の低
周波信号が発生する。
波数帯で利得を有する場合、入力側に発生した信号は出
力側に増幅される。また、発生した低周波帯の信号は出
力側ＤＣカットのコンデンサ１５の存在により増幅回路
外側にほとんど出力されない。この結果、この過程が連
続することにより増幅回路入力及び出力側に大振幅の低
周波信号が発生する。
【００２２】このＦＥＴのドレインおよびゲート側に発
生した低周波信号は、入力側及び出力側ＤＣ電源６及び
１３のバイアスにより設定されたＦＥＴ３１ａ，３１ｂ
のバイアス点を変動させるため、増幅器の動作状態を変
え、増幅器を不安定動作させるとともに、ＲＦの出力電
力及び歪み特性を劣化させる等の現象を生む。図３に一
例として従来技術で構成されたＲＦ帯で設計されたマイ
クロ波増幅回路９が低周波数で有する利得を示す。図３
に示すように、１５０ＭＨｚ付近に利得ピークが存在す
ることがわかる。また、図４（ａ）,（ｂ）に互いに近
接するＲＦ２波の周波数間隔をそれぞれ５ＭＨｚ,１５
０ＭＨｚとしたときに増幅回路出力側に発生する電圧信
号波形を示す。それぞれの場合に（２）式で周波数ｆ1
で与えられる５ＭＨｚ,１５０ＭＨｚの低周波信号が発
生し、利得のある周波数で大振幅の低周波信号が発生す
る。
生した低周波信号は、入力側及び出力側ＤＣ電源６及び
１３のバイアスにより設定されたＦＥＴ３１ａ，３１ｂ
のバイアス点を変動させるため、増幅器の動作状態を変
え、増幅器を不安定動作させるとともに、ＲＦの出力電
力及び歪み特性を劣化させる等の現象を生む。図３に一
例として従来技術で構成されたＲＦ帯で設計されたマイ
クロ波増幅回路９が低周波数で有する利得を示す。図３
に示すように、１５０ＭＨｚ付近に利得ピークが存在す
ることがわかる。また、図４（ａ）,（ｂ）に互いに近
接するＲＦ２波の周波数間隔をそれぞれ５ＭＨｚ,１５
０ＭＨｚとしたときに増幅回路出力側に発生する電圧信
号波形を示す。それぞれの場合に（２）式で周波数ｆ1
で与えられる５ＭＨｚ,１５０ＭＨｚの低周波信号が発
生し、利得のある周波数で大振幅の低周波信号が発生す
る。
【００２３】本実施の形態１で述べるマイクロ波増幅器
では、マルチキャリア増幅時にこのように問題となる低
周波帯での利得を大きく低減させるために、図１（ａ）
に示すように、バイアス回路の接続点２０とマイクロ波
増幅回路９の入力端子との間に、抵抗７ａとコンデンサ
８ａとの並列回路（ＲＣ並列回路）を装荷する。ここ
で、コンデンサ８ａのリアクタンスは（２）式で表され
る低周波信号にとっては十分大く、ＲＦ信号については
十分小さなリアクタンスとなる値に設定される。このた
め、ＲＦ信号についてはコンデンサ８ａを信号が通るた
めほとんどＲＦ帯の特性に影響を与えない。一方、
（２）式で表される低周波信号については、コンデンサ
８ａのリアクタンスが大きいため抵抗７で吸収される。
では、マルチキャリア増幅時にこのように問題となる低
周波帯での利得を大きく低減させるために、図１（ａ）
に示すように、バイアス回路の接続点２０とマイクロ波
増幅回路９の入力端子との間に、抵抗７ａとコンデンサ
８ａとの並列回路（ＲＣ並列回路）を装荷する。ここ
で、コンデンサ８ａのリアクタンスは（２）式で表され
る低周波信号にとっては十分大く、ＲＦ信号については
十分小さなリアクタンスとなる値に設定される。このた
め、ＲＦ信号についてはコンデンサ８ａを信号が通るた
めほとんどＲＦ帯の特性に影響を与えない。一方、
（２）式で表される低周波信号については、コンデンサ
８ａのリアクタンスが大きいため抵抗７で吸収される。
【００２４】従って、抵抗７ａとコンデンサ８ａとの並
列回路でなる吸収型のハイパスフィルタ回路をマイクロ
波増幅回路９の入力端子に直列に装荷することにより低
周波帯での増幅器利得のみを低下させることができる。
これにより、入出力側の大振幅の低周波信号の発生が抑
えられ、増幅器動作が安定し、良好なＲＦ出力特性及び
歪み特性を得ることができる。なお、ゲート電流は一般
にドレイン側に比べて非常に小さいため、ゲート側にＲ
Ｃ回路を装荷すれば抵抗７ａによるゲートバイアスの変
化はほとんどなく、ＲＦ特性への影響はない。
列回路でなる吸収型のハイパスフィルタ回路をマイクロ
波増幅回路９の入力端子に直列に装荷することにより低
周波帯での増幅器利得のみを低下させることができる。
これにより、入出力側の大振幅の低周波信号の発生が抑
えられ、増幅器動作が安定し、良好なＲＦ出力特性及び
歪み特性を得ることができる。なお、ゲート電流は一般
にドレイン側に比べて非常に小さいため、ゲート側にＲ
Ｃ回路を装荷すれば抵抗７ａによるゲートバイアスの変
化はほとんどなく、ＲＦ特性への影響はない。
【００２５】図５に本実施の形態のＲＣ並列回路を上述
した図３及び図４に示した特性を有するマイクロ波増幅
回路９のゲート側に装荷した場合の低周波数帯での利得
を示す。図５に示すように、１ＧＨｚまで利得が低いレ
ベルに押さえられる。また、図６（ａ）,（ｂ）にＲＦ
２波の周波数間隔をそれぞれ５ＭＨｚ,１５０ＭＨｚと
したときの増幅器出力側に発生するそれぞれの信号波形
を示す。ともに図６の場合に比べ振幅が小さくなってい
ることがわかる。
した図３及び図４に示した特性を有するマイクロ波増幅
回路９のゲート側に装荷した場合の低周波数帯での利得
を示す。図５に示すように、１ＧＨｚまで利得が低いレ
ベルに押さえられる。また、図６（ａ）,（ｂ）にＲＦ
２波の周波数間隔をそれぞれ５ＭＨｚ,１５０ＭＨｚと
したときの増幅器出力側に発生するそれぞれの信号波形
を示す。ともに図６の場合に比べ振幅が小さくなってい
ることがわかる。
【００２６】上述したように、図１（ａ）に示すマイク
ロ波増幅器によれば、入力側バイアス回路の接続点２０
とマイクロ波増幅回路９の入力端子との間に、抵抗７ａ
とコンデンサ８ａとの並列回路を装荷することにより、
低周波数で増幅器の有する利得を十分に低減させて、発
振等の増幅器の不安定動作を除去することができ、増幅
器動作が安定し、歪み特性が向上する。
ロ波増幅器によれば、入力側バイアス回路の接続点２０
とマイクロ波増幅回路９の入力端子との間に、抵抗７ａ
とコンデンサ８ａとの並列回路を装荷することにより、
低周波数で増幅器の有する利得を十分に低減させて、発
振等の増幅器の不安定動作を除去することができ、増幅
器動作が安定し、歪み特性が向上する。
【００２７】また、図１（ｂ）に示すように、出力側バ
イアス回路の接続点２２とマイクロ波増幅回路９の出力
端子との間に、抵抗７ｂとコンデンサ８ｂとの並列回路
を装荷することにより、僅かな非線形性によって発生す
る（２）式で表される信号の増幅を押さえることがで
き、特に、低雑音増幅器では、入力側への抵抗の装荷は
雑音指数の悪化の原因となるため、出力側にＲＣ並列回
路を装荷することにより、雑音指数の悪化を抑えなが
ら、低周波帯の利得を低下させることができ、増幅器動
作が安定し、歪み特性が向上する。
イアス回路の接続点２２とマイクロ波増幅回路９の出力
端子との間に、抵抗７ｂとコンデンサ８ｂとの並列回路
を装荷することにより、僅かな非線形性によって発生す
る（２）式で表される信号の増幅を押さえることがで
き、特に、低雑音増幅器では、入力側への抵抗の装荷は
雑音指数の悪化の原因となるため、出力側にＲＣ並列回
路を装荷することにより、雑音指数の悪化を抑えなが
ら、低周波帯の利得を低下させることができ、増幅器動
作が安定し、歪み特性が向上する。
【００２８】実施の形態２．図７はこの発明の実施の形
態２によるマイクロ波増幅器の一部構成を説明するため
の構成図である。図７に示す構成図は、図１に示す抵抗
７ａ，７ｂとコンデンサ８ａ，８ｂとの各ＲＣ並列回路
に対応する部材を示すもので、図７において、４０は抵
抗７ａ，７ｂに対応するシート抵抗、４１はコンデンサ
８ａ，８ｂに対応するチップキャパシタ、４２は金リボ
ン、４３ａと４３ｂを総称する４３は入力側バイアス回
路の入力側伝送線路２への接続点２０とマイクロ波増幅
回路９の入力端子との間の伝送線路、４４ａと４４ｂを
総称する４４はマイクロ波増幅回路９の出力端子と出力
側バイアス回路の出力側伝送線路への接続点２２との間
の伝送線路である。
態２によるマイクロ波増幅器の一部構成を説明するため
の構成図である。図７に示す構成図は、図１に示す抵抗
７ａ，７ｂとコンデンサ８ａ，８ｂとの各ＲＣ並列回路
に対応する部材を示すもので、図７において、４０は抵
抗７ａ，７ｂに対応するシート抵抗、４１はコンデンサ
８ａ，８ｂに対応するチップキャパシタ、４２は金リボ
ン、４３ａと４３ｂを総称する４３は入力側バイアス回
路の入力側伝送線路２への接続点２０とマイクロ波増幅
回路９の入力端子との間の伝送線路、４４ａと４４ｂを
総称する４４はマイクロ波増幅回路９の出力端子と出力
側バイアス回路の出力側伝送線路への接続点２２との間
の伝送線路である。
【００２９】本実施の形態２では、図１（ａ）に示す抵
抗７ａとコンデンサ８ａでなるＲＣ並列回路を装荷する
際、入力側バイアス回路の接続点２０とマイクロ波増幅
回路９の入力端子との間の伝送線路４３中に、間隙を設
け、その間にシート抵抗４０を装荷し、間隙が設けられ
ることにり分離された一方の伝送線路４３ａにチップキ
ャパシタ４１を装荷し、金リボン４２で他方の伝送線路
４３ｂとを接続している。ここで、金リボン４２はボン
ディングワイヤ等でも良い。また、図１（ｂ）に示す抵
抗７ｂとコンデンサ８ｂでなるＲＣ並列回路を装荷する
際、マイクロ波増幅回路９の出力端子と出力側バイアス
回路の接続点２２との間の伝送線路４４中に、間隙を設
け、その間にシート抵抗４０を装荷し、間隙が設けられ
ることにり分離された一方の伝送線路４４ａにチップキ
ャパシタ４１を装荷し、金リボン４２で他方の伝送線路
４４ｂとを接続している。
抗７ａとコンデンサ８ａでなるＲＣ並列回路を装荷する
際、入力側バイアス回路の接続点２０とマイクロ波増幅
回路９の入力端子との間の伝送線路４３中に、間隙を設
け、その間にシート抵抗４０を装荷し、間隙が設けられ
ることにり分離された一方の伝送線路４３ａにチップキ
ャパシタ４１を装荷し、金リボン４２で他方の伝送線路
４３ｂとを接続している。ここで、金リボン４２はボン
ディングワイヤ等でも良い。また、図１（ｂ）に示す抵
抗７ｂとコンデンサ８ｂでなるＲＣ並列回路を装荷する
際、マイクロ波増幅回路９の出力端子と出力側バイアス
回路の接続点２２との間の伝送線路４４中に、間隙を設
け、その間にシート抵抗４０を装荷し、間隙が設けられ
ることにり分離された一方の伝送線路４４ａにチップキ
ャパシタ４１を装荷し、金リボン４２で他方の伝送線路
４４ｂとを接続している。
【００３０】次に動作について説明する。ＲＦ信号につ
いてコンデンサ８と抵抗７を通った二つの経路の信号が
合成点で合成される場合、損失が発生する。この損失は
２経路の経路長が２ｎλ（ｎは整数）の時極小となる。
線路損失や回路レイアウト上電気長は長くとれないた
め、電気長をゼロに近づけると都合がよい。本実施の形
態２では、チップキャパシタと伝送線路を接続するリボ
ンの下に抵抗を装荷することにより、この電気長を小さ
くしたので、ＲＣ並列回路を装荷することによるＲＦ信
号の損失を低減できる。
いてコンデンサ８と抵抗７を通った二つの経路の信号が
合成点で合成される場合、損失が発生する。この損失は
２経路の経路長が２ｎλ（ｎは整数）の時極小となる。
線路損失や回路レイアウト上電気長は長くとれないた
め、電気長をゼロに近づけると都合がよい。本実施の形
態２では、チップキャパシタと伝送線路を接続するリボ
ンの下に抵抗を装荷することにより、この電気長を小さ
くしたので、ＲＣ並列回路を装荷することによるＲＦ信
号の損失を低減できる。
【００３１】実施の形態３．図４はこの発明の実施の形
態３によるマイクロ波増幅器を示す構成図である。図４
において、図１に示す実施の形態１と同一部分は同一符
号を付し、その説明は省略する。新たな符号として、１
８、１９は入力側及び出力側バイアス回路に設けられる
周波数特性の異なる複数のコンデンサでなる並列回路で
ある。
態３によるマイクロ波増幅器を示す構成図である。図４
において、図１に示す実施の形態１と同一部分は同一符
号を付し、その説明は省略する。新たな符号として、１
８、１９は入力側及び出力側バイアス回路に設けられる
周波数特性の異なる複数のコンデンサでなる並列回路で
ある。
【００３２】次に動作について説明する。マルチキャリ
ア信号を増幅する場合、（２）式に示されるように、増
幅器が非線形動作領域に入ると互いのキャリアの差周波
数の整数倍で表される低周波信号がマイクロ波増幅回路
９の半導体素子としてのＦＥＴのドレイン端子及びゲー
ト端子に発生する。並列回路１８のリアクタンスが低周
波数について十分小さい場合、この低周波数信号はコン
デンサ部でショートされ振幅はゼロとなり、ドレイン及
びゲート端子の低周波電圧成分が小さくなるため、増幅
器のＲＦ特性が向上する。従って、並列回路１８のリア
クタンスは低周波信号に対して十分小さい必要がある。
ア信号を増幅する場合、（２）式に示されるように、増
幅器が非線形動作領域に入ると互いのキャリアの差周波
数の整数倍で表される低周波信号がマイクロ波増幅回路
９の半導体素子としてのＦＥＴのドレイン端子及びゲー
ト端子に発生する。並列回路１８のリアクタンスが低周
波数について十分小さい場合、この低周波数信号はコン
デンサ部でショートされ振幅はゼロとなり、ドレイン及
びゲート端子の低周波電圧成分が小さくなるため、増幅
器のＲＦ特性が向上する。従って、並列回路１８のリア
クタンスは低周波信号に対して十分小さい必要がある。
【００３３】増幅器がマルチキャリアを増幅する場合の
キャリア帯域は、システムの要求から広がる傾向があ
り、この結果、このコンデンサの並列回路１８でショー
トにすべき低周波信号も数百ＭＨｚまでと広帯域化する
傾向がある。一般に、コンデンサは容量が大きくなる
と、高周波数ではキャパシタンスとして機能しなくな
り、数ＫＨｚから数百ＭＨｚまでの電圧信号を同一のキ
ャパシタンスでショートさせることは不可能となる。
キャリア帯域は、システムの要求から広がる傾向があ
り、この結果、このコンデンサの並列回路１８でショー
トにすべき低周波信号も数百ＭＨｚまでと広帯域化する
傾向がある。一般に、コンデンサは容量が大きくなる
と、高周波数ではキャパシタンスとして機能しなくな
り、数ＫＨｚから数百ＭＨｚまでの電圧信号を同一のキ
ャパシタンスでショートさせることは不可能となる。
【００３４】本実施の形態３によれば、この課題を解決
するため、入力／出力側のバイアス回路端に、例えば数
ＫＨｚオーダーの信号をショートさせるコンデンサか
ら、数百ＭＨｚの信号をショートさせるコンデンサまで
を並列に装荷することにより、マルチキャリア増幅時に
発生するすべての低周波信号をショートさせることがで
きる。これにより、増幅回路中のＦＥＴドレイン／ゲー
ト端子での低周波電圧成分が小さくなるため、増幅器の
ＲＦ特性が向上する。
するため、入力／出力側のバイアス回路端に、例えば数
ＫＨｚオーダーの信号をショートさせるコンデンサか
ら、数百ＭＨｚの信号をショートさせるコンデンサまで
を並列に装荷することにより、マルチキャリア増幅時に
発生するすべての低周波信号をショートさせることがで
きる。これにより、増幅回路中のＦＥＴドレイン／ゲー
ト端子での低周波電圧成分が小さくなるため、増幅器の
ＲＦ特性が向上する。
【００３５】実施の形態４．図９はこの発明の実施の形
態４によるマイクロ波増幅回路９の内部構成図である。
図９において、図２に示す実施の形態１に係るマイクロ
波増幅回路９と同一部分は同一符号を付してその説明は
省略する。新たな符号として、３５ａ〜３５ｄは増幅器
中心周波数で１／４波長となる伝送線路、３６ａ〜３６
ｄはコンデンサ、３７と３８は分配点と合成点である。
態４によるマイクロ波増幅回路９の内部構成図である。
図９において、図２に示す実施の形態１に係るマイクロ
波増幅回路９と同一部分は同一符号を付してその説明は
省略する。新たな符号として、３５ａ〜３５ｄは増幅器
中心周波数で１／４波長となる伝送線路、３６ａ〜３６
ｄはコンデンサ、３７と３８は分配点と合成点である。
【００３６】次に動作について説明する。マルチキャリ
ア信号を増幅する場合、キャリア帯域はシステムの要求
から広がる傾向があり、この結果、例えば図８に示す入
力側バイアス回路に設けたコンデンサの並列回路１８で
ショートにすべき低周波信号も数百ＭＨｚまでと広帯域
化する傾向がある。ここで、数百ＭＨｚの電圧信号にと
って入力側及び出力側バイアス回路のコンデンサでショ
ートされた信号は、ＦＥＴ３１ａ，３１ｂのゲート３３
ａ，３４ａ及びドレイン３３ｂ，３４ｂまでの線路長に
よる無視できない電気長によりゲートおよびドレイン端
子では一定の振幅を有するようになる。これにより、Ｒ
Ｆ帯での出力および変調歪み特性が悪化する。
ア信号を増幅する場合、キャリア帯域はシステムの要求
から広がる傾向があり、この結果、例えば図８に示す入
力側バイアス回路に設けたコンデンサの並列回路１８で
ショートにすべき低周波信号も数百ＭＨｚまでと広帯域
化する傾向がある。ここで、数百ＭＨｚの電圧信号にと
って入力側及び出力側バイアス回路のコンデンサでショ
ートされた信号は、ＦＥＴ３１ａ，３１ｂのゲート３３
ａ，３４ａ及びドレイン３３ｂ，３４ｂまでの線路長に
よる無視できない電気長によりゲートおよびドレイン端
子では一定の振幅を有するようになる。これにより、Ｒ
Ｆ帯での出力および変調歪み特性が悪化する。
【００３７】本実施の形態４によれば、この課題を解決
するため、ＦＥＴ３１ａ，３１ｂのゲート３３ａ，３３
ｂ／ドレイン３４ａ，３４ｂ端子直近に中心周波数で１
／４波長となる伝送線路３５ａ〜３５ｄを介したコンデ
ンサ３６ａ〜３６ｄを装荷することで、ＦＥＴ３１ａ，
３１ｂのゲート／ドレイン端子での低周波電圧成分を小
さくすることができる。ここで、伝送線路３５ａ〜３５
ｄの電気長は増幅器中心周波数について１／４波長に設
定されているためにＲＦ特性には影響することはない。
するため、ＦＥＴ３１ａ，３１ｂのゲート３３ａ，３３
ｂ／ドレイン３４ａ，３４ｂ端子直近に中心周波数で１
／４波長となる伝送線路３５ａ〜３５ｄを介したコンデ
ンサ３６ａ〜３６ｄを装荷することで、ＦＥＴ３１ａ，
３１ｂのゲート／ドレイン端子での低周波電圧成分を小
さくすることができる。ここで、伝送線路３５ａ〜３５
ｄの電気長は増幅器中心周波数について１／４波長に設
定されているためにＲＦ特性には影響することはない。
【００３８】上述した本構成により、増幅回路中のＦＥ
Ｔゲート／ドレイン端子での低周波電圧成分が小さくな
るため、増幅器のＲＦ特性が向上する。また、上記伝送
線路３５ａ〜３５ｄと上記コンデンサ３６ａ〜３６ｄで
構成される直列回路の装荷位置を分配点３７と合成点３
８にすることもできる。これにより、ＦＥＴのゲート／
ドレイン端子個々に装荷する場合に対し回路構成上のサ
イズの増大等の困難を少なくすることができる。
Ｔゲート／ドレイン端子での低周波電圧成分が小さくな
るため、増幅器のＲＦ特性が向上する。また、上記伝送
線路３５ａ〜３５ｄと上記コンデンサ３６ａ〜３６ｄで
構成される直列回路の装荷位置を分配点３７と合成点３
８にすることもできる。これにより、ＦＥＴのゲート／
ドレイン端子個々に装荷する場合に対し回路構成上のサ
イズの増大等の困難を少なくすることができる。
【００３９】
【発明の効果】以上のように、この発明に係るマイクロ
波増幅器によれば、半導体素子を有するマイクロ波増幅
回路と、このマイクロ波増幅回路の入力端子及び出力端
子にそれぞれ接続された入力側伝送線路及び出力側伝送
線路と、上記マイクロ波増幅回路と上記入力側及び出力
側伝送線路との各接続点に一端が接続された所定の長さ
を有するバイアス供給線路及び該バイアス供給線路の他
端にそれぞれ接続されたコンデンサを有する入力側及び
出力側バイアス回路とを備えたマイクロ波増幅器におい
て、上記入力側バイアス回路の入力側伝送線路への接続
点と上記マイクロ波増幅回路の入力端子との間に、抵抗
とコンデンサとの並列回路を装荷したので、ＲＦ帯の信
号損失増大させることなく、増幅器の非線形性のためゲ
ート側に発生した低周波数の信号を吸収できるため、低
周波数で増幅器の有する利得を十分に低減させて、発振
等の増幅器の不安定動作を除去することができ、ＲＦ出
力特性や歪み特性が向上する効果がある。
波増幅器によれば、半導体素子を有するマイクロ波増幅
回路と、このマイクロ波増幅回路の入力端子及び出力端
子にそれぞれ接続された入力側伝送線路及び出力側伝送
線路と、上記マイクロ波増幅回路と上記入力側及び出力
側伝送線路との各接続点に一端が接続された所定の長さ
を有するバイアス供給線路及び該バイアス供給線路の他
端にそれぞれ接続されたコンデンサを有する入力側及び
出力側バイアス回路とを備えたマイクロ波増幅器におい
て、上記入力側バイアス回路の入力側伝送線路への接続
点と上記マイクロ波増幅回路の入力端子との間に、抵抗
とコンデンサとの並列回路を装荷したので、ＲＦ帯の信
号損失増大させることなく、増幅器の非線形性のためゲ
ート側に発生した低周波数の信号を吸収できるため、低
周波数で増幅器の有する利得を十分に低減させて、発振
等の増幅器の不安定動作を除去することができ、ＲＦ出
力特性や歪み特性が向上する効果がある。
【００４０】また、上記出力側バイアス回路の出力側伝
送線路への接続点と上記マイクロ波増幅回路の出力端子
との間に、抵抗とコンデンサとの並列回路を装荷するこ
とにより、低周波数信号の利得を抑えながらＲＦ帯での
損失を極小化できる効果がある。
送線路への接続点と上記マイクロ波増幅回路の出力端子
との間に、抵抗とコンデンサとの並列回路を装荷するこ
とにより、低周波数信号の利得を抑えながらＲＦ帯での
損失を極小化できる効果がある。
【００４１】また、上記並列回路の抵抗を、上記入力側
バイアス回路の入力側伝送線路への接続点と上記マイク
ロ波増幅回路の入力端子との間の伝送線路または上記マ
イクロ波増幅回路の出力端子と上記出力側バイアス回路
の出力側伝送線路への接続点との間の伝送線路中に設け
た間隙に装荷されてなるシート抵抗とし、上記並列回路
のコンデンサを、間隙を隔てて設けられた両側の伝送線
路のうちいずれか一方の伝送線路上に装荷されたチップ
キャパシタとして、このチップキャパシタを他方の伝送
線路にリボンを介して接続するようにして構成すること
により、低周波数信号の利得を抑えながらＲＦ帯での損
失を極小化できる効果がある。
バイアス回路の入力側伝送線路への接続点と上記マイク
ロ波増幅回路の入力端子との間の伝送線路または上記マ
イクロ波増幅回路の出力端子と上記出力側バイアス回路
の出力側伝送線路への接続点との間の伝送線路中に設け
た間隙に装荷されてなるシート抵抗とし、上記並列回路
のコンデンサを、間隙を隔てて設けられた両側の伝送線
路のうちいずれか一方の伝送線路上に装荷されたチップ
キャパシタとして、このチップキャパシタを他方の伝送
線路にリボンを介して接続するようにして構成すること
により、低周波数信号の利得を抑えながらＲＦ帯での損
失を極小化できる効果がある。
【００４２】また、上記入力側バイアス回路のコンデン
サとして、周波数特性の互いに異なる複数のコンデンサ
の並列接続体を装荷することにより、マルチキャリア増
幅時に増幅器非線形性により発生する広帯域な低周波数
帯のすべての信号をショートさせることができ、増幅素
子入力端子における低周波信号の振幅を低減することが
できる。
サとして、周波数特性の互いに異なる複数のコンデンサ
の並列接続体を装荷することにより、マルチキャリア増
幅時に増幅器非線形性により発生する広帯域な低周波数
帯のすべての信号をショートさせることができ、増幅素
子入力端子における低周波信号の振幅を低減することが
できる。
【００４３】また、上記出力側バイアス回路のコンデン
サとして、周波数特性の互いに異なる複数のコンデンサ
の並列接続体を装荷することにより、マルチキャリア増
幅時に増幅器非線形性により発生する広帯域な低周波数
帯のすべての信号をショートさせることができ、増幅素
子出力端子における低周波信号の振幅を低減することが
できる。
サとして、周波数特性の互いに異なる複数のコンデンサ
の並列接続体を装荷することにより、マルチキャリア増
幅時に増幅器非線形性により発生する広帯域な低周波数
帯のすべての信号をショートさせることができ、増幅素
子出力端子における低周波信号の振幅を低減することが
できる。
【００４４】また、上記マイクロ波増幅回路の半導体素
子の入力側に、他端がコンデンサに接続される所定の長
さを有する伝送線路を接続することにより、上記半導体
素子の直近で低周波信号をショートさせることができ、
入力端子における低周波信号の振幅を低減することがで
きる。
子の入力側に、他端がコンデンサに接続される所定の長
さを有する伝送線路を接続することにより、上記半導体
素子の直近で低周波信号をショートさせることができ、
入力端子における低周波信号の振幅を低減することがで
きる。
【００４５】さらに、上記マイクロ波増幅回路の半導体
素子の出力側に、他端がコンデンサに接続される所定の
長さを有する伝送線路を接続することにより、上記半導
体素子の直近で低周波信号をショートさせることがで
き、出力端子における低周波信号の振幅を低減すること
ができる。
素子の出力側に、他端がコンデンサに接続される所定の
長さを有する伝送線路を接続することにより、上記半導
体素子の直近で低周波信号をショートさせることがで
き、出力端子における低周波信号の振幅を低減すること
ができる。
【図１】 この発明の実施の形態１によるマイクロ波増
幅器を示す構成図である。
幅器を示す構成図である。
【図２】 図１のマイクロ波増幅回路の内部構成図であ
る。
る。
【図３】 この発明の実施の形態１の説明に供する従来
のマイクロ波増幅器が持つ利得を示す特性図である。
のマイクロ波増幅器が持つ利得を示す特性図である。
【図４】 この発明の実施の形態１の説明に供する従来
のマイクロ波増幅器の入出力端子の信号波形図である。
のマイクロ波増幅器の入出力端子の信号波形図である。
【図５】 この発明の実施の形態１によるマイクロ波増
幅器が持つ利得を示す特性図である。
幅器が持つ利得を示す特性図である。
【図６】 この発明の実施の形態１によるマイクロ波増
幅器の入出力端子の信号波形図である。
幅器の入出力端子の信号波形図である。
【図７】 この発明の実施の形態２によるマイクロ波増
幅器を示す部分説明図である。
幅器を示す部分説明図である。
【図８】 この発明の実施の形態３によるマイクロ波増
幅器を示す構成図である。
幅器を示す構成図である。
【図９】 この発明の実施の形態４によるマイクロ波増
幅回路の内部構成図である。
幅回路の内部構成図である。
【図１０】 従来のマイクロ波増幅器を示す構成図であ
る。
る。
【図１１】 従来のマイクロ波増幅回路の低周波での等
価回路図である。
価回路図である。
２ 入力側伝送線路、３，１０ バイアス供給用マイク
ロストリップ線路、５，１２ 入力側及び出力側バイア
ス回路のコンデンサ、７ａ，７ｂ 抵抗、８ａ，８ｂ
コンデンサ、９ マイクロ波増幅回路、１４ 出力側伝
送線路、１８，１９ コンデンサの並列回路、３５ａ〜
３５ｄ 伝送線路、３６ａ〜３６ｄ コンデンサ、４０
シート抵抗、４１ チップキャパシタ、４２ 金リボ
ン、４３ａ，４３ｂ，４４ａ，４４ｂ 伝送線路。
ロストリップ線路、５，１２ 入力側及び出力側バイア
ス回路のコンデンサ、７ａ，７ｂ 抵抗、８ａ，８ｂ
コンデンサ、９ マイクロ波増幅回路、１４ 出力側伝
送線路、１８，１９ コンデンサの並列回路、３５ａ〜
３５ｄ 伝送線路、３６ａ〜３６ｄ コンデンサ、４０
シート抵抗、４１ チップキャパシタ、４２ 金リボ
ン、４３ａ，４３ｂ，４４ａ，４４ｂ 伝送線路。
Claims (7)
- 【請求項１】 半導体素子を有するマイクロ波増幅回路
と、 このマイクロ波増幅回路の入力端子及び出力端子にそれ
ぞれ接続された入力側伝送線路及び出力側伝送線路と、 上記マイクロ波増幅回路と上記入力側及び出力側伝送線
路との各接続点に一端が接続された所定の長さを有する
バイアス供給線路及び該バイアス供給線路の他端にそれ
ぞれ接続されたコンデンサを有する入力側及び出力側バ
イアス回路とを備えたマイクロ波増幅器において、 上記入力側バイアス回路の入力側伝送線路への接続点と
上記マイクロ波増幅回路の入力端子との間に、抵抗とコ
ンデンサとの並列回路を装荷したことを特徴とするマイ
クロ波増幅器。 - 【請求項２】 上記出力側バイアス回路の出力側伝送線
路への接続点と上記マイクロ波増幅回路の出力端子との
間に、抵抗とコンデンサとの並列回路を装荷したことを
特徴とする請求項１記載のマイクロ波増幅器。 - 【請求項３】 上記並列回路の抵抗は、上記入力側バイ
アス回路の入力側伝送線路への接続点と上記マイクロ波
増幅回路の入力端子との間の伝送線路または上記マイク
ロ波増幅回路の出力端子と上記出力側バイアス回路の出
力側伝送線路への接続点との間の伝送線路中に設けた間
隙に装荷されてなるシート抵抗でなり、上記並列回路の
コンデンサは、間隙を隔てて設けられた両側の伝送線路
のうちいずれか一方の伝送線路上に装荷されたチップキ
ャパシタでなり、このチップキャパシタは他方の伝送線
路にリボンを介して接続されてなることを特徴とする請
求項１または２記載のマイクロ波増幅器。 - 【請求項４】 上記入力側バイアス回路のコンデンサ
は、周波数特性の互いに異なる複数のコンデンサの並列
接続体でなることを特徴とする請求項１ないし３のいず
れかに記載のマイクロ波増幅器。 - 【請求項５】 上記出力側バイアス回路のコンデンサ
は、周波数特性の互いに異なる複数のコンデンサの並列
接続体でなることを特徴とする請求項１ないし４のいず
れかに記載のマイクロ波増幅器。 - 【請求項６】 上記マイクロ波増幅回路の半導体素子の
入力側に、他端がコンデンサに接続される所定の長さを
有する伝送線路を接続したことを特徴とする請求項１な
いし５のいずれかに記載のマイクロ波増幅器。 - 【請求項７】 上記マイクロ波増幅回路の半導体素子の
出力側に、他端がコンデンサに接続される所定の長さを
有する伝送線路を接続したことを特徴とする請求項１な
いし６のいずれかにマイクロ波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192761A JPH1141042A (ja) | 1997-07-17 | 1997-07-17 | マイクロ波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192761A JPH1141042A (ja) | 1997-07-17 | 1997-07-17 | マイクロ波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141042A true JPH1141042A (ja) | 1999-02-12 |
Family
ID=16296617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9192761A Pending JPH1141042A (ja) | 1997-07-17 | 1997-07-17 | マイクロ波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141042A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1703634A1 (en) * | 2005-03-14 | 2006-09-20 | NTT DoCoMo, Inc. | Bias circuit |
| WO2008093477A1 (ja) * | 2007-01-30 | 2008-08-07 | Renesas Technology Corp. | Ｒｆ増幅装置 |
| JP2008219507A (ja) * | 2007-03-05 | 2008-09-18 | Mitsubishi Electric Corp | 低雑音増幅器 |
| WO2009054096A1 (ja) * | 2007-10-22 | 2009-04-30 | Advantest Corporation | 分布型増幅装置および増幅器 |
| JP2012104942A (ja) * | 2010-11-08 | 2012-05-31 | Hitachi Ltd | 信号伝送システムおよび半導体回路 |
| WO2014050611A1 (ja) | 2012-09-25 | 2014-04-03 | 三菱電機株式会社 | マイクロ波増幅器 |
| JP2016111552A (ja) * | 2014-12-08 | 2016-06-20 | 三菱電機株式会社 | 高周波増幅器 |
| CN110113015A (zh) * | 2019-04-29 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | 栅极偏置电路及功率放大器 |
-
1997
- 1997-07-17 JP JP9192761A patent/JPH1141042A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385450B2 (en) | 2005-03-14 | 2008-06-10 | Ntt Docomo, Inc. | Bias circuit |
| EP1703634A1 (en) * | 2005-03-14 | 2006-09-20 | NTT DoCoMo, Inc. | Bias circuit |
| US7928802B2 (en) | 2007-01-30 | 2011-04-19 | Renesas Electronics Corporation | RF amplification device |
| WO2008093477A1 (ja) * | 2007-01-30 | 2008-08-07 | Renesas Technology Corp. | Ｒｆ増幅装置 |
| CN101595636B (zh) | 2007-01-30 | 2012-10-31 | 瑞萨电子株式会社 | Rf放大装置 |
| JP2008219507A (ja) * | 2007-03-05 | 2008-09-18 | Mitsubishi Electric Corp | 低雑音増幅器 |
| US7915957B2 (en) | 2007-10-22 | 2011-03-29 | Advantest Corporation | Distributed amplification apparatus and amplifier |
| WO2009054096A1 (ja) * | 2007-10-22 | 2009-04-30 | Advantest Corporation | 分布型増幅装置および増幅器 |
| JP5211061B2 (ja) * | 2007-10-22 | 2013-06-12 | 株式会社アドバンテスト | 分布型増幅装置および増幅器 |
| JP2012104942A (ja) * | 2010-11-08 | 2012-05-31 | Hitachi Ltd | 信号伝送システムおよび半導体回路 |
| US8988160B2 (en) | 2010-11-08 | 2015-03-24 | Hitachi, Ltd. | Data transmission system and semiconductor circuit |
| WO2014050611A1 (ja) | 2012-09-25 | 2014-04-03 | 三菱電機株式会社 | マイクロ波増幅器 |
| US9543898B2 (en) | 2012-09-25 | 2017-01-10 | Mitsubishi Electric Corporation | Microwave amplifier device |
| JP2016111552A (ja) * | 2014-12-08 | 2016-06-20 | 三菱電機株式会社 | 高周波増幅器 |
| CN110113015A (zh) * | 2019-04-29 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | 栅极偏置电路及功率放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4520204B2 (ja) | 高周波電力増幅器 | |
| US4772856A (en) | Power amplifier | |
| US6369655B2 (en) | Feedback circuit and amplifier and mixer comprising the same | |
| JP3060981B2 (ja) | マイクロ波増幅器 | |
| JP2002171138A (ja) | マイクロ波電力増幅器 | |
| US20040178853A1 (en) | Rf power amplifier with low intermodulation distortion and reduced memory effect | |
| US6392491B1 (en) | High-frequency amplifier and amplification element | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| KR102415532B1 (ko) | 전력 증폭 회로 | |
| JPH0376609B2 (ja) | ||
| JPH1141042A (ja) | マイクロ波増幅器 | |
| JP3209168B2 (ja) | マイクロ波増幅器用バイアス回路 | |
| EP2903157B1 (en) | Microwave amplifier device | |
| WO2021161721A1 (ja) | 電力増幅回路、高周波回路及び通信装置 | |
| US20220052658A1 (en) | Power amplifier circuit | |
| US12040756B2 (en) | Power amplifier | |
| JPS59193631A (ja) | 同調可能な受信機入力回路 | |
| US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
| JPWO2003079538A1 (ja) | 周波数変換器 | |
| US7636017B2 (en) | High-frequency power amplifier | |
| JP4285923B2 (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH06164266A (ja) | マイクロ波増幅器 | |
| JP3120762B2 (ja) | 増幅器 | |
| KR20250104546A (ko) | 혼변조 왜곡을 개선하기 위한 필터를 갖는 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |