JPH114159A - レベルシフト回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のレベルシフト回路で
は、レベルシフト用のトランジスタに供給されるドレイ
ン電流が一定である限り如何なる入力信号のレベルに対
してもその出力信号のシフト量が常に一定であるために
ため、入力信号のレベルが高い場合には所望とする出力
信号のレベルを超えてしまい、逆に低い場合には出力信
号のレベルが所望の出力レベルに達しない場合が生じ
る。さらに、レベルシフト用のトランジスタのドレイン
ーソース間電圧の増加に伴ったチャネル長の変化により
定電流性が悪くなるという問題もある。 【解決手段】本発明は、入力信号の直流レベルシフトし
て出力するレベルシフト回路において、レベルシフトさ
れた出力信号をレベルシフトの動作を行なうトランジス
タにフィードバックしてレベルシフトの動作を行なうト
ランジスタに流れるドレイン電流を変化させることによ
りレベルシフトの値を調整し、レベルシフトされた出力
信号がは所望の出力範囲内にあるように制御するように
したレベルシフト回路を実現することにより、従来のレ
ベルシフト回路の持つ問題を解決したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号の直流レ
ベルをシフトして出力するレベルシフト回路に関する。
本発明のレベルシフト回路は、レベルシフトされた出力
信号をレベルシフトの動作を行なうトランジスタにフィ
ードバックして、レベルシフトの動作を行なうトランジ
スタに流れるドレイン電流を変化させることによりレベ
ルシフトの値を調整し、レベルシフトされた出力信号が
所望の出力範囲内にあるように制御するようにして常に
希望の直流レベルが維持されるようにしたものである。

【０００２】

【発明が解決しようとする課題】

【従来の技術】レベルシフト回路として従来から使用さ
れている回路を図３に示す。図３に示すレベルシフト回
路は、レベル変換用トランジスタとしてｐＭＯＳトラン
ジスタを用いるもである。図３において、ＩＮはレベル
シフトされる信号の入力端子、ＯＵＴはレベルシフトさ
れた信号の出力端子である。Ｖは電源、ＰＭＯＳ１，Ｐ
ＭＯＳ２，ＰＭＯＳ３はｐＭＯＳトランジスタである。

【０００３】トランジスタＰＭＯＳ１はレベルシフト用
のトランジスタで、そのゲートにはレベルシフトされる
信号の入力端子ＩＮが接続され、そのソース電極にはレ
ベルシフトされた信号の出力端子ＯＵＴが接続されてい
る。トランジスタＰＭＯＳ２，ＰＭＯＳ３はトランジス
タＰＭＯＳ１にドレイン電流を供給するトランジスタ
で、トランジスタＰＭＯＳ２，ＰＭＯＳ３はミラー接続
されその一端が電源Ｖに接続されている。

【０００４】図３の回路では、ベルシフトされる信号の
入力端子ＩＮのノードｎ１の電位に対して、レベルシフ
トされた信号の出力端子ＯＵＴのノードｎ２の電位はト
ランジスタＰＭＯＳ１によりシフトされ、そのしふとの
値 △Ｖｐは次の式で示される。 △Ｖｐ＝｜Ｖｔｈｐ｜＋√２Ｉｄｐ／Ｂｐ・・・（１） 但しＶｔｈｐはＰＭＯＳ１のしきい値電圧であり、Ｉｄ
ｐはＰＭＯＳ１に流れるドレイン電流である。

【０００５】またＢｐは Ｂｐ＝μｐＣｏｘ＊（Ｗｐ／Ｌｐ）・・・（２） と定義され、μｐはキャリア移動度、Ｃｏｘはゲートの
単位面積当たりの容量、Ｗｐ、Ｌｐはそれぞれ、チャネ
ル幅、チャネル長である。

【０００６】図３の回路の、入力信号に対するレベルシ
フトされた出力信号の関係を示す図を図４に示す。図３
の回路における問題点は、図４に示すように、トランジ
スタＰＭＯＳ１に供給されるドレイン電流が一定である
限り如何なる入力信号のレベルに対してもその出力信号
のシフト量△Ｖｐが常に一定であることである。このた
めにため、入力信号のレベルが高い場合には所望とする
出力信号のレベルＶｄを超えてしまい、逆に低い場合に
は出力信号のレベルが所望の出力レベルＶｄに達しない
場合が生じることである。さらに図３のレベルシフト回
路は構成が簡単である反面、トランジスタＰＭＯＳ１の
ドレインーソース間電圧の増加に伴ったチャネル長の変
化により定電流性が悪くなるという問題もある。

【０００７】

【課題を解決するための手段】本発明は、入力信号の直
流レベルシフトして出力するレベルシフト回路におい
て、レベルシフトされた出力信号をレベルシフトの動作
を行なうトランジスタにフィードバックしてレベルシフ
トの動作を行なうトランジスタに流れるドレイン電流を
変化させることによりレベルシフトの値を調整し、レベ
ルシフトされた出力信号がは所望の出力範囲内にあるよ
うに制御するようにしたレベルシフト回路を実現するこ
とにより、従来のレベルシフト回路の持つ問題を解決し
たものである。

【０００８】

【発明の実施の形態】

【実施例】図１は本発明のレベルシフト回路の一実施例
を示す接続図である。図１において、ＩＮレベルシフト
される信号の入力端子、ＯＵＴはレベルシフトされた信
号の出力端子、ＶＲＥは出力信号のレベルを制御する基
準電圧の入力端子である。Ｖは電源、ＰＭＯＳ１，ＰＭ
ＯＳ２，ＰＭＯＳ３，ＰＭＯＳ４はｐＭＯＳトランジス
タである。ＣＭＰは比較回路、ＩＶはインバータであ
る。Ｇ１，Ｇ２はそれぞれｐＭＯＳトランジスタとｎＭ
ＯＳトランジスタが並列に接続されたトランスミッショ
ンゲートである。

【０００９】トランジスタＰＭＯＳ１はレベルシフト用
のトランジスタで、そのゲートには入力端子ＩＮが接続
されレベルシフトされる信号が加えられ、ベルシフトさ
れた信号はそのソース電極より出力される。トランジス
タＰＭＯＳ１のゲート電極はそのソース電極に接続さ
れ、又トランジスタＰＭＯＳ１のソース電極は、比較回
路ＣＭＰの入力端子＋とゲート回路Ｇ１の入力端子に接
続されている。基準電圧の入力端子ＶＲＥは比較回路Ｃ
ＭＰの入力端子−とトランスミッションゲートＧ２の入
力端子に接続されている。

【００１０】比較回路ＣＭＰの出力端子はトランジスタ
ＰＭＯＳ２のゲート端子、トランスミッションゲートＧ
１のｐＭＯＳトランジスタ及びトランスミッションゲー
トＧ２のｎＭＯＳトランジスタのゲート端子に接続さ
れ、又インバータＩＶを介してトランスミッションゲー
トＧ１のｎＭＯＳトランジスタとトランスミッションゲ
ートＧ２のｐＭＯＳトランジスタのゲート端子に接続さ
れている。トランスミッションゲートＧ１とトランスミ
ッションゲートＧ２の出力端子はレベルシフトされた信
号の出力端子ＯＵＴに接続されている。トランジスタＰ
ＭＯＳ３，ＰＭＯＳ４はトランジスタＰＭＯＳ１にドレ
イン電流を供給するトランジスタで、トランジスタＰＭ
ＯＳ３，ＰＭＯＳ４はミラー接続されその一端が電源Ｖ
に接続されている。トランジスタＰＭＯＳ１には比較回
路ＣＭＰの出力に制御されるトランジスタＰＭＯＳ２か
らもドレイン電流が供給される。

【００１１】このように構成された、図１の本発明のレ
ベルシフト回路の動作を説明すると次の通りである。任
意のレベルの入力信号Ｖｉｎが、信号の入力端子ＩＮの
ノードｎ１に入力されると、レベル変換用トランジスタ
であるＰＭＯＳｌは、入力信号Ｖｉｎを上記の式（１）
に示されたシフト量 △Ｖｐだけレベルを変換させてＶ
ｏｕｔ１にしてトランジスタＰＭＯＳ１のソース電極の
ノードｎ２に出力する。このため、トランジスタＰＭＯ
Ｓｌによってノードｎ２に出力される信号のレベルＶｏ
ｕｔ１は以下のようになる。

【００１２】 Ｖｏｕｔ１＝Ｖｉｎ＋｜Ｖｔｈｐ１｜＋√２Ｉｄｐ１／Ｂｐ１・・・（３） 但しＶｔｈｐ１はトランジスタＰＭＯＳ１のしきい値電
圧であり、Ｉｄｐ１はトランジスタＰＭＯＳ１に流れる
ドレイン電流である。またＢｐ１は Ｂｐ１＝μｐＣｏｘ１＊（Ｗｐ１／Ｌｐ１）・・・（４） と定義され、μｐはキャリア移動度、Ｃｏｘ１はトラン
ジスタＰＭＯＳ１のゲートの単位面積当たりの容量、Ｗ
ｐ１、Ｌｐ１は其々ＰＭＯＳ１のチャネル幅、チャネル
長である。

【００１３】トランジスタＰＭＯＳ１のノードｎ２はレ
ベルシフトされた信号の出力系であるノードｎ３、及び
トランジスタＰＭＯＳ１にレベルシフト用のバイアス電
流を供給するトランジスタＰＭＯＳ３，ＰＭＯＳ４のノ
ードｎ４に分岐されている。さらに信号の出力系のノー
ドｎ３は比較回路ＣＭＰを介してレベルシフと用のトラ
ンジスタＰＭＯＳ１へフィードバックさせるトランジス
タＰＭＯＳ２のノードと、レベルシフと信号の出力系で
あるノードに分岐されている。信号の出力系のノードｎ
３は比較回路ＣＭＰの十側入力に接続されており、つま
りレベルの変換されたトランジスタＰＭＯＳ１出力信号
の電圧Ｖｏｕｔ１が比較回路ＣＭＰの十側に入力されて
いることになる。一方、出力信号のレベルを制御する基
準電圧の入力端子ＶＲＥのノードｎ５は比較回路ＣＭＰ
の一側入力に接続され、所望の出力レベルを決める基準
電圧Ｖｒｅｆを比較回路ＣＭＰに印加している。

【００１４】尚、所望の出力レベルとはレベルシフト回
路の次段に接続される回路が必要とする入力信号の電圧
レベルのことである。比較回路ＣＭＰの出力端子のノー
ドｎ６はトランスミッションゲートＧｌ、Ｇ２に接続さ
れ、トランスミッションゲートＧｌはノードｎ３に現れ
た電位をレベルシフト回路の出力端子ＯＵＴに出力させ
るか否かの選択を行い、Ｇ２はノードｎ５に印加されて
いる電圧Ｖｒｅｆをレベルシフタ回路の出力端子ＯＵＴ
に出力させるか否かの選択を行う。つまり、トランスミ
ッションゲートＧｌ並びにＧ２が比較回路の出力をセレ
クト信号とするセレクタとなり、レベルシフタ回路の出
力端子ＯＵＴに出力される信号に、入力信号をシフトし
た電圧を用いるか、所望の出力電圧Ｖｒｅｆを用いるか
の選択を行なっている。

【００１５】次に、比較回路ＣＭＰによるフィードバッ
ク系の具体的な動作説明を行なう。トランジスタＰＭＯ
Ｓ１のレベルシフト信号の出力されるノードｎ３に現れ
る電圧Ｖｎ３がＶｒｅｆよりも小さい、（Ｖｎ３＜Ｖｒ
ｅｆ）の場合には、比較回路ＣＭＰによって比較回路Ｃ
ＭＰの出力のノードｎ６にはＬレベルが現われる。この
ためにトランスミッションゲートＧｌは導通し、トラン
スミッションゲートＧ２は閉じるので、ノードｎ３に現
れる電圧、つまり上記の式（３）で示された電圧をレベ
ルシフト回路の出力としてレベルシフト信号の出力端子
のノードｎ７に出力させる。

【００１６】さらにトランジスタＰＭＯＳ２にドレイン
電流Ｉ２が流れているので、その結果としてトランジス
タＰＭＯＳ１のドレイン電流を供給するノードｎ４に
は、カレントミラー構成のトランジスタＰＭＯＳ３によ
って流される電流Ｉ１とトランジスタＰＭＯＳ２による
電流Ｉ２との和電流が流れる。この結果として、上記の
式（３）におけるトランジスタＰＭＯＳ１のドレイン電
流Ｉｄｐ１が増加することになり同時にトランジスタＰ
ＭＯＳ１によるシフト量も増加するため出力信号のシフ
ト量は可変となる。

【００１７】逆にトランジスタＰＭＯＳ１のレベルシフ
ト信号の出力されるノードｎ３に現れる電圧Ｖｎ３がＶ
ｏｕｔよりも大きい、（Ｖｎ３≧Ｖｒｅｆ）の場合に
は、比較回路ＣＭＰの出力のノードｎ６にはＨレベルが
現われる。このために、トランスミッションゲートＧ１
は閉じ、トランスミッションゲートＧ２が導通になる。
このため、基準信号の入力端子ＶＲＥに印可されている
ノードｎ５の電圧Ｖｒｅｆ、つまり所望の出力電圧がレ
ベルシフト信号の出力端子ＯＵＴのノードｎ７に出力さ
れる。さらにトランジスタＰＭＯＳ２がオフとなるた
め、トランジスタＰＭＯＳ１のドレイン電流を供給する
ノードｎ４にはカレントミラー構成のトランジスタであ
るＰＭＯＳ３によって流される電流Ｉ１のみが流れるの
で、ノードｎ２に現れる電圧は、上記の式（３）で示さ
れた一定の値となるが、トランスミッションゲートＧ１
は閉じているためノードｎ２に現れた電圧は出力されな
い。

【００１８】図２は本発明回路の動作を説明するための
図である。図２は、一例として入力信号がＬ→Ｈに変化
する場合の図１の本発明回路の動作を示したものであ
る。図２より明らかなように、信号の入力端子ＩＮに加
えられる入力信号の電圧の値（ノードｎ１の電位）が所
望の出力レベルＶｒｅｆよりも低い場合は、結果とし
て、レベル変換用トランジスタＰＭＯＳ１に流れるドレ
イン電流を増加させることでトランジスタＰＭＯＳ１の
出力電圧のレベルのシフト量（ノードｎ５の電位）を増
加させることができる。

【００１９】トランジスタＰＭＯＳ１の出力電圧のレベ
ルが、ａ点において所望の出力レベルＶｒｅｆまで増加
すると、言い換えれば、トランジスタＰＭＯＳ１の出力
電圧のレベルが、比較回路ＣＭＰの基準信号として入力
された電圧の値まで達すると、比較回路ＣＭＰにより、
トランスミッションゲートＧ１，Ｇ２が切り替えられ
る。この結果、出力端子ＯＵＴに出力される電圧（ノー
ドｎ７の電位）は、ａ点においてレベル変換用トランジ
スタＰＭＯＳｌの出力電圧から、基準信号入力端子ＶＲ
Ｅに加えられた基準電圧Ｖｒｅｆに切り替えられる。こ
のため、トランジスタＰＭＯＳ１の出力電圧のレベルが
基準電圧Ｖｒｅｆを越えて増加して行っても、レベルシ
フト信号の出力端子ＯＵＴより出力される電圧のレベル
は所望の出力レベルＶｒｅｆで安定する。

【００２０】さらにレベル変換用トランジスタＰＭ０Ｓ
１のベースがトランジスタＰＭ０Ｓ１ソース電極のノー
ドｎ２に接続されている。このため、トランジスタＰＭ
０Ｓ１のドレイン−ソース間電圧の増加に伴ったチャネ
ル長の変化による定電流性の悪化を防ぐことが出来るの
で、従来装置に比較してその定電流性を改善することが
出来る。

【００２１】

【発明の効果】以上の説明より明らかなように、本発明
のレベルシフト回路は、入力信号の直流レベルシフトし
て出力するレベルシフト回路において、レベルシフトさ
れた出力信号をレベルシフトの動作を行なうトランジス
タにフィードバックしてレベルシフトの動作を行なうト
ランジスタに流れるドレイン電流を変化させることによ
りシフトレベルを調整し、レベルシフトされた出力信号
がは所望の出力範囲内にあるように制御するようにした
レベルシフト回路を実現することにより、従来のレベル
シフト回路のもっ問題点を解決し以下のような効果を得
ることが出来る。

【００２２】１．変換レベル変換（シフト量）を可変と
しその値を任意に設定することがができる。 ２．上記１によりレベル変換された出力信号ののベルを
所望の出力範囲内となるように制御することができる。 ３．さらにレベル変換された電圧のノードと、所望の出
力レベルを設定するの電圧の印可されるノード間にセレ
クタを設け、比較回路の出力をそのセレクタのイネーブ
ル信号として用いることでレベルシフタ回路の出力を所
望の範囲内とすることが可能である。 ４．レベル変換用トランジスタのベース電極をそのソー
ス電極に接続することにより、ドレインーソース間電圧
の増加に伴ったチャネル長の変化による定電流性の変化
をを改善することが出来る。

【図面の簡単な説明】

【図１】本発明のレベルシフト回路の一実施例を示す接
続図である。

【図２】本発明回路の動作を説明するための図である。

【図３】従来から使用されているレベルシフト回路の構
成を示す図である。

【図４】従来のレベルシフト回路回路の動作を説明する
ための図である。

【符号の説明】

ＩＮ・・・レベルシフトされる信号の入力端子，
ＯＵＴ・・・レベルシフトされた信号の出力端子，
ＶＲＥ・・・出力信号のレベルを制御する基準電圧の
入力端子， Ｖ・・・電源， ＰＭＯＳ１，Ｐ
ＭＯＳ２，ＰＭＯＳ３，ＰＭＯＳ４・・・ｐＭＯＳトラ
ンジスタ， ＣＭＰ・・・比較回路，ＩＶ・・・イ
ンバータ， Ｇ１，Ｇ２・・・トランスミッション
ゲート

Claims (8)

【特許請求の範囲】
1. 【請求項１】入力信号の直流レベルをシフトして出力す
   るレベルシフト回路において、レベルシフトされた出力
   信号をレベルシフトの動作を行なうトランジスタにフィ
   ードバックしてレベルシフトの動作を行なうトランジス
   タに流れるドレイン電流を変化させることによりレベル
   シフトの値を調整し、レベルシフトされた出力信号が所
   望の出力範囲内にあるように制御するようにしたレベル
   シフト回路。
2. 【請求項２】入力信号の直流レベルをシフトして出力す
   るレベルシフト回路において、レベルシフトされた出力
   信号を出力信号のレベルを決める基準の信号と比較する
   比較回路を介してレベルシフトの動作を行なうトランジ
   スタにフィードバックして、レベルシフトの動作を行な
   うトランジスタに流れるドレイン電流を変化させること
   によりレベルシフトの値を調整するようにして、基準の
   信号の値をかえることによりレベルシフトされた出力信
   号の値を任意の値に変化させるようにしたレベルシフト
   回路。
3. 【請求項３】入力信号の直流レベルをシフトして出力す
   るレベルシフト回路において、レベルシフトされた出力
   信号を出力信号のレベルを決める基準の信号と比較する
   比較回路を介してレベルシフトの動作を行なうトランジ
   スタにフィードバックして、レベルシフトの動作を行な
   うトランジスタに流れるドレイン電流を変化させること
   によりシフトレベルを調整するようにして、基準の信号
   の値をかえることにより出力信号のレベルシフトの量を
   変化させることにより、出力信号のレベルが所望の出力
   範囲内となるように制御するようにしたレベルシフト回
   路。
4. 【請求項４】入力信号の直流レベルをシフトして出力す
   るレベルシフト回路において、レベルシフトされた出力
   信号を出力信号のレベルを決める基準の信号と比較する
   比較回路を介してレベルシフトの動作を行なうトランジ
   スタにフィードバックして、レベルシフトの動作を行な
   うトランジスタに流れるドレイン電流を変化させること
   によりシフトレベルを調整して、基準の信号の値をかえ
   ることにより出力信号のレベルシフトの量を変化させる
   とともに、レベルシフトされた信号と所望の出力レベル
   を決める基準の可変電圧とを選択してレベルシフト信号
   の出力端子に出力する信号選択回路を設け、比較回路の
   出力により信号選択回路の信号の選択を制御することに
   より出力信号のレベルが所望の出力範囲内となるように
   制御するようにしたレベルシフト回路。
5. 【請求項５】入力信号の直流レベルをシフトして出力す
   るレベルシフト回路において、レベルシフトされた出力
   信号を出力信号のレベルを決める基準の信号と比較する
   比較回路を介してレベルシフトの動作を行なうトランジ
   スタにフィードバックして、レベルシフトの動作を行な
   うトランジスタに流れるドレイン電流を変化させること
   によりシフトレベルを調整して、基準の信号の値をかえ
   ることにより出力信号のレベルシフトの量を変化させる
   とともに、レベルシフト用のトランジスタのベースを電
   極をそのソース電極に接続することにより、レベルシフ
   ト用のトランジスタのドレインーソース間電圧の増加に
   伴ったチャネル長の変化による定電流性を改善し、さら
   にレベルシフトされた信号と所望の出力レベルを決める
   基準の可変電圧とを選択してレベルシフト信号の出力端
   子に出力する信号選択回路を設け、比較回路の出力によ
   り信号選択回路の信号の選択を制御することにより出力
   信号のレベルが所望の出力範囲内となるように制御する
   ようにしたレベルシフト回路。
6. 【請求項６】ゲート電極にレベルシフトされる信号が加
   えられレベルシフトされた信号がそのソース電極より出
   力されるレベルシフト用のトランジスタ、レベルシフト
   用のトランジスタの出力信号とレベルシフトされる信号
   のレベルを設定するための基準信号とを比較してその比
   較結果に応じた信号を出力する比較回路、比較回路の比
   較結果の信号に応じてレベルシフト用のトランジスタの
   出力信号と基準信号とを選択してレベルシフトされた信
   号の出力端子に送出するゲート回路、その一端が電源に
   接続されておりレベルシフト用のトランジスタにドレイ
   ン電流を供給するトランジスタよりなるレベルシフト回
   路。
7. 【請求項７】ゲート電極にレベルシフトされる信号が加
   えられレベルシフトされた信号がそのソース電極より出
   力されるレベルシフト用のトランジスタ、レベルシフト
   用のトランジスタの出力信号とレベルシフトされる信号
   のレベルを設定するための基準信号とを比較してその比
   較結果に応じた信号を出力する比較回路、比較回路の比
   較結果の信号に応じてレベルシフト用のトランジスタの
   出力信号と基準信号とを選択してレベルシフトされた信
   号の出力端子に送出するゲート回路、その一端が電源に
   接続されておりレベルシフト用のトランジスタにドレイ
   ン電流を供給するカレントミラー構成のトランジスタ、
   比較回路の比較結果に応じてレベルシフト用のトランジ
   スタにカレントミラー構成のトランジスタの電流に加え
   てドレイン電流を供給するためのトランジスタよりなる
   レベルシフト回路。
8. 【請求項８】ゲート電極にレベルシフトされる信号が加
   えられレベルシフトされた信号がそのソース電極より出
   力されゲート電極とソース電極とが接続されたレベルシ
   フト用のトランジスタ、レベルシフト用のトランジスタ
   の出力信号とレベルシフトされる信号のレベルを設定す
   るための基準信号と比較してその比較結果に応じた信号
   を出力する比較回路、比較回路の比較結果の信号に応じ
   てレベルシフト用のトランジスタの出力信号と基準信号
   とを選択してレベルシフトされた信号の出力端子に送出
   するゲート回路、その一端が電源に接続されておりレベ
   ルシフト用のトランジスタにドレイン電流を供給するカ
   レントミラー構成のトランジスタ、比較回路の比較結果
   に応じてレベルシフト用のトランジスタにカレントミラ
   ー構成のトランジスタの電流に加えてドレイン電流を供
   給するためのトランジスタよりなるレベルシフト回路。