JPH114164A

JPH114164A - 周波数シンセサイザの周波数制御ループでの使用が意図されたチャージポンプ回路、集積回路およびラジオ波受信機

Info

Publication number: JPH114164A
Application number: JP9360917A
Authority: JP
Inventors: Timothy Ridgers; チモシー、リジェール
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1996-12-31
Filing date: 1997-12-26
Publication date: 1999-01-06
Also published as: EP0851588A1; EP0851588B1; US5986487A; DE69728635D1

Abstract

(57)【要約】【課題】周波数シンセサイザの周波数制御ループで使
用されることを意図したチャージポンプ回路を提供す
る。【解決手段】この回路の出力段は、同一構成の電流源
SCE ５２と電流源SNK ５１を有する。Ｄ型フリップフロ
ップ40A には参照信号が入力され、同じ型のフリップフ
ロップ40B にはローカル発振信号が入力される。フリッ
プフロップ40A(40B)の出力28(27)は、制御回路30A(30B)
をトリガし、制御回路30A(30B)の出力C-SCE （C-SNK ）
は、電流源SCE （SCK ）を制御する。論理ゲート６０の
入力端子は、制御回路30A ，30B に接続される。論理ゲ
ート６０は、フリップフロップ40A，40B と制御回路３
０にリセット信号を供給する。制御回路２０は、各制御
回路30A （30B ）への共通バイアス電圧を発生する。制
御回路２０はまた、チャージポンプの初期出力電流を固
定にする。本発明は、テレビ、ラジオ、ラジオ電話機に
適用される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ローカル発振器や
基準発振器を備えた周波数制御ループでの使用が意図さ
れたチャージポンプ回路に関し、集積化されたキャパシ
タと制御出力プルアップ電流源と制御出力プルダウン電
流源とを有するチャージポンプ回路を対象とする。

【０００２】本発明はまた、チャージポンプ回路を有す
る集積回路に関する。

【０００３】本発明はさらに、チャージポンプによりシ
ンセサイザを構成するラジオ波受信機、例えば、ラジオ
受信機やテレビ受信機やラジオ電話機（GSM やDECTやCT
2 等のすべてのタイプ）に関する。

【０００４】

【従来の技術】チャージポンプ回路は、周波数シンセサ
イザーの周波数制御ループでの使用が意図されている。

【０００５】チャージポンプ回路は、US5,184,028(Don
W.Zobel)の冒頭のパラグラフに記載されている。

【０００６】周波数シンセサイザの周波数制御ループ
は、チャージポンプを有する。この種のチャージポンプ
は、従来、ローカル発振信号と基準発振信号との間の位
相エラーが検出されたときに、キャパシタ容量をプルア
ップあるいはプルダウンする。このように、チャージポ
ンプは、位相ずれを補償するために用いられる。チャー
ジポンプはノイズが性能を左右する。なぜなら、エラー
信号は、有効信号を処理する際の周波数の基準となるた
めである。

【０００７】

【発明が解決しようとする課題】理想的には、チャージ
ポンプの電流源は、非常に短い期間、例えば、数ナノセ
コンドのオーダーで、制御された振幅と理想的なスペク
トラルを有する電流パルスを出力するのが望ましい。仮
に、振幅が同じで極性が逆の２つのパルスを合計した結
果がゼロであるとしても、ノイズの影響を受けるため、
２つのパルス値の和がゼロであることにはならない。２
つのソース間で、ある程度のノイズが貢献した結果、こ
れらソースの和がゼロになる。それぞれ独立したノイズ
メカニズムにより余分な部分ができ、これらにより、ノ
イズが加算される。この余分な部分が発振器から出力さ
れる信号の品質を低下させる。

【０００８】本発明の目的は、ノイズによる寄与を最小
限に抑えたチャージポンプ回路を提供することにある。

【０００９】

【課題を解決するための手段】この目的のため、電流源
の一方は、第１の制御回路の出力端子に接続される制御
入力端子を有し、前記第１の制御回路は第１のフリップ
フロップの出力端子に接続され、前記第１のフリップフ
ロップの入力端子には前記ローカル発振器からの信号が
入力され、前記第１のフリップフロップの出力端子は前
記第１の制御回路に接続され、前記第１のフリップフロ
ップの出力端子から前記第１の制御回路にスタート信号
が供給され、前記電流源の他方は、第２の制御回路の出
力端子に接続される制御入力端子を有し、前記第２の制
御回路は第２のフリップフロップの出力端子に接続さ
れ、前記第２のフリップフロップの入力端子には前記基
準発振器からの信号が入力され、前記第２のフリップフ
ロップの出力端子は前記第２の制御回路に接続され、前
記第２のフリップフロップの出力端子から前記前記第２
の制御回路にはスタート信号が供給され、前記２つの制
御回路は同一の構成を有し、各電流源は、各電流源のた
めの同一構成の基本ソースを有し、このような構成によ
り生成される電流は、対応する制御回路から供給された
信号により一定に制御され、前記第１および第２の制御
回路のそれぞれに、バイアス電圧および基準電流をを供
給する調整回路を備える。

【００１０】本発明は、ノイズ源を有する各構成部が互
いにキャンセルしあうように、各構成部を相関させて使
用するものである。調整回路と制御回路の各要素の構成
を同一にすれば、制御信号の品質は改良される。

【００１１】より好ましくは、２つの入力端子を有する
論理ゲートを備え、前記入力端子の一方は、前記第１の
制御回路の終端信号出力に接続され、前記入力端子の他
方は、前記第２の制御回路の終端信号出力に接続され、
前記論理ゲートの出力端子は、前記２つのフリップフロ
ップをリセットして前記２つの制御回路を非活性状態に
するための入力端子に接続される。

【００１２】その論理ゲートにより発生されたノイズ
は、２つの経路を介して同時に伝送されてキャンセルさ
れる。

【００１３】より好ましくは、前記制御回路は、抵抗に
直列接続されたソーストランジスタからなる電流源を有
し、前記ソーストランジスタは、差動ペアトランジスタ
により制御され、前記差動ペアトランジスタは、前記ソ
ーストランジスタとは逆の極性を有し、前記差動ペアト
ランジスタの各ベースには、前記制御回路に接続される
前記フリップフロップからの相補信号が入力され、前記
差動ペアトランジスタを構成する一方のトランジスタ
は、前記ソーストランジスタのベース端子を制御し、他
方のトランジスタは、前記ソーストランジスタのエミッ
タ端子を制御する。

【００１４】これにより、ソーストランジスタは、より
迅速にスイッチされうる。

【００１５】より好ましくは、前記制御回路は電流源を
有し、その電流は、Ｖbe乗算器型の回路を有するカレン
トミラーに導かれる。

【００１６】これにより、上流側のノイズがミラーによ
り弱められる。

【００１７】より好ましくは、前記ミラーは、電流発生
用のトランジスタを有し、このトランジスタは、カスコ
ードモードで動作する２つのトランジスタからなるペア
に電流を供給し、このペアの各トランジスタのベース端
子には、前記論理ゲートから出力された相補信号が入力
される。

【００１８】プルアップおよびプルダウン電流は、カス
コードモードにおけるミラー電流をスイッチングするこ
とにより、より迅速に停止させることができる。

【００１９】より好ましくは、カスコードモードにおけ
る第１のトランジスタのコレクタ端子は、負荷抵抗を介
して電源端子に接続され、カスコードモードにおける第
２のトランジスタのコレクタ端子は、ダイオード構成の
トランジスタと直列接続された２個の抵抗素子とからな
る並列接続手段を介して電源端子に接続され、前記負荷
抵抗と前記第１のトランジスタのコレクタ端子との接続
点は、前記制御回路の出力端子を構成し、この出力端子
は、一方の前記出力電流源の制御入力に接続され、直列
接続された前記２個の抵抗素子同士の接続点は、トラン
ジスタのコレクタ端子に接続され、このトランジスタの
エミッタ端子は、前記制御回路の出力端子に接続され、
そのベース端子は基準電圧によりバイアスされ、前記２
個の抵抗素子同士の接続点は、終端信号出力を構成す
る。

【００２０】より好ましくは、チャージポンプ回路は、
前記制御回路を動作状態にし、あるいは非動作状態にす
る手段を備える。

【００２１】これにより、そのシンセサイザにより常時
消費される電流はより小さくなる。

【００２２】スタート信号を出力する前記各フリップフ
ロップは、２つのトランジスタフォロアを有し、これら
トランジスタフォロアは、２種類の制御信号を出力し、
これらトランジスタフォロアのそれぞれは、差動ペアト
ランジスタであり、ペアを構成するトランジスタの一方
はテスト入力信号に接続される。

【００２３】このような構成により、強力なテスト手段
が低コストで得られる。

【００２４】チャージポンプを含む集積回路や、チャー
ジポンプを有するシンセサイザを含むラジオ受信機にお
いて、これらチャージポンプを本発明のチャージポンプ
回路を用いて構成する。

【００２５】本発明の詳細内容は、以下に説明する実施
形態により明らかにされ、解明されうる。

【００２６】

【発明の実施の形態】図１の例によって示されるラジオ
波受信機は、この場合、テレビ受信機である。しかし、
本発明は、チャージポンプ回路を備える他の装置、とり
わけ、ラジオ電話機にも適用可能である。

【００２７】図１の受信機は、順に、アンテナ３と、RF
アンプ５と、できれば所望の周波数成分を通過させるバ
ンドパスフィルタ６と、ローカル発振器を有するミキサ
ーまたは周波数可変器７と、第１のIFアンプ８と、周波
数が固定の表面波タイプのバンドパスフィルタ９と、第
２のIFアンプ１０と、復調信号を出力する復調器１１と
を備える。復調信号は、例えばＣＲＴ(cathode ray tub
e)を駆動するビデオ処理回路１８と、例えばラウドスピ
ーカ１７を駆動するオーディオ処理回路１６とに供給さ
れる。

【００２８】ローカル発振器は、周波数シンセサイザ"P
LL" によって駆動される。この周波数シンセサイザ"PL
L" は、位相比較器１３を用いた公知の位相制御ループ
を有する。この位相比較器１３は、ローカル発振器から
出力された信号LOの周波数を水晶基準発振器１２から出
力された信号REの周波数と比較し、ローカル発振器の周
波数とバンドパスフィルタ６を調整するために用いられ
る制御電圧" Ｖtune" を、ローパスフィルタ１４を介し
て出力する。

【００２９】本実施形態の構成要素の少なくとも一部
は、集積回路の形態で一体にまとめられる。その集積回
路の中には、特に、ローカル発振器の制御電圧を出力す
る構成部分と、後述する本実施形態の特徴部分が含まれ
る。

【００３０】構成部１３は、信号LO，RE間に位相エラー
があるときにキャパシタ容量を増減するのに用いられる
チャージポンプ回路を有する。

【００３１】図２はこのチャージポンプの全体構成を示
す図である。図示のように、チャージポンプは電源端子
ＶCCと接地端子との間に接続される。チャージポンプ
は、出力プルアップ電流源SCE と出力プルダウン電流源
SNK とからなる出力段を有する。出力段内部の電流源SC
E は、トランジスタ５２からなる基本電流源を有し、そ
のエミッタ端子は、抵抗を介して電源端子ＶCCに接続さ
れ、そのベース端子は、制御回路３０Ａからの信号C-SC
E により制御される。また、出力段内部の電流源SNK
は、トランジスタ５１からなる同一構成の基本電流源を
有し、そのトランジスタ５１は、制御回路３０Ｂからの
信号により制御され、トランジスタ５１を通過した電流
はカレントミラー５３を通ってグランド側に流れる。実
際には、各電流源がｎ個設けられ、例えば、１６個の基
本電流源が並列接続される。生成される電流値は、電源
電圧ＶCCに対する制御電圧C-SCE またはC-SNK の関数で
ある。２つの電流源SCE ，SNK の各電流は、出力側で互
いに減算され、キャパシタＣに充電された電圧が前記制
御電圧に相当する。

【００３２】基準発振器からの信号は、Ｄタイプのフリ
ップフロップ４０Ａのクロック入力端子Ckref に入力さ
れる。そして、ローカル発振器からの信号は、同じタイ
プの他のフリップフロップ４０Ｂのクロック入力端子Ck
var に入力される。これらのフリップフロップはＤタイ
プのフリップフロップであるが、Ｄ−フリップフロップ
そのものでなくてもよい。これらフリップフロップはそ
れぞれクロックパルスCLR/CLRNでトリガーされ、非同期
制御信号CLR/CLRNにより初期状態にリセットされる。出
力電流信号は、フリップフロップ４０Ａ，４０Ｂにより
初期設定される。出力段の電流源内部のトランジスタの
ベース端子のキャパシタ容量が大きいことを考慮に入れ
て、制御回路のような適度なファンアウトを有するイン
タフェースが、各フリップフロップと出力段との間にそ
れぞれ挿入される。このようにして、フリップフロップ
４０Ａからの出力信号２８は、制御回路３０Ａの入力端
子に入力される。制御回路３０Ａの出力端子C-SCE は、
出力プルアップ電流源SCEを制御する。そして、フリッ
プフロップ４０Ｂからの出力信号２７は、制御回路３０
Ｂの入力端子に入力される。制御回路３０Ｂの出力端子
C-SNK は、出力プルダウン電流源SNK を制御する。位相
エラーがないときは、２つの電流源は互いにキャンセル
する。比較サイクルにおいて伝達された電荷は、位相エ
ラーに比例する。

【００３３】オア型の論理ゲート６０は、２つの入力端
子を有し、一方の入力端子には、電流源SCE の導通終了
を検出する信号が入力される。この信号は、制御回路３
０Ａから供給される。論理ゲート６０の他方の入力端子
には、電流源SNK の導通終了を検出する検出する信号が
入力される。この信号は、制御回路３０Ｂから供給され
る。論理ゲート６０の出力は、フリップフロップ４０
Ａ，４０Ｂと制御回路３０Ａ，３０Ｂに同時に入力され
る。２つのフリップフロップ４０Ａまたは４０Ｂのそれ
ぞれは、対応する制御回路にスタート信号を供給する。
また、フリップフロップ４０Ａ，４０Ｂは、電流源SCE
とSNK から同時に電流が出力されるとき、論理ゲート６
０からの信号により、非動作状態にリセットされる。信
号２５は、各制御回路３０内部のカスコード接続された
トランジスタを同時にスイッチする。ゲート６０から出
力されるノイズは、相関関係にある２つの経路を通って
同時に伝達され、チャージポンプの出力に含まれるノイ
ズをキャンセルする。

【００３４】説明を簡略化するため、導線２５，２７，
２８はそれぞれ、単一の線で図示されているが、それぞ
れ２つの導線で伝達される相補信号である。後続の制御
回路３０Ａでは、導線２５にCLR ，CLRNと名称を付け、
導線２８にON，OFF と名称を付けている。

【００３５】制御回路３０に共通に入力される電圧VW，
VYは、調整回路２０から供給される。調整回路２０は、
温度や電源電圧の変動とは無関係に、チャージポンプの
初期出力電流を決定する。電圧VYは、一端が電源電圧Ｖ
CCに接続されたキャパシタＣ２によりデカップルされ
る。図３に示すように、調整回路２０は、制御回路３０
Ａ，３０Ｂにバイアス電圧を供給するとともに、チャー
ジポンプの出力にユニットリファレンス電流を供給す
る。調整回路２０は、３つの構成部２１，２２，２３で
構成される。構成部２１は、セルの開始および終了に適
用される。構成部２１は、スタート／ストップ制御信号
PON を受け取り、この信号によりMOS トランジスタM1，
M2のいずれか一方をオンする。PON がハイレベルになる
とトランジスタＭ２はオンし、抵抗Ｒを流れる電流とほ
ぼ同量の電流が、事前に調整されたカレントミラーに流
れる。このカレントミラーは、エミッタ端子にショット
キーダイオードＺが接続されたパイロットトランジスタ
と、エミッタ端子に抵抗Ｒ２が接続された電流源トラン
ジスタとを有する。このカレントミラーは、接続点Ｐに
接続され、構成部２２内のダイオード接続されたトラン
ジスタ２２１に電流を供給する。構成部２２は、次のよ
うな特徴を有する。トランジスタ２２１，２２４はそれ
ぞれ、例えば、並列接続された４つの基本トランジスタ
で構成され、これらトランジスタは単一のトランジスタ
２２２，２２３よりもはるかに大きい。

【００３６】まず、接続点Ｓから説明すると、直列接続
されたトランジスタ２２２，２２３の電圧Ｖbeと、トラ
ンジスタ２２１，２２４のベース−エミッタ電圧は、ト
ランジスタ２２１，２２４の方がサイズが大きいことか
ら、両ベース−エミッタ電圧は等しくならずに電圧が発
生する。この電圧が抵抗２２６の両端間にかかる。この
電圧は、抵抗２２６とトランジスタ２２３，２２４を流
れる電流を決定する。ノードＮで電流が分岐し、分岐し
た電流が抵抗２２７に直列に接続されたトランジスタ２
２５に流れる。トランジスタ２２３を流れる電流とトラ
ンジスタ２２５を流れる電流との比を的確に選択すれ
ば、上述した構成により発生される電流の総量は、温度
や電源電圧には無関係になる。

【００３７】ユニットリファレンス電流は、回路内部の
カレントミラー２３に流れる。このカレントミラー２３
は、抵抗２３１によりチャージされるP-MOS タイプのト
ランジスタＭ５からなる第１のフォロア部と、NPN タイ
プの第２のフォロア部２３２と、フィードバック電流源
２３３とを有する。第１のフォロア部の抵抗２３１の一
端から電圧VYが取り出される。NPN タイプの第２のフォ
ロア部は、コレクタ抵抗２３６を有し、コレクタ抵抗２
３６の一端から電圧VXが取り出される。この電圧VXは、
論理ゲート６０に印加される。第１のフォロア部Ｍ５の
コレクタ電流は、カレントミラー２３４を流れ、このカ
レントミラー２３４は、NPN フォロア部２３２にバイア
ス電流を供給するとともに、基準電圧VWを供給する。こ
れにより、要求される回路規模を低減することができ
る。

【００３８】シンセサイザにより不変的に消費される電
流の悪影響を避けるために、制御回路は、ある決められ
た時間のみ動作する。例えば、スタンドバイ状態におけ
るラジオ電話機の場合には、スキャニング期間である。
信号PON の値が小さいときには、トランジスタＭ４はカ
レントミラー２３４を短絡し、トランジスタＭ３にはノ
ードＮを流れる電流が流れる。電源電圧ＶCCとノードＮ
との間に接続された概略２pFのキャパシタＣ１は、回路
の安定性を保障する。

【００３９】電流源２３３はマッチされる。すなわち、
同じように構成されるので、出力段は具体化される。同
様に、フォロア部２３２は、制御回路の２つの制限トラ
ンジスタとマッチされる。フォロア部２３２については
後述する。これらのマッチングにより、電流源SCE ，SN
K により生成された電流は、図３の調整回路２０により
生成されたユニットリファレンス電流をほぼ反映したも
のになる。

【００４０】図４に示したモジュール６０は、電圧BIAS
によりバイアスされる複数のMOS トランジスタ６０１〜
６０４を有する。電源電圧が概略3.5Vより小さいとき、
これらトランジスタは、ミラートランジスタ６０６〜６
０８の電流を決定する抵抗として機能する。これらトラ
ンジスタ６０６〜６０８は、パイロットトランジスタ６
０５とともに電流源を構成し、カスコードモードにおい
て機能する。モジュール６０は、本来的には、差動ペア
に類似した構成を有するが、一方端に２つのトランジス
タを有する。電流源トランジスタ６０７は、トランジス
タペアに接続される。このトランジスタペアの一方の側
にはトランジスタ６１２が接続され、他方の側にはトラ
ンジスタ６１３，６１４が接続されている。トランジス
タ６１２のベース端子には、調整回路２０から出力され
た参照電圧VXが印加される。トランジスタ６１３，６１
４のベース端子にはそれぞれ、制御回路３０Ａ，３０Ｂ
の出力電圧END-A ，END-B が印加される。これら電圧EN
D-A ，END-B は、電流源SCE ，SNK の導通終了を示す。
トランジスタ６１３，６１４のコレクタ端子は、抵抗６
３６を介して電源端子ＶCCに共通に接続される。また、
トランジスタ６１２のコレクタ端子は、抵抗６３５を介
して電源端子ＶCCに接続される。抵抗６３６の一端の電
圧は、エミッタフォロア構成のトランジスタ６１５のベ
ース端子に印加される。このトランジスタ６１５は、電
流源６０８によりチャージされるとともに、信号CLR を
出力する。抵抗６３５の一端の電圧は、エミッタフォロ
ア構成のトランジスタ６１１のベース端子に印加され、
このトランジスタ６１１は、電流源６０６によりチャー
ジされるとともに、信号ＣＬＲＮを出力する。

【００４１】制御回路３０Ａは図５に示されている。制
御回路３０Ｂは、図５の" Ａ" を"Ｂ" に、" ＳＣＥ"
を" ＳＮＫ" に置き換えればよい。制御回路３０Ａは、
３つの構成部３１，３２，３３を有する。構成部３１は
初段に相当し、ソーストランジスタと呼ばれるPNP トラ
ンジスタからなる電流源３１３を有する。このトランジ
スタは、エミッタフォロア構成であり、負荷抵抗を介し
て電源端子ＶCCに接続されている。このトランジスタ
は、差動のNPN トランジスタ対３１２から発生した電流
によって、エミッタ端子とベース端子がともに迅速に制
御される。このトランジスタ対３１２のそれぞれは、図
２のフリップフロップ４０Ａ，４０Ｂのいずれか一方の
相補出力ON/OFFにより制御されるとともに、調整回路２
０から出力された参照電圧VWが入力される電流源３１１
により一端の電圧が制御される。電流源３１３は、調整
回路２０内の電流源２３３と同じである。また、電流源
３１１は、調整回路２０内のカレントミラー２３４の電
流源と同じである。これらは、同じ温度依存性と、同じ
ノイズレベルと、プロセス面積当たりの同じ抵抗ばらつ
きとを有する。電流源３１３が動作しているとき、電流
源３１３から流れる電流は、調整回路のユニットリファ
レンス電流と全く同じ電気的特性を有する。PNP トラン
ジスタのベース端子は、NPN トランジスタ３１４のエミ
ッタ端子に接続される。このトランジスタ３１４のベー
ス端子は、調整回路２０から出力される電圧VYによりバ
イアスされ、そのコレクタ端子は、電源端子ＶCCに接続
される。これらの回路は、数ナノセコンド以内に動作し
なければならない。構成部３１は、すばやくスイッチさ
れる電流を生成する。この電流は、電流源３２を駆動す
る電流源３１３から出力される。電流源３１３が動作停
止中は、構成部３１２は次のようにバイアスされる。す
なわち、電流源３１１からの電流は、PNP トランジスタ
のエミッタ端子に接続されたペアトランジスタ３１２の
一方を通って流れ、もう一方のトランジスタのコレクタ
端子はほんのわずかの電流をPNP トランジスタのベース
端子に流す。このとき、停止中のPNP トランジスタのエ
ミッタ端子のポテンシャルが、反対の状態（動作中のト
ランジスタ３１２）のポテンシャルとほぼ等しくなるよ
うに、各素子定数が選択される。スイッチングが行われ
るとき、PNP トランジスタはエミッタ端子に入力される
電流とベースに流れる電流のかなりの部分を受け取る。
これにより、PNP トランジスタは、非常に素早くターン
オンする。PNP トランジスタのターンオフは、反対のス
テップで行われ、同様に迅速にターンオフする。

【００４２】制御回路からの電流は、出力段ＳＣＥの動
作を開始させるのに用いられる。制御回路からの電流
は、耐ノイズ性に優れたものでなければならない。特徴
的な部分は、抵抗３２３，３２４が接続されたトランジ
スタ３２１を有する構成部３２である。抵抗３２３は、
トランジスタ３２１のコレクタ−ベース間に接続され、
抵抗３２４は、トランジスタ３２１のベース−エミッタ
間に接続されている。トランジスタ３２６のベース−エ
ミッタ間は、トランジスタ３２１のベース−エミッタ間
と並列に接続されている。トランジスタ３２２のベース
−エミッタ間は、トランジスタ３２１のベース−コレク
タ間と並列に接続されている。トランジスタ３２１の電
圧Ｖbeに等しい電圧にトランジスタ３２２の電圧Ｖbeを
加えた電圧が、トランジスタ３２１のコレクタ端子に印
加される。この電圧は、調整回路にマッチして動作する
電流源３１３からの電流に応じて変化する。電流源３１
３からの電流は３分割される。すなわち、トランジスタ
３２２のベース電流と、抵抗３２３のバイアス電流と、
カレントミラーを構成するトランジスタ３２１に流れる
残り電流である。抵抗３２４は、カレントミラーの出力
電流を決定する。抵抗３２３，３２４を流れる電流は、
最初にトランジスタ３２１，３２２のベース−エミッタ
間をバイアスする。トランジスタ３２２のエミッタ端子
は、トランジスタ３２１の電圧Ｖbeに等しい電圧を保持
する。この電圧は、抵抗値Ｒ324 の抵抗３２４にも印加
される。その部分の出力電流は、本来的には、Ｖbe／Ｒ
324 に等しくなる。最初の概算では、トランジスタ３２
１の低ダイナミックインピーダンスによって、上記の出
力電流は電流源３１３からの入力電流にほとんど依存し
ない。このため、従来構成のカレントミラーでは通常増
幅作用が行われるノイズ源の効果を弱めることができ
る。各回路構成部品は、低キャパシタンスで小さい寸法
を有するため、立ち上がり時間は電流源３１３のPNP ト
ランジスタの立ち上がり時間と同じくらい短い。トラン
ジスタ３２６は、信号CLRNの入力電流を引き出す効果を
有し、ゲート６０内のトランジスタ６１１がターンオフ
する速度よりも速い速度で信号CLRNの電流を減少させ
る。トランジスタ３２６は、電流源３１３が電流を出力
するときにターンオンし、ゲート６０が信号CLRNをリセ
ットするとき即座にターンオンする。

【００４３】カスコード構成の２個のトランジスタから
なるステージ３２５は、ゲート６０からの２つの信号CL
R/CLRNによりスイッチされる。このステージ３２５は、
電流源３２の出力でインストールされる。このステージ
は、後述するように、出力端子C-SCE またはチャージネ
ットワークのいずれか一方に電流をスイッチする。トラ
ンジスタ３２５のコレクタの一つに流れる電流は、制御
回路内の出力端子C-SCE に供給される。この端子C-SCE
は、出力電流源SCE 内のトランジスタのベース端子に接
続される。チャージポンプの出力電流の増幅度調整は、
NPN リミッタトランジスタ３３２により行われる。この
トランジスタ３３２のベース端子には、調整回路２０に
より発生された制御電圧VYが印加され、トランジスタ３
３２には制御電圧VYに応じた量の電流が流れる。トラン
ジスタ３３２のコレクタ端子は、抵抗３３３を介して電
源端子ＶCCに接続される。トランジスタ３３２のエミッ
タ端子は出力端子C-SCE に接続される。上述したチャー
ジネットワークは、ダイオード構成で電源端子ＶCCに接
続されるNPN トランジスタ３３４と、抵抗３３３，３３
５とを有する。トランジスタ３３４のエミッタ端子は、
抵抗３３５の一端に接続され、抵抗３３５の他端はトラ
ンジスタ３３２のコレクタ端子に接続される。トランジ
スタ３３２のコレクタ端子には、図４のゲート６０の入
力端子END-Aが接続される。制御回路が動作を開始する
と、電流源３２からの電流はまず、出力電流源SCE 内の
トランジスタのベースのキャパシタンス充電に用いられ
る。このトランジスタのベース電圧が上昇し始めると、
電流の一部は、抵抗３３１の方に流れ、電圧C-SCE は低
下する。やがて、トランジスタ３３２のエミッタ電圧が
十分に低くなると、トランジスタ３３２は導通し始め、
出力端子END-A はローレベルになる。２つの制御回路３
０Ａ，３０Ｂが２つの電流源SCE ，SNK の動作開始を検
出すると、回路３０Ａの出力端子END-A と、それに対応
する回路３０Ｂの出力端子END-B がローレベルになる。
これにより、オアゲート６０は、その出力CLR をハイレ
ベルにし、出力CLRNをローレベルにする。これら信号CL
R ，CLRNは、トランジスタ３３４での電流の流れを制御
する。一方、そのとき、出力END-Aは、２つの抵抗３３
３，３３５によりローレベルに保持される。ペアトラン
ジスタ３２５がスイッチングした後は、プルアップトラ
ンジスタ３３３のみが出力端子でのノイズ源になりう
る。

【００４４】制御回路３０の電流源は、調整回路２０で
用いられるものと同じである。チャージポンプのファン
アウトは、両方向において同じである。そのファンアウ
トは、一方では、電流源SCE ，SNK を構成するトランジ
スタの数の比" ｎ" によって定まり、制御回路３０から
出力されるパルス電流の増幅度とは無関係である。トラ
ンジスタ３３２がアクティブであるとき、このトランジ
スタ３３２のエミッタ端子であるノードC-SCE は、低イ
ンピーダンスになるため、結果的に、上流側のノイズ源
が弱められる。制御電圧に固有のノイズは、２つの経路
を通って同時に発生するが、極性が互いに逆であるた
め、チャージポンプの出力はキャンセルされる。トラン
ジスタ３３２は、エミッタ電圧がベース端子に印加され
る制御電圧と電圧Ｖbeとを加算した電圧に対応するスレ
ッショルド電圧に達すると、迅速にターンオンする。ト
ランジスタ３３２のエミッタ電圧がスレッショルド電圧
よりも低くなればなるほど、出力段３２５を流れる電流
の多くの部分が抵抗３３３に流れる。ノードC-SCE の電
圧はわずかに変動する。電流源３２の過度の電流は、出
力段のトランジスタ５１，５２のベース電流として用い
られず、抵抗３３１を介してノードC-SCE をバイアスす
ることにも用いられずに、出力END-A にランプ電圧が発
生する。抵抗３３３は抵抗３３１とほぼ等しい抵抗値を
有するため、このランプ電圧は、過度の電流が重要であ
るほど急峻であり、ノードEND-A の寄生容量がノードC-
SCE の寄生容量よりも小さいほど急峻である。この結
果、非常に迅速かつ敏感に終端を検出する信号が得られ
る。

【００４５】フリップフロップ４０Ｂは、図６に示すよ
うに、差動のCML ゲートを用いて構成される。フリップ
フロップ４０Ｂは、２つのMOS トランジスタ４０１，４
０２を有する。これらトランジスタ４０１，４０２は、
電圧BIASによりバイアスされ、２つのペアトランジスタ
４１０／４１２と４１３／４１４の終端トランジスタと
して機能する。これらペアトランジスタは、図２の信号
CKvar に相当する相補クロック信号CK/CKNにより入力部
が制御される。トランジスタ４１２のコレクタ端子は、
トランジスタ４２２／４２３に電流を供給する。これら
トランジスタ４２２／４２３のベース端子には、状態を
定義する相補信号CLR/CLRNがゲート６０から供給され
る。トランジスタ４１３のコレクタ端子は、ペアトラン
ジスタ４３２に電流を供給する。また、トランジスタ４
１４のコレクタ端子は、ペアトランジスタ４２４／４２
５に電流を供給する。これらペアトランジスタ４２４／
４２５はまた、そのベース端子に相補信号CLR/CLRNを入
力することによりスイッチされる。トランジスタ４２２
のコレクタ端子は、ペアトランジスタ４３１に電流を供
給する。ペアトランジスタ４３１内の第１のトランジス
タのコレクタ端子と、第２のトランジスタのベース端子
と、ペアトランジスタ４３２内の第１のトランジスタの
ベース端子は、接続点CN1 に接続される。この接続点CN
1 には、抵抗４４５を介して電源端子ＶCCが接続され
る。ペアトランジスタ４３１内の第２のトランジスタの
コレクタ端子および第１のトランジスタのベース端子
と、ペアトランジスタ４３２内の第２のトランジスタの
ベース端子は、接続点C1に接続される。この接続点C1に
は、抵抗４４６を介して電源端子ＶCCが接続される。ペ
アトランジスタ４３３内の第１のトランジスタのコレク
タ端子および第２のトランジスタのベース端子と、ペア
トランジスタ４３４内の第１のトランジスタのベース端
子は、接続点C2に接続される。この接続点C2には、抵抗
４４８を介して電源端子ＶCCが接続される。ペアトラン
ジスタ４３３内の第２のトランジスタのコレクタ端子お
よび第１のトランジスタのベース端子と、ペアトランジ
スタ４３４内の第２のトランジスタのコレクタ端子は、
接続点CN2 に接続される。この接続点CN2には、抵抗４
４７を介して電源端子ＶCCが接続される。

【００４６】トランジスタ４２３のコレクタ端子は、接
続点C1に接続される。トランジスタ４２４のコレクタ端
子は、ペアトランジスタ４３３に電流を供給する。トラ
ンジスタ４２５のコレクタ端子は、接続点C2に接続され
る。図６のフリップフロップは、第１のペアトランジス
タ４３１と第２のペアトランジスタ４３３を有する。第
１のペアトランジスタ４３１は、第１のペア論理接続点
C1，CN1 に第１の論理信号を出力する第１の擬似フリッ
プフロップを有する。第２のペアトランジスタ４３３
は、第２のペア論理接続点C2，CN2 に第２の論理信号を
出力する第２の擬似フリップフロップを有する。これら
第１および第２のペアトランジスタ４３１，４３３は、
ペアトランジスタ４３２により互いに接続され、これに
より、完全なフリップフロップが構成される。第２のペ
ア論理接続点C2，CN2 は、相補モードにおいては、フリ
ップフロップの論理信号の内部出力を構成する。

【００４７】図６のフリップフロップは、チャージポン
プをテストするために設けられた強制モードのシステム
を有する。ペアトランジスタ４３４，４３５はこの目的
で設けられる。２つのMOS トランジスタ４０３，４０４
は、電圧BIASによりバイアスされる。電源電圧が概略3.
5 Ｖより低くなると、これらトランジスタは、電流源を
構成するトランジスタ４２６，４２７に流れる電流を決
定する抵抗として機能するとともに、ペアトランジスタ
４３４，４３５の終端抵抗として機能する。この例のよ
うに、回路のトポグラフィが接続を容易にするなら、ト
ランジスタ４２６，４２７のベース端子に信号CLR/CLRN
を接続してもよい。しかし、このような接続は、本来的
には重要ではない。なぜなら、電圧CLR ，CLRNは、これ
らトランジスタがいつも導通し続けるような電圧値を有
するからである。エミッタフォロアとして機能するトラ
ンジスタ434-1 ，435-1 は、出力信号ON，OFF を出力す
る。これらON，OFF 信号は、内部出力C2/CN2からの出力
信号により生成される信号である。これら信号ON，OFF
信号は、制御回路３０Ａ，３０Ｂの一方を駆動する。２
つのトランジスタフォロアは、いわゆる強制ペアの各ト
ランジスタであり、トランジスタ434-2 のベース端子に
はテスト入力信号FON が、トランジスタ435-2 のベース
端子にはテスト入力信号FOF がそれぞれ接続される。強
制トランジスタ４３５のトランジスタ435-1 のベース端
子は、内部擬似出力を構成する接続点CN2 に接続され、
ペアトランジスタ４３５内のトランジスタ435-2 のコレ
クタ端子は他の接続点C2に接続される。トランジスタ４
３５の接続関係は、必要な変更を加えることにより、ペ
アトランジスタ４３４にも適用できる。

【００４８】信号CLR/CLRNにより、論理を強制すること
ができる。しかし、これにより、以下の可能性が少なく
なる。すなわち、同時に２つのフリップフロップが単一
の状態になったり、同時に２つのフリップフロップが動
作する可能性が少なくなる。なぜなら、信号CLR/CLRNは
２つのフリップフロップにそれぞれ入力されるからであ
る。一方、ペアトランジスタ４３４，４３５のベース端
子はあらゆる論理を取りうる。

【００４９】信号FON ，FOF は通常はローレベルであ
り、第２のペアトランジスタ４３４，４３５はカットオ
フ状態にあり、まったく動作状態が変わらない。テスト
モードでは、これら信号のいずれか一方が活性状態にな
る。そして、各出力はフリップフロップの状態に関係な
く、論理「１」になる。トランジスタ434-2 のコレクタ
端子は接続点CN2 に接続され、接続点CN2 は、トランジ
スタ434-1 により制御される出力ONの反対の論理である
ので、このトランジスタを通って流れる電流は、抵抗４
４７の電圧低下を促し、この結果、反転出力はほぼゼロ
状態にセットされる。ペアトランジスタ４３５は、必要
な変更を加えれば、同様に適用される。他の回路構成部
品を予め知られた安定な状態に強制することにより、こ
れらすべては、電流源SCE ，SNK の出力電流の増幅度の
ようなチャージポンプの異なる特徴の検証を含む。

【００５０】フリップフロップは、制御入力端子SW/SWN
を有する。これら制御入力端子SW/SWNはそれぞれペア制
御トランジスタ４３０のベース端子に接続される。これ
らトランジスタ４３０の各コレクタ端子には、第１のペ
ア論理接続部の導線C1，CN1がそれぞれ接続される。制
御トランジスタ４３０のエミッタ端子には、ペアトラン
ジスタ４２０／４２１内のトランジスタ４２０のコレク
タ端子が接続される。これらトランジスタ４２０／４２
１はトランジスタ４１０により電流が供給される。そし
て、これらトランジスタ４２０／４２１のベース端子に
は、フリップフロップの出力端子ON/OFFが接続される。
トランジスタ４２１のコレクタ端子は、接続部CN1 に接
続される。ゲート４３１，４３２は、信号SW/SWNの論理
が決まっていることを必要とする。この信号SW/SWNは、
比較期間内は、信号CK/CKNのエッジでのみ使用され、そ
の他の期間内は使用されない。アクティブエッジの選択
は、ポンプ回路外部のコンピュータで計算され、計算さ
れたアクティブエッジはフリップフロップの入力端子SW
/SWNに入力される。比較周波数は、発振周波数の整数分
の１である。フリップフロップが動作を開始すると即座
に、その状態は連続した複数周期の間、維持される。入
力信号ＳＷがリセットされても、入力信号CLR/CLRNはリ
セットされない。

【００５１】他の実施形態として、フリップフロップ
は、ペアトランジスタ４３０や４２０／４２１で構成さ
れないかもしれない。トランジスタ４１０のコレクタ端
子は、接続部CN1 に直接接続してもよい。図２に示す回
路において、フリップフロップ４０Ｂは、これらの要素
を備えるが、フリップフロップ４０Ａはこれらの要素を
備えなくてもよい。選択されたオプションに従って、選
択パルスを出力する外部カウンタを用いるか、あるい
は、４つの構成部を用いてもよい（各構成部を持つ２つ
の回路４０Ａ，４０Ｂと各構成部を持たない２つの回路
や、各構成部を持つ４０Ａと各構成部を持たない４０Ｂ
や、各構成部を持たない４０Ａと各構成部を持つ４０Ｂ
などで構成してもよい）。

【図面の簡単な説明】

【図１】ラジオ波受信機、例えば、テレビ受信機を図式
化した図。

【図２】本発明によるチャージポンプを図式化した図。

【図３】図２のモジュール２０の詳細構成を示す図。

【図４】図２のモジュール６０の詳細構成を示す図。

【図５】図２のモジュール３０Ａの詳細構成を示す図。

【図６】図２のモジュール４０Ｂの詳細構成を示す図。

【符号の説明】

３アンテナ５ RFアンプ６バンドパスフィルタ７周波数可変器８第１のIFアンプ９バンドパスフィルタ１０第２のIFアンプ１１復調器１６オーディオ処理回路１７ラウドスピーカ１８ビデオ処理回路

フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ１, 5621 ＢＡＥｉｎｄｈｏｖｅｎ，ＴｈｅＮｅｔｈｅｒｌａｎｄｓ

Claims

【特許請求の範囲】

【請求項１】ローカル発振器と基準発振器を有する周波
数シンセサイザの周波数制御ループで使用されることを
意図したチャージポンプ回路は、集積キャパシタと、制御出力プルアップ電流源と、制御出力プルダウン電流源と、を備え、前記電流源の一方は、第１の制御回路の出力端子に接続
される制御入力端子を有し、前記第１の制御回路は第１
のフリップフロップの出力端子に接続され、前記第１の
フリップフロップの入力端子には前記ローカル発振器か
らの信号が入力され、前記第１のフリップフロップの出
力端子は前記第１の制御回路に接続され、前記第１のフ
リップフロップの出力端子から前記第１の制御回路にス
タート信号が供給され、前記電流源の他方は、第２の制御回路の出力端子に接続
される制御入力端子を有し、前記第２の制御回路は第２
のフリップフロップの出力端子に接続され、前記第２の
フリップフロップの入力端子には前記基準発振器からの
信号が入力され、前記第２のフリップフロップの出力端
子は前記第２の制御回路に接続され、前記第２のフリッ
プフロップの出力端子から前記前記第２の制御回路には
スタート信号が供給され、前記２つの制御回路は同一の構成を有し、各電流源は、各電流源のための同一構成の基本ソースを
有し、このような構成により生成される電流は、対応する制御
回路から供給された信号により一定に制御され、前記第１および第２の制御回路のそれぞれに、バイアス
電圧および基準電流をを供給する調整回路を備えること
を特徴とするチャージポンプ回路。
【請求項２】２つの入力端子を有する論理ゲートを備
え、前記入力端子の一方は、前記第１の制御回路の終端信号
出力に接続され、前記入力端子の他方は、前記第２の制
御回路の終端信号出力に接続され、前記論理ゲートの出力端子は、前記２つのフリップフロ
ップをリセットして前記２つの制御回路を非活性状態に
するための入力端子に接続されることを特徴とする請求
項１に記載のチャージポンプ回路。
【請求項３】前記制御回路は、抵抗に直列接続されたソ
ーストランジスタからなる電流源を有し、前記ソーストランジスタは、差動ペアトランジスタによ
り制御され、前記差動ペアトランジスタは、前記ソーストランジスタ
とは逆の極性を有し、前記差動ペアトランジスタの各ベースには、前記制御回
路に接続される前記フリップフロップからの相補信号が
入力され、前記差動ペアトランジスタを構成する一方のトランジス
タは、前記ソーストランジスタのベース端子を制御し、
他方のトランジスタは、前記ソーストランジスタのエミ
ッタ端子を制御することを特徴とする請求項２に記載の
チャージポンプ回路。
【請求項４】前記制御回路は電流源を有し、その電流
は、Ｖbe乗算器型の回路を有するカレントミラーに導か
れることを特徴とする請求項２または３に記載のチャー
ジポンプ回路。
【請求項５】前記ミラーは、電流発生用のトランジスタ
を有し、このトランジスタは、カスコードモードで動作
する２つのトランジスタからなるペアに電流を供給し、
このペアの各トランジスタのベース端子には、前記論理
ゲートから出力された相補信号が入力されることを特徴
とする請求項４に記載のチャージポンプ回路。
【請求項６】カスコードモードにおける第１のトランジ
スタのコレクタ端子は、負荷抵抗を介して電源端子に接
続され、カスコードモードにおける第２のトランジスタのコレク
タ端子は、ダイオード構成のトランジスタと直列接続さ
れた２個の抵抗素子とからなる並列接続手段を介して電
源端子に接続され、前記負荷抵抗と前記第１のトランジスタのコレクタ端子
との接続点は、前記制御回路の出力端子を構成し、この
出力端子は、一方の前記出力電流源の制御入力に接続さ
れ、直列接続された前記２個の抵抗素子同士の接続点は、ト
ランジスタのコレクタ端子に接続され、このトランジス
タのエミッタ端子は、前記制御回路の出力端子に接続さ
れ、そのベース端子は基準電圧によりバイアスされ、前記２個の抵抗素子同士の接続点は、終端信号出力を構
成することを特徴とする請求項５に記載のチャージポン
プ回路。
【請求項７】前記制御回路を動作状態にし、あるいは非
動作状態にする手段を備えることを特徴とする請求項１
〜６のいずれかに記載のチャージポンプ回路。
【請求項８】スタート信号を出力する前記各フリップフ
ロップは、２つのトランジスタフォロアを有し、これら
トランジスタフォロアは、２種類の制御信号を出力し、
これらトランジスタフォロアのそれぞれは、差動ペアト
ランジスタであり、ペアを構成するトランジスタの一方
はテスト入力信号に接続されることを特徴とする請求項
１〜６のいずれかに記載のチャージポンプ回路。
【請求項９】請求項１〜８のいずれかに記載されたチャ
ージポンプ回路を備えることを特徴とする集積回路。
【請求項１０】請求項１〜８のいずれかに記載されたチ
ャージポンプ回路を備えることを特徴とするラジオ波受
信機。