JPH114242A - Ｉｓｄｎのｄチャネル競合制御方法及びｉｓｄｎ利用装置 - Google Patents
Ｉｓｄｎのｄチャネル競合制御方法及びｉｓｄｎ利用装置Info
- Publication number
- JPH114242A JPH114242A JP9156486A JP15648697A JPH114242A JP H114242 A JPH114242 A JP H114242A JP 9156486 A JP9156486 A JP 9156486A JP 15648697 A JP15648697 A JP 15648697A JP H114242 A JPH114242 A JP H114242A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- transmission
- control circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Telephonic Communication Services (AREA)
Abstract
(57)【要約】
【課題】 ＩＳＤＮ網の基本インタフェースでポイント
・マルチバス接続を行う装置で、ＢチャネルとＤチャネ
ルの送信処理回路を一つにまとめ、サポートできる回線
数の増加を図る。 【解決手段】 レイヤ１制御回路１０１とレイヤ２制御
回路１０２の間にＤチャネル競合制御回路１０３を設け
る。該Ｄチャネル競合制御回路１０３は、レイヤ１制御
回路１０１とレイヤ２制御回路１０２間の送信データ信
号、同期信号、クロック信号を監視し、送信データ信号
中のＤチャネルデータのタイムスロット位置を判別して
Ｄチャネルデータ送信中を認識する。さらに、該Ｄチャ
ネル競合制御回路１０３は、レイヤ１制御回路１０１が
出力するＤチャネル競合検出信号を監視し、Ｄチャネル
データ送信中にＤチャネル競合が発生した場合、送信デ
ータ中のＤチャネルデータのみを無効化する。
・マルチバス接続を行う装置で、ＢチャネルとＤチャネ
ルの送信処理回路を一つにまとめ、サポートできる回線
数の増加を図る。 【解決手段】 レイヤ１制御回路１０１とレイヤ２制御
回路１０２の間にＤチャネル競合制御回路１０３を設け
る。該Ｄチャネル競合制御回路１０３は、レイヤ１制御
回路１０１とレイヤ２制御回路１０２間の送信データ信
号、同期信号、クロック信号を監視し、送信データ信号
中のＤチャネルデータのタイムスロット位置を判別して
Ｄチャネルデータ送信中を認識する。さらに、該Ｄチャ
ネル競合制御回路１０３は、レイヤ１制御回路１０１が
出力するＤチャネル競合検出信号を監視し、Ｄチャネル
データ送信中にＤチャネル競合が発生した場合、送信デ
ータ中のＤチャネルデータのみを無効化する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＳＤＮ網の基本
インタフェース（Ｓ／Ｔインタフェース）でポイント・
マルチバス接続されるＩＳＤＮ利用装置において、Ｄチ
ャネルのデータ送信中にＤチャネル上で競合が発生した
場合の制御方法、及び、該方法を適用したＩＳＤＮ利用
装置に関するものである。
インタフェース（Ｓ／Ｔインタフェース）でポイント・
マルチバス接続されるＩＳＤＮ利用装置において、Ｄチ
ャネルのデータ送信中にＤチャネル上で競合が発生した
場合の制御方法、及び、該方法を適用したＩＳＤＮ利用
装置に関するものである。
【０００２】
【従来の技術】図４はＩＳＤＮ利用装置のポイント・マ
ルチバス接続のシステム構成例であり、ＩＳＤＮ網１０
に接続される網終端装置（ＤＳＵ）２０のユーザ側の送
受信データバス３０に、複数の端末装置等のＩＳＤＮ利
用装置（ＴＥ）１００が接続されている構成を示す。各
ＴＥ１００は、レイヤ１制御回路１０１とレイヤ２制御
回路１０２の通信制御部１１０およびＣＰＵやメモリ等
のデータ処理ユニット１２０からなる。
ルチバス接続のシステム構成例であり、ＩＳＤＮ網１０
に接続される網終端装置（ＤＳＵ）２０のユーザ側の送
受信データバス３０に、複数の端末装置等のＩＳＤＮ利
用装置（ＴＥ）１００が接続されている構成を示す。各
ＴＥ１００は、レイヤ１制御回路１０１とレイヤ２制御
回路１０２の通信制御部１１０およびＣＰＵやメモリ等
のデータ処理ユニット１２０からなる。
【０００３】従来の技術では、ＴＥ１００は、レイヤ２
制御回路１０２でＢチャネルとＤチャネルの送信処理回
路を別々に持ち、また、これらに共通の時分割制御回路
を持ち、Ｂチャネル送信処理回路とＤチャネル送信処理
回路から別々に出力される送信データを時分割制御回路
で所定のタイムスロットに割り当て、ＢチャネルとＤチ
ャネルの送信データ信号としてレイヤ１制御回路１０１
を介してバス３０へ送出していた。そして、このデータ
送信中にＤチャネルの競合が発生した場合、レイヤ１制
御回路１０１がＤチャンネル競合検出信号を出力し、こ
れにより、レイヤ２制御回路１０２中のＤチャネル送信
制御回路がＤチャネルの送信データを止め、時分割制御
回路からはＢチャネルの送信データだけがレイヤ１制御
回路１０１を介してバス３０へ送出されていた。
制御回路１０２でＢチャネルとＤチャネルの送信処理回
路を別々に持ち、また、これらに共通の時分割制御回路
を持ち、Ｂチャネル送信処理回路とＤチャネル送信処理
回路から別々に出力される送信データを時分割制御回路
で所定のタイムスロットに割り当て、ＢチャネルとＤチ
ャネルの送信データ信号としてレイヤ１制御回路１０１
を介してバス３０へ送出していた。そして、このデータ
送信中にＤチャネルの競合が発生した場合、レイヤ１制
御回路１０１がＤチャンネル競合検出信号を出力し、こ
れにより、レイヤ２制御回路１０２中のＤチャネル送信
制御回路がＤチャネルの送信データを止め、時分割制御
回路からはＢチャネルの送信データだけがレイヤ１制御
回路１０１を介してバス３０へ送出されていた。
【０００４】図５は上記レイヤ１制御回路１０１とレイ
ヤ２制御回路１０２の詳細構成例、図６は各信号のタイ
ミングチャートである。以下、図５および図６により、
従来のＤチャネル競合制御について詳述する。
ヤ２制御回路１０２の詳細構成例、図６は各信号のタイ
ミングチャートである。以下、図５および図６により、
従来のＤチャネル競合制御について詳述する。
【０００５】図５において、レイヤ２制御回路１０２
は、汎用的に使用できる４つの送信処理回路１１１、１
１２、１１３、１１４と、該送信処理回路から送出され
る送信データをどこのタイムスロットに割り当てるか時
分割制御する時分割制御回路１１５を持っており、使用
する送信処理回路やタイムスロット値はデータ処理ユニ
ットからソフトウェア等により設定する事ができるよう
になっている。例として、送信処理回路１１１をＢチャ
ネルで使用し、送信処理回路１１２をＤチャネルで使用
するとする。また、該レイヤ２制御回路１０２とレイヤ
１制御回路１０１間でやり取りされる送信データは、Ｂ
１チャネル８ｂｉｔ、Ｂ２チャネル８ｂｉｔ，Ｄチャネ
ル２ｂｉｔの計１８ｂｉｔで構成されており、それぞれ
ソフトウェアがＢ１チャネルはタイムスロット１、Ｂ２
チャネルはタイムスロット２、Ｄチャネルはタイムスロ
ット３と設定するとする。なお、レイヤ２制御回路１０
２は、汎用的に使用できる受信処理回路も持っている
が、図５では省略してある。同様に、図５では受信デー
タに関係する信号線も省略してある。
は、汎用的に使用できる４つの送信処理回路１１１、１
１２、１１３、１１４と、該送信処理回路から送出され
る送信データをどこのタイムスロットに割り当てるか時
分割制御する時分割制御回路１１５を持っており、使用
する送信処理回路やタイムスロット値はデータ処理ユニ
ットからソフトウェア等により設定する事ができるよう
になっている。例として、送信処理回路１１１をＢチャ
ネルで使用し、送信処理回路１１２をＤチャネルで使用
するとする。また、該レイヤ２制御回路１０２とレイヤ
１制御回路１０１間でやり取りされる送信データは、Ｂ
１チャネル８ｂｉｔ、Ｂ２チャネル８ｂｉｔ，Ｄチャネ
ル２ｂｉｔの計１８ｂｉｔで構成されており、それぞれ
ソフトウェアがＢ１チャネルはタイムスロット１、Ｂ２
チャネルはタイムスロット２、Ｄチャネルはタイムスロ
ット３と設定するとする。なお、レイヤ２制御回路１０
２は、汎用的に使用できる受信処理回路も持っている
が、図５では省略してある。同様に、図５では受信デー
タに関係する信号線も省略してある。
【０００６】図６に示すように、送信処理回路１１１
は、Ｂチャネル送信データ１３１をクロック信号１２１
と同期させ、１クロック毎に１ｂｉｔのデータをシリア
ル送信する。同様に送信処理回路１１２は、Ｄチャネル
送信データ１３２をクロック信号３００と同期させシリ
アル送信する。同期信号１２２は、レイヤ１制御回路１
０１がタイムスロット１を示す為に出力するもので、該
同期信号１２２を時分割制御回路１１５が受け取ると、
タイムスロット１にＢ１チャネルデータ、タイムスロッ
ト２にＢ２チャネルデータ、タイムスロット３にＤチャ
ネルデータを割り当て、ＢチャネルとＤチャネルの送信
データ信号１３３を送出する。
は、Ｂチャネル送信データ１３１をクロック信号１２１
と同期させ、１クロック毎に１ｂｉｔのデータをシリア
ル送信する。同様に送信処理回路１１２は、Ｄチャネル
送信データ１３２をクロック信号３００と同期させシリ
アル送信する。同期信号１２２は、レイヤ１制御回路１
０１がタイムスロット１を示す為に出力するもので、該
同期信号１２２を時分割制御回路１１５が受け取ると、
タイムスロット１にＢ１チャネルデータ、タイムスロッ
ト２にＢ２チャネルデータ、タイムスロット３にＤチャ
ネルデータを割り当て、ＢチャネルとＤチャネルの送信
データ信号１３３を送出する。
【０００７】送信データ信号（Ｂ１＋Ｂ２＋Ｄ）１３３
は、レイヤ１制御回路１０１を通り、送信データ線３０
−１へ送出される。ここで、複数のＴＥが同時にＤチャ
ネルデータを送信すると、Ｄチャネル上で競合が発生す
る。このＤチャネル競合が発生した場合、一つのＴＥの
Ｄチャネルデータだけが最終的にＩＳＤＮ網に送出完了
するようにしたアクセス競合制御手順が定められてい
る。具体的には、複数のＴＥから、Ｄチャネルのビット
に同時に信号が送られた場合、“０”を“１”より優先
させる。この手順にしたがい、図４のＤＳＵ２０では、
送信データ線３０−１の送信データ信号を受信し、Ｄチ
ャネルのタイムスロットのビットに“０”と“１”が同
時に異なるＴＥから出された場合、当該ビットを“０”
と決定してＩＳＤＮ網１０へ送出する。また、ＤＳＵ２
０では、この決定したＤチャネルの各ビットを、次にＴ
Ｅ側へ送る受信データのエコービットにコピーして受信
データ線３０−２に送出する。
は、レイヤ１制御回路１０１を通り、送信データ線３０
−１へ送出される。ここで、複数のＴＥが同時にＤチャ
ネルデータを送信すると、Ｄチャネル上で競合が発生す
る。このＤチャネル競合が発生した場合、一つのＴＥの
Ｄチャネルデータだけが最終的にＩＳＤＮ網に送出完了
するようにしたアクセス競合制御手順が定められてい
る。具体的には、複数のＴＥから、Ｄチャネルのビット
に同時に信号が送られた場合、“０”を“１”より優先
させる。この手順にしたがい、図４のＤＳＵ２０では、
送信データ線３０−１の送信データ信号を受信し、Ｄチ
ャネルのタイムスロットのビットに“０”と“１”が同
時に異なるＴＥから出された場合、当該ビットを“０”
と決定してＩＳＤＮ網１０へ送出する。また、ＤＳＵ２
０では、この決定したＤチャネルの各ビットを、次にＴ
Ｅ側へ送る受信データのエコービットにコピーして受信
データ線３０−２に送出する。
【０００８】レイヤ１制御回路１０１は、送信データ線
３０−１へ送出したＤチャネルデータと受信データ線３
０−２の受信データのエコービット内容とを比較して、
不一致の場合、Ｄチャネル競合発生、あるいは他のＴＥ
がＤチャネルを使用中で自Ｄチャネルデータが排他され
たと判断し、Ｄチャネル競合検出信号１２３をアサート
（イネーブル）する。レイヤ２制御回路１０２のＤチャ
ネル送信処理回路１１２は、Ｄチャネル競合検出信号１
２３がアサートされると、該Ｄチャネル競合検出信号１
２３がネゲートされるまで、Ｄチャネルのデータ送信を
止め、ネゲートされたならＤチャネルのデータを再送す
る。一方、Ｂチャネル送信処理回路１１１はＤチャネル
競合検出信号１２３の影響は受けず、Ｂチャネルが空い
ていればデータの送信を行う。
３０−１へ送出したＤチャネルデータと受信データ線３
０−２の受信データのエコービット内容とを比較して、
不一致の場合、Ｄチャネル競合発生、あるいは他のＴＥ
がＤチャネルを使用中で自Ｄチャネルデータが排他され
たと判断し、Ｄチャネル競合検出信号１２３をアサート
（イネーブル）する。レイヤ２制御回路１０２のＤチャ
ネル送信処理回路１１２は、Ｄチャネル競合検出信号１
２３がアサートされると、該Ｄチャネル競合検出信号１
２３がネゲートされるまで、Ｄチャネルのデータ送信を
止め、ネゲートされたならＤチャネルのデータを再送す
る。一方、Ｂチャネル送信処理回路１１１はＤチャネル
競合検出信号１２３の影響は受けず、Ｂチャネルが空い
ていればデータの送信を行う。
【０００９】
【発明が解決しようとする課題】上記従来技術では、Ｄ
チャネルの競合が発生した場合、Ｂチャネルのデータ送
信に影響を与えずに、Ｄチャネルのデータ送信の停止／
再送を行うことができるようにするために、Ｂチャネル
とＤチャネルの送信処理回路を別々に用意する必要があ
り、一つのＴＥでサポートできる回線数に物理的制約が
生じる問題があった。例えば、図５に示す送信処理回路
が４つの場合、送信処理回路１１１と１１２で第１ＩＳ
ＤＮ回線、送信処理回路１１３と１１４で第２ＩＳＤＮ
回線というように、サポートできる回線数は二つに制限
される。このＴＥでサポートできる回線数を増やそうと
すると、１回線当り送信処理回路を２個単位で増加させ
る必要がある。
チャネルの競合が発生した場合、Ｂチャネルのデータ送
信に影響を与えずに、Ｄチャネルのデータ送信の停止／
再送を行うことができるようにするために、Ｂチャネル
とＤチャネルの送信処理回路を別々に用意する必要があ
り、一つのＴＥでサポートできる回線数に物理的制約が
生じる問題があった。例えば、図５に示す送信処理回路
が４つの場合、送信処理回路１１１と１１２で第１ＩＳ
ＤＮ回線、送信処理回路１１３と１１４で第２ＩＳＤＮ
回線というように、サポートできる回線数は二つに制限
される。このＴＥでサポートできる回線数を増やそうと
すると、１回線当り送信処理回路を２個単位で増加させ
る必要がある。
【００１０】本発明の目的は、１つの送信処理回路でＢ
チャネル、Ｄチャネルの送信データ処理を行えるように
して、従来に比べて、サポートできる回線数の物理的制
約の緩和を可能とするＩＳＤＮのＤチャネル競合制御方
法、及び、該方法を適用したＩＳＤＮ利用装置を提供す
ることにある。
チャネル、Ｄチャネルの送信データ処理を行えるように
して、従来に比べて、サポートできる回線数の物理的制
約の緩和を可能とするＩＳＤＮのＤチャネル競合制御方
法、及び、該方法を適用したＩＳＤＮ利用装置を提供す
ることにある。
【００１１】
【課題を解決するための手段】本発明では、レイヤ１制
御回路とレイヤ２制御回路間のＢチャネルとＤチャネル
の送信データ信号、同期信号、送信クロック信号を監視
し、Ｄチャネル送信データのタイムスロット位置を判別
する事で、Ｄチャネル送信データを抽出し、Ｄチャネル
データの送信中を認識する。さらに、レイヤ１制御回路
からのＤチャネル競合検出信号を監視し、Ｄチャネルデ
ータ送信中にＤチャネル競合検出信号がアクティブにな
った場合、ＢチャネルとＤチャネルの送信データ信号中
のＤチャネル送信データのみをフィルタリングする（Ｄ
チャネル送信データパターンを無効化する）ことで、Ｂ
チャネルの送信データには影響を与えないようにする。
これにより、レイヤ１制御回路内でＢチャネルとＤチャ
ネルの送信処理回路を別々に持つ必要がなくなり、一つ
にまとめることが可能となる。
御回路とレイヤ２制御回路間のＢチャネルとＤチャネル
の送信データ信号、同期信号、送信クロック信号を監視
し、Ｄチャネル送信データのタイムスロット位置を判別
する事で、Ｄチャネル送信データを抽出し、Ｄチャネル
データの送信中を認識する。さらに、レイヤ１制御回路
からのＤチャネル競合検出信号を監視し、Ｄチャネルデ
ータ送信中にＤチャネル競合検出信号がアクティブにな
った場合、ＢチャネルとＤチャネルの送信データ信号中
のＤチャネル送信データのみをフィルタリングする（Ｄ
チャネル送信データパターンを無効化する）ことで、Ｂ
チャネルの送信データには影響を与えないようにする。
これにより、レイヤ１制御回路内でＢチャネルとＤチャ
ネルの送信処理回路を別々に持つ必要がなくなり、一つ
にまとめることが可能となる。
【００１２】
【発明の実施の形態】以下に、本発明の一実施の形態に
ついて図面を参照して詳述する。図１は、本発明を適用
したＩＳＤＮ利用装置（ＴＥ）の全体構成図である。図
１において、ＴＥ１００はＩＳＤＮ網の基本インタフェ
ース（Ｓ／Ｔインタフェース）で送信データ線３０−１
および受信データ線３０−２のバスにマルチ接続される
端末装置や中継装置などである。該ＴＥ１００はレイヤ
１制御回路１０１、レイヤ２制御回路１０２、Ｄチャネ
ル競合制御回路１０３の通信制御部１１０及びＣＰＵや
メモリなどのデータ処理ユニット１２０からなる。レイ
ヤ１制御回路１０１は、レイヤ２制御回路１０２にクロ
ック信号、同期信号を送出するとともに、レイヤ２制御
回路１０１からの送信データ信号を送信データ線３０−
１に送出し、また、受信データ線３０−２からの受信デ
ータ信号をレイヤ２制御回路１０２へ送出し、さらに基
本インタフェースでのＤチャネル競合発生を検出する回
路である。このレイヤ１制御回路１０１の構成は従来と
同様であり、Ｄチャネル競合発生の検出法も図５で説明
した通りである。レイヤ２制御回路１０２の構成も基本
的に従来と同様であるが、後述するように一つの送信処
理回路でＢチャネルとＤチャネルの送信データ処理を行
う点が異なる。本発明で追加されたのはＤチャネル競合
制御回路１０３で、レイヤ１制御回路１０１とレイヤ２
制御回路１０２の間のクロック信号、同期信号、送信デ
ータ信号を監視して、送信データ信号中のＤチャネル送
信データのタイムスロット位置を判別することでＤチャ
ネルデータ送信中を認識し、また、レイヤ１制御回路１
０１から出力されるＤチャネル競合検出信号を監視し
て、Ｄチャネルデータ送信中にＤチャネル競合が発生し
た場合、Ｄチャネル送信データを無効化し、データ処理
ユニット１２０へＤチャネルデータ再送割込み信号１５
１を発する。データ処理ユニット１２０は、レイヤ１制
御回路１０２との間でデータの送受信を行い、また、当
該データの処理や編集等を行うユニットで、Ｄチャネル
競合制御回路１０３からのＤチャネルデータ再送割込み
信号１５１に対して再送判定検出ＦＦクリア信号１５２
を返えす。
ついて図面を参照して詳述する。図１は、本発明を適用
したＩＳＤＮ利用装置（ＴＥ）の全体構成図である。図
１において、ＴＥ１００はＩＳＤＮ網の基本インタフェ
ース（Ｓ／Ｔインタフェース）で送信データ線３０−１
および受信データ線３０−２のバスにマルチ接続される
端末装置や中継装置などである。該ＴＥ１００はレイヤ
１制御回路１０１、レイヤ２制御回路１０２、Ｄチャネ
ル競合制御回路１０３の通信制御部１１０及びＣＰＵや
メモリなどのデータ処理ユニット１２０からなる。レイ
ヤ１制御回路１０１は、レイヤ２制御回路１０２にクロ
ック信号、同期信号を送出するとともに、レイヤ２制御
回路１０１からの送信データ信号を送信データ線３０−
１に送出し、また、受信データ線３０−２からの受信デ
ータ信号をレイヤ２制御回路１０２へ送出し、さらに基
本インタフェースでのＤチャネル競合発生を検出する回
路である。このレイヤ１制御回路１０１の構成は従来と
同様であり、Ｄチャネル競合発生の検出法も図５で説明
した通りである。レイヤ２制御回路１０２の構成も基本
的に従来と同様であるが、後述するように一つの送信処
理回路でＢチャネルとＤチャネルの送信データ処理を行
う点が異なる。本発明で追加されたのはＤチャネル競合
制御回路１０３で、レイヤ１制御回路１０１とレイヤ２
制御回路１０２の間のクロック信号、同期信号、送信デ
ータ信号を監視して、送信データ信号中のＤチャネル送
信データのタイムスロット位置を判別することでＤチャ
ネルデータ送信中を認識し、また、レイヤ１制御回路１
０１から出力されるＤチャネル競合検出信号を監視し
て、Ｄチャネルデータ送信中にＤチャネル競合が発生し
た場合、Ｄチャネル送信データを無効化し、データ処理
ユニット１２０へＤチャネルデータ再送割込み信号１５
１を発する。データ処理ユニット１２０は、レイヤ１制
御回路１０２との間でデータの送受信を行い、また、当
該データの処理や編集等を行うユニットで、Ｄチャネル
競合制御回路１０３からのＤチャネルデータ再送割込み
信号１５１に対して再送判定検出ＦＦクリア信号１５２
を返えす。
【００１３】図２に、レイヤ１制御回路１０１、レイヤ
２制御回路１０２およびＤチャネル競合制御回路１０３
の間の信号授受関係を示す。レイヤ２制御回路１０２
は、汎用的に使用できる４つの送信処理回路１１１，１
１２，１１３，１１４と、該送信処理回路から送出され
る送信データをどこのタイムスロットに割り当てるか時
分割制御する時分割制御回路１１５を持っており、使用
する送信処理回路およびタイムスロット値はデータ処理
ユニット１２０からソフトウェアなどにより設定する事
ができる。先の図５では、送信処理回路１１１をＢチャ
ネルで使用し、送信処理回路１１２をＤチャネルで使用
するとしたが、ここでは、送信処理回路１１１をＢチャ
ネルとＤチャネルで使用するとする。送信処理回路１１
１は、データ処理ユニット１２０からＢチャネルデータ
とＤチャネルデータを受け取り、該ＢチャネルとＤチャ
ネルの送信データ１４１をクロック信号１２１と同期さ
せ、１クロック毎に１ｂｉｔのデータをシリアル送信す
る。時分割制御回路１１５では、図６に示したように、
該シリアル送信データ１４１に対して、タイムスロット
１にＢ１チャネルデータ、タイムスロット２にＢ２チャ
ネルデータ、タイムスロット３にＤチャネルデータを割
り当て、レイヤ１制御回路１０１から同期信号１２２を
受け取ると、該タイムスロット順に送信データ信号１４
２を送出する。Ｄチャネル競合制御回路１０３は、送信
データ信号１４２、クロック信号１２１、同期信号１２
２およびＤチャネル競合検出信号１２３を監視し、Ｄチ
ャネル競合検出信号１２３がアサートされない間は、Ｂ
チャネルとＤチャネルの送信データ信号１４２をそのま
ま送信データ信号１４３とするが、Ｄチャネルデータ送
信中にＤチャネル競合検出信号１２３がアクティブにな
った場合、送信データ信号１４２中のＤチャネル送信デ
ータだけをフィルタリングし（無効パターン化）、送信
データ信号１４３として送出する。さらに、Ｄチャネル
競合制御回路１０３では、Ｄチャネル競合検出信号１２
３がアクティブの場合、再送割り込み信号１５１をアク
ティブにし、データ処理ユニット１２０のソフトウェア
などに対して送信中のＤチャネルデータの再送が必要な
事を通知する。データ処理ユニット１２０は、再送指示
を認識したら再送判定検出ＦＦクリア信号１５２をアク
ティブにし、再送割り込み信号１５１のクリアを指示す
る。
２制御回路１０２およびＤチャネル競合制御回路１０３
の間の信号授受関係を示す。レイヤ２制御回路１０２
は、汎用的に使用できる４つの送信処理回路１１１，１
１２，１１３，１１４と、該送信処理回路から送出され
る送信データをどこのタイムスロットに割り当てるか時
分割制御する時分割制御回路１１５を持っており、使用
する送信処理回路およびタイムスロット値はデータ処理
ユニット１２０からソフトウェアなどにより設定する事
ができる。先の図５では、送信処理回路１１１をＢチャ
ネルで使用し、送信処理回路１１２をＤチャネルで使用
するとしたが、ここでは、送信処理回路１１１をＢチャ
ネルとＤチャネルで使用するとする。送信処理回路１１
１は、データ処理ユニット１２０からＢチャネルデータ
とＤチャネルデータを受け取り、該ＢチャネルとＤチャ
ネルの送信データ１４１をクロック信号１２１と同期さ
せ、１クロック毎に１ｂｉｔのデータをシリアル送信す
る。時分割制御回路１１５では、図６に示したように、
該シリアル送信データ１４１に対して、タイムスロット
１にＢ１チャネルデータ、タイムスロット２にＢ２チャ
ネルデータ、タイムスロット３にＤチャネルデータを割
り当て、レイヤ１制御回路１０１から同期信号１２２を
受け取ると、該タイムスロット順に送信データ信号１４
２を送出する。Ｄチャネル競合制御回路１０３は、送信
データ信号１４２、クロック信号１２１、同期信号１２
２およびＤチャネル競合検出信号１２３を監視し、Ｄチ
ャネル競合検出信号１２３がアサートされない間は、Ｂ
チャネルとＤチャネルの送信データ信号１４２をそのま
ま送信データ信号１４３とするが、Ｄチャネルデータ送
信中にＤチャネル競合検出信号１２３がアクティブにな
った場合、送信データ信号１４２中のＤチャネル送信デ
ータだけをフィルタリングし（無効パターン化）、送信
データ信号１４３として送出する。さらに、Ｄチャネル
競合制御回路１０３では、Ｄチャネル競合検出信号１２
３がアクティブの場合、再送割り込み信号１５１をアク
ティブにし、データ処理ユニット１２０のソフトウェア
などに対して送信中のＤチャネルデータの再送が必要な
事を通知する。データ処理ユニット１２０は、再送指示
を認識したら再送判定検出ＦＦクリア信号１５２をアク
ティブにし、再送割り込み信号１５１のクリアを指示す
る。
【００１４】図３に、Ｄチャネル競合制御回路１０３の
具体的構成例を示す。図３において、Ｄチャネル送信デ
ータ抽出回路３１０はクロック信号１２１、同期信号１
２２、送信データ信号１４２を入力として、クロック信
号１２１と同期信号１２２から送信データ信号１４２中
のＤチャネル送信データのタイムスロット位置を判別
し、Ｄチャネルデータだけを抽出して、Ｄチャネル送信
データ信号３１２を出力する。Ｄチャネル送信開始検出
回路３２０は、Ｄチャネル送信データ信号１２を入力し
てＤチャネル送信開始を検出した場合、Ｄチャネル送信
中認識フリップフロップ３４０をセットする。また、Ｄ
チャネル送信終了検出回路３３０は、Ｄチャネル送信デ
ータ３１２を入力してＤチャネル送信終了を検出した場
合、Ｄチャネル送信中認識フリップフロップ３４０をリ
セットする。ＡＮＤ回路３５０は、Ｄチャネル送信中認
識フリップフロップ３４０の出力がハイ（Ｄチャネルデ
ータ送信中）で、Ｄチャネル競合検出信号１２３がハイ
（アクティブ）になった場合、アクティブになり、再送
判定検出フリップフロップ（ＦＦ）３６０をセットす
る。該再送判定検出フリップフロップ３６０がセットす
ると、再送割り込み信号１５１がアクティブになり、デ
ータ処理ユニット１２０のソフトウェアなどに対し送信
中のＤチャネルデータの再送が必要な事を通知する。さ
らに、再送割り込み信号１５１は、Ｄチャネル送信デー
タフィルタリング回路３７０の入力となる。Ｄチャネル
送信データフィルタリング回路３７０は、Ｄチャネル送
信データ抽出回路３１０と同様にクロック信号１２１、
同期信号１２２、及び送信データ信号１４２を入力とし
てＤチャネル送信データを認識し、再送割り込み信号１
５１がアクティブの間、Ｄチャネル送信データだけを無
効なデータパターンであるハイレベルとして、送信デー
タ信号１４３を出力する。その後、再送判定検出フリッ
プフロップ３６０は、データ処理ユニット側から出され
る再送判定検出ＦＦクリア信号１５２によりリセットさ
れる。
具体的構成例を示す。図３において、Ｄチャネル送信デ
ータ抽出回路３１０はクロック信号１２１、同期信号１
２２、送信データ信号１４２を入力として、クロック信
号１２１と同期信号１２２から送信データ信号１４２中
のＤチャネル送信データのタイムスロット位置を判別
し、Ｄチャネルデータだけを抽出して、Ｄチャネル送信
データ信号３１２を出力する。Ｄチャネル送信開始検出
回路３２０は、Ｄチャネル送信データ信号１２を入力し
てＤチャネル送信開始を検出した場合、Ｄチャネル送信
中認識フリップフロップ３４０をセットする。また、Ｄ
チャネル送信終了検出回路３３０は、Ｄチャネル送信デ
ータ３１２を入力してＤチャネル送信終了を検出した場
合、Ｄチャネル送信中認識フリップフロップ３４０をリ
セットする。ＡＮＤ回路３５０は、Ｄチャネル送信中認
識フリップフロップ３４０の出力がハイ（Ｄチャネルデ
ータ送信中）で、Ｄチャネル競合検出信号１２３がハイ
（アクティブ）になった場合、アクティブになり、再送
判定検出フリップフロップ（ＦＦ）３６０をセットす
る。該再送判定検出フリップフロップ３６０がセットす
ると、再送割り込み信号１５１がアクティブになり、デ
ータ処理ユニット１２０のソフトウェアなどに対し送信
中のＤチャネルデータの再送が必要な事を通知する。さ
らに、再送割り込み信号１５１は、Ｄチャネル送信デー
タフィルタリング回路３７０の入力となる。Ｄチャネル
送信データフィルタリング回路３７０は、Ｄチャネル送
信データ抽出回路３１０と同様にクロック信号１２１、
同期信号１２２、及び送信データ信号１４２を入力とし
てＤチャネル送信データを認識し、再送割り込み信号１
５１がアクティブの間、Ｄチャネル送信データだけを無
効なデータパターンであるハイレベルとして、送信デー
タ信号１４３を出力する。その後、再送判定検出フリッ
プフロップ３６０は、データ処理ユニット側から出され
る再送判定検出ＦＦクリア信号１５２によりリセットさ
れる。
【００１５】以上説明したように、Ｄチャネル競合制御
回路１０３にて、送信データ信号、クロック信号、同期
信号を監視する事で、時分割制御された後のＤチャネル
送信データを認識し、さらにＤチャネル競合検出信号を
監視して、Ｄチャネルデータ送信中にＤチャネル競合が
発生した場合、Ｄチャネルの送信データだけをフィルタ
リングする事により、一つの送信処理回路をＢチャネル
とＤチャネルで使用しても、Ｂチャネルの送信データに
は影響を与えないようにすることができる。
回路１０３にて、送信データ信号、クロック信号、同期
信号を監視する事で、時分割制御された後のＤチャネル
送信データを認識し、さらにＤチャネル競合検出信号を
監視して、Ｄチャネルデータ送信中にＤチャネル競合が
発生した場合、Ｄチャネルの送信データだけをフィルタ
リングする事により、一つの送信処理回路をＢチャネル
とＤチャネルで使用しても、Ｂチャネルの送信データに
は影響を与えないようにすることができる。
【００１６】
【発明の効果】以上説明したように、本発明では、レイ
ヤ２制御回路内の送信処理回路１個でＢチャネル、Ｄチ
ャネルの送信データ処理を行うことができ、送信処理回
路数を増加させずに、接続できる回線数を増やす事が可
能になる。例えば、図２に示すレイヤ２制御回路の構成
の場合、接続できるＩＳＤＮ回線数は４回線となる。さ
らにレイヤ２制御回路でＤチャネルの再送機能がない場
合、データ送信元にＤチャネルデータの再送を通知する
ことで、データ送信元のソフトウェアなどで再送が必要
かどうか判別でき、Ｄチャネルフレームの再送が可能と
なる。
ヤ２制御回路内の送信処理回路１個でＢチャネル、Ｄチ
ャネルの送信データ処理を行うことができ、送信処理回
路数を増加させずに、接続できる回線数を増やす事が可
能になる。例えば、図２に示すレイヤ２制御回路の構成
の場合、接続できるＩＳＤＮ回線数は４回線となる。さ
らにレイヤ２制御回路でＤチャネルの再送機能がない場
合、データ送信元にＤチャネルデータの再送を通知する
ことで、データ送信元のソフトウェアなどで再送が必要
かどうか判別でき、Ｄチャネルフレームの再送が可能と
なる。
【図１】本発明によるＩＳＤＮ利用装置（ＴＥ）の一実
施例の全体構成図である。
施例の全体構成図である。
【図２】図１のＴＥにおける主要回路の構成例を示す図
である。
である。
【図３】図１および図２のＤチャネル競合制御回路の具
体的構成例を示す図である。
体的構成例を示す図である。
【図４】複数ＴＥによる基本インタフェースでのポイン
ト・マルチバス接続のシステム構成例を示す図である。
ト・マルチバス接続のシステム構成例を示す図である。
【図５】従来のＴＥでの主要回路の構成例を示す図であ
る。
る。
【図６】ＢチャネルデータとＤチャネルデータの送信動
作のタイムチャートである。
作のタイムチャートである。
１０ ＩＳＤＮ網 ２０ 網終端装置（ＤＳＮ） ３０ 送受信バス １００ ＩＳＤＮ利用装置（ＴＥ） １０１ レイヤ１制御回路 １０２ レイヤ２制御回路 １０３ Ｄチャネル競合制御回路 １１１〜１１４ 送信処理回路 １１５ 時分割制御回路 １２３ Ｄチャネル競合検出信号 １４１，１４２，１４３ 送信データ信号 １５１ 再送割り込み信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂口 靖祐 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 助川 文雄 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内
Claims (3)
- 【請求項１】 ＩＳＤＮ網の基本インタフェースでポイ
ント・マルチバス接続されてＢチャネルとＤチャネルの
データ送受信を行うＩＳＤＮ利用装置におけるＤチャネ
ル競合制御方法であって、 ＢチャネルとＤチャネルの送信データ信号からＤチャネ
ルの送信データを検出し、Ｄチャネルデータ送信中にＤ
チャネル上の競合が発生した場合に、前記Ｂチャネルと
Ｄチャネルの送信データ信号中のＤチャネルの送信デー
タを無効化することを特徴とするＩＳＤＮのＤチャネル
競合制御方法。 - 【請求項２】 請求項１記載のＩＳＤＮのＤチャネル競
合制御方法において、Ｄチャネルデータ送信中にＤチャ
ネル上の競合が発生した場合に、Ｄチャネルの送信デー
タを無効化するとともに、データ送信元にＤチャネルデ
ータの再送を通知することを特徴とするＩＳＤＮのＤチ
ャネル競合制御方法。 - 【請求項３】 ＩＳＤＮ網の基本インタフェースでポイ
ント・マルチバス接続されてＢチャネルとＤチャネルの
データ送受信を行うＩＳＤＮ利用装置であって、 ＢチャネルデータとＤチャネルデータを時分割制御し
て、ＢチャネルとＤチャネルの送信データ信号を出力す
る手段と、 前記送信データ信号を基本インタフェースバスに送信
し、基本インタフェースバスの受信データ信号を受信
し、Ｄチャネル上の競合発生を検出した場合にＤチャネ
ル競合検出信号を出力する手段と、 前記ＢチャネルとＤチャネルの送信データ信号及び前記
Ｄチャネル競合検出信号を監視して、Ｄチャネルデータ
送信中にＤチャネル上の競合が発生した場合に、前記送
信データ信号中のＤチャネルデータを無効化する手段と
を有することを特徴とするＩＳＤＮ利用装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156486A JPH114242A (ja) | 1997-06-13 | 1997-06-13 | Ｉｓｄｎのｄチャネル競合制御方法及びｉｓｄｎ利用装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156486A JPH114242A (ja) | 1997-06-13 | 1997-06-13 | Ｉｓｄｎのｄチャネル競合制御方法及びｉｓｄｎ利用装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114242A true JPH114242A (ja) | 1999-01-06 |
Family
ID=15628820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156486A Withdrawn JPH114242A (ja) | 1997-06-13 | 1997-06-13 | Ｉｓｄｎのｄチャネル競合制御方法及びｉｓｄｎ利用装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114242A (ja) |
-
1997
- 1997-06-13 JP JP9156486A patent/JPH114242A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004409B1 (ko) | 통신시스템 | |
| EP0203111A1 (en) | DISTRIBUTED PACKAGE BROKERING SYSTEM. | |
| JPS62277829A (ja) | 複数のデ−タリンクを使用するデ−タ通信方法及び装置 | |
| CA1147865A (en) | Message interchange system among microprocessors connected by a synchronous transmitting means | |
| EP0060517A1 (en) | Multiple access system of terminals on a digital telephone line | |
| EP0472836A1 (en) | Acquiring addresses in an input/output system | |
| JP2991046B2 (ja) | マスタ−スレ−ブ間通信方式 | |
| EP0064818A1 (en) | Data collision avoidance method | |
| US4744077A (en) | Link flow control in time slot protocol data transmission of a data processing network | |
| JP2566106B2 (ja) | 切り替え可能なハードウエア装置とその切り替え方法 | |
| JPH114242A (ja) | Ｉｓｄｎのｄチャネル競合制御方法及びｉｓｄｎ利用装置 | |
| JPH05336141A (ja) | ループネットワーク | |
| JP2957354B2 (ja) | 信号転送方法 | |
| JPH04233846A (ja) | データ伝送方法及び装置 | |
| JPS59161956A (ja) | 伝送制御装置 | |
| JP2758750B2 (ja) | セル多重バス通信制御システム | |
| WO1990015493A1 (en) | Hybrid data communications system | |
| JP2718673B2 (ja) | ２線式回線を用いた双方向伝送方法及びその装置 | |
| KR100342687B1 (ko) | 글로벌 버스를 이용한 에이티엠 라우터 내의 콘트롤 버스구현장치 | |
| JPS6384228A (ja) | クロック同期データ伝送方式 | |
| KR100262263B1 (ko) | 전전자 교환기에서 프로세서와 디바이스간의 버스 운용방법 | |
| JPH0276338A (ja) | 転送データの衝突制御方式 | |
| JPH0361389B2 (ja) | ||
| JPH04304737A (ja) | 多重伝送方式のフェイルセーフ方法 | |
| KR950005639B1 (ko) | Isdn 패킷 처리 장치의 패킷 처리 pspdn 전용선 정합장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |