JPH114279A - 先進的システム間送信方法および機構 - Google Patents
先進的システム間送信方法および機構Info
- Publication number
- JPH114279A JPH114279A JP10139492A JP13949298A JPH114279A JP H114279 A JPH114279 A JP H114279A JP 10139492 A JP10139492 A JP 10139492A JP 13949298 A JP13949298 A JP 13949298A JP H114279 A JPH114279 A JP H114279A
- Authority
- JP
- Japan
- Prior art keywords
- command
- frame
- link
- response
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＣ内で受信した通信リンク応答のメッセ
ージ・ブロックの処理への中央プロセッサの関与を大幅
に削減または解消する先端的システム間送信方法および
機構を提供すること。 【解決手段】 コマンド送信側システムがコマンドを送
信すると、コマンドが首尾よく受信されたかどうかを通
知する応答フレームをコマンド受信側システムから受信
しなければならない。コマンド送信側システムのプロセ
ッサが受信した応答フレームを受信リンク・バッファか
らＣＰＣメモリ内の領域へ移動するには相当の時間がか
かる。好ましい実施形態ではコマンド送信側システムの
プロセッサが応答フレームの受信を待つ必要も応答フレ
ームの処理で割り込まれる必要もない。好ましい実施形
態では、コンピュータ・システム内のデータ移動装置が
コマンド送信側システムのプロセッサの関与なしに各応
答フレームの受信を処理する、データ移動装置の事前の
準備方法を提供する。
ージ・ブロックの処理への中央プロセッサの関与を大幅
に削減または解消する先端的システム間送信方法および
機構を提供すること。 【解決手段】 コマンド送信側システムがコマンドを送
信すると、コマンドが首尾よく受信されたかどうかを通
知する応答フレームをコマンド受信側システムから受信
しなければならない。コマンド送信側システムのプロセ
ッサが受信した応答フレームを受信リンク・バッファか
らＣＰＣメモリ内の領域へ移動するには相当の時間がか
かる。好ましい実施形態ではコマンド送信側システムの
プロセッサが応答フレームの受信を待つ必要も応答フレ
ームの処理で割り込まれる必要もない。好ましい実施形
態では、コンピュータ・システム内のデータ移動装置が
コマンド送信側システムのプロセッサの関与なしに各応
答フレームの受信を処理する、データ移動装置の事前の
準備方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、１つまたは複数の
中央処理複合体（ＣＰＣ）があるコンピュータ環境間の
データ通信リンクに関する。各ＣＰＣは任意選択で独自
データまたは共用データに対して稼働することができ、
ＣＰＣ間でのデータの共用はカップリング機構（ＣＦ）
と呼ばれる電子記憶域を使用する。より詳細には、本発
明はＣＰＣ間でデータ共用を必要とする動作で効率的に
ＣＦを使用するのに必須の高速データ通信、およびＣＦ
にデータを送信しＣＦからデータを受信するためのＣＰ
Ｃコマンドに関する。
中央処理複合体（ＣＰＣ）があるコンピュータ環境間の
データ通信リンクに関する。各ＣＰＣは任意選択で独自
データまたは共用データに対して稼働することができ、
ＣＰＣ間でのデータの共用はカップリング機構（ＣＦ）
と呼ばれる電子記憶域を使用する。より詳細には、本発
明はＣＰＣ間でデータ共用を必要とする動作で効率的に
ＣＦを使用するのに必須の高速データ通信、およびＣＦ
にデータを送信しＣＦからデータを受信するためのＣＰ
Ｃコマンドに関する。
【０００２】
【従来の技術】コンピュータ・システム間の通信には通
常、コマンド送信側システムがコマンドをコマンド受信
側システムに送信することが必要である。時にはコマン
ドは、データをコマンド送信側システムからコマンド受
信側システムへ（書き込み動作）、またはコマンド受信
側システムからコマンド送信側システムへ（読み取り動
作）送信させる。データが送信されるか否かにかかわら
ず、コマンド受信側システムはコマンド送信側システム
へコマンドの終了状態を記述した応答を返送する。
常、コマンド送信側システムがコマンドをコマンド受信
側システムに送信することが必要である。時にはコマン
ドは、データをコマンド送信側システムからコマンド受
信側システムへ（書き込み動作）、またはコマンド受信
側システムからコマンド送信側システムへ（読み取り動
作）送信させる。データが送信されるか否かにかかわら
ず、コマンド受信側システムはコマンド送信側システム
へコマンドの終了状態を記述した応答を返送する。
【０００３】従来技術では、システム（ＣＰＣ）内のあ
らゆる中央処理装置（ＣＰＵ）またはサポート補助プロ
セッサ（ＳＡＰ）は、メッセージをコマンド送信側シス
テムに結合された他のプロセッサへ送信するため、コマ
ンド信号をシステム間チャネルに送信していた。システ
ム間チャネルは、チャネル・リンクを介してコマンドを
カップリング機構（ＣＦ）に送信することを含めて、コ
マンドの処理動作を行っていた。ＣＦは制御情報の受信
フレーム、およびＣＰＣとの間で送受信する任意選択の
データ情報を処理するプロセッサを含む。コマンド受信
側システム（例えばＣＦ）は、コマンドを処理し（また
コマンドに関連するデータを送受信し）た後で、コマン
ド送信側システム（例えばＣＰＦＣ）へそのコマンド動
作に関する受信側システムの状況を示す応答を返送す
る。応答状況信号（応答）がコマンド送信側システムで
受信されると、コマンドを送信するＣＰＵは応答を処理
する。受諾側ＣＰＵが応答を処理するには、そのＣＰＣ
内の受諾側ＣＰＵの命令ストリームに割り込む必要があ
る。受諾側ＣＰＵは、割り込まれると、システム間チャ
ネルに、受信した応答をコマンド送信側システムのメイ
ン・メモリ内（すなわちＣＰＣ共用記憶域）のどこにど
のように記憶するかを示す別のコマンドを送信する。こ
れらの動作は相当の時間がかかる。時には、最初の伝送
に失敗したため、コマンドまたは応答あるいはその両方
を再伝送する必要がある。コマンドまたは応答あるいは
その両方の再伝送には、ＣＦからの応答の再伝送を処理
するために割り込まれるという負担を引き受けるＣＰＵ
による同様の受諾と割込みのオーバヘッドが必要であっ
た。
らゆる中央処理装置（ＣＰＵ）またはサポート補助プロ
セッサ（ＳＡＰ）は、メッセージをコマンド送信側シス
テムに結合された他のプロセッサへ送信するため、コマ
ンド信号をシステム間チャネルに送信していた。システ
ム間チャネルは、チャネル・リンクを介してコマンドを
カップリング機構（ＣＦ）に送信することを含めて、コ
マンドの処理動作を行っていた。ＣＦは制御情報の受信
フレーム、およびＣＰＣとの間で送受信する任意選択の
データ情報を処理するプロセッサを含む。コマンド受信
側システム（例えばＣＦ）は、コマンドを処理し（また
コマンドに関連するデータを送受信し）た後で、コマン
ド送信側システム（例えばＣＰＦＣ）へそのコマンド動
作に関する受信側システムの状況を示す応答を返送す
る。応答状況信号（応答）がコマンド送信側システムで
受信されると、コマンドを送信するＣＰＵは応答を処理
する。受諾側ＣＰＵが応答を処理するには、そのＣＰＣ
内の受諾側ＣＰＵの命令ストリームに割り込む必要があ
る。受諾側ＣＰＵは、割り込まれると、システム間チャ
ネルに、受信した応答をコマンド送信側システムのメイ
ン・メモリ内（すなわちＣＰＣ共用記憶域）のどこにど
のように記憶するかを示す別のコマンドを送信する。こ
れらの動作は相当の時間がかかる。時には、最初の伝送
に失敗したため、コマンドまたは応答あるいはその両方
を再伝送する必要がある。コマンドまたは応答あるいは
その両方の再伝送には、ＣＦからの応答の再伝送を処理
するために割り込まれるという負担を引き受けるＣＰＵ
による同様の受諾と割込みのオーバヘッドが必要であっ
た。
【０００４】中央プロセッサが、システム間チャネルが
受信した応答を受諾し処理するために割り込まれる（ま
たはポーリングされる）際に中央処理装置によるコマン
ドの実行全体に遅延が導入される。ＣＰＣのシステム間
記憶域とＣＰＣのメイン・メモリの間での応答の受諾、
待機、処理および移動にかなりの量の潜在的なプロセッ
サのパワーが消費される。
受信した応答を受諾し処理するために割り込まれる（ま
たはポーリングされる）際に中央処理装置によるコマン
ドの実行全体に遅延が導入される。ＣＰＣのシステム間
記憶域とＣＰＣのメイン・メモリの間での応答の受諾、
待機、処理および移動にかなりの量の潜在的なプロセッ
サのパワーが消費される。
【０００５】
【発明が解決しようとする課題】本発明は、ＣＰＣが受
信した各システム間応答（例えばＣＦからＣＰＵへのコ
マンド）がシステム間チャネル記憶域からＣＰＣ記憶域
（システムのメイン・メモリ）へ移動されるという形
の、受信された通信リンク応答のＣＰＣ内での移動への
中央プロセッサの関与を大幅に削減または解消すること
によって、通信における遅延と、システム間チャネル上
での他のシステム・ユニット（例えばＣＦ）とのリンク
通信をサポートするのに必要な中央処理装置の負担を大
幅に軽減する、ハードウェア／マイクロコードで実施で
きる方法を提供する。
信した各システム間応答（例えばＣＦからＣＰＵへのコ
マンド）がシステム間チャネル記憶域からＣＰＣ記憶域
（システムのメイン・メモリ）へ移動されるという形
の、受信された通信リンク応答のＣＰＣ内での移動への
中央プロセッサの関与を大幅に削減または解消すること
によって、通信における遅延と、システム間チャネル上
での他のシステム・ユニット（例えばＣＦ）とのリンク
通信をサポートするのに必要な中央処理装置の負担を大
幅に軽減する、ハードウェア／マイクロコードで実施で
きる方法を提供する。
【０００６】
【課題を解決するための手段】本発明では、２つのコン
ピュータ・システム間でコマンドを送信し応答を受信す
るシステムおよび方法を用いる。コマンド送信側システ
ムは、コマンドを送信する際、システム間チャネルに、
コマンド送信側システムのメイン・メモリ内の所定の場
所からコマンドを送信するよう命令する信号を送信す
る。システム間チャネルに送信された信号は、後で受信
された時点で返送される応答に使用される、システム間
チャネルのメイン・メモリ・アドレスを指定する。
ピュータ・システム間でコマンドを送信し応答を受信す
るシステムおよび方法を用いる。コマンド送信側システ
ムは、コマンドを送信する際、システム間チャネルに、
コマンド送信側システムのメイン・メモリ内の所定の場
所からコマンドを送信するよう命令する信号を送信す
る。システム間チャネルに送信された信号は、後で受信
された時点で返送される応答に使用される、システム間
チャネルのメイン・メモリ・アドレスを指定する。
【０００７】後で応答がコマンド受信側システムから受
信されると、システム間チャネルは中央プロセッサが先
に指定したアドレスを使って、応答をコマンド送信側シ
ステムのメイン・メモリに記憶する。応答が首尾よく記
憶された後で、システム間チャネルは割込みまたはポー
リング機構によって中央プロセッサに警告する。
信されると、システム間チャネルは中央プロセッサが先
に指定したアドレスを使って、応答をコマンド送信側シ
ステムのメイン・メモリに記憶する。応答が首尾よく記
憶された後で、システム間チャネルは割込みまたはポー
リング機構によって中央プロセッサに警告する。
【０００８】リンクを介してビット・エラーが検出され
ると、リンク・プロトコルはどちらかにエラーがあった
かに応じてコマンドまたは応答を再送信しなくてはなら
ない。本発明の他の目的は、損なわれたコマンドまたは
応答あるいはその両方をいずれの中央プロセッサの介入
もなしに再送信する機構を提供することである。
ると、リンク・プロトコルはどちらかにエラーがあった
かに応じてコマンドまたは応答を再送信しなくてはなら
ない。本発明の他の目的は、損なわれたコマンドまたは
応答あるいはその両方をいずれの中央プロセッサの介入
もなしに再送信する機構を提供することである。
【０００９】
【発明の実施の形態】好ましい実施形態をＡ、Ｂ、Ｃの
３つの部分に分けて説明する。第１部Ａではコンピュー
タ間でメッセージを送信するためのプロトコルについて
説明する。第２部Ｂではハードウェアを通過するメッセ
ージとコマンドを発行するシステムである中央処理複合
体（ＣＰＣ）の動作について説明する。第３部Ｃではリ
ンク・ビット・エラーからの回復について説明する。
３つの部分に分けて説明する。第１部Ａではコンピュー
タ間でメッセージを送信するためのプロトコルについて
説明する。第２部Ｂではハードウェアを通過するメッセ
ージとコマンドを発行するシステムである中央処理複合
体（ＣＰＣ）の動作について説明する。第３部Ｃではリ
ンク・ビット・エラーからの回復について説明する。
【００１０】本明細書では「アドレス」という用語は、
プロセッサ命令がメモリ内の場所を指定するために使用
するフィールドを意味し、実アドレス、仮想アドレス、
直接アドレス、または間接アドレスを含む。
プロセッサ命令がメモリ内の場所を指定するために使用
するフィールドを意味し、実アドレス、仮想アドレス、
直接アドレス、または間接アドレスを含む。
【００１１】詳細な実施形態においてメッセージをパス
するために使用されるリンク・プロトコルの説明 好ましい実施形態で使用する環境を図１に示す。同図に
は２つのコンピュータ要素１０２、１０４の間でデータ
通信を行う物理チャネル・リンク１０６が示されてい
る。要素１０３、１０４は例えばコンピュータ・システ
ム、または電子記憶エンティティと共に使用されるよう
な高速制御装置である。コンピュータ要素１０２、１０
４は、光ファイバ伝送回線対１１０から構成される光フ
ァイバ・リンク１０８を含むシステム間チャネル・リン
ク１０６によって接続される。光ファイバ対１１０は、
情報を送信する側と受信する側の２つの光ファイバから
なる。光ファイバ対１１０は、リンク１０８の反対側に
ある送受信機（ＴＣＶＲ）１１２、１１４によってコン
ピュータ要素１０２、１０４に結合されている。送受信
機１１２および１１４は送信ユニットと受信ユニットを
含む。
するために使用されるリンク・プロトコルの説明 好ましい実施形態で使用する環境を図１に示す。同図に
は２つのコンピュータ要素１０２、１０４の間でデータ
通信を行う物理チャネル・リンク１０６が示されてい
る。要素１０３、１０４は例えばコンピュータ・システ
ム、または電子記憶エンティティと共に使用されるよう
な高速制御装置である。コンピュータ要素１０２、１０
４は、光ファイバ伝送回線対１１０から構成される光フ
ァイバ・リンク１０８を含むシステム間チャネル・リン
ク１０６によって接続される。光ファイバ対１１０は、
情報を送信する側と受信する側の２つの光ファイバから
なる。光ファイバ対１１０は、リンク１０８の反対側に
ある送受信機（ＴＣＶＲ）１１２、１１４によってコン
ピュータ要素１０２、１０４に結合されている。送受信
機１１２および１１４は送信ユニットと受信ユニットを
含む。
【００１２】光ファイバ・バス１０８上で送信されるす
べてのデータ・トラフィックはコンピュータ要素１０
２、１０４の間のメッセージ送信をサポートする。メッ
セージの１つのタイプはコンピュータ要素１０２からコ
ンピュータ要素１０４へ送信されるコマンドである。こ
のコマンドは任意選択のデータをコンピュータ要素１０
２、１０４の間で送信することを要求できる。いずれに
せよ、データの転送を含めてコマンドの実行後に、コマ
ンド受信側システムのコンピュータ要素１０４はコンピ
ュータ要素１０２へ応答を送信する。
べてのデータ・トラフィックはコンピュータ要素１０
２、１０４の間のメッセージ送信をサポートする。メッ
セージの１つのタイプはコンピュータ要素１０２からコ
ンピュータ要素１０４へ送信されるコマンドである。こ
のコマンドは任意選択のデータをコンピュータ要素１０
２、１０４の間で送信することを要求できる。いずれに
せよ、データの転送を含めてコマンドの実行後に、コマ
ンド受信側システムのコンピュータ要素１０４はコンピ
ュータ要素１０２へ応答を送信する。
【００１３】この好ましい実施形態は、コマンドをコマ
ンド受信側システムのコンピュータ要素（プロセッサ）
１０４へ送信し、コマンド受信側システムのプロセッサ
１０４から応答メッセージを受信するコマンド送信側シ
ステムのコンピュータ要素（プロセッサ）１０２のハー
ドウェア／マイクロコードで実施される。メッセージは
コマンド、任意選択データ、および応答からなり、両方
のコンピュータ要素にあるバッファに記憶される。コマ
ンド、データ、および応答を転送するために、送信バッ
ファ１１６および１２２と受信バッファ１１８および１
２０がコンピュータ要素１０２および１０４で使用され
る。送信バッファ１１６および１２２は、メイン・メモ
リを含めてそれぞれのコンピュータ要素１０２および１
０４のどの場所に位置していてもよい。
ンド受信側システムのコンピュータ要素（プロセッサ）
１０４へ送信し、コマンド受信側システムのプロセッサ
１０４から応答メッセージを受信するコマンド送信側シ
ステムのコンピュータ要素（プロセッサ）１０２のハー
ドウェア／マイクロコードで実施される。メッセージは
コマンド、任意選択データ、および応答からなり、両方
のコンピュータ要素にあるバッファに記憶される。コマ
ンド、データ、および応答を転送するために、送信バッ
ファ１１６および１２２と受信バッファ１１８および１
２０がコンピュータ要素１０２および１０４で使用され
る。送信バッファ１１６および１２２は、メイン・メモ
リを含めてそれぞれのコンピュータ要素１０２および１
０４のどの場所に位置していてもよい。
【００１４】受信バッファ１１８および１２０は、常に
送受信機１１２および１１４からアクセスできる必要が
ある。したがって、受信バッファ１１８および１２０は
システム間チャネル専用のアレイとして実施され、それ
ぞれのコンピュータ要素１０２および１０４内の多くの
異なる要素に共用されるそれぞれのメイン・プロセッサ
・メモリにはない。
送受信機１１２および１１４からアクセスできる必要が
ある。したがって、受信バッファ１１８および１２０は
システム間チャネル専用のアレイとして実施され、それ
ぞれのコンピュータ要素１０２および１０４内の多くの
異なる要素に共用されるそれぞれのメイン・プロセッサ
・メモリにはない。
【００１５】データを伴うメッセージ全体を処理するに
は、両方のコンピュータ要素１０２、１０４のバッファ
が使用される。メッセージを発信するコンピュータ要素
は送信元またはコマンド送信側システムであり、メッセ
ージを処理するコンピュータ要素は宛先またはコマンド
受信側システムである。図２にリンクの両側の複数のバ
ッファを示す。例えば、データを伴うメッセージをチャ
ネルＡ２０２からチャネルＢ２０４へ送信するには、ブ
ロック２０６に示すチャネルＡ送信元バッファとブロッ
ク２０８に示すチャネルＢ宛先バッファが必要である。
ブロック２０６、２０８のそれぞれのバッファ・グルー
プは「バッファ・セット」と呼ばれる。２０２と２０４
の各チャネルにはＮ個のバッファ・セットがあり、それ
ぞれ１〜Ｎのラベルが付いている。メッセージが送信さ
れると、送信元バッファのコマンド領域２１０にコマン
ドがロードされ、このコマンドはリンクを介して宛先バ
ッファのコマンド領域２１６へ送信される。データを転
送する場合は、書き込み動作ではデータが送信元バッフ
ァのデータ領域２１４から宛先バッファのデータ領域２
２０へ送信され、読み取り動作ではデータが宛先バッフ
ァのデータ領域２２０から送信元バッファのデータ領域
２１４へ送信される。任意選択のデータの転送では複数
のリンク・データ・ブロックおよびリンクを介しての複
数回のフレーム交換が必要なことがあるが、その転送後
に応答が宛先バッファの応答領域２１８にロードされ、
リンクを介して送信元バッファの応答領域２１２へ送信
される。
は、両方のコンピュータ要素１０２、１０４のバッファ
が使用される。メッセージを発信するコンピュータ要素
は送信元またはコマンド送信側システムであり、メッセ
ージを処理するコンピュータ要素は宛先またはコマンド
受信側システムである。図２にリンクの両側の複数のバ
ッファを示す。例えば、データを伴うメッセージをチャ
ネルＡ２０２からチャネルＢ２０４へ送信するには、ブ
ロック２０６に示すチャネルＡ送信元バッファとブロッ
ク２０８に示すチャネルＢ宛先バッファが必要である。
ブロック２０６、２０８のそれぞれのバッファ・グルー
プは「バッファ・セット」と呼ばれる。２０２と２０４
の各チャネルにはＮ個のバッファ・セットがあり、それ
ぞれ１〜Ｎのラベルが付いている。メッセージが送信さ
れると、送信元バッファのコマンド領域２１０にコマン
ドがロードされ、このコマンドはリンクを介して宛先バ
ッファのコマンド領域２１６へ送信される。データを転
送する場合は、書き込み動作ではデータが送信元バッフ
ァのデータ領域２１４から宛先バッファのデータ領域２
２０へ送信され、読み取り動作ではデータが宛先バッフ
ァのデータ領域２２０から送信元バッファのデータ領域
２１４へ送信される。任意選択のデータの転送では複数
のリンク・データ・ブロックおよびリンクを介しての複
数回のフレーム交換が必要なことがあるが、その転送後
に応答が宛先バッファの応答領域２１８にロードされ、
リンクを介して送信元バッファの応答領域２１２へ送信
される。
【００１６】情報はフレームに乗せてリンクの一方から
他方へ転送される。情報は常に特定のバッファ領域を送
信先にし、送信先情報はフレームのリンク制御ワードに
含まれる。この送信先情報によってフレームをリンクを
介して任意の順序に多重化できる。またバッファ・セッ
トはリンクを介して任意の順序でフレームを送受信でき
る。例えば図２のチャネルＡ２０２はそのバッファ・セ
ット１からコマンドを送信し、続いてバッファ・セット
０から書き込みデータを送信し、バッファ・セット０で
応答を受信し、以下同様の処理を行うことができる。コ
ンピュータ要素は確立すべきリンクの数とタイプに応じ
て様々な数の送信元または宛先バッファあるいはその両
方を設定できる。
他方へ転送される。情報は常に特定のバッファ領域を送
信先にし、送信先情報はフレームのリンク制御ワードに
含まれる。この送信先情報によってフレームをリンクを
介して任意の順序に多重化できる。またバッファ・セッ
トはリンクを介して任意の順序でフレームを送受信でき
る。例えば図２のチャネルＡ２０２はそのバッファ・セ
ット１からコマンドを送信し、続いてバッファ・セット
０から書き込みデータを送信し、バッファ・セット０で
応答を受信し、以下同様の処理を行うことができる。コ
ンピュータ要素は確立すべきリンクの数とタイプに応じ
て様々な数の送信元または宛先バッファあるいはその両
方を設定できる。
【００１７】本発明で使用するフレーム・フォーマット
を図３に示す。情報フレームが送信中でない場合は、遊
休ワード３１０が常時リンクを介して送信されている。
情報フレームが送信される際、フレームの先頭はリンク
制御ワード（ＬＣ）３２０として機能するデータ・ワー
ドである。図４にフレーム・フォーマットおよびタイプ
を識別し、バッファ設定領域（数）を指定し、送受信機
およびリンクの状態を制御するリンク制御ワード３０２
内の様々なフィールドを示す。
を図３に示す。情報フレームが送信中でない場合は、遊
休ワード３１０が常時リンクを介して送信されている。
情報フレームが送信される際、フレームの先頭はリンク
制御ワード（ＬＣ）３２０として機能するデータ・ワー
ドである。図４にフレーム・フォーマットおよびタイプ
を識別し、バッファ設定領域（数）を指定し、送受信機
およびリンクの状態を制御するリンク制御ワード３０２
内の様々なフィールドを示す。
【００１８】リンク制御ＣＲＣ（巡回冗長検査）ワード
３０４がリンク制御ワードの次に来る。リンク制御ＣＲ
Ｃワード３０４は従来通りリンク制御ワードの値から生
成される。リンク制御ＣＲＣワードは受信側で検査され
着信フレームのリンク制御ワードの妥当性が検査され
る。
３０４がリンク制御ワードの次に来る。リンク制御ＣＲ
Ｃワード３０４は従来通りリンク制御ワードの値から生
成される。リンク制御ＣＲＣワードは受信側で検査され
着信フレームのリンク制御ワードの妥当性が検査され
る。
【００１９】フレームには一般に次の２つのタイプがあ
る。情報フィールドがあるフレームとないフレームであ
る。制御フレームの一部は情報を備えていない。すべて
のフレームはリンク制御ワードおよびリンク制御ＣＲＣ
ワードを備える。情報フレームはリンク制御ワード３０
２、リンク制御ＣＲＣワード３０４および情報フィール
ド３０６を備える。情報フィールド３０６は例えば１〜
１０２４ワードを含む。情報フィールドはリンクの一方
のバッファ・セット領域から他方のバッファ・セット領
域へ送信される情報を含む。
る。情報フィールドがあるフレームとないフレームであ
る。制御フレームの一部は情報を備えていない。すべて
のフレームはリンク制御ワードおよびリンク制御ＣＲＣ
ワードを備える。情報フレームはリンク制御ワード３０
２、リンク制御ＣＲＣワード３０４および情報フィール
ド３０６を備える。情報フィールド３０６は例えば１〜
１０２４ワードを含む。情報フィールドはリンクの一方
のバッファ・セット領域から他方のバッファ・セット領
域へ送信される情報を含む。
【００２０】情報フィールド３０６の次に情報フィール
ドＣＲＣワード３０８が来る。情報フィールドＣＲＣワ
ードは従来通り情報フィールドの値から生成される。情
報フィールドＣＲＣワードは受信側で検査され着信フレ
ームの情報フィールドの妥当性が検査される。
ドＣＲＣワード３０８が来る。情報フィールドＣＲＣワ
ードは従来通り情報フィールドの値から生成される。情
報フィールドＣＲＣワードは受信側で検査され着信フレ
ームの情報フィールドの妥当性が検査される。
【００２１】図４に情報制御ワード３０２の詳細を示
す。フォーマット４０２フィールドはフレームが情報フ
ィールド３０６を含むかどうかを示す。コマンド制御フ
レーム、応答制御フレーム、およびデータ・フレームは
それぞれ情報フィールドを備える。しかし肯定応答制御
および拒否制御フレームは情報フィールドを備えていな
い。「タイプ」フィールド４０４はフレームがコマン
ド、応答、またはデータ・フレームのいずれかを指定す
る。バッファ・セット番号４０６はどのバッファ・セッ
トが対象かを指定する。Ａビット４０８には２つの使用
法がある。コマンド・フレームでは、Ａビットは１つま
たは複数のデータ・フレームが続くことを示す（書き込
み動作）。応答フレームでは、Ａビットは応答に１つま
たは複数のデータ・フレームが先行することを示す（読
み取り動作）。データ・フレームでは、Ａビットはまだ
データ・フレームが続くことを示す。
す。フォーマット４０２フィールドはフレームが情報フ
ィールド３０６を含むかどうかを示す。コマンド制御フ
レーム、応答制御フレーム、およびデータ・フレームは
それぞれ情報フィールドを備える。しかし肯定応答制御
および拒否制御フレームは情報フィールドを備えていな
い。「タイプ」フィールド４０４はフレームがコマン
ド、応答、またはデータ・フレームのいずれかを指定す
る。バッファ・セット番号４０６はどのバッファ・セッ
トが対象かを指定する。Ａビット４０８には２つの使用
法がある。コマンド・フレームでは、Ａビットは１つま
たは複数のデータ・フレームが続くことを示す（書き込
み動作）。応答フレームでは、Ａビットは応答に１つま
たは複数のデータ・フレームが先行することを示す（読
み取り動作）。データ・フレームでは、Ａビットはまだ
データ・フレームが続くことを示す。
【００２２】各フレームにはシーケンス番号は付いてい
ないが、後続および先行のフレームと大幅にインタロッ
クされている。インタロックはリンクを介するプロトコ
ルによって達成される。例えば、特定のバッファ・セッ
トのメッセージはコマンドから始めてその後にデータ、
応答が続くことができる。これらの送信タイプはそれぞ
れ別のバッファ・セット領域に向けられているので一意
的な制御ワードを備えている。図５にこのプロトコルを
示す。
ないが、後続および先行のフレームと大幅にインタロッ
クされている。インタロックはリンクを介するプロトコ
ルによって達成される。例えば、特定のバッファ・セッ
トのメッセージはコマンドから始めてその後にデータ、
応答が続くことができる。これらの送信タイプはそれぞ
れ別のバッファ・セット領域に向けられているので一意
的な制御ワードを備えている。図５にこのプロトコルを
示す。
【００２３】図５にＡビット・フィールドが設定可能な
３つの動作例を示す。第１の「データなし」の例では、
コマンド・フレームの送信に続いて応答フレームの送信
が行われ、関連データ・フレームの送信は行われない。
この例では、送信元（コマンド送信側システム）５０２
はメッセージ・コマンド・ブロック（ＭＣＢ）フレーム
５０６に乗せてコマンドを送信する。このフレームのＬ
Ｃ３０２のＡビット４０８は後続のデータがないために
０に設定されている（Ａの上に線がないことからわか
る）。コマンドが処理された後で宛先（コマンド受信側
システム）５０４はメッセージ応答ブロック（ＭＲＢ）
フレーム５０８として応答フレームを送信する。このフ
レームのＬＣも応答の前にデータがないためにＡビット
が０に設定されている。
３つの動作例を示す。第１の「データなし」の例では、
コマンド・フレームの送信に続いて応答フレームの送信
が行われ、関連データ・フレームの送信は行われない。
この例では、送信元（コマンド送信側システム）５０２
はメッセージ・コマンド・ブロック（ＭＣＢ）フレーム
５０６に乗せてコマンドを送信する。このフレームのＬ
Ｃ３０２のＡビット４０８は後続のデータがないために
０に設定されている（Ａの上に線がないことからわか
る）。コマンドが処理された後で宛先（コマンド受信側
システム）５０４はメッセージ応答ブロック（ＭＲＢ）
フレーム５０８として応答フレームを送信する。このフ
レームのＬＣも応答の前にデータがないためにＡビット
が０に設定されている。
【００２４】図５の第２の例は単一のリンク・データ・
ブロック・フレームを使った「書き込み」動作である。
この場合、ＭＣＢ５１０のＡビットはそれに続く少なく
とも１つのリンク・データ・ブロック・フレームがある
ために１に設定されている（Ａの上に線があることから
わかる）。ＭＣＢの後で、送信元はリンク・データ・ブ
ロック（ＤＡＴＡ ＦＲＡＭＥ）５１２を送信する。後
続のリンク・データ・ブロックがないためにこのデータ
・フレームのＡビットは０に設定されている。宛先は、
コマンドおよびそれに関連するデータを処理した後で、
応答フレーム、すなわちＭＲＢフレーム５１４を送信す
る。ＭＲＢフレームのＡビットは応答フレームに先行す
るデータがなかったために０に設定される。
ブロック・フレームを使った「書き込み」動作である。
この場合、ＭＣＢ５１０のＡビットはそれに続く少なく
とも１つのリンク・データ・ブロック・フレームがある
ために１に設定されている（Ａの上に線があることから
わかる）。ＭＣＢの後で、送信元はリンク・データ・ブ
ロック（ＤＡＴＡ ＦＲＡＭＥ）５１２を送信する。後
続のリンク・データ・ブロックがないためにこのデータ
・フレームのＡビットは０に設定されている。宛先は、
コマンドおよびそれに関連するデータを処理した後で、
応答フレーム、すなわちＭＲＢフレーム５１４を送信す
る。ＭＲＢフレームのＡビットは応答フレームに先行す
るデータがなかったために０に設定される。
【００２５】図５の第３の（最後の）例は単一のリンク
・データ・ブロック・フレーム５１８を使った「読み取
り」動作である。この場合、ＭＣＢフレーム５１６のＡ
ビットは、後続のリンク・データ・ブロックがないため
に０に設定される。宛先は、コマンドを処理し、リンク
・データ・ブロック（ＤＡＴＡフレーム）５１８を返送
する。このＤＡＴＡフレームのＡビットは、後続のデー
タ領域がないために０に設定される。宛先は、ＤＡＴＡ
フレームを送信した後で応答（ＭＲＢ）フレーム５２０
を送信する。応答フレームに先行するリンク・データ・
ブロック・フレームが少なくとも１つあるので、このＭ
ＲＢフレームのＡビットは１に設定されている。
・データ・ブロック・フレーム５１８を使った「読み取
り」動作である。この場合、ＭＣＢフレーム５１６のＡ
ビットは、後続のリンク・データ・ブロックがないため
に０に設定される。宛先は、コマンドを処理し、リンク
・データ・ブロック（ＤＡＴＡフレーム）５１８を返送
する。このＤＡＴＡフレームのＡビットは、後続のデー
タ領域がないために０に設定される。宛先は、ＤＡＴＡ
フレームを送信した後で応答（ＭＲＢ）フレーム５２０
を送信する。応答フレームに先行するリンク・データ・
ブロック・フレームが少なくとも１つあるので、このＭ
ＲＢフレームのＡビットは１に設定されている。
【００２６】実施形態の詳細を理解しやすくするため、
図５の例ではバッファ・セット１つにつき１つの動作だ
けを述べているが、図２に示す１〜Ｎ個の複数のバッフ
ァ・セットが当技術分野で周知の方法でリンクを介して
同時に多重化されている。ここでリンクを介するトラフ
ィックは複数のバッファ・セット１〜Ｎへ送信されたイ
ンタリーブ・フレームから構成される。
図５の例ではバッファ・セット１つにつき１つの動作だ
けを述べているが、図２に示す１〜Ｎ個の複数のバッフ
ァ・セットが当技術分野で周知の方法でリンクを介して
同時に多重化されている。ここでリンクを介するトラフ
ィックは複数のバッファ・セット１〜Ｎへ送信されたイ
ンタリーブ・フレームから構成される。
【００２７】図３について再度説明する。ＬＣ３０２お
よび情報フィールド３０６はその別々のＣＲＣ検査文字
によって独立したエラー検査方法を採用している。この
従来の検査方法はＣＲＣ３０４および３０８のそれぞれ
でデータをシリアル伝送のために（例えば８ビット／１
０ビット符号を用いて）符号化することで実施される。
伝送エラーは通常同時に数ビットにしか影響せず、ある
伝送エラーによって同じフレームのＬＣワードと情報フ
ィールドの両方が損なわれることは考えにくい。ＬＣワ
ードがエラーになった場合、受信側はＬＣワードにフレ
ーム・タイプとバッファ・セット番号を知らせる必要が
あるため、フレーム全体が失われたと見なされる。ＬＣ
ワードがエラーでなく情報フィールドだけがエラーの場
合、ＬＣワードは破損フレームの受信側に、送信側に破
損フレームの再送信を要求するのに必要な情報を提供す
る。情報フィールドは通常ＬＣワードよりはるかに長い
ため、伝送エラーがＬＣワードでなく情報フィールドに
影響する可能性ははるかに高い。これはフレームに影響
する大半の伝送エラーがＬＣワードで提供される情報を
使って再試行できることを意味する。
よび情報フィールド３０６はその別々のＣＲＣ検査文字
によって独立したエラー検査方法を採用している。この
従来の検査方法はＣＲＣ３０４および３０８のそれぞれ
でデータをシリアル伝送のために（例えば８ビット／１
０ビット符号を用いて）符号化することで実施される。
伝送エラーは通常同時に数ビットにしか影響せず、ある
伝送エラーによって同じフレームのＬＣワードと情報フ
ィールドの両方が損なわれることは考えにくい。ＬＣワ
ードがエラーになった場合、受信側はＬＣワードにフレ
ーム・タイプとバッファ・セット番号を知らせる必要が
あるため、フレーム全体が失われたと見なされる。ＬＣ
ワードがエラーでなく情報フィールドだけがエラーの場
合、ＬＣワードは破損フレームの受信側に、送信側に破
損フレームの再送信を要求するのに必要な情報を提供す
る。情報フィールドは通常ＬＣワードよりはるかに長い
ため、伝送エラーがＬＣワードでなく情報フィールドに
影響する可能性ははるかに高い。これはフレームに影響
する大半の伝送エラーがＬＣワードで提供される情報を
使って再試行できることを意味する。
【００２８】図６に送信されたフレーム内で起こるエラ
ーの例を示す。第１の図示の例は破損したコマンド・フ
レーム（ＭＣＢフレーム６０６）を、第２の図示の例は
破損した応答フレーム（ＭＲＢフレーム６１６）を表
す。第１の例では、送信元６０２は宛先６０４へＭＣＢ
フレーム６０６を送信する。宛先はＭＣＢ６０６フレー
ムを表す矢印にかかった×印が示すエラーを検出して、
拒否（ＲＥＪ）６０８フレームを送信元へ返送して応答
し、ＭＣＢフレームの再送信を要求する。送信元はＭＲ
Ｂフレーム６１０を再送信する。第２の例では、宛先６
０４はＭＲＢフレーム６１６を送信元６０２へ送信す
る。送信元はＭＲＢ６１６フレームを表す矢印にかかっ
た×印が示すエラーを検出して、拒否（ＲＥＪ）６１８
フレームを宛先へ返送し、ＭＲＢフレームの再送信を要
求する。宛先はＭＲＢフレーム６２０を再送信する。
ーの例を示す。第１の図示の例は破損したコマンド・フ
レーム（ＭＣＢフレーム６０６）を、第２の図示の例は
破損した応答フレーム（ＭＲＢフレーム６１６）を表
す。第１の例では、送信元６０２は宛先６０４へＭＣＢ
フレーム６０６を送信する。宛先はＭＣＢ６０６フレー
ムを表す矢印にかかった×印が示すエラーを検出して、
拒否（ＲＥＪ）６０８フレームを送信元へ返送して応答
し、ＭＣＢフレームの再送信を要求する。送信元はＭＲ
Ｂフレーム６１０を再送信する。第２の例では、宛先６
０４はＭＲＢフレーム６１６を送信元６０２へ送信す
る。送信元はＭＲＢ６１６フレームを表す矢印にかかっ
た×印が示すエラーを検出して、拒否（ＲＥＪ）６１８
フレームを宛先へ返送し、ＭＲＢフレームの再送信を要
求する。宛先はＭＲＢフレーム６２０を再送信する。
【００２９】図７にシステム間チャネル（ＩＳＣ）リン
ク７０６によってカップリング機構（ＣＦ）７０４に接
続された中央処理複合体（ＣＰＣ）７０２を示す。中央
処理複合体（ＣＰＣ）７０２は、システム間チャネル・
リンク７０６を介して送信されるフレーム・シーケンス
（ＭＣＢおよび任意選択のＤＡＴＡ）に関するコマンド
送信側システムであるシステム間チャネル７０８を含
む。カップリング機構７０４は、システム間チャネル・
リンクを介して応答フレーム（ＭＲＢ）で応答するシス
テム間チャネル７１０を含むコマンド受信側システムで
ある。中央処理複合体７０２とカップリング機構７０４
はそれぞれメモリ７１２または７１４を含む。
ク７０６によってカップリング機構（ＣＦ）７０４に接
続された中央処理複合体（ＣＰＣ）７０２を示す。中央
処理複合体（ＣＰＣ）７０２は、システム間チャネル・
リンク７０６を介して送信されるフレーム・シーケンス
（ＭＣＢおよび任意選択のＤＡＴＡ）に関するコマンド
送信側システムであるシステム間チャネル７０８を含
む。カップリング機構７０４は、システム間チャネル・
リンクを介して応答フレーム（ＭＲＢ）で応答するシス
テム間チャネル７１０を含むコマンド受信側システムで
ある。中央処理複合体７０２とカップリング機構７０４
はそれぞれメモリ７１２または７１４を含む。
【００３０】中央処理複合体の説明 本明細書に記載された本発明の好ましい実施形態は図８
の中央処理複合体（ＣＰＣ）内に専用のハードウェアお
よびマイクロコードを提供しこれを使用する。ＣＰＣの
内部はＣＰＵ（中央処理装置）またはＳＡＰ（サポート
補助プロセッサ）のいずれかである１つまたは複数のプ
ロセッサ８０４に接続されたメモリ８０２を含む。シス
テム間チャネル（ＩＳＣ）はメモリ８０２およびプロセ
ッサ８０４に接続されたデータ移動装置８０６を含む。
データ移動装置８０６はリンク制御装置８０８に接続さ
れ、リンク制御装置はチャネル・リンク８１０に接続さ
れ、チャネル・リンクの他端はカップリング機構に接続
されている。
の中央処理複合体（ＣＰＣ）内に専用のハードウェアお
よびマイクロコードを提供しこれを使用する。ＣＰＣの
内部はＣＰＵ（中央処理装置）またはＳＡＰ（サポート
補助プロセッサ）のいずれかである１つまたは複数のプ
ロセッサ８０４に接続されたメモリ８０２を含む。シス
テム間チャネル（ＩＳＣ）はメモリ８０２およびプロセ
ッサ８０４に接続されたデータ移動装置８０６を含む。
データ移動装置８０６はリンク制御装置８０８に接続さ
れ、リンク制御装置はチャネル・リンク８１０に接続さ
れ、チャネル・リンクの他端はカップリング機構に接続
されている。
【００３１】ＣＰＣが初期設定されるとＣＰＣ内のプロ
グラムは実行可能になり、この間にプログラムは従来技
術のＳ／３９０ ＳＥＮＤ ＭＥＳＳＡＧＥ（ＳＭ）命
令を使用してカップリング機構（ＣＦ）へメッセージを
送信できる。ＩＳＣリンクへメッセージを送信するため
にＳＭ命令を実行する前に、制御および任意選択データ
情報のいくつかのブロックをＣＰＣ記憶域およびデータ
移動装置８０６内に設定する必要がある。また特定のバ
ッファ・セットをＣＰＣメモリ８０２のバッファ・セッ
ト１〜Ｎから指定する必要がある。初期設定が必要な制
御ブロックの１つがリンク制御ブロック（ＬＣＢ）８３
４である。データ移動装置８０６は、そのＬＣＢ ＡＤ
ＤＲＥＳＳレジスタ８４０内にＬＣＢのメモリ・アドレ
スをロードすることによって準備される。それぞれのバ
ッファ・セットは「サブチャネル」とも呼ばれ、それぞ
れのバッファ・セットは状況領域８３６とＭＣＢ専用領
域８３８と呼ばれるＭＣＢコピー領域を含むいくつかの
フィールドを含む１つのＬＣＢ８３４を備える。ＬＣＢ
ＡＤＤＲＥＳＳレジスタ８４０が初期設定されると、
データ移動装置８０６はメッセージを送信するのに必要
な情報にアクセスできる。
グラムは実行可能になり、この間にプログラムは従来技
術のＳ／３９０ ＳＥＮＤ ＭＥＳＳＡＧＥ（ＳＭ）命
令を使用してカップリング機構（ＣＦ）へメッセージを
送信できる。ＩＳＣリンクへメッセージを送信するため
にＳＭ命令を実行する前に、制御および任意選択データ
情報のいくつかのブロックをＣＰＣ記憶域およびデータ
移動装置８０６内に設定する必要がある。また特定のバ
ッファ・セットをＣＰＣメモリ８０２のバッファ・セッ
ト１〜Ｎから指定する必要がある。初期設定が必要な制
御ブロックの１つがリンク制御ブロック（ＬＣＢ）８３
４である。データ移動装置８０６は、そのＬＣＢ ＡＤ
ＤＲＥＳＳレジスタ８４０内にＬＣＢのメモリ・アドレ
スをロードすることによって準備される。それぞれのバ
ッファ・セットは「サブチャネル」とも呼ばれ、それぞ
れのバッファ・セットは状況領域８３６とＭＣＢ専用領
域８３８と呼ばれるＭＣＢコピー領域を含むいくつかの
フィールドを含む１つのＬＣＢ８３４を備える。ＬＣＢ
ＡＤＤＲＥＳＳレジスタ８４０が初期設定されると、
データ移動装置８０６はメッセージを送信するのに必要
な情報にアクセスできる。
【００３２】やはりＳＥＮＤ ＭＥＳＳＡＧＥ命令が実
行できるようになる前に、ＣＰＣ準備プログラムがメモ
リ８０２内に追加の制御ブロックをセットアップする。
この準備プログラムはＭＣＢ／ＭＲＢ領域８３２と呼ば
れるメモリ領域のＭＣＢ部分にこのコマンドを記憶す
る。この実施形態では、ＭＣＢ／ＭＲＢ領域は５１２バ
イトで、そのうち最初の２５６バイトがＭＣＢ部分に割
り当てられている。第２の２５６バイトの領域部分８３
２は将来のメッセージ応答ブロック用に割り当てられ予
約されている。準備プログラムはまた「ＭＣＢ／ＭＲＢ
ＡＤＤＲＥＳＳ」８２２と呼ばれるＭＣＢ／ＭＲＢ領
域８３２のアドレスを含めていくつかのアドレスを含む
メッセージ動作ブロック（ＭＯＢ）８２０を組み立て
る。メモリ８０２内に任意選択のメッセージ・データ・
ブロックをセットアップすることができ、そのメモリ・
アドレスをデータ移動装置８０６のレジスタに記憶でき
る。
行できるようになる前に、ＣＰＣ準備プログラムがメモ
リ８０２内に追加の制御ブロックをセットアップする。
この準備プログラムはＭＣＢ／ＭＲＢ領域８３２と呼ば
れるメモリ領域のＭＣＢ部分にこのコマンドを記憶す
る。この実施形態では、ＭＣＢ／ＭＲＢ領域は５１２バ
イトで、そのうち最初の２５６バイトがＭＣＢ部分に割
り当てられている。第２の２５６バイトの領域部分８３
２は将来のメッセージ応答ブロック用に割り当てられ予
約されている。準備プログラムはまた「ＭＣＢ／ＭＲＢ
ＡＤＤＲＥＳＳ」８２２と呼ばれるＭＣＢ／ＭＲＢ領
域８３２のアドレスを含めていくつかのアドレスを含む
メッセージ動作ブロック（ＭＯＢ）８２０を組み立て
る。メモリ８０２内に任意選択のメッセージ・データ・
ブロックをセットアップすることができ、そのメモリ・
アドレスをデータ移動装置８０６のレジスタに記憶でき
る。
【００３３】メッセージ制御ブロックおよびデータ・ブ
ロックがメッセージ８０２内でセットアップされた後
で、ＣＰＣプログラムはＳＥＮＤ ＭＥＳＳＡＧＥ命令
（従来技術では一般にＣＦへの通信用として周知の命
令）を実行する。ＣＰＣプロセッサは、システム間チャ
ネル・ポートおよびバッファ・セット（サブチャネル）
の選択に使用されるメモリ内にあるサブチャネル番号お
よびその他のオペランド情報（図示せず）を含むパラメ
ータを備えたＳＥＮＤ ＭＥＳＳＡＧＥ（ＳＭ）命令を
実行する。サブチャネルは、バッファ・セットを決定す
るＳＭ命令内で指定される。ＣＰＣプロセッサはメモリ
内のＭＣＢ／ＭＲＢ領域８３２からＭＣＢを該当するＬ
ＣＢ８３４のＭＣＢ専用領域８３８へコピーする。ＭＣ
ＢがＬＣＢ８３４へコピーされた後に、ＭＣＢヘッダ８
３９がＬＣＢ８３４に書き込まれる。
ロックがメッセージ８０２内でセットアップされた後
で、ＣＰＣプログラムはＳＥＮＤ ＭＥＳＳＡＧＥ命令
（従来技術では一般にＣＦへの通信用として周知の命
令）を実行する。ＣＰＣプロセッサは、システム間チャ
ネル・ポートおよびバッファ・セット（サブチャネル）
の選択に使用されるメモリ内にあるサブチャネル番号お
よびその他のオペランド情報（図示せず）を含むパラメ
ータを備えたＳＥＮＤ ＭＥＳＳＡＧＥ（ＳＭ）命令を
実行する。サブチャネルは、バッファ・セットを決定す
るＳＭ命令内で指定される。ＣＰＣプロセッサはメモリ
内のＭＣＢ／ＭＲＢ領域８３２からＭＣＢを該当するＬ
ＣＢ８３４のＭＣＢ専用領域８３８へコピーする。ＭＣ
ＢがＬＣＢ８３４へコピーされた後に、ＭＣＢヘッダ８
３９がＬＣＢ８３４に書き込まれる。
【００３４】ＳＥＮＤ ＭＥＳＳＡＧＥ実行中に、ＣＰ
Ｃプロセッサはメモリ内の必要なバッファ・セット番号
および必要なＭＣＢ／ＭＲＢ領域８３２のアドレス、お
よびＭＣＢ長を含むコマンドをデータ移動装置８０６へ
送信する。
Ｃプロセッサはメモリ内の必要なバッファ・セット番号
および必要なＭＣＢ／ＭＲＢ領域８３２のアドレス、お
よびＭＣＢ長を含むコマンドをデータ移動装置８０６へ
送信する。
【００３５】データ移動装置８０６では、ＭＣＢ／ＭＲ
Ｂ領域８３２のアドレスがＭＣＢ／ＭＲＢ ＡＤＤＲＥ
ＳＳレジスタ８４２にロードされ、ＭＣＢの長さがＭＣ
Ｂ長レジスタにロードされ、データ移動装置のＭＲＢの
受信準備が完了する。ＣＰＣプロセッサはＭＲＢをメモ
リに移動する必要はなく、他の処理を実行できる。デー
タ移動装置は次にＬＣＢ ＡＤＤＲＥＳＳレジスタ８４
０の内容を使ってメモリ内のＬＣＢ８３４のＭＣＢ専用
領域８３８からＭＣＢを取り出す。メモリ８０２から受
信したＭＣＢはリンク制御装置８０８によってリンク８
１０上で送信される。
Ｂ領域８３２のアドレスがＭＣＢ／ＭＲＢ ＡＤＤＲＥ
ＳＳレジスタ８４２にロードされ、ＭＣＢの長さがＭＣ
Ｂ長レジスタにロードされ、データ移動装置のＭＲＢの
受信準備が完了する。ＣＰＣプロセッサはＭＲＢをメモ
リに移動する必要はなく、他の処理を実行できる。デー
タ移動装置は次にＬＣＢ ＡＤＤＲＥＳＳレジスタ８４
０の内容を使ってメモリ内のＬＣＢ８３４のＭＣＢ専用
領域８３８からＭＣＢを取り出す。メモリ８０２から受
信したＭＣＢはリンク制御装置８０８によってリンク８
１０上で送信される。
【００３６】すべての任意選択のデータが送信された
後、カップリング機構はＭＲＢに乗せて応答を送信す
る。リンク制御装置８０８はＭＲＢを受信すると、デー
タ移動装置８０６に通知する。データ移動装置はＭＣＢ
／ＭＲＢ ＡＤＤＲＥＳＳレジスタ８４２の内容を使っ
てＭＲＢをメモリ８０２内のＭＣＢ／ＭＲＢ領域８３２
の後半部分に記憶する。ＭＲＢがメモリに首尾よく移動
されると、データ移動装置８０６はＬＣＢ ＡＤＤＲＥ
ＳＳレジスタの内容を使って該当する状況をＬＣＢ８３
４の状況領域８３６に書き込む。最初にＳＥＮＤ ＭＥ
ＳＳＡＧＥを発行したＣＰＣプログラムは、ＬＣＢ状況
領域８３６のポーリングまたは割込み（図示せず）によ
ってプログラムの完了を知ることができる。
後、カップリング機構はＭＲＢに乗せて応答を送信す
る。リンク制御装置８０８はＭＲＢを受信すると、デー
タ移動装置８０６に通知する。データ移動装置はＭＣＢ
／ＭＲＢ ＡＤＤＲＥＳＳレジスタ８４２の内容を使っ
てＭＲＢをメモリ８０２内のＭＣＢ／ＭＲＢ領域８３２
の後半部分に記憶する。ＭＲＢがメモリに首尾よく移動
されると、データ移動装置８０６はＬＣＢ ＡＤＤＲＥ
ＳＳレジスタの内容を使って該当する状況をＬＣＢ８３
４の状況領域８３６に書き込む。最初にＳＥＮＤ ＭＥ
ＳＳＡＧＥを発行したＣＰＣプログラムは、ＬＣＢ状況
領域８３６のポーリングまたは割込み（図示せず）によ
ってプログラムの完了を知ることができる。
【００３７】図１０に準備プログラムがＭＣＢ／ＭＲＢ
領域を組み立てるステップ２１を含む好ましい実施形態
が使用する方法を示す。次にステップ２２で、プログラ
ムは発行するＳＭコマンドのオペランドを準備するため
に使用されるバッファ・セットを含むサブチャネルを選
択する。ステップ２３で、プログラムはＳＭコマンドを
生成するＳＭ命令を発行する。ステップ２４で、以前に
提供されたサブチャネル情報を使ってバッファ・セット
が選択される。
領域を組み立てるステップ２１を含む好ましい実施形態
が使用する方法を示す。次にステップ２２で、プログラ
ムは発行するＳＭコマンドのオペランドを準備するため
に使用されるバッファ・セットを含むサブチャネルを選
択する。ステップ２３で、プログラムはＳＭコマンドを
生成するＳＭ命令を発行する。ステップ２４で、以前に
提供されたサブチャネル情報を使ってバッファ・セット
が選択される。
【００３８】ステップ２５で、プロセッサはＭＣＢをＬ
ＣＢのＭＣＢ専用領域にコピーする。ステップ２６に
は、プロセッサが、バッファ・セット番号、ＭＣＢ長お
よびＭＣＢ／ＭＲＢ領域アドレスの挿入を含む、データ
移動装置へのＳＭコマンドの組み立てを行うためのマイ
クロコードが含まれる。
ＣＢのＭＣＢ専用領域にコピーする。ステップ２６に
は、プロセッサが、バッファ・セット番号、ＭＣＢ長お
よびＭＣＢ／ＭＲＢ領域アドレスの挿入を含む、データ
移動装置へのＳＭコマンドの組み立てを行うためのマイ
クロコードが含まれる。
【００３９】ステップ２７で、データ移動装置はＬＣＢ
からＭＣＢを送信し、ステップ２８で、データ移動装置
はＣＦからのＭＲＢが到着するアドレスを準備し、その
到着を待つ。ステップ２９で、ＭＲＢが到着し、ステッ
プ３０で、データ移動装置はＭＲＢをＭＣＢ／ＭＲＢ領
域のＭＲＢオフセット位置に移動する。この方法はこれ
で完了し、ＳＭコマンドを実行するプロセッサへその完
了を示す信号が送られ、プロセッサはその命令ストリー
ム内の次の命令の実行を開始できるようになる。
からＭＣＢを送信し、ステップ２８で、データ移動装置
はＣＦからのＭＲＢが到着するアドレスを準備し、その
到着を待つ。ステップ２９で、ＭＲＢが到着し、ステッ
プ３０で、データ移動装置はＭＲＢをＭＣＢ／ＭＲＢ領
域のＭＲＢオフセット位置に移動する。この方法はこれ
で完了し、ＳＭコマンドを実行するプロセッサへその完
了を示す信号が送られ、プロセッサはその命令ストリー
ム内の次の命令の実行を開始できるようになる。
【００４０】リンク・ビット・エラーからの回復の説明 図６に示すように、ＭＣＢ６０６またはＭＲＢ６１６で
リンク・エラーが検出されると、拒否信号６０８、６１
８が破損フレームの送信側へ返送され、フレームが再送
信される。
リンク・エラーが検出されると、拒否信号６０８、６１
８が破損フレームの送信側へ返送され、フレームが再送
信される。
【００４１】ＭＣＢの拒否フレーム６０８が送信元のシ
ステム間チャネルで受信されると、リンク制御装置８０
８はデータ移動装置８０６へ信号を送信してＭＣＢを再
送信する。データ送信装置は再びＬＣＢ ＡＤＤＲＥＳ
Ｓレジスタ８４０の内容を使ってメモリ内のＬＣＢ８３
４のＭＣＢ専用領域８３８からＭＣＢを取り出す。ＭＣ
Ｂがメモリ８０２から到着すると、図６の第２のＭＣＢ
６１０で示されるように、ＭＣＢはリンク制御装置８０
８によってリンク８１０上で再送信される。ＭＣＢの再
送信はデータ移動装置によってハードウェア制御され、
ＣＰＣプロセッサが知ることも支援もなしに実行され
る。
ステム間チャネルで受信されると、リンク制御装置８０
８はデータ移動装置８０６へ信号を送信してＭＣＢを再
送信する。データ送信装置は再びＬＣＢ ＡＤＤＲＥＳ
Ｓレジスタ８４０の内容を使ってメモリ内のＬＣＢ８３
４のＭＣＢ専用領域８３８からＭＣＢを取り出す。ＭＣ
Ｂがメモリ８０２から到着すると、図６の第２のＭＣＢ
６１０で示されるように、ＭＣＢはリンク制御装置８０
８によってリンク８１０上で再送信される。ＭＣＢの再
送信はデータ移動装置によってハードウェア制御され、
ＣＰＣプロセッサが知ることも支援もなしに実行され
る。
【００４２】図９では、カップリング機構の送受信機シ
ステム間チャネルが、ＣＰＣに関して上述したのと同じ
ハードウェアを使ってＭＣＢおよびＭＲＢを処理する
が、ＣＦは異なる様式で動作する。図９に、好ましい実
施形態で使用するＣＦプロセッサ内の関連ハードウェア
を示す。ＣＰＣと同様に、拒否フレーム６１８がＣＦ受
信側のチャネルによって受信されると、リンク制御装置
９０８はＣＦデータ移動装置９０６へ信号を送信してＭ
ＲＢを再送信する。データ移動装置は再びＬＣＢＡＤＲ
ＥＳＳレジスタ８４０（カップリング機構内のＣＢＯＢ
（チャネル・バッファ動作ブロック）ＡＤＲＥＳＳレジ
スタと呼ばれる）の内容を使って、メモリのＣＢＯＢか
らＭＲＢを取り出す。ＭＲＢがメモリ９０２から到着す
ると、図６の最後のＭＲＢ６２０で示されるように、Ｍ
ＲＢがリンク制御装置９０８によってリンク８１０上で
再送信される。ＭＲＢの再送信は、どのカップリング機
構が知ることも支援もなしに実行される。
ステム間チャネルが、ＣＰＣに関して上述したのと同じ
ハードウェアを使ってＭＣＢおよびＭＲＢを処理する
が、ＣＦは異なる様式で動作する。図９に、好ましい実
施形態で使用するＣＦプロセッサ内の関連ハードウェア
を示す。ＣＰＣと同様に、拒否フレーム６１８がＣＦ受
信側のチャネルによって受信されると、リンク制御装置
９０８はＣＦデータ移動装置９０６へ信号を送信してＭ
ＲＢを再送信する。データ移動装置は再びＬＣＢＡＤＲ
ＥＳＳレジスタ８４０（カップリング機構内のＣＢＯＢ
（チャネル・バッファ動作ブロック）ＡＤＲＥＳＳレジ
スタと呼ばれる）の内容を使って、メモリのＣＢＯＢか
らＭＲＢを取り出す。ＭＲＢがメモリ９０２から到着す
ると、図６の最後のＭＲＢ６２０で示されるように、Ｍ
ＲＢがリンク制御装置９０８によってリンク８１０上で
再送信される。ＭＲＢの再送信は、どのカップリング機
構が知ることも支援もなしに実行される。
【００４３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４４】（１）コマンド送信側コンピュータ・シス
テムからコマンド受信側コンピュータ・システムにリン
クを介して送信されたコマンド・フレームに応答するリ
ンク応答フレームを処理する方法であって、コマンド送
信側コンピュータ・システムのプロセッサにより、コマ
ンド送信側コンピュータ・システムのメモリ内にコマン
ド送信側システムのデータ移動装置が使用するための、
メッセージ・コマンド・ブロック（ＭＣＢ）、メッセー
ジ応答ブロック（ＭＲＢ）、およびリンク制御ブロック
（ＬＣＢ）を含むブロック化された領域を準備し、コマ
ンド送信側システムから発行されるメッセージ送信命令
が使用するサブチャネルに前記領域を割り当てるステッ
プと、プロセッサにより、データ移動装置へのメッセー
ジ送信（ＳＭ）コマンドを含むＳＭ命令を発行し、デー
タ移動装置が、サブチャネルに割り当てられた領域内に
準備されたコマンド情報を含むコマンド・フレームをリ
ンクを介してコマンド受信側コンピュータ・システムへ
送信するステップと、コマンド受信側コンピュータ・シ
ステムにより、コマンド・フレームを受信するステップ
と、コマンド受信側コンピュータ・システムにより、コ
マンド・フレームに乗せて受信したコマンドへの応答の
状況を示す応答フレームを準備し、応答フレームをリン
クを介してコマンド受信側コンピュータ・システムへ送
信するステップと、コマンド送信側コンピュータ・シス
テムにあるデータ移動装置により、応答フレームを受信
し、エラー状態の応答フレームを処理し、応答フレーム
からの情報を、応答フレームをもたらすコマンドを発行
するプログラムからアクセスできるようコマンド送信側
システムのメモリに移動するステップと、データ移動装
置により、コマンド送信側コンピュータ・システム内の
使用可能なプロセッサへＳＭ命令の完了を通知するステ
ップとを含む方法。 （２）コマンド送信側のプロセッサが準備するステップ
が、コマンド送信側コンピュータ・システム内のリンク
制御装置と連係動作するデータ移動装置のレジスタ内に
ＭＣＢ／ＭＲＢ領域のアドレスをコピーして、データ移
動装置に応答フレームから得られる応答データを記憶す
るメモリ位置を示し、それによってコマンド送信側コン
ピュータ・システムの中央プロセッサが直接伝送リンク
動作に係わらずにすむようにさせるステップをさらに含
む、上記（１）に記載のコマンド送信側コンピュータ・
システムからリンクを介してコマンド受信側コンピュー
タ・システムに送信されるコマンド・フレームに応答す
るリンク応答フレームを処理する方法。 （３）データ移動装置により、応答フレームのエラー検
査フィールドを使って応答フレームの送信中にエラー状
態があったか検査するステップを含めて、応答フレーム
に対する制御動作を処理するステップと、データ移動装
置により、応答フレームの再伝送を得るため、コマンド
受信側コンピュータ・システムに応答フレームを再送信
するよう要求するステップとデータ移動装置により、応
答フレームが首尾よく受信された場合に限って完了通知
ステップを実行し、それでコマンド送信側コンピュータ
・システムの中央プロセッサが直接伝送リンク動作に係
わらずにすむようにさせるステップをさらに含む、上記
（２）に記載のコマンド送信側コンピュータ・システム
からリンクを介してコマンド受信側コンピュータ・シス
テムに送信されるコマンド・フレームに応答するリンク
応答フレームを処理する方法。
テムからコマンド受信側コンピュータ・システムにリン
クを介して送信されたコマンド・フレームに応答するリ
ンク応答フレームを処理する方法であって、コマンド送
信側コンピュータ・システムのプロセッサにより、コマ
ンド送信側コンピュータ・システムのメモリ内にコマン
ド送信側システムのデータ移動装置が使用するための、
メッセージ・コマンド・ブロック（ＭＣＢ）、メッセー
ジ応答ブロック（ＭＲＢ）、およびリンク制御ブロック
（ＬＣＢ）を含むブロック化された領域を準備し、コマ
ンド送信側システムから発行されるメッセージ送信命令
が使用するサブチャネルに前記領域を割り当てるステッ
プと、プロセッサにより、データ移動装置へのメッセー
ジ送信（ＳＭ）コマンドを含むＳＭ命令を発行し、デー
タ移動装置が、サブチャネルに割り当てられた領域内に
準備されたコマンド情報を含むコマンド・フレームをリ
ンクを介してコマンド受信側コンピュータ・システムへ
送信するステップと、コマンド受信側コンピュータ・シ
ステムにより、コマンド・フレームを受信するステップ
と、コマンド受信側コンピュータ・システムにより、コ
マンド・フレームに乗せて受信したコマンドへの応答の
状況を示す応答フレームを準備し、応答フレームをリン
クを介してコマンド受信側コンピュータ・システムへ送
信するステップと、コマンド送信側コンピュータ・シス
テムにあるデータ移動装置により、応答フレームを受信
し、エラー状態の応答フレームを処理し、応答フレーム
からの情報を、応答フレームをもたらすコマンドを発行
するプログラムからアクセスできるようコマンド送信側
システムのメモリに移動するステップと、データ移動装
置により、コマンド送信側コンピュータ・システム内の
使用可能なプロセッサへＳＭ命令の完了を通知するステ
ップとを含む方法。 （２）コマンド送信側のプロセッサが準備するステップ
が、コマンド送信側コンピュータ・システム内のリンク
制御装置と連係動作するデータ移動装置のレジスタ内に
ＭＣＢ／ＭＲＢ領域のアドレスをコピーして、データ移
動装置に応答フレームから得られる応答データを記憶す
るメモリ位置を示し、それによってコマンド送信側コン
ピュータ・システムの中央プロセッサが直接伝送リンク
動作に係わらずにすむようにさせるステップをさらに含
む、上記（１）に記載のコマンド送信側コンピュータ・
システムからリンクを介してコマンド受信側コンピュー
タ・システムに送信されるコマンド・フレームに応答す
るリンク応答フレームを処理する方法。 （３）データ移動装置により、応答フレームのエラー検
査フィールドを使って応答フレームの送信中にエラー状
態があったか検査するステップを含めて、応答フレーム
に対する制御動作を処理するステップと、データ移動装
置により、応答フレームの再伝送を得るため、コマンド
受信側コンピュータ・システムに応答フレームを再送信
するよう要求するステップとデータ移動装置により、応
答フレームが首尾よく受信された場合に限って完了通知
ステップを実行し、それでコマンド送信側コンピュータ
・システムの中央プロセッサが直接伝送リンク動作に係
わらずにすむようにさせるステップをさらに含む、上記
（２）に記載のコマンド送信側コンピュータ・システム
からリンクを介してコマンド受信側コンピュータ・シス
テムに送信されるコマンド・フレームに応答するリンク
応答フレームを処理する方法。
【図１】コマンド送信側システムおよびコマンド受信側
システムの概要を示す図である。
システムの概要を示す図である。
【図２】マルチ・メッセージ・チャネル・バッファ構造
を示す図である。
を示す図である。
【図３】例示的通信フレームのフォーマットを示す図で
ある。
ある。
【図４】リンク制御ワードの内容を示す図である。
【図５】コマンド送信側システムとコマンド受信側シス
テムの間のリンクを介するコマンド、データ、および応
答フレームの通信シーケンスを示す図である。
テムの間のリンクを介するコマンド、データ、および応
答フレームの通信シーケンスを示す図である。
【図６】コマンド・フレームまたは応答フレームの内容
が損なわれている場合のリンクを介する通信シーケンス
を示す図である。
が損なわれている場合のリンクを介する通信シーケンス
を示す図である。
【図７】カップリング機構に接続された中央処理複合体
を示す図である。
を示す図である。
【図８】メッセージ送信に使われる制御ブロックおよび
リンク・ハードウェアを示す中央処理複合体の内部の図
である。
リンク・ハードウェアを示す中央処理複合体の内部の図
である。
【図９】ＣＦ（ＣＦメモリおよびプロセッサを含む）、
ＣＦシステム間チャネル（ＩＳＣ）リンクに使用される
リンク制御装置、およびＣＦと他のコンピュータ要素の
間でのＩＳＣのリンク通信を制御するデータ移動装置を
示すブロック図である。
ＣＦシステム間チャネル（ＩＳＣ）リンクに使用される
リンク制御装置、およびＣＦと他のコンピュータ要素の
間でのＩＳＣのリンク通信を制御するデータ移動装置を
示すブロック図である。
【図１０】本発明で使用する詳細方法の流れ図である。
１０２ コンピュータ要素 １０４ コンピュータ要素 １０６ システム間チャネル・リンク １０８ 光ファイバ・リンク １１０ 光ファイバ伝送回線対 １１２ 送受信機（ＴＣＶＲ） １１４ 送受信機（ＴＣＶＲ） １１６ 送信バッファ １１８ 受信バッファ １２０ 受信バッファ １２２ 送信バッファ ２０２ チャネルＡ ２０４ チャネルＢ ２０６ ブロック ２０８ ブロック ２１０ 送信元バッファ・コマンド領域 ２１２ 送信元バッファの応答領域 ２１４ 送信元バッファのデータ領域 ２１６ 宛先バッファのコマンド領域 ２１８ 宛先バッファの応答領域 ２２０ 宛先バッファのデータ領域 ３０２ リンク制御ワード ３０４ リンク制御ＣＲＣ（巡回冗長検査）ワード ３０６ 情報フィールド ３０８ ＣＲＣワード ３１０ 遊休ワード ４０２ フォーマット・フィールド ４０４ 「タイプ」フィールド４ ４０６ バッファ・セット番号 ４０８ Ａビット ５０２ 送信元（コマンド送信側システム） ５０４ 宛先（コマンド受信側システム） ５０６ メッセージ・コマンド・ブロック（ＭＣＢ）フ
レーム ５０８ メッセージ応答ブロック（ＭＲＢ）フレーム ５１０ ＭＣＢ ５１２ リンク・データ・ブロック（ＤＡＴＡ ＦＲＡ
ＭＥ） ５１４ ＭＲＢフレーム ５１６ ＭＣＢフレーム ５１８ リンク・データ・ブロック（ＤＡＴＡフレー
ム） ５２０ 応答（ＭＲＢ）フレーム ６０２ 送信元（コマンド送信側システム） ６０４ 宛先（コマンド受信側システム） ６０６ ＭＣＢフレーム ６０８ 拒否（ＲＥＪ）フレーム ６１０ ＭＲＢフレーム ６１２ リンク・データ・ブロック（ＤＡＴＡ ＦＲＡ
ＭＥ） ６１４ ＭＲＢフレーム ６１６ ＭＲＢフレーム ６１８ 拒否（ＲＥＪ）フレーム ６２０ ＭＲＢ ７０２ 中央処理複合体（ＣＰＣ） ７０４ カップリング機構（ＣＦ） ７０６ システム間チャネル・リンク ７０８ システム間チャネル ７１０ システム間チャネル ７１２ メモリ ７１４ メモリ ８０２ メモリ ８０４ プロセッサ ８０６ データ移動装置 ８０８ リンク制御装置 ８１０ チャネル・リンク ８２０ メッセージ動作ブロック（ＭＯＢ） ８２２ ＭＣＢ／ＭＲＢ ＡＤＤＲＥＳＳ ８３２ ＭＣＢ／ＭＲＢ領域 ８３４ ＬＣＢ ８３６ 状況領域 ８３８ ＭＣＢ専用領域 ８４０ ＬＣＢ ＡＤＤＲＥＳＳレジスタ ８４２ ＭＲＢ ＡＤＤＲＥＳＳレジスタ ８４６ ＭＣＢ長レジスタ ９０２ メモリ ９０８ リンク制御装置
レーム ５０８ メッセージ応答ブロック（ＭＲＢ）フレーム ５１０ ＭＣＢ ５１２ リンク・データ・ブロック（ＤＡＴＡ ＦＲＡ
ＭＥ） ５１４ ＭＲＢフレーム ５１６ ＭＣＢフレーム ５１８ リンク・データ・ブロック（ＤＡＴＡフレー
ム） ５２０ 応答（ＭＲＢ）フレーム ６０２ 送信元（コマンド送信側システム） ６０４ 宛先（コマンド受信側システム） ６０６ ＭＣＢフレーム ６０８ 拒否（ＲＥＪ）フレーム ６１０ ＭＲＢフレーム ６１２ リンク・データ・ブロック（ＤＡＴＡ ＦＲＡ
ＭＥ） ６１４ ＭＲＢフレーム ６１６ ＭＲＢフレーム ６１８ 拒否（ＲＥＪ）フレーム ６２０ ＭＲＢ ７０２ 中央処理複合体（ＣＰＣ） ７０４ カップリング機構（ＣＦ） ７０６ システム間チャネル・リンク ７０８ システム間チャネル ７１０ システム間チャネル ７１２ メモリ ７１４ メモリ ８０２ メモリ ８０４ プロセッサ ８０６ データ移動装置 ８０８ リンク制御装置 ８１０ チャネル・リンク ８２０ メッセージ動作ブロック（ＭＯＢ） ８２２ ＭＣＢ／ＭＲＢ ＡＤＤＲＥＳＳ ８３２ ＭＣＢ／ＭＲＢ領域 ８３４ ＬＣＢ ８３６ 状況領域 ８３８ ＭＣＢ専用領域 ８４０ ＬＣＢ ＡＤＤＲＥＳＳレジスタ ８４２ ＭＲＢ ＡＤＤＲＥＳＳレジスタ ８４６ ＭＣＢ長レジスタ ９０２ メモリ ９０８ リンク制御装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クルワント・ムンドラ・パンディー アメリカ合衆国12540 ニューヨーク州ラ グランジェヴィル アンドリューズ・ロー ド
Claims (3)
- 【請求項１】コマンド送信側コンピュータ・システムか
らコマンド受信側コンピュータ・システムにリンクを介
して送信されたコマンド・フレームに応答するリンク応
答フレームを処理する方法であって、 コマンド送信側コンピュータ・システムのプロセッサに
より、コマンド送信側コンピュータ・システムのメモリ
内にコマンド送信側システムのデータ移動装置が使用す
るための、メッセージ・コマンド・ブロック（ＭＣ
Ｂ）、メッセージ応答ブロック（ＭＲＢ）、およびリン
ク制御ブロック（ＬＣＢ）を含むブロック化された領域
を準備し、コマンド送信側システムから発行されるメッ
セージ送信命令が使用するサブチャネルに前記領域を割
り当てるステップと、 プロセッサにより、データ移動装置へのメッセージ送信
（ＳＭ）コマンドを含むＳＭ命令を発行し、データ移動
装置が、サブチャネルに割り当てられた領域内に準備さ
れたコマンド情報を含むコマンド・フレームをリンクを
介してコマンド受信側コンピュータ・システムへ送信す
るステップと、 コマンド受信側コンピュータ・システムにより、コマン
ド・フレームを受信するステップと、 コマンド受信側コンピュータ・システムにより、コマン
ド・フレームに乗せて受信したコマンドへの応答の状況
を示す応答フレームを準備し、応答フレームをリンクを
介してコマンド受信側コンピュータ・システムへ送信す
るステップと、 コマンド送信側コンピュータ・システムにあるデータ移
動装置により、応答フレームを受信し、エラー状態の応
答フレームを処理し、応答フレームからの情報を、応答
フレームをもたらすコマンドを発行するプログラムから
アクセスできるようコマンド送信側システムのメモリに
移動するステップと、 データ移動装置により、コマンド送信側コンピュータ・
システム内の使用可能なプロセッサへＳＭ命令の完了を
通知するステップとを含む方法。 - 【請求項２】コマンド送信側のプロセッサが準備するス
テップが、 コマンド送信側コンピュータ・システム内のリンク制御
装置と連係動作するデータ移動装置のレジスタ内にＭＣ
Ｂ／ＭＲＢ領域のアドレスをコピーして、データ移動装
置に応答フレームから得られる応答データを記憶するメ
モリ位置を示し、それによってコマンド送信側コンピュ
ータ・システムの中央プロセッサが直接伝送リンク動作
に係わらずにすむようにさせるステップをさらに含む、
請求項１に記載のコマンド送信側コンピュータ・システ
ムからリンクを介してコマンド受信側コンピュータ・シ
ステムに送信されるコマンド・フレームに応答するリン
ク応答フレームを処理する方法。 - 【請求項３】データ移動装置により、応答フレームのエ
ラー検査フィールドを使って応答フレームの送信中にエ
ラー状態があったか検査するステップを含めて、応答フ
レームに対する制御動作を処理するステップと、 データ移動装置により、応答フレームの再伝送を得るた
め、コマンド受信側コンピュータ・システムに応答フレ
ームを再送信するよう要求するステップとデータ移動装
置により、応答フレームが首尾よく受信された場合に限
って完了通知ステップを実行し、それでコマンド送信側
コンピュータ・システムの中央プロセッサが直接伝送リ
ンク動作に係わらずにすむようにさせるステップをさら
に含む、請求項２に記載のコマンド送信側コンピュータ
・システムからリンクを介してコマンド受信側コンピュ
ータ・システムに送信されるコマンド・フレームに応答
するリンク応答フレームを処理する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/864,583 US5944797A (en) | 1997-05-28 | 1997-05-28 | Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link |
| US08/864583 | 1997-05-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114279A true JPH114279A (ja) | 1999-01-06 |
Family
ID=25343591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10139492A Pending JPH114279A (ja) | 1997-05-28 | 1998-05-21 | 先進的システム間送信方法および機構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5944797A (ja) |
| JP (1) | JPH114279A (ja) |
| KR (1) | KR19980086584A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7007112B2 (en) | 2001-05-14 | 2006-02-28 | Seiko Epson Corporation | Data transfer control device, electronic equipment, and data transfer control method |
| US7051124B2 (en) | 2001-05-14 | 2006-05-23 | Seiko Epson Corporation | Data transfer control device, electronic equipment, and data transfer control method |
| JP2014241534A (ja) * | 2013-06-12 | 2014-12-25 | 富士ゼロックス株式会社 | コマンド送受信システム、コマンド送信装置、およびコマンド受信装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6615383B1 (en) * | 1998-05-29 | 2003-09-02 | Sun Microsystems, Inc. | System and method for message transmission between network nodes connected by parallel links |
| US6098100A (en) * | 1998-06-08 | 2000-08-01 | Silicon Integrated Systems Corp. | Method and apparatus for detecting a wake packet issued by a network device to a sleeping node |
| US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
| US6693880B2 (en) | 1998-09-10 | 2004-02-17 | International Business Machines Corporation | System of controlling the flow of information between senders and receivers across links being used as channels |
| US6442613B1 (en) | 1998-09-10 | 2002-08-27 | International Business Machines Corporation | Controlling the flow of information between senders and receivers across links being used as channels |
| US6681254B1 (en) | 1998-09-10 | 2004-01-20 | International Business Machines Corporation | Method of controlling the flow of information between senders and receivers across links being used as channels |
| US6874040B2 (en) | 2000-12-19 | 2005-03-29 | International Business Machines Corporation | Employing a data mover to communicate between dynamically selected zones of a central processing complex |
| US7535836B2 (en) * | 2003-02-12 | 2009-05-19 | Broadcom Corporation | Method and system to provide word-level flow control using spare link bandwidth |
| US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
| US7440468B2 (en) * | 2003-12-11 | 2008-10-21 | International Business Machines Corporation | Queue management of a global link control byte in an input/output subsystem |
| US9021226B2 (en) | 2011-06-10 | 2015-04-28 | International Business Machines Corporation | Moving blocks of data between main memory and storage class memory |
| US9116789B2 (en) | 2011-06-10 | 2015-08-25 | International Business Machines Corporation | Chaining move specification blocks |
| US9021179B2 (en) | 2011-06-10 | 2015-04-28 | International Business Machines Corporation | Store storage class memory information command |
| US9116788B2 (en) | 2011-06-10 | 2015-08-25 | International Business Machines Corporation | Using extended asynchronous data mover indirect data address words |
| US9323668B2 (en) | 2011-06-10 | 2016-04-26 | International Business Machines Corporation | Deconfigure storage class memory command |
| US9058243B2 (en) | 2011-06-10 | 2015-06-16 | International Business Machines Corporation | Releasing blocks of storage class memory |
| US9116634B2 (en) | 2011-06-10 | 2015-08-25 | International Business Machines Corporation | Configure storage class memory command |
| US9021180B2 (en) | 2011-06-10 | 2015-04-28 | International Business Machines Corporation | Clearing blocks of storage class memory |
| US9058275B2 (en) | 2011-06-10 | 2015-06-16 | International Business Machines Corporation | Data returned responsive to executing a start subchannel instruction |
| US9075557B2 (en) | 2013-05-15 | 2015-07-07 | SanDisk Technologies, Inc. | Virtual channel for data transfers between devices |
| US11157423B2 (en) | 2019-05-02 | 2021-10-26 | Dell Products L.P. | Pipelined-data-transform-enabled data mover system |
| CN113934133B (zh) * | 2021-09-28 | 2024-05-31 | 国网电力科学研究院有限公司 | 适用于安控系统的控制命令确认方法及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0389729A1 (en) * | 1989-03-28 | 1990-10-03 | International Business Machines Corporation | Data transmission system with a link problem determination aid (LPDA) support for all ports |
| US5247520A (en) * | 1989-10-13 | 1993-09-21 | International Business Machines Corporation | Communications architecture interface |
| US5003558A (en) * | 1989-10-30 | 1991-03-26 | International Business Machines Corporation | Data synchronizing buffers for data processing channels |
| US5025458A (en) * | 1989-10-30 | 1991-06-18 | International Business Machines Corporation | Apparatus for decoding frames from a data link |
| US5412803A (en) * | 1992-02-20 | 1995-05-02 | International Business Machines Corporation | Communications system having plurality of originator and corresponding recipient buffers with each buffer having three different logical areas for transmitting messages in single transfer |
| US5267240A (en) * | 1992-02-20 | 1993-11-30 | International Business Machines Corporation | Frame-group transmission and reception for parallel/serial buses |
| CA2086691C (en) * | 1992-03-30 | 1997-04-08 | David A. Elko | Communicating messages between processors and a coupling facility |
| JP2587190B2 (ja) * | 1992-09-04 | 1997-03-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | システム間チャネルページング機構 |
-
1997
- 1997-05-28 US US08/864,583 patent/US5944797A/en not_active Expired - Lifetime
-
1998
- 1998-04-11 KR KR1019980012938A patent/KR19980086584A/ko not_active Abandoned
- 1998-05-21 JP JP10139492A patent/JPH114279A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7007112B2 (en) | 2001-05-14 | 2006-02-28 | Seiko Epson Corporation | Data transfer control device, electronic equipment, and data transfer control method |
| US7051124B2 (en) | 2001-05-14 | 2006-05-23 | Seiko Epson Corporation | Data transfer control device, electronic equipment, and data transfer control method |
| US7237047B2 (en) | 2001-05-14 | 2007-06-26 | Seiko Espon Corporation | Data transfer control device, electronic equipment, and data transfer control method |
| JP2014241534A (ja) * | 2013-06-12 | 2014-12-25 | 富士ゼロックス株式会社 | コマンド送受信システム、コマンド送信装置、およびコマンド受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5944797A (en) | 1999-08-31 |
| KR19980086584A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5944797A (en) | Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link | |
| US5706432A (en) | Mechanism for receiving messages at a coupling facility | |
| US6693880B2 (en) | System of controlling the flow of information between senders and receivers across links being used as channels | |
| TWI458307B (zh) | 管理網路資訊處理的系統和方法 | |
| US5613068A (en) | Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's | |
| US5758157A (en) | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes | |
| EP0725351A2 (en) | Expedited message transfer in a multi-nodal data processing system | |
| CA2089771C (en) | High performance channels for data processing systems bus | |
| GB2112553A (en) | Communication arrangement for a multiprocessor system | |
| US20020078163A1 (en) | Communicating between zones of a central processing complex | |
| EP0734139A2 (en) | A data transfer device with cluster control | |
| US6442613B1 (en) | Controlling the flow of information between senders and receivers across links being used as channels | |
| US6854017B2 (en) | Method of controlling the flow of information between senders and receivers across links being used as channels | |
| JPH0213158A (ja) | メツセージ伝送方法 | |
| JPH0666061B2 (ja) | マルチｃｐｕ通信装置 | |
| JP3799741B2 (ja) | バスコントローラ | |
| JPH04156655A (ja) | マルチプロセッサシステム | |
| JPH054040Y2 (ja) | ||
| JP3217086B2 (ja) | 二重化システムにおける待機系制御装置とメッセージ装置間のメッセージ交信方式 | |
| JPH08214043A (ja) | 通信装置 | |
| JP3245552B2 (ja) | 転送制御システム | |
| JP2001043198A (ja) | システム間通信制御方式 | |
| JPH0685841A (ja) | 通信制御装置 | |
| JP2002169699A (ja) | 複数の仮想計算機を用いた通信システム | |
| KR0168919B1 (ko) | 광전송 장치용 통신 채널 제어 장치 및 그 방법 |