JPH114595A

JPH114595A - モータ駆動装置

Info

Publication number: JPH114595A
Application number: JP9197469A
Authority: JP
Inventors: Atsushi Kikuchi; 敦菊池
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-14
Filing date: 1997-07-23
Publication date: 1999-01-06
Anticipated expiration: 2017-07-23
Also published as: JP3896644B2

Abstract

(57)【要約】【課題】ＰＷＭ信号に基づきスイッチングしたドライ
ブ電流を直接モータの各相コイルに供給して、このモー
タを駆動するモータの駆動装置で、逆起電圧の取り込み
を改善して誤った相への通電を防止し、モータの起動特
性等を改善することを目的とする。【解決手段】信号処理部６は、発生する逆起電圧に基
づいてロータの回転位置を検出し、各相コイル１Ｕ，１
Ｖ，１Ｗの通電状態を切り換え制御して回転制御をす
る。このときに、信号処理部６は、ＰＷＭ信号が切り替
えがあった時点からＰＷＭ信号の周期の１／２の直前の
タイミングで逆起電圧の検出をし、この後ＰＷＭ信号の
切り替えがあるまではＰＷＭ信号で規定された１デュー
ティの１／２のタイミングで逆起電圧の検出をする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば磁気ディス
ク，光磁気ディスク，デジタルオーディオディスク等の
円盤状記録媒体の記録装置，再生装置，記録再生装置
や、ビデオテープレコーダ装置，ビデオカメラ装置，カ
メラ装置等のモータを有するあらゆる機器に適用して好
適なモータ駆動装置に関し、特に、いわゆるセンサレス
モータにおけるダイレクトパルス幅変調駆動（ダイレク
トＰＷＭ駆動）を可能としたモータ駆動装置に関する。

【０００２】

【従来の技術】従来、図３６に示すようなセンサレスド
ライブ方式のモータ駆動装置が知られている。例えば３
相モータ５００のＵ相コイル５００Ｕ及びＶ相コイル５
００Ｖに電流を供給すると、このＵ相コイル５００Ｕ及
びＶ相コイル５００Ｖはトルクを発生するように働くた
めモータを動作させるが、残るＷ相コイル５００Ｗは逆
に逆起電圧を発生する。センサレスドライブ方式のモー
タ駆動装置は、このようにして各相コイル５００Ｕ，５
００Ｖ，５００Ｗにそれぞれ発生する逆起電圧に基づい
てロータの回転位置を検出し、この各相コイル５００
Ｕ，５００Ｖ，５００Ｗの通電状態を切り換え制御して
回転制御を行うものである。

【０００３】すなわち、各相コイル５００Ｕ，５００
Ｖ，５００Ｗから発生する逆起電圧Ｕｉｎ，Ｖｉｎ，Ｗ
ｉｎは、それぞれフィルタ５０１を介して比較部５０２
に供給される。また、３相モータ５００の中性点の電圧
であるコモン端子５００Ａのコモン電圧ＣＯＭは、フィ
ルタ５０１を介して比較部５０２に供給される。

【０００４】フィルタ５０１は、図３７に示すような構
成を有しており、Ｕ相コイル５００Ｕからの逆起電圧Ｕ
ｉｎは、抵抗５１５ａ及びコンデンサ５１５ｂで構成さ
れるローパスフィルタ５１５に供給される。また、Ｖ相
コイル５００Ｖからの逆起電圧Ｖｉｎは、抵抗５１６ａ
及びコンデンサ５１６ｂで構成されるローパスフィルタ
５１６に供給され、Ｗ相コイル５００Ｗからの逆起電圧
Ｗｉｎは、抵抗５１７ａ及びコンデンサ５１７ｂで構成
されるローパスフィルタ５１７に供給される。また、コ
モン端子５００Ａからのコモン電圧ＣＯＭは、抵抗５１
８ａ及びコンデンサ５１８ｂで構成されるローパスフィ
ルタ５１８に供給される。

【０００５】ここで、このセンサレスドライブ方式のモ
ータ駆動装置は、各相コイル５００Ｕ，５００Ｖ，５０
０Ｗからの逆起電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎに基づいて
ロータの回転位置を検出し、この回転位置検出結果に応
じてこの各相コイル５００Ｕ，５００Ｖ，５００Ｗの通
電タイミングを切り換え制御することにより、３相モー
タ５００を回転駆動するわけであるが、図３８（ａ）に
示すように各相コイル５００Ｕ，５００Ｖ，５００Ｗの
通電切り換え時のオフのタイミングで、ノイズであるキ
ックバックノイズが発生する。このキックバックノイズ
は、各相コイル５００Ｕ，５００Ｖ，５００Ｗの逆起電
圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎ及びコモン電圧ＣＯＭに重畳
してしまうため、このままでは後段の信号処理に支障を
きたす。このため、各ローパスフィルタ５１５，５１
６，５１７は、各逆起電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎから
キックバックノイズを除去し、これを比較部５０２の各
比較器５１９，５２０，５２１にそれぞれ供給する。ま
た、ローパスフィルタ５１８は、コモン電圧ＣＯＭから
キックバックノイズを除去し、これを基準電圧として各
比較器５１９，５２０，５２１に供給する。

【０００６】各比較器５１９，５２０，５２１は、それ
ぞれコモン電圧ＣＯＭと、各逆起電圧Ｕｉｎ，Ｖｉｎ，
Ｗｉｎとを比較し、図３８（ｂ）〜（ｄ）に示すような
各比較出力Ｕ，Ｖ，Ｗを信号処理部５０８に供給する。

【０００７】一方、両波整流部５０３には、３相モータ
５００の回転状態に基づいて回転サーボ系で生成された
回転サーボ信号（Ｖｃｏｎｔｒｏｌ）が供給されてい
る。両波整流部５０３は、基準電圧を中心としてプラス
マイナス入力される回転サーボ信号を両波整流し、これ
を基準値Ｖｒｅｃとしてコンパレータ５０４に供給す
る。また、例えば３相モータ５００の回転数が規定以上
に速くなると、回転サーボ信号は、回転数を落とすため
にマイナス入力となる。このため、両波整流部５０３
は、マイナス入力の回転サーボ信号が供給されると、回
転ブレーキをかけるためのリバース信号を生成し、これ
を信号処理部５０８に供給する。

【０００８】電流検出抵抗５１１（Ｒｉｓｅｎｓｅ）
は、後に説明するドライバ５１０から各相コイル５００
Ｕ，５００Ｖ，５００Ｗに供給する通電電流を電圧のか
たちで検出する。この検出値（Current Sense）は、抵
抗５０５ａ及びコンデンサ５０５ｂで積分処理されコン
パレータ５０４に供給される。

【０００９】コンパレータ５０４は、基準値Ｖｒｅｃ
と、電流検出抵抗５１１で検出された検出値（Current
Sense）の積分値とを比較し、この比較出力Ｖｅｒｒを
パルス幅変調信号生成部（ＰＷＭ信号生成部）５０６に
供給する。

【００１０】ＰＷＭ信号生成部５０６は、比較出力Ｖｅ
ｒｒをパルス幅変調することによりパルス幅変調信号
（ＰＷＭ Carrier）を生成し、これを電圧変換部５０７
に供給する。なお、これは、パルス幅変調を用いた電流
駆動を行っていることを示す。電圧変換部５０７は図３
９に示すような構成を有しており、電源電圧Ｖｃｃに接
続されるトランジスタ５０７ａをパルス幅変調信号でス
イッチング駆動することにより、このパルス幅変調信号
に応じたパルス幅変調電圧を生成し、コイル５０７ｂ及
び平滑コンデンサ５０７ｃにより供給電圧ＶＳに変換
し、この供給電圧ＶＳをドライバ５１０に供給する。

【００１１】次に、信号処理部５０８は、比較部５０２
から供給される上述した図３８（ｂ）〜（ｄ）に示すよ
うな各比較出力Ｕ，Ｖ，Ｗの排他的論理和（Ｅｘｏｒ）
を検出して図３８（ｅ）に示すようなＥｘｏｒ信号を生
成する。図３８（ａ），（ｅ）に示すように、Ｅｘｏｒ
信号の立ち上がりエッジ及び立ち下がりエッジは、それ
ぞれ各逆起電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎとコモン電圧Ｃ
ＯＭとのゼロクロスポイントを示す。このため、信号処
理部５０８は、Ｅｘｏｒ信号の立ち上がりエッジ及び立
ち下がりエッジを検出し、この検出タイミングで各逆起
電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎの取り込みを行う。そし
て、各逆起電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎに基づいて、図
３８（ｆ），（ｇ）に示すようなＵ相コイル５００Ｕ用
の上層トランジスタコントロール信号Ｕｕ及び下層トラ
ンジスタコントロール信号Ｕｌと、同図（ｈ），（ｉ）
に示すようなＶ相コイル５００Ｖ用の上層トランジスタ
コントロール信号Ｖｕ及び下層トランジスタコントロー
ル信号Ｖｌと、同図（ｊ），（ｋ）に示すようなＷ相コ
イル５００Ｗ用の上層トランジスタコントロール信号Ｗ
ｕ及び下層トランジスタコントロール信号Ｗｌとを生成
し、これらをドライバ５１０に供給する。

【００１２】また、信号処理部５０８は、両波整流部５
０３からリバース信号が供給されると、各コントロール
信号Ｕｕ，Ｕｌ，Ｖｕ，Ｖｌ，Ｗｕ，Ｗｌを極性反転し
てドライバ５１０に供給する。

【００１３】ドライバ５１０は、図４０に示すようにＵ
相コイル５００Ｕ用の上層，下層トランジスタ５２１，
５２２と、Ｖ相コイル５００Ｖ用の上層，下層トランジ
スタ５２３，５２４と、Ｗ相コイル５００Ｗ用の上層，
下層トランジスタ５２５，５２６と、各トランジスタ５
２１〜５２６の各ベースにそれぞれ接続されたバッファ
アンプ及び抵抗等で構成されている。

【００１４】各上層用トランジスタ５２１，５２３，５
２５の各コレクタには、それぞれ電圧変換部５０７から
の供給電圧ＶＳの入力端子に接続されている。また、各
下層トランジスタ５２２，５２４，５２６の各エミッタ
は、それぞれ電流検出抵抗５１１に接続されている。そ
して、各上層トランジスタ５２１，５２３，５２５の各
エミッタは、各下層トランジスタ５２２，５２４，５２
６の各コレクタに接続されており、この各接続点から各
相コイル５００Ｕ，５００Ｖ，５００Ｗに供給する駆動
電圧を取り出すようになっている。

【００１５】このような構成を有するドライバ５１０
は、信号処理部５０８からの各コントロール信号Ｕｕ，
Ｕｌ，Ｖｕ，Ｖｌ，Ｗｕ，Ｗｌが、それぞれ各上層，下
層トランジスタ５２１〜５２６のベースに供給される。
このため、各上層，下層トランジスタ５２１〜５２６
が、それぞれ各コントロール信号Ｕｕ，Ｕｌ，Ｖｕ，Ｖ
ｌ，Ｗｕ，Ｗｌに応じてオンオフ制御され、このオンオ
フ制御に応じた供給電源ＶＳが各接続点から取り出され
る。この各接続点から取り出される供給電源ＶＳは、駆
動電圧Ｕ，Ｖ，Ｗとして３相モータ５００の各相コイル
５００Ｕ，５００Ｖ，５００Ｗにそれぞれ供給される。

【００１６】なお、各相コイル５００Ｕ，５００Ｖ，５
００Ｗにそれぞれ供給される供給電源ＶＳの値は、上述
のように電流検出抵抗５１１で検出される。そして、コ
ンパレータ５０４において基準値Ｖｒｅｃと比較され、
この比較出力Ｖｅｒｒに基づいて間接的なＰＷＭ駆動が
なされる。これにより、各相コイル５００Ｕ，５００
Ｖ，５００Ｗの通電状態を一定に保つことができる。

【００１７】このように当該センサレスドライブ方式の
モータ駆動装置は、各相コイル５００Ｕ，５００Ｖ，５
００Ｗがそれぞれ発生する逆起電圧によりロータの回転
位置を検出してこの各相コイル５００Ｕ，５００Ｖ，５
００Ｗへの通電状態を切り換え制御することができるた
め、ホール素子等の回転位置検出手段を設けることな
く、３相モータ５００を回転制御することができる。

【００１８】

【発明が解決しようとする課題】ここで、上述のセンサ
レス方式のモータ駆動装置において、電圧変換部５０７
を取り除いて３相モータ５００を直接ＰＷＭ駆動（以
下、このようにＰＷＭ信号を電圧値に変換せず、直接Ｐ
ＷＭでスイッチングした電流をモータの各相のコイルに
供給して駆動することをダイレクトＰＷＭ駆動とい
う。）したとすると、図４１（ａ）〜（ｃ）に示すよう
に各相コイル５００Ｕ，５００Ｖ，５００Ｗへの電圧を
オフするタイミングで各相端子電圧がグランドレベル
に、また、コモン電圧ＣＯＭもグランドレベルまで落ち
込み、このときに逆起電圧の検出が困難となる。特に、
パルス幅変調駆動を行うため、当然オンオフの幅が異な
ることとなり、電圧のオフ時の逆起電圧の検出が困難に
なる。このため、３相モータ５００を駆動すると、ジッ
タや音響ノイズを悪化させてしまう。

【００１９】また、ダイレクトＰＷＭ駆動では、逆起電
圧を検出する際にフィルタを強化することも考えられる
が、非常に強力なフィルタが必要となり、さらに、出力
波形にも影響を及ぼし駆動効率が悪くなる。

【００２０】また、ダイレクトＰＷＭ駆動では、電流検
出抵抗５１１に流れる電流が間欠的になっているため、
容易にこの電流検出抵抗５１１に流れる電流値を検出す
ることができない。

【００２１】本発明は上述の問題点に鑑みてなされたも
のであり、電圧変換回路を設けることなくセンサレス方
式におけるＰＷＭ駆動を可能とし、また、フィルタ回路
を設けることなくキックバックノイズによる誤動作を防
止し、さらに、逆起電圧の取り込みを改善して誤った相
への通電を防止し、モータの起動特性等を改善すること
ができるようなモータ駆動装置の提供を目的とする。

【００２２】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るモータ駆動装置は、パルス幅変調
（ＰＷＭ）信号に基づきスイッチングしたドライブ電流
を直接モータの各相コイルに供給して、このモータを駆
動するモータの駆動装置であって、モータの回転を制御
するモータの回転制御信号に基づいて、ＰＷＭ信号を生
成するＰＷＭ信号生成手段と、モータの各相コイルに生
じる逆起電圧を検出する逆起電圧検出手段と、上記逆起
電圧を検出するタイミングを制御するタイミングコント
ロール手段と、上記逆起電圧検出手段により検出した逆
起電圧と上記ＰＷＭ信号に応じて、各相コイルを駆動す
るＰＷＭコントロール信号を生成するＰＷＭ出力手段
と、上記ＰＷＭコントロール信号に基づいてドライブ電
流を生成し、上記モータの各相コイルにドライブ電流を
供給するドライブ手段とを備え、上記タイミングコント
ロール手段は、ＰＷＭ信号が切り替えがあった時点から
ＰＷＭ信号の周期の１／２の直前のタイミングで逆起電
圧の検出を制御し、ＰＷＭ信号で規定されたデューティ
の１／２直前のタイミングで逆起電圧を検出した後ＰＷ
Ｍ信号の切り替えがあるまではＰＷＭ信号で規定された
１デューティの１／２のタイミングで逆起電圧の検出を
制御することを特徴とする。

【００２３】このモータ駆動装置では、上記タイミング
コントロール手段は、ＰＷＭ信号が切り替えがあった時
点からＰＷＭ信号の周期の１／２の直前のタイミングで
逆起電圧の検出を制御し、ＰＷＭ信号で規定されたデュ
ーティの１／２直前のタイミングで逆起電圧を検出した
後ＰＷＭ信号の切り替えがあるまではＰＷＭ信号で規定
された１デューティの１／２のタイミングで逆起電圧の
検出を制御し、ドライブ手段が、モータの各相コイルに
ドライブ電流を供給して、モータをＰＷＭ信号に基づい
て駆動する。

【００２４】本発明に係るモータ駆動装置では、上記逆
起電圧検出手段が２回以上連続して同一相コイルの逆起
電圧の変化を検出したときに、ＰＷＭ出力手段が、検出
した逆起電圧に応じたＰＷＭコントロール信号を生成
し、ドライブ手段が、モータの各相コイルにドライブ電
流を供給して、モータをＰＷＭ信号に基づいて駆動す
る。

【００２５】本発明に係るモータ駆動装置は、逆起電圧
検出手段により検出した逆起電圧に基づき、各相コイル
に生じる逆起電圧の切り替わりエッジを検出するエッジ
検出手段を備えることを特徴とし、上記逆起電圧検出手
段が、上記エッジ検出手段により切り替わりエッジが検
出されてからつぎの切り替わりエッジが検出される直前
までの期間、逆起電圧の検出を停止し、それ以外の期間
逆起電圧の検出をし、ドライブ手段が、モータの各相コ
イルにドライブ電流を供給して、モータをＰＷＭ信号に
基づいて駆動する。

【００２６】本発明に係るモータ駆動装置では、上記Ｐ
ＷＭ出力手段が、各相コイルを駆動するＰＷＭコントロ
ール信号を切り替える場合に、その切り替えエッジの前
後のＰＷＭコントロール信号のデューティを滑らかに変
化させ、ドライブ手段が、モータの各相コイルにドライ
ブ電流を供給して、モータをＰＷＭ信号に基づいて駆動
する。

【００２７】本発明に係るモータ駆動装置は、パルス幅
変調（ＰＷＭ）信号に基づきスイッチングしたドライブ
電流を直接モータの各相コイルに供給して、このモータ
を駆動するモータの駆動装置であって、モータの各相コ
イルにドライブ電流を供給するドライブ手段と、モータ
の各相コイルのドライブ電流のスイッチングのタイミン
グを検出するスイッチング検出手段と、上記各相コイル
のドライブ電流が供給され、このドライブ電流を電圧値
に変換する電流電圧変換手段と、上記ドライブ電流のス
イッチングのタイミング基づいて、ドライブ電流が上記
電流電圧変換手段に供給されている時には変換された電
圧値を検出して出力し、ドライブ電流が上記電流電圧変
換手段に供給されていない時にはドライブ電流が上記電
流電圧変換手段に供給されている時に変換された電圧値
を出力する駆動電流検出手段と、モータの回転制御信号
及びドライブ電流検出手段により検出したドライブ電流
の値に基づいて、ＰＷＭ信号を生成するＰＷＭ信号生成
手段と、上記ＰＷＭ信号及びモータの回転制御信号に応
じて、各相コイルを駆動するＰＷＭコントロール信号を
生成するＰＷＭ出力手段とを備え、上記ドライブ手段
は、ＰＷＭ出力手段により生成されたＰＷＭコントロー
ル信号に基づいてモータにドライブ電流を供給すること
を特徴とする。

【００２８】このモータ駆動装置では、駆動電流検出手
段が、ＰＷＭのオフ領域でドライブ電流を検出せずオン
領域の値を出力する。

【００２９】また、本発明に係るモータ駆動装置は、上
記ＰＷＭ出力手段が、モータ回転制御信号がモータの回
転の速度を落とすことを示す場合は、各相コイルに供給
するドライブ電流の駆動論理を反転させるＰＷＭコント
ロール信号を生成することを特徴とする。

【００３０】このモータ駆動装置では、駆動電流検出手
段が、ＰＷＭのオフ領域でドライブ電流を検出せずオン
領域の値を出力し、ＰＷＭ出力手段が、モータのブレー
キモードの際にドライブ電流の駆動論理を反転させる。

【００３１】

【発明の実施の形態】以下、本発明に係るモータ駆動装
置の実施の形態について、図面を参照しながら詳細に説
明する。

【００３２】本発明を適用した実施の形態にかかるモー
タ駆動装置のブロック構成図を図１に示す。

【００３３】モータ駆動装置１０は、いわゆるセンサレ
ス方式のモータ駆動回路であり、特に、ＰＷＭ信号でス
イッチングしたドライブ電流を直接モータの各相コイル
に供給するダイレクトＰＷＭ駆動をするモータの駆動回
路である。このモータ駆動装置１０は、３相モータ１の
回転サーボ信号（Ｖcontrol）を両波整流し、これを基
準信号Ｖｒｅｃとして出力するとともに、回転サーボ信
号（Ｖcontrol）のマイナス入力時に３相モータ１に回
転ブレーキをかけるためにリバース信号（Ｒeverse）を
出力する両波整流部２と、基準信号Ｖｒｅｃと後に説明
する３相モータ１の駆動電流を検出した駆動電流検出電
圧（Current Sense）を抵抗３ａ及びコンデンサ３ｂで
積分処理した値とを比較するコンパレータ３と、コンパ
レータ３からの比較出力Ｖｅｒｒに基づいてパルス幅変
調信号（PWM Carrier）を出力するＰＷＭ信号生成部４
とを有している。

【００３４】また、モータ駆動装置１０は、３相モータ
１の中性点に発生する電圧であるコモン電圧ＣＯＭを基
準として、Ｕ相コイル１Ｕ，Ｖ相コイル１Ｖ，Ｗ相コイ
ル１Ｗに生じる各相電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎをそれ
ぞれ比較して比較信号Ｕｉｎ１，Ｖｉｎ１，Ｗｉｎ１を
生成する比較部５と、ＰＷＭ信号生成部４からのパルス
幅変調信号（PWM Carrier），比較部５からの各比較信
号Ｕｉｎ１，Ｖｉｎ１，Ｗｉｎ１及び両波整流部２から
のリバース信号（Ｒeverse）に基づいて、ドライバ７を
駆動するためのコントロール信号Ｕｕ，Ｕｌ，Ｖｕ，Ｖ
ｌ，Ｗｕ，Ｗｌを生成して出力する信号処理部６とを有
している。

【００３５】また、モータ駆動装置１０は、信号処理部
６からのコントロール信号Ｕｕ，Ｕｌ，Ｖｕ，Ｖｌ，Ｗ
ｕ，Ｗｌに応じて３相モータ１を駆動するドライバ７
と、３相モータ１の駆動電流を電圧のかたちで検出して
抵抗３ａ及びコンデンサ３ｂからなる積分回路を介して
コンパレータ３に供給する駆動電流検出部８と、ドライ
バ７が３相モータ１に駆動電流を供給したタイミングを
検出するスイッチング検出部９とを有している。

【００３６】このような構成を有するモータ駆動装置１
０では、３相モータ１の例えばＵ相コイル１Ｕ及びＶ相
コイル１Ｖに電流を供給すると、このＵ相コイル１Ｕ及
びＶ相コイル１Ｖがトルクを発生するように働くため３
相モータ１が回転駆動する。このとき、３相モータ１で
は、通電をしていない残るＷ相コイル１Ｗが逆に起電圧
を発生する。モータ駆動装置１０は、この各相コイル１
Ｕ，１Ｖ，１Ｗに発生する逆起電圧に基づいてロータの
回転位置を検出し、この検出結果に応じて通電状態を切
り換え制御して３相モータ１を回転駆動させるものであ
る。

【００３７】具体的には、各相コイル１Ｕ，１Ｖ，１Ｗ
から図２（ａ）に示すような逆起電圧（Ｗｉｎ）Ｕｉ
ｎ，Ｖｉｎが発生する。この各相コイルに発生する逆起
電圧（Ｗｉｎ）Ｕｉｎ，Ｖｉｎは、ＰＷＭ信号でスイッ
チングしたドライブ電流が直接モータの各相コイルに供
給されるため、このＰＷＭ信号に応じてレベルが変動す
る。すなわち、各相コイルの中点の電圧であるコモン電
圧ＣＯＭは、図２（ｂ）に示すように、ＰＷＭ信号がオ
ンのときはＶＣＣの１／２の電圧レベルとなり、ＰＷＭ
信号がオフのときはＶＣＣからＶＣＣ＋Ｖｆ／２（Ｖｆ
はダイオードの順方向電圧）の電圧レベルとなる。従っ
て、逆起電圧（Ｗｉｎ）Ｕｉｎ，Ｖｉｎは、このコモン
電圧ＣＯＭを基準に電圧が発生するため、電圧レベルが
ＰＷＭに応じて変動し、そのため、このオンオフの切り
換わりエッジでは、大きなノイズが生じている。なお、
ＰＷＭ信号がオフのときにコモン電圧ＣＯＭがＶＣＣか
らＶＣＣ＋Ｖｆ／２レベルとなるのは、ドライバ７の下
層トランジスタを切り換えて、すなわち、グランド側を
オンオフしているためである。このことについては詳細
を後述する。そして、このような、各相電圧Ｕｉｎ，Ｖ
ｉｎ，Ｗｉｎ及び３相モータ１の中性点の電圧であるコ
モン端子１ａのコモン電圧ＣＯＭは、それぞれ比較部５
及びスイッチング検出部９に供給される。

【００３８】なお、３相モータ１の各相のコイルに生じ
る電圧は、逆起電圧のみならずドライバ７からのドライ
ブ電圧も当然生じる（例えば、図２（ｂ）においてＵｉ
ｎの信号）。以下、比較部５及びスイッチング検出部９
に供給される電圧を総して相電圧Ｕｉｎ，Ｖｉｎ，Ｗｉ
ｎとして説明する。

【００３９】また、この３相モータ１は、例えば、回転
サーボ系或いはデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）等でその回転がサーボコントロールがされている。

【００４０】両波整流部２は、図３に示すような構成で
ある。この両波整流部２は、第１の増幅器２ａと第２の
増幅器２ｃと各整流素子等により、３相モータ１の回転
状態に基づいて回転サーボ系或いはＤＳＰ等で生成され
た回転サーボ信号（Ｖcontrol）と、基準電源２ｂから
の基準電圧との差分を検出し、この差分を両波整流す
る。そして、この両波整流した回転サーボ信号（Ｖcont
rol）を基準信号Ｖｒｅｃとして出力する。両波整流部
２は、この基準信号Ｖｒｅｃをコンパレータ３に供給す
る。

【００４１】ここで、３相モータ１の回転数が規定以上
に速くなると、回転サーボ信号（Ｖcontrol）は、回転
数を落とすために基準電圧と比較してマイナスの信号と
なる。このため、両波整流部２では、比較器２ｄが、基
準電圧と回転サーボ信号（Ｖcontrol）とを比較し、マ
イナス入力の回転サーボ信号（Ｖcontrol）が供給され
たときに３相モータ１に回転ブレーキをかけるためのリ
バース信号（Ｒeverse）を生成し、これを後に説明する
信号処理部６に供給する。

【００４２】駆動電流検出部８は、後に説明するドライ
バ７から各相コイル１Ｕ，１Ｖ，１Ｗに供給する駆動電
流を電圧のかたちで検出する。この駆動電流検出電圧
（Current Sense ）は、抵抗３ａ及びコンデンサ３ｂか
らなる積分回路で積分処理されコンパレータ３に供給さ
れる。この駆動電流検出部８については、詳細を後述す
る。

【００４３】コンパレータ３は、両波整流部２からの基
準信号Ｖｒｅｃと、駆動電流検出部８で検出された駆動
電流検出電圧（Current Sense ）の積分信号とを比較
し、この比較出力Ｖｅｒｒをパルス幅変調回路（ＰＷＭ
回路）４に供給する。

【００４４】ＰＷＭ信号生成部４は、比較出力Ｖｅｒｒ
をパルス幅変調してパルス幅変調信号（PWM Carrier）
を生成し、これを信号処理部６に供給する。ここで、こ
のＰＷＭ信号生成部４により生成されるパルス幅変調信
号（PWM Carrier）は、メインクロック（Main Clock）
に対して周期が一定であり、ハイ（オン）領域が変動す
る信号である。この実施の形態において説明するパルス
幅変調信号（PWM Carrier）は、例えば、図４に示すよ
うな、メインクロックに対して周期が１６クロック固定
であり、オン領域が０クロックから１６クロックまで変
動する信号である。このメインクロックは、他の両波整
流部２や信号処理部６等の処理にも用いられるこの装置
の主同期信号である。なお、ＰＷＭ信号生成部４により
生成されるパルス幅変調信号（PWM Carrier）は、後述
する信号処理部６等との整合性がとれれば、例えば、他
のＰＷＭの方式の信号であってもよい。

【００４５】一方、比較部５は、図５に示すように、Ｕ
相用，Ｖ相用，Ｗ相用の３つの比較器５ａ〜５ｃと、各
相電圧を分圧する抵抗５ｄ〜５ｋで構成されている。こ
の比較部５には、図２に示した相電圧Ｕｉｎ，Ｖｉｎ，
Ｗｉｎ及びコモン電圧ＣＯＭが供給される。３相モータ
１からのコモン電圧ＣＯＭは、基準電圧として各比較器
５ａ〜５ｃに抵抗５ｊ及び５ｋを介して供給される。ま
た、Ｕ相の相電圧Ｕｉｎは抵抗５ｄ及び５ｅを介してＵ
相用の比較器５ａに供給され、Ｖ相の相電圧Ｖｉｎは抵
抗５ｆ及び５ｇを介してＶ相用の比較器５ｂに供給さ
れ、Ｗ相の相電圧Ｗｉｎは抵抗５ｈ及び５ｉを介してＷ
相用の比較器５ｃに供給される。なお、図２（ｂ）で説
明したようにＰＷＭ信号がオフのときには、逆起電圧が
ＶＣＣレベルを中心に発生する。そのため、逆起電圧が
このＶＣＣレベルより大きなレベルとなってしまう場合
がある。しかしながら、抵抗５ｄ〜５ｋにより電圧が分
圧しておくことで、特に問題は生じない。

【００４６】各比較器５ａ〜５ｃは、図６（ａ）に示す
各相電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎをコモン電圧ＣＯＭと
比較し、図６（ｂ）〜（ｄ）に示すような各比較信号Ｕ
ｉｎ１，Ｖｉｎ１，Ｗｉｎ１を生成しこれらを信号処理
部６に供給する。

【００４７】なお、各比較信号Ｕｉｎ１，Ｖｉｎ１，Ｗ
ｉｎ１は、図６においては図示していないが、ＰＷＭ信
号に応じてオンオフがされており、また、各相コイル１
Ｕ，１Ｖ，１Ｗへの通電切り換えのタイミングで逆起電
圧に生じるキックバックノイズが重畳している。

【００４８】スイッチング検出部９は、図７に示すよう
な構成であり、整流素子９ｂ〜９ｄを介して検出する各
相電圧Ｕｉｎ，Ｖｉｎ，Ｗｉｎと所定の基準電圧Ｖとを
比較器９ａにより比較し、ＣｏｍｐＯｕｔ信号を生成す
る。ここで、この比較器９ａに供給される基準電圧は、
ドライバ７からのドライブ電流が流れていない相コイル
に生じる逆起電圧よりは大きいが、ドライバ７が駆動す
るドライブ電圧よりも小さい値に設定されている。つま
り、この基準電圧は、図２（ｂ）に示す場合においての
Ｗｉｎのピーク値よりも大きい値であるであるが、Ｕｉ
ｎよりも小さい値である。

【００４９】このように基準電圧Ｖを設定することによ
り、比較器９ａは、ドライバ７からのドライブ電圧のオ
ンオフを示すＣｏｍｐＯｕｔ信号を生成する。すなわ
ち、スイッチング検出部９は、３相モータ１を駆動する
ＰＷＭ駆動スイッチングのタイミングを検出する。スイ
ッチング検出部９により生成されたＣｏｍｐＯｕｔ信号
は、信号処理部６と駆動電流検出部８に供給される。

【００５０】信号処理部６には、両波整流部２からリバ
ース信号（Ｒeverse）と、ＰＷＭ信号生成部４からパル
ス幅変調信号（PWM Carrier）と、比較部５から比較信
号Ｕｉｎ１，Ｖｉｎ１，Ｗｉｎ１と、スイッチング検出
部９からＣｏｍｐＯｕｔ信号が供給される。信号処理部
６は、これらの信号に基づき、ドライバ７のコントロー
ル信号Ｕｕ，Ｕｌ，Ｖｕ，Ｖｌ，Ｗｕ，Ｗｌを生成す
る。すなわち、信号処理部６は、３相モータ１の逆起電
圧を検出してロータの回転位置を検出し、この検出に応
じて３相モータ１の通電状態の切り換えを制御する。

【００５１】つぎに、この信号処理部６の具体的な回路
構成について説明する。

【００５２】信号処理部６は、図８に示すように、逆起
電圧検出ロジック２１と、エッジ検出ロジック２２と、
３フェーズロジック２３と、アウトプットロジック２４
と、スタートロジック２５と、アングル生成ロジック２
６と、ＰＬＬロジック２７と、発振ロジック２８とを備
える。

【００５３】逆起電圧検出ロジック２１は、図９に示す
ように、タイミングコントローラ５１と第１のノイズマ
スク回路５２と、第２のノイズマスク回路５３とを有す
る。タイミングコントローラ５１には、スイッチング検
出部９からのＣｏｍｐＯｕｔ信号とメインクロックとが
入力される。タイミングコントローラ５１は、このＣｏ
ｍｐＯｕｔ信号とメインクロックに基づきタイミングク
ロックを生成し、第１のノイズマスク回路５２に供給す
る。

【００５４】具体的に、タイミングコントローラ５１
は、図１０に示すように、第１と第２のカウンタ５４，
５５と、ＯＲゲート５６と、ＣｏｍｐＯｕｔ信号を反転
させるインバータ５７とを有している。

【００５５】第１のカウンタ５４は、ＣｏｍｐＯｕｔ信
号でリセットされメインクロックをカウントする第１〜
第３のＴフリップフロップ５４ａ〜５４ｃと、第１，第
２のＴフリップフロップ５４ａ，５４ｂからの各出力の
論理積をとって第３のＴフリップフロップ５４ｃに供給
する第１のＡＮＤゲート５４ｄと、第１〜第３のＴフリ
ップフロップ５４ａ〜５４ｃからの各出力の論理積をと
ってＯＲゲート５６に供給する第２のＡＮＤゲート５４
ｅとを有している。

【００５６】第２のカウンタ５５は、インバータ５７で
反転されたＣｏｍｐＯｕｔ信号でリセットされメインク
ロックをカウントする第１〜第３のＴフリップフロップ
５５ａ〜５５ｃと、第１，第２のＴフリップフロップ５
５ａ，５５ｂからの各出力の論理積をとって第３のＴフ
リップフロップ５５ｃに供給する第１のＡＮＤゲート５
５ｄと、第１〜第３のＴフリップフロップ５５ａ〜５５
ｃからの各出力の論理積をとってＯＲゲート５６に供給
する第２のＡＮＤゲート５５ｅとを有している。

【００５７】タイミングコントローラ５１の第１のカウ
ンタ５４は、ＣｏｍｐＯｕｔ信号がハイとなるとメイン
クロックのカウントを開始する。また、第２のカウンタ
５５は、ＣｏｍｐＯｕｔ信号がローとなるとメインクロ
ックのカウントを開始する。第１と第２のカウンタ５
４，５５は、カウントを開始すると、まず、メインクロ
ックを７カウントしたときに出力がハイとなり、続い
て、８カウント毎に出力がハイとなる。そして、Ｃｏｍ
ｐＯｕｔ信号がハイ又はローに切り替わる度にメインク
ロックをカウントするカウンタが切り替わる。すなわ
ち、ＣｏｍｐＯｕｔ信号がハイのときは、第１のカウン
タ５４が動作し、第２のカウンタ５５は動作しない。ま
た、ＣｏｍｐＯｕｔ信号がローのときは、第２のカウン
タ５５が動作し、第１のカウンタ５４は動作しない。こ
の第１と第２のカウンタの出力は、ＯＲゲート５６に供
給される。

【００５８】ＯＲゲート５６は、第１と第２のカウンタ
５４，５５の出力の論理和をとり、図１１に示すような
タイミングクロックを出力する。このタイミングクロッ
クは、第１のノイズマスク回路５２に供給される。

【００５９】第１のノイズマスク回路５２は、図１２に
示すように、第１のＵ相ノイズマスク回路５８と、第１
のＶ相ノイズマスク回路５９と、第１のＷ相ノイズマス
ク回路６０とから構成される。

【００６０】第１のＵ相ノイズマスク回路５８は、比較
部５の比較器５ａから供給される比較信号Ｕｉｎ１をメ
インクロックの反転信号に同期化させる第１のＤフリッ
プフロップ５８ａと、第１のＤフリップフロップ５８ａ
の出力をタイミングコントローラ５１により生成される
タイミングクロックに同期化させる第２のＤフリップフ
ロップ５８ｂとを有する。

【００６１】また、第１のＵ相ノイズマスク回路５８
は、第２のＤフリップフロップ５８ｂの入出力間のＥＸ
ＯＲの反転をとるＥＸ−ＯＲ反転ゲート５８ｃと、イン
バータ５８ｄを介したＥＸ−ＯＲ反転ゲート５８ｃの出
力と後述する第３のＤフリップフロップ５８ｈの出力と
が供給される第１のＡＮＤゲート５８ｅと、ＥＸ−ＯＲ
反転ゲート５８ｃと第２のＤフリップフロップ５８ｂの
出力が供給される第２のＡＮＤゲート５８ｆとを有す
る。

【００６２】また、第１のＵ相ノイズマスク回路５８
は、第１と第２のＡＮＤゲート５８ｅ，５８ｆの出力が
供給されるＯＲゲート５８ｇと、このＯＲゲート５８ｇ
の出力をタイミングクロックと同期化させて比較信号Ｕ
ｉｎ１′を出力する第３のＤフリップフロップ５８ｈと
を有する。

【００６３】第１のＶ相ノイズマスク回路５９は、比較
部５の比較器５ｂから供給される比較信号Ｖｉｎ１をメ
インクロックの反転信号に同期化させる第１のＤフリッ
プフロップ５９ａと、第１のＤフリップフロップ５９ａ
の出力をタイミングコントローラ５１により生成される
タイミングクロックに同期化させる第２のＤフリップフ
ロップ５９ｂとを有する。

【００６４】また、第１のＶ相ノイズマスク回路５９
は、第２のＤフリップフロップ５９ｂの入出力間のＥＸ
ＯＲの反転をとるＥＸ−ＯＲ反転ゲート５９ｃと、イン
バータ５９ｄを介したＥＸ−ＯＲ反転ゲート５９ｃの出
力と後述する第３のＤフリップフロップ５９ｈの出力と
が供給される第１のＡＮＤゲート５９ｅと、ＥＸ−ＯＲ
反転ゲート５９ｃと第２のＤフリップフロップ５９ｂの
出力が供給される第２のＡＮＤゲート５９ｆとを有す
る。

【００６５】また、第１のＶ相ノイズマスク回路５９
は、第１と第２のＡＮＤゲート５９ｅ，５９ｆの出力が
供給されるＯＲゲート５９ｇと、このＯＲゲート５９ｇ
の出力をタイミングクロックと同期化させて比較信号Ｖ
ｉｎ１′を出力する第３のＤフリップフロップ５９ｈと
を有する。

【００６６】第１のＷ相ノイズマスク回路６０は、比較
部５の比較器５ｃから供給される比較信号Ｗｉｎ１をメ
インクロックの反転信号に同期化させる第１のＤフリッ
プフロップ６０ａと、第１のＤフリップフロップ６０ａ
の出力をタイミングコントローラ５１により生成される
タイミングクロックに同期化させる第２のＤフリップフ
ロップ６０ｂとを有する。

【００６７】また、第１のＷ相ノイズマスク回路６０
は、第２のＤフリップフロップ６０ｂの入出力間のＥＸ
ＯＲの反転をとるＥＸ−ＯＲ反転ゲート６０ｃと、イン
バータ６０ｄを介したＥＸ−ＯＲ反転ゲート６０ｃの出
力と後述する第３のＤフリップフロップ６０ｈの出力と
が供給される第１のＡＮＤゲート６０ｅと、ＥＸ−ＯＲ
反転ゲート６０ｃと第２のＤフリップフロップ６０ｂの
出力が供給される第２のＡＮＤゲート６０ｆとを有す
る。

【００６８】また、第１のＷ相ノイズマスク回路６０
は、第１と第２のＡＮＤゲート６０ｅ，６０ｆの出力が
供給されるＯＲゲート６０ｇと、このＯＲゲート６０ｇ
の出力をタイミングクロックと同期化させて比較信号Ｗ
ｉｎ１′を出力する第３のＤフリップフロップ６０ｈと
を有する。

【００６９】このような構成の第１のノイズマスク回路
５２は、各第２のＤフリップフロップ５８ｂ，５９ｂ，
６０ｂが各比較信号Ｕｉｎ１，Ｖｉｎ１，Ｗｉｎ１をタ
イミングコントローラ５１により生成されたタイミング
クロックに同期化させる。また、この第１のノイズマス
ク回路５２は、タイミングクロックに同期して２度連続
して同一のデータが入力されなければ、第３のＤフリッ
プフロップ５８ｈ，５９ｈ，６０ｈからの出力を更新せ
ず、それ以外は前のデータを保持する。

【００７０】この第１のノイズマスク回路５２は、Ｕ
相，Ｖ相，Ｗ相の各相の第１のノイズマスク回路５８，
５９，６０から出力される比較信号Ｕｉｎ１′，Ｖｉｎ
１′，Ｗｉｎ１′を第２のノイズマスク回路５３に供給
する。

【００７１】第２のノイズマスク回路５３には、比較信
号Ｕｉｎ１′，Ｖｉｎ１′，Ｗｉｎ１′とが供給され
る。また、この第２のノイズマスク回路５３には、後述
する３フェーズロジック２３から出力されるフェーズ出
力信号Ｕｕｏｕｔ，Ｕｌｏｕｔ，Ｖｕｏｕｔ，Ｖｌｏｕ
ｔ，Ｗｕｏｕｔ，Ｗｌｏｕｔがフィードバックされ供給
される。

【００７２】この各フェーズ出力信号Ｕｕｏｕｔ，Ｕｌ
ｏｕｔ，Ｖｕｏｕｔ，Ｖｌｏｕｔ，Ｗｕｏｕｔ，Ｗｌｏ
ｕｔは、ドライバ７に設けられている３相モータ１の各
相コイルを駆動する上層及び下層トランジスタを相の切
り換えのタイミング制御するための信号である。フェー
ズ出力信号Ｕｕｏｕｔは、Ｕ相コイル用の上層トランジ
スタを相の切り換えのタイミング制御するため信号であ
り、フェーズ出力信号Ｕｌｏｕｔは、Ｕ相コイル用の下
層トランジスタを相の切り換えのタイミング制御するた
め信号である。また、フェーズ出力信号Ｖｕｏｕｔは、
Ｖ相コイル用の上層トランジスタを相の切り換えのタイ
ミング制御するため信号であり、フェーズ出力信号Ｖｌ
ｏｕｔは、Ｖ相コイル用の下層トランジスタを相の切り
換えのタイミング制御するため信号である。また、フェ
ーズ出力信号Ｗｕｏｕｔは、Ｗ相コイル用の上層トラン
ジスタを相の切り換えのタイミング制御するため信号で
あり、フェーズ出力信号Ｗｌｏｕｔは、Ｗ相コイル用の
下層トランジスタを相の切り換えのタイミング制御する
ため信号である。なお、この３フェーズロジック２３と
この出力である各フェーズ出力信号Ｕｕｏｕｔ，Ｕｌｏ
ｕｔ，Ｖｕｏｕｔ，Ｖｌｏｕｔ，Ｗｕｏｕｔ，Ｗｌｏｕ
ｔについては詳細を後述する。

【００７３】第２のノイズマスク回路５３は、図１３に
示すように、第１のＵ相ノイズマスク回路５８からの比
較信号Ｕｉｎ１′とフェーズ出力信号Ｕｕｏｕｔとが供
給されるＯＲゲート６１ａと、フェーズ出力信号Ｕｌｏ
ｕｔが供給されるインバータ６１ｂと、このＯＲゲート
６１ａとインバータ６１ｂの出力が供給され、逆起電圧
信号Ｕｉｎ２を出力するＡＮＤゲート６１ｃとからなる
第２のＵ相ノイズマスク回路６１を有する。

【００７４】また、第２のノイズマスク回路５３は、第
１のＶ相ノイズマスク回路５９からの比較信号Ｖｉｎ
１′とフェーズ出力信号Ｖｕｏｕｔとが供給されるＯＲ
ゲート６２ａと、フェーズ出力信号Ｖｌｏｕｔが供給さ
れるインバータ６２ｂと、このＯＲゲート６２ａとイン
バータ６２ｂの出力が供給され、逆起電圧信号Ｖｉｎ２
を出力するＡＮＤゲート６２ｃとからなる第２のＶ相ノ
イズマスク回路６２を有する。

【００７５】また、第２のノイズマスク回路５３は、第
１のＷ相ノイズマスク回路６０からの比較信号Ｗｉｎ
１′とフェーズ出力信号Ｗｕｏｕｔとが供給されるＯＲ
ゲート６３ａと、フェーズ出力信号Ｗｌｏｕｔが供給さ
れるインバータ６３ｂと、このＯＲゲート６３ａとイン
バータ６３ｂの出力が供給され、逆起電圧信号Ｗｉｎ２
を出力するＡＮＤゲート６３ｃとからなる第２のＷ相ノ
イズマスク回路６３を有する。

【００７６】第２のＵ相ノイズマスク回路６１は、フェ
ーズ出力信号Ｕｕｏｕｔ，Ｕｌｏｕｔがいずれもローの
ときに、比較信号Ｕｉｎ１′に応じた信号を出力する。
すなわち、フェーズ出力信号Ｕｕｏｕｔ，Ｕｌｏｕｔが
いずれもローのときには、３相モータ１のＵ相コイル１
Ｕには、ドライブ電流が供給されていないので、逆起電
圧が生じている。そのため、逆起電圧を検出すべく比較
信号Ｕｉｎ１′に応じた信号を逆起電圧信号Ｕｉｎ２と
して出力する。

【００７７】また、第２のＵ相ノイズマスク回路６１
は、フェーズ出力信号Ｕｕｏｕｔがハイのとき（このと
きは、必ずフェーズ出力信号Ｕｌｏｕｔはローにな
る。）には、逆起電圧信号Ｕｉｎ２をハイにして出力す
る。すなわち、フェーズ出力信号Ｕｕｏｕｔがハイのと
きには、Ｕ相コイル１ＵからＶ相コイル１Ｖ又はＷ相コ
イル１Ｗにドライブ電流が供給されているので、このＵ
相コイル１Ｕの電圧として逆起電圧信号Ｕｉｎ２をハイ
にして出力する。

【００７８】また、第２のＵ相ノイズマスク回路６１
は、フェーズ出力信号Ｕｌｏｕｔがハイのときには、逆
起電圧信号Ｕｉｎ２をローにして出力する。すなわち、
フェーズ出力信号Ｕｌｏｕｔがハイのときには、Ｖ相コ
イル１Ｖ又はＷ相コイル１ＷからＵ相コイル１Ｕにドラ
イブ電流が供給されているので、このＵ相コイル１Ｕの
電圧として逆起電圧信号Ｕｉｎ２をローにして出力す
る。

【００７９】なお、第２のＶ相ノイズマスク回路６２及
び第２のＷ相ノイズマスク回路６３についても、上述し
た第２のＵ相ノイズマスク回路６１と同様の動作を行
う。

【００８０】以上のように、この逆起電圧検出ロジック
２１では、各回路が逆起電圧を検出する際のノイズを除
去することができる。

【００８１】タイミングコントローラ５１では、Ｃｏｍ
ｐＯｕｔ信号が切り換わったのちにメインクロックを７
カウントしてタイミングクロックを発生させるので、Ｐ
ＷＭ信号がオン或いはオフになってからすぐの不安定な
出力状態では逆起電圧を検出せず、安定した状態で逆起
電圧を検出できる。また、７カウントしたのちは、Ｃｏ
ｍｐＯｕｔ信号の切り換えがなければ、すなわち、ＰＷ
Ｍ信号の切り換えがなければ、８カウント毎にタイミン
グクロックを発生させ、逆起電圧を検出する。特に、Ｐ
ＷＭ信号生成部４により発生するＰＷＭ信号は、メイン
クロックの１６クロック分のオン領域を０から１６クロ
ックまで変動させているので、ＰＷＭの１周期で必ず１
回は逆起電圧を検出できる。例えば、オン領域とオフ領
域がそれぞれ１／２ずつ（８クロック）であっても、逆
起電圧を検出することができる。従って、このタイミン
グコントローラ５１では、安定的に逆起電圧を検出させ
るためのタイミングクロックを生成することができる。

【００８２】第１のノイズマスク回路５２では、各ＥＸ
ＯＲの反転ゲート５８ｃ，５９ｃ，６０ｃ等により、２
回連続して同じ情報が入ってこなければデータを足り込
まず、前のデータを保持している。このことにより、例
えば図６（ｂ）〜（ｄ）に示す比較信号Ｕｉｎ１，Ｖｉ
ｎ１，Ｗｉｎ１において生じているキックバックノイズ
を除去することや、ＰＷＭの切り換えにおいて生じる切
換ノイズを除去することができる。例えば、図６（ｅ）
〜（ｇ）に示すような、キックバックノイズを除去した
逆起電圧信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉｎ２を出力でき
る。

【００８３】第２のノイズマスク回路５３では、３フェ
ーズロジック２３で生成する３相モータ１の各相コイル
の通電パターンをフィードバックさせて、逆起電力が検
出できる相コイルの相電圧のみを検出しているので、す
なわち、上層コイルと下層コイルとがオフの部分のみ相
の相電圧を検出しているので、さらに、ノイズに対して
強くすることができる。

【００８４】なお、タイミングコントローラ５１による
メインクロックのカウント数（この場合７カウント又は
８カウント）は、ＰＷＭ信号の生成手法やパルス幅に応
じて設定される。このため、この数値に限定されること
なく設計に応じた任意の値を設定すればよい。つまり、
ＰＷＭ信号で規定されたデューティ１／２未満のエッジ
の近傍で、ハイ領域及びローの電圧が検出できるタイミ
ングに設定し、ＰＷＭ周期の１周期に少なくとも１回逆
起電圧が検出できれば良い。このことにより、安定して
逆起電圧を検出ができる。

【００８５】また、この第１のノイズマスク回路５２で
は、２度連続して同一のデータが入力されなければデー
タを更新しない構成としているが、例えば、Ｄフリップ
フロップを複数段連ねてそれぞれＥＸ−ＯＲを取ること
で、３以上連続して同一のデータが入力されなければデ
ータを更新しない構成としてもよい。このことにより、
精度をさらに高めることができる。

【００８６】このような逆起電圧検出ロジック２１によ
り生成される逆起電圧信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉｎ
２は、エッジ検出ロジック２２及び３フェーズロジック
２３に供給される。

【００８７】次に、エッジ検出ロジック２２は、図１４
に示すように、ＥＸ−ＯＲ回路７１と、切替エッジ検出
回路７２と、タイムディレイ回路７３と、ＯＲゲート回
路７４とから構成されている。

【００８８】ＥＸ−ＯＲ回路３１は、逆起電圧検出ロジ
ック２１からの逆起電圧信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉ
ｎ２が供給される。このＥＸ−ＯＲ回路３１は、各逆起
電圧信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉｎ２の排他的論理和
を演算し、図６（ｈ）に示すような３（ＥＸＯＲ）信号
を生成し、これを切替エッジ検出回路７２に供給する。
このＥＸ−ＯＲ回路３１により生成される３（ＥＸＯ
Ｒ）信号は、各逆起電圧信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉ
ｎ２のいずれかがオンからオフに切り替わるタイミング
でローとなり、また、オフからオンに切り替わるタイミ
ングでハイとなる。

【００８９】具体的に、このＥＸ−ＯＲ回路３１は、図
１５に示すように、インバータ７１ｆにより反転された
Ｕｉｎ２とインバータ７１ｇにより反転されたＶｉｎ２
とＷｉｎ２とが供給される第１のＡＮＤゲート７１ａ
と、インバータ７１ｈにより反転されたＵｉｎ２とＶｉ
ｎ２とインバータ７１ｉにより反転されたＷｉｎ２とが
供給される第２のＡＮＤゲート７１ｂとを有する。ま
た、このＥＸ−ＯＲ回路３１は、Ｕｉｎ２とインバータ
７１ｊにより反転されたＶｉｎ２とインバータ７１ｋに
より反転されたＷｉｎ２とが供給される第３のＡＮＤゲ
ート７１ｃと、Ｕｉｎ２とＶｉｎ２とＷｉｎ２とが供給
される第４のＡＮＤゲート７１ｄとを有する。

【００９０】また、ＥＸ−ＯＲ回路３１は、第１〜第４
のＡＮＤゲート７１ａ〜７ｄの出力が供給され、３（Ｅ
ＸＯＲ）信号を出力するＯＲゲート７１ｅを有する。

【００９１】切替エッジ検出回路７２は、ＥＸ−ＯＲ回
路７１からの３（ＥＸＯＲ）信号が供給され、この３
（ＥＸＯＲ）信号の立ち上がりエッジ又は立ち下がりエ
ッジのタイミングを示すＳＤＥＸＯＲ信号と、このＳＤ
ＥＸＯＲと逆のエッジを検出するＩｉｎｖｅｒｔ信号を
生成する。切替エッジ検出回路７２には、３（ＥＸＯ
Ｒ）信号とともに、３フェーズロジック２３から供給さ
れるエッジマスク信号（ＥｄｇｅＭａｓｋ）と、このエ
ッジ検出ロジック２２の出力となる第１のマスク信号
（Ｍａｓｋ１）と、システムクロック（ＳｙＣｌｏｃ
ｋ）とが供給される。

【００９２】具体的に、切替エッジ検出回路７２は、図
１６に示すように、ＥＸ−ＯＲ回路７１からの３（ＥＸ
ＯＲ）信号、インバータ７２ａにより反転した第１のマ
スク信号（Ｍａｓｋ１）が供給される第１のＡＮＤゲー
ト７２ｂと、後述する第１のＤフリップフロップ７２ｅ
の出力、第１のマスク信号（Ｍａｓｋ１）が供給される
第２のＡＮＤゲート７２ｃと、この第１と第２のＡＮＤ
ゲート７２ｂ，７２ｃの出力が供給されるＯＲゲート７
２ｄとを有する。

【００９３】また、切替エッジ検出回路７２は、ＯＲゲ
ート７２ｄの出力が供給されこのＯＲゲート７２ｄから
の出力をシステムクロック（ＳｙＣｌｏｃｋ）と同期化
する第１のＤフリップフロップ７２ｅと、この第１のＤ
フリップフロップの出力が供給され、この出力をシステ
ムクロックと同期化する第２のＤフリップフロップ７２
ｆとを有する。このシステムクロック（ＳｙＣｌｏｃ
ｋ）については、詳細を後述する。

【００９４】切替エッジ検出回路７２は、エッジマスク
信号（ＥｄｇｅＭａｓｋ）と第１のＤフリップフロップ
７２ｅの出力とインバータ７２ｋにより反転した第２の
Ｄフリップフロップ７２ｆの出力とが供給される第３の
ＡＮＤゲート７２ｇと、インバータ７２ｌにより反転し
たエッジマスク信号（ＥｄｇｅＭａｓｋ）とインバータ
７２ｍにより反転した第１のＤフリップフロップ７２ｅ
の出力と第２のＤフリップフロップ７２ｆの出力とが供
給される第４のＡＮＤゲート７２ｈと、インバータ７２
ｎにより反転したエッジマスク信号（ＥｄｇｅＭａｓ
ｋ）と第１のＤフリップフロップ７２ｅの出力とインバ
ータ７２ｏにより反転した第２のＤフリップフロップ７
２ｆの出力とが供給される第５のＡＮＤゲート７２ｉ
と、エッジマスク信号（ＥｄｇｅＭａｓｋ）とインバー
タ７２ｐにより反転した第１のＤフリップフロップ７２
ｅの出力と第２のＤフリップフロップ７２ｆの出力とが
供給される第６のＡＮＤゲート７２ｊとを有する。

【００９５】また、切替エッジ検出回路７２は、第３と
第４のＡＮＤゲート７２ｇ，７２ｈの出力が供給され、
ＳＤＥｘｏｒを出力する第２のＯＲゲート７２ｑと、第
５と第６のＡＮＤゲート７２ｉ，７２ｊの出力が供給さ
れ、Ｉｉｎｖｅｒｔを出力する第３のＯＲゲート７２ｒ
とを有する。

【００９６】このような切替エッジ検出回路７２の出力
であるＳＤＥｘｏｒ及びＩｉｎｖｅｒｔは、タイムディ
レイ回路７３に供給される。

【００９７】タイムディレイ回路７３は、切替エッジ検
出回路７２から供給されたＳＤＥｘｏｒ及びＩｉｎｖｅ
ｒｔを所定時間遅らせる。また、タイムディレイ回路７
３は、Ｉｉｎｖｅｒｔに基づき詳細を後述するスロープ
信号（Ｓｌｏｐｅ）と、スタートフラグ（Ｓｔａｒｔｆ
ｌｕｇ）を生成する。

【００９８】具体的には、タイムディレイ回路７３は、
図１７に示すように、切替エッジ検出回路７２からのＳ
ＤＥｘｏｒが供給される第１と第２のＤフリップフロッ
プ７３ａ，７３ｂを有する。第２のＤフリップフロップ
７３ｂからシステムクロックで２カウント分遅延したＳ
ＤＥＸＯＲが出力される。

【００９９】また、タイムディレイ回路７３は、切替エ
ッジ検出回路７２からのＩｉｎｖｅｒｔが供給される第
３のＤフリップフロップ７３ｃを有する。この第３のＤ
フリップフロップ７３ｃからシステムクロックで１カウ
ント分遅延したＩｉｎｖｅｒｔが出力される。

【０１００】また、タイムディレイ回路７３は、第３の
Ｄフリップフロップ７３ｃの出力が供給され、この出力
を１システムクロック分遅延させる第４のＤフリップフ
ロップ７３ｄと、この第４のＤフリップフロップ７３ｄ
の出力がインバータ７３ｅにより反転されてリセットに
供給される第５〜第７のＤフリップフロップ７３ｆ〜７
３ｈとを有する。

【０１０１】第５〜第７のＤフリップフロップ７３ｆ，
７３ｇ，７３ｈは、リセットが解除されるとシステムク
ロックを３カウントしてスタートフラグ（Ｓｔａｒｔｆ
ｌｕｇ）を発生する。また、第６のＤフリップフロップ
７３ｇの出力は、インバータ７３ｉを介してスロープ信
号（Ｓｌｏｐｅ）として出力される。

【０１０２】ＯＲゲート回路７４には、タイムディレイ
回路７３からのＳＤＥＸＯＲ，Ｉｉｎｖｅｒｔ，スロー
プ信号（Ｓｌｏｐｅ）と、切替エッジ検出回路７２から
出力されるスロープ信号（Ｓｌｏｐｅ）とが供給され、
これらの信号の論理和を演算し、第１のマスク信号（Ｍ
ａｓｋ１）を生成する。なお、この第１のマスク信号
（Ｍａｓｋ１）は、切替エッジ検出回路７２にフィード
バックされる。

【０１０３】このような構成を有するエッジ検出ロジッ
ク２２は、第１のマスク信号（Ｍａｓｋ１）と、スロー
プ信号（Ｓｌｏｐｅ）と、スタートフラグ（Ｓｔａｒｔ
ｆｌｕｇ）と、ラッチ（Ｌａｔｃｈ）信号とを生成す
る。なお、ここで、ラッチ（Ｌａｔｃｈ）信号とＩｉｎ
ｖｅｒｔとは同一の信号である。

【０１０４】エッジ検出ロジック２２は、システムクロ
ック（ＳＹＣｌｏｃｋ）と、逆起電圧信号Ｕｉｎ２，Ｖ
ｉｎ２，Ｗｉｎ２と、エッジマスク（ＥｄｇｅＭａｓ
ｋ）信号が図１８（ａ）〜（ｅ）に示すようなタイミン
グで供給されると、スロープ信号（Ｓｌｏｐｅ）が、同
図（ｆ）に示すように、逆起電圧信号の切り替わりのタ
イミングを挟んで一定期間ローとなって出力される。ま
た、エッジ検出ロジック２２は、逆起電圧信号Ｕｉｎ
２，Ｖｉｎ２，Ｗｉｎ２の切り替わりのタイミングでハ
イとなり、スロープ信号（Ｓｌｏｐｅ）がローとなるタ
イミングと同時にローとなる第１のマスク信号（Ｍａｓ
ｋ１）を生成する。

【０１０５】エッジ検出ロジック２２から、第１のマス
ク信号（Ｍａｓｋ１）とラッチ（Ｌａｔｃｈ）信号が３
フェーズロジック２３に供給され、スタートフラグ（Ｓ
ｔａｒｔｆｌｕｇ）とラッチ（Ｌａｔｃｈ）信号がスタ
ートロジック２５に供給され、スロープ信号（Ｓｌｏｐ
ｅ）がアングル生成ロジック２６に供給され、ラッチ
（Ｌａｔｃｈ）信号がＰＬＬロジック２７に供給され
る。

【０１０６】次に、スタートロジック２５は、図１９に
示すようにラッチ（Ｌａｔｃｈ）信号でリセットされシ
ステムクロック（ＳＹＣｌｏｃｋ）をカウントする第１
〜第５のＴフリップフロップ２５ａ〜２５ｅと、第１，
第２のＴフリップフロップ２５ａ，２５ｂからの各出力
の論理積をとって第３のＴフリップフロップ２５ｃに供
給する第１のＡＮＤゲート２５ｆと、第１〜第３のＴフ
リップフロップ２５ａ〜２５ｃからの各出力の論理積を
とって第４のＴフリップフロップ２５ｄに供給する第２
のＡＮＤゲート２５ｇとを有している。また、第１〜第
４のＴフリップフロップ２５ａ〜２５ｄからの各出力の
論理積をとって第５のＴフリップフロップ２５ｅに供給
する第３のＡＮＤゲート２５ｈと、第１〜第５のＴフリ
ップフロップ２５ａ〜２５ｅからの各出力の論理積をと
って出力する第４のＡＮＤゲート２５ｉと、第４のＡＮ
Ｄゲート２５ｉからの出力をシステムクロック（ＳＹＣ
ｌｏｃｋ）に基づいて同期化し、これを通電パターンを
切り換えるためのＳｔｅｐ信号として出力するＤフリッ
プフロップ２５ｊとを有している。

【０１０７】３相モータ１が回転している場合、スター
トフラグ（Ｓｔａｒｔｆｌｕｇ）は周期的にスタートロ
ジック２５に供給されるはずである。しかし、例えば誤
った相コイルに通電した場合や回転が停止している状態
ではスタートフラグ（Ｓｔａｒｔｆｌｕｇ）はスタート
ロジック２５に供給されなくなる。このような状態で
は、同じ相コイルに連続して通電を行うこととなるた
め、いつまでも起動されないうえ、この通電される相コ
イルが損傷する等の不都合を生ずる。このため、スター
トロジック２５は、ハイレベルのスタートフラグが供給
されるタイミング、すなわち、逆起電圧をサンプリング
し通電を切り換えた直後から始動し、各Ｔフリップフロ
ップ２５ａ〜２５ｅによりシステムクロック（ＳＹＣｌ
ｏｃｋ）を例えば３２カウントする。そして、システム
クロック（ＳＹＣｌｏｃｋ）を３２カウントするまでに
ラッチ（Ｌａｔｃｈ）信号が供給されない場合は、３相
モータ１が停止しているものとみなし、次の通電パター
ンとするためのｓｔｅｐ信号を出力する。このｓｔｅｐ
信号は、３フェーズロジック２２に供給される。

【０１０８】また、このスタートロジック２５は、逆起
電圧のゼロクロスポイントが検出されラッチ（Ｌａｔｃ
ｈ）信号によって各Ｔフリップフロップ２５ａ〜２５ｅ
がリセットされることにより動作が停止する。

【０１０９】なお、システムクロック（ＳＹＣｌｏｃ
ｋ）のカウント数（この場合３２カウント）は、３相モ
ータ１のトルク定数や負荷となるイナーシャに応じて設
定される。このため、この数値に限定されることなく設
計に応じた任意の値を設定すればよい。

【０１１０】次に、アングル生成ロジック２６は、図２
０に示すように、カレントミラー回路からなる定電流源
８２と、この定電流源８２に接続されたコンデンサ８３
と、このコンデンサ８３に並列に接続されスイッチとし
て働くトランジスタ８４とからなるスロープ回路８１を
有する。

【０１１１】このスロープ回路８１のトランジスタ８４
は、エッジ検出ロジック２２からのスロープ信号（Ｓｌ
ｏｐｅ）によりスイッチングがされる。スロープ信号
（Ｓｌｏｐｅ）がハイのときは、コンデンサ８３が放電
される。また、スロープ信号（Ｓｌｏｐｅ）がローのと
きは、コンデンサ８３が充電される。定電流源８２に流
れる電流ｉ₁は、トランジスタ８４に流れる電流ｉ₂と比
較して十分小さい電流に設定する。このことにより、充
電時には瞬間的にコンデンサ８３に電荷がチャージさ
れ、放電時にはコンデンサ８３から徐々に電圧が出力さ
れる。すなわち、このスロープ回路８１から瞬間的に立
ち上がり、なだらかに立ち下がっていく台形波が出力さ
れる。なお、定電流源８２に流れる電流を可変すること
により、出力される台形波の立ち下がりの傾きを調整で
きる。

【０１１２】アングル生成ロジック２６は、スロープ回
路８１から出力される台形波とＰＷＭ信号生成部４によ
り用いられるＰＷＭ用鋸波が供給され、アングル信号
（ＡＮＧＬＥ）を生成するコンパレータ８５を有する。
このコンパレータ８５は、ＰＷＭ用の鋸波がスロープ回
路８１から出力される台形波より大きいときに、ハイと
なるアングル信号（ＡＮＧＬＥ）信号を生成する。な
お、台形波の立ち下がり時間をＰＷＭ用鋸波の周期に比
較して十分大きいものとすることで、徐々にデューティ
が大きくなるアングル信号（ＡＮＧＬＥ）信号を生成で
きる。

【０１１３】図２１は、ＰＷＭ用の鋸波とアングル信号
（ＡＮＧＬＥ）信号等を示したタイムチャート及び波形
図である。

【０１１４】図２１（ａ）は、コンパレータ８５に入力
されるＰＷＭ用鋸波と、スロープ回路８１の出力である
台形波の立ち下がり部分の波形図である。コンパレータ
８５により生成されるアングル信号（ＡＮＧＬＥ）は、
図２１（ｂ）に示すように、台形波が下がるにつれてデ
ューティが大きくなっている。

【０１１５】なお、アングル生成ロジック２６は、信号
処理部６の他のブロックとは異なりアナログ回路で構成
されている。そのため、例えば、半導体等でこの信号処
理部６を実施するときは、このブロックを別途他の半導
体等で構成しても良い。

【０１１６】このアングル生成ロジック２６により生成
されたアングル信号（ＡＮＧＬＥ）は、アウトプットロ
ジック２４に供給される。

【０１１７】次に、ＰＬＬロジック２７は、図２２に示
すような構成を有しており、位相比較器８６において、
エッジ検出ロジック２２から供給されるラッチ（Ｌａｔ
ｃｈ）信号の位相と、電圧可変型発振器（ＶＣＯ）８８
から出力されるＰＬＬＯＵＴ信号を、１／Ｎカウンタ５
８で例えば８分周或いは１６分周した分周信号（Ｆｉ
ｎ）の位相とを比較する。そして、この位相比較出力を
ローパスフィルタ８７を介してＶＣＯ８８に供給してこ
のＶＣＯ８８を発振駆動する。これにより、ラッチ（Ｌ
ａｔｃｈ）信号に同期したＰＬＬＯＵＴ信号を生成して
発振ロジック２８に供給する。

【０１１８】なお、エッジ検出ロジック２２から供給さ
れるラッチ（Ｌａｔｃｈ）信号は、信号の安定化を図る
ために、システムクロックと同期させたのちにこのＰＬ
Ｌロジック２７に供給するようにしてもよい。また、こ
のＰＬＬロジック２７は、アングル生成ロジック２６と
同様に、アナログ回路で構成されている。そのため、例
えば、半導体等でこの信号処理部６を実施するときは、
このブロックを別途他の半導体等で構成しても良い。

【０１１９】次に、発振ロジック２８は、両波整流部２
からのリバース信号（Ｒeverse），中央演算ユニット
（ＣＰＵ）等で生成されたモータのオンオフ制御するた
めのモータオンオフ制御信号（ＭON/OFF），ＰＬＬ回路
２５からのＰＬＬＯＵＴ信号，例えば５００ＫＨｚのメ
インクロック（Main Clock）及びＰＷＭ信号生成部４か
らのＰＷＭ信号（ＰＷＭ in)に基づいて、各種タイミン
グ信号を生成する。

【０１２０】発振ロジック２８は、ＰＬＬＯＵＴ信号を
メインクロックと同期させたシステムクロック（ＳｙＣ
ｌｏｃｋ）を生成する。このシステムクロックは、エッ
ジ検出ロジック２２、３フェーズロジック２３、スター
トロジック２５等に供給される。

【０１２１】また、発振ロジック２８は、モータオンオ
フ制御信号（ＭON/OFF）をシステムクロック（ＳｙＣｌ
ｏｃｋ）に同期させた信号を生成して、アウトプットロ
ジック２４に供給する。

【０１２２】また、発振ロジック２８は、リバース信号
（Ｒeverse）をシステムクロック（ＳｙＣｌｏｃｋ）に
同期させたシステムリバース信号（Ｒeverse）を生成し
て、アウトプットロジック２４に供給する。

【０１２３】次に、３フェーズロジック２３について説
明する。

【０１２４】この３フェーズロジック２３は、図２３に
示すように、逆起電圧検出ロジック２１からの逆起電圧
信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉｎ２と、３フェーズロジ
ック２３からの第１のマスク信号（Ｍａｓｋ１）と、シ
ステムクロック（ＳｙＣｌｏｃｋ）が供給され、逆起電
圧信号Ｕｉｎ２′，Ｖｉｎ２′，Ｗｉｎ２′を生成する
マスク回路３１を有する。

【０１２５】また、３フェーズロジック２３は、マスク
回路３１からの逆起電圧信号Ｕｉｎ２′，Ｖｉｎ２′，
Ｗｉｎ２′と、システムクロック（ＳｙＣｌｏｃｋ）
と、後述するデコード回路３３からの第２のマスク信号
（Ｍａｓｋ２）が供給され、逆起電圧信号Ｕｒｅｓ，Ｖ
ｒｅｓ，Ｗｒｅｓを生成するフェーズ生成回路３２を有
する。

【０１２６】また、３フェーズロジック２３は、フェー
ズ生成回路３２からの逆起電圧信号Ｕｒｅｓ，Ｖｒｅ
ｓ，Ｗｒｅｓが供給され、フェーズ出力信号Ｕｕｏｕ
ｔ，Ｕｌｏｕｔ，Ｖｕｏｕｔ，Ｖｌｏｕｔ，Ｗｕｏｕ
ｔ，Ｗｌｏｕｔと、第２のマスク信号（Ｍａｓｋ２）
と、第３のマスク信号（Ｍａｓｋ３）を生成するデコー
ド回路３３を有する。

【０１２７】また、３フェーズロジック２３は、フェー
ズ生成回路３２からの逆起電圧信号Ｕｒｅｓ，Ｖｒｅ
ｓ，Ｗｒｅｓが供給され、エッジ検出ロジック２２の切
替エッジ検出回路７２に供給するエッジマスク信号（Ｅ
ｄｇｅＭａｓｋ）信号を生成するエッジマスク生成回路
３４を有する。

【０１２８】マスク回路３１には、図１８（ｇ）で示し
たような、逆起電圧信号Ｕｉｎ２，Ｖｉｎ２，Ｗｉｎ２
が切り替わったタイミングつまり切替エッジでハイにな
り、次のエッジがくるであろうタイミングの手前でロー
となる第１のマスク信号（Ｍａｓｋ１）が供給される。
マスク回路３１は、この第１のマスク信号（Ｍａｓｋ
１）がハイのときには、逆起電圧信号Ｕｉｎ２，Ｖｉｎ
２，Ｗｉｎ２の取り込みを行わず、マスクする回路であ
る。そのため、このマスク回路３１では、例えば、逆起
電圧検出ロジック２１の出力がハンチングした場合など
であっても３相モータ１の駆動に影響が無いようにして
いる。

【０１２９】具体的に、マスク回路３１は、図２４に示
すように、逆起電圧信号Ｕｉｎ２とインバータ３５ｃに
より反転された第１のマスク信号（Ｍａｓｋ１）が供給
される第１のＡＮＤゲート３５ａと、後述するＤフリッ
プフロップ３５ｅの出力と第１のマスク信号（Ｍａｓｋ
１）が供給される第２のＡＮＤゲート３５ｂと、この第
１と第２のＡＮＤゲート３５ａ，３５ｂの出力が供給さ
れるＯＲゲート３５ｄと、このＯＲゲート３５ｄの出力
をシステムクロック（ＳｙＣｌｏｃｋ）に同期化させる
Ｄフリップフロップ３５ｅとからなるＵ相マスク回路３
５を有する。

【０１３０】このＵ相マスク回路３５は、Ｄフリップフ
ロップ３５ｅから第１のマスク信号（Ｍａｓｋ１）によ
りマスクされた逆起電圧信号Ｕｉｎ２′を出力する。

【０１３１】また、マスク回路３１は、逆起電圧信号Ｖ
ｉｎ２とインバータ３６ｃにより反転された第１のマス
ク信号（Ｍａｓｋ１）が供給される第１のＡＮＤゲート
３６ａと、後述するＤフリップフロップ３６ｅの出力と
第１のマスク信号（Ｍａｓｋ１）が供給される第２のＡ
ＮＤゲート３６ｂと、この第１と第２のＡＮＤゲート３
６ａ，３６ｂの出力が供給されるＯＲゲート３６ｄと、
このＯＲゲート３６ｄの出力をシステムクロック（Ｓｙ
Ｃｌｏｃｋ）に同期化させるＤフリップフロップ３６ｅ
とからなるＶ相マスク回路３６を有する。

【０１３２】このＶ相マスク回路３６は、Ｄフリップフ
ロップ３６ｅから第１のマスク信号（Ｍａｓｋ１）によ
りマスクされた逆起電圧信号Ｖｉｎ２′を出力する。

【０１３３】また、マスク回路３１は、逆起電圧信号Ｗ
ｉｎ２とインバータ３７ｃにより反転された第１のマス
ク信号（Ｍａｓｋ１）が供給される第１のＡＮＤゲート
３７ａと、後述するＤフリップフロップ３７ｅの出力と
第１のマスク信号（Ｍａｓｋ１）が供給される第２のＡ
ＮＤゲート３７ｂと、この第１と第２のＡＮＤゲート３
７ａ，３７ｂの出力が供給されるＯＲゲート３７ｄと、
このＯＲゲート３７ｄの出力をシステムクロック（Ｓｙ
Ｃｌｏｃｋ）に同期化させるＤフリップフロップ３７ｅ
とからなるＷ相マスク回路３７を有する。

【０１３４】このＷ相マスク回路３７は、Ｄフリップフ
ロップ３７ｅから第１のマスク信号（Ｍａｓｋ１）によ
りマスクされた逆起電圧信号Ｗｉｎ２′を出力する。

【０１３５】このように、マスク回路３１は、第１のマ
スク信号（Ｍａｓｋ１）に基づいて逆起電圧信号Ｕｉｎ
２′，Ｖｉｎ２′，Ｗｉｎ２′を生成し、フェーズ生成
回路３２に供給する。

【０１３６】フェーズ生成回路３２は、Ｓｔｅｐ信号に
基づいて各逆起電圧信号Ｕｉｎ２′，Ｖｉｎ２′，Ｗｉ
ｎ２′をサンプリングし、この各サンプル出力である逆
起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓを生成し、こ
れらをデコーダ部２９に供給する。なお、この際に、後
述するデコード回路３３からの第２のマスク信号（Ｍas
k2-U，Ｍask2-V，Ｍask2-W）フィードバックされて供給
される。この第２のマスク信号（Ｍask2-U，Ｍask2-V，
Ｍask2-W）は、３相モータ１の通電パターンに基づい
て、次に生成する逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗ
ｒｅｓがどのパターンになるのか予想した信号である。
すなわち、この第２のマスク信号（Ｍask2-U，Ｍask2-
V，Ｍask2-W）により、予想されたパターン以外の信号
が生成されないようにしている。

【０１３７】具体的に、フェーズ生成回路３２は、図２
５に示すように、マスク回路３１からの逆起電圧信号Ｕ
ｉｎ２′，Ｖｉｎ２′，Ｗｉｎ２′のうち、逆起電圧信
号Ｕｉｎ２′をサンプリングするＵサンプリング回路３
８と、Ｕサンプリング回路３８でサンプリングされた逆
起電圧Ｕｉｎ２′を保持するＵ用Ｄフリップフロップ３
２ｅと、３相モータ１のロータが回転しなかった場合に
スタートロジック２５からのＳｔｅｐ信号によりＵ用Ｄ
フリップフロップ３２ｅの通電パターンを次の通電パタ
ーンとする（ステップ送り）Ｕ用レジスタ制御回路３９
とを有している。

【０１３８】また、フェーズ生成回路３２は、逆起電圧
Ｖｉｎ２′をサンプリングするＶサンプリング回路４０
と、このＶサンプリング回路４０でサンプリングされた
逆起電圧Ｖを保持するＶ用Ｄフリップフロップ３２ｆ
と、３相モータ１のロータが回転しなかった場合にＳｔ
ｅｐ信号によりＶ用Ｄフリップフロップ３２ｆの通電パ
ターンを次の通電パターンとする（ステップ送り）Ｖ用
レジスタ制御回路４１とを有している。

【０１３９】また、フェーズ生成回路３２は、逆起電圧
Ｗｉｎ２′をサンプリングするＷサンプリング回路４２
と、このＷサンプリング回路４２でサンプリングされた
逆起電圧Ｗを保持するＷ用Ｄフリップフロップ３２ｇ
と、３相モータ１のロータが回転しなかった場合にＳｔ
ｅｐ信号によりＷ用Ｄフリップフロップ３２ｇの通電パ
ターンを次の通電パターンとする（ステップ送り）Ｗ用
レジスタ制御回路４３とを有している。

【０１４０】Ｕサンプリング回路３８は、逆起電圧Ｕｉ
ｎ２′，第２のＵ相マスク信号（Ｍａｓｋ２−Ｕ），イ
ンバータ３８ｂを介したＳｔｅｐ信号の反転出力が供給
されるＡＮＤゲート３８ａと、インバータ３８ｃにより
反転した第２のＵ相マスク信号（Ｍａｓｋ２−Ｕ），イ
ンバータ３８ｅを介したＳｔｅｐ信号の反転出力，Ｕ用
Ｄフリップフロップ３２ｅからの出力が供給されるＡＮ
Ｄゲート３８ｄとで構成されている。

【０１４１】Ｕ用レジスタ制御回路３９は、インバータ
３９ｃにより反転したＶ用Ｄフリップフロップ３２ｆか
らの出力，ステップ信号が供給されるＡＮＤゲート３９
ａと、ステップ信号，インバータ３９ｄにより反転した
Ｕ用Ｄフリップフロップ３２ｅの出力が供給されるＡＮ
Ｄゲート３９ｂとで構成されている。

【０１４２】Ｖサンプリング回路４０は、逆起電圧Ｖｉ
ｎ２′，第２のＶ相マスク信号（Ｍａｓｋ２−Ｖ），イ
ンバータ４０ｂにより反転したＳｔｅｐ信号の出力が供
給されるＡＮＤゲート４０ａと、インバータ４０ｃによ
り反転した第２のＶ相マスク信号（Ｍａｓｋ２−Ｖ），
インバータ４０ｅを介したＳｔｅｐ信号の反転出力，Ｖ
用Ｄフリップフロップ３２ｆからの出力が供給されるＡ
ＮＤゲート４０ｄとで構成されている。

【０１４３】Ｖ用レジスタ制御回路４１は、インバータ
４１ｃにより反転したＷ用Ｄフリップフロップ３２ｇか
らの出力，ステップ信号が供給されるＡＮＤゲート４１
ａと、ステップ信号，インバータ４１ｄにより反転した
Ｖ用Ｄフリップフロップ３２ｆの出力が供給されるＡＮ
Ｄゲート４１ｂとで構成されている。

【０１４４】Ｗサンプリング回路４２は、逆起電圧Ｗｉ
ｎ２′，第２のＷ相マスク信号（Ｍａｓｋ２−Ｗ），イ
ンバータ４２ｂを介したＳｔｅｐ信号の反転出力が供給
されるＡＮＤゲート４２ａと、インバータ４２ｃにより
反転した第２のＷ相マスク信号（Ｍａｓｋ２−Ｗ），イ
ンバータ４２ｅを介したＳｔｅｐ信号の反転出力，Ｗ用
Ｄフリップフロップ３２ｇからの出力が供給されるＡＮ
Ｄゲート４２ｄとで構成されている。

【０１４５】Ｗ用レジスタ制御回路４３は、インバータ
４３ｃにより反転したＵ用Ｄフリップフロップ３２ｅか
らの反転出力，ステップ信号が供給されるＡＮＤゲート
４３ａと、ステップ信号，インバータ４３ｄにより反転
したＷ用Ｄフリップフロップ３２ｇの反転出力が供給さ
れるＡＮＤゲート４３ｂとで構成されている。

【０１４６】また、フェーズ生成回路３２は、インバー
タ３２ｈにより反転したＵ相Ｄフリップフロップ３２ｅ
からの出力，インバータ３２ｉにより反転したＶ相Ｄフ
リップフロップ３２ｆからの出力，インバータ３２ｊに
より反転したＷ相Ｄフリップフロップ３２ｇからの出力
が供給される第１のＡＮＤゲート３２ｋと、Ｕ相Ｄフリ
ップフロップ３２ｅの出力，Ｖ相Ｄフリップフロップ３
２ｆの出力，Ｗ相Ｄフリップフロップ３２ｇの出力が供
給される第２のＡＮＤゲート３２ｌとを有する。

【０１４７】そして、フェーズ生成回路３２は、Ｕサン
プリング回路３８のＡＮＤゲート３８ａ，３８ｄ及びＵ
用レジスタ制御回路３９のＡＮＤゲート３９ａ，３９ｂ
の各出力の論理和をとってＵ用Ｄフリップフロップ３２
ｅに供給する第１のＯＲゲート３２ａと、Ｖサンプリン
グ回路４０のＡＮＤゲート４０ａ，４０ｄ及びＶ用レジ
スタ制御回路４１のＡＮＤゲート４１ａ，４１ｂの各出
力の論理和をとってＶ用Ｄフリップフロップ３２ｆに供
給する第２のＯＲゲート３２ｂと、Ｗサンプリング回路
４２のＡＮＤゲート４２ａ，４２ｄと、Ｗ用レジスタ制
御回路４３のＡＮＤゲート４３ａ，４３ｂ及び第２のＡ
ＮＤゲート３２ｌの各出力の論理和をとって第３のＯＲ
ゲート３２ｃと、この第３のＯＲゲート３２ｃと第２の
ＡＮＤゲート３２ｋの出力の論理積をとってＷ用Ｄフリ
ップフロップ３２ｇに供給する第３のＡＮＤゲート３２
ｄとを有している。

【０１４８】このような構成を有するフェーズ生成回路
３２は、各サンプリング回路４２により、各逆起電圧信
号Ｕｉｎ２′，Ｖｉｎ２′，Ｗｉｎ２′を各第２のマス
ク信号（Ｍask2-U，Ｍask2-V，Ｍask2-W）が供給される
タイミングと一致したタイミングでサンプリングし、こ
れらを各ＯＲゲート３２ａ〜３２ｃを介して各Ｄフリッ
プフロップ３２ｅ〜３２ｇに供給する。これにより、変
化があらわれる相コイルの逆起電圧のみをサンプリング
することができ、これ以外の相コイルの逆起電圧は、各
Ｄフリップフロップ３２ｅ〜３２ｇにより保持される。
従って、各Ｄフリップフロップ３２ｅ〜３２ｇからは、
Ｓｔｅｐ信号が供給されない限り、それぞれ保持され
て、逆起電圧信号Ｕｉｎ２′，Ｖｉｎ２′，Ｗｉｎ２′
のサンプル出力である逆起電圧信号Ｕｒｅｓ，Ｖｒｅ
ｓ，Ｗｒｅｓがそのまま出力されることとなる。

【０１４９】また、誤った相コイルに通電した場合や回
転が停止している状態では、上述のようにスタートロジ
ック２５にスタートフラグ（Ｓｔａｒｔｆｌｕｇ）が供
給されないため、スタートロジック２５の各フリップフ
ロップ２５ａ〜２５ｅによりシステムクロック（ＳｙＣ
ｌｏｃｋ）が３２カウントされ、次の通電パターンとす
るためのＳｔｅｐ信号が出力される。

【０１５０】フェーズ生成回路３２は、このＳｔｅｐ信
号が供給されると、各レジスタ制御回路３９，４１，４
３がそれぞれ動作状態となり、インバータ３９ｃを介し
たＷ用Ｄフリップフロップ３２ｇからの反転出力がＵ用
レジスタ制御回路３９からＵ用Ｄフリップフロップ３２
ｅに供給され、インバータ４１ｃを介したＵ用Ｄフリッ
プフロップ３２ｅからの反転出力がＶ用レジスタ制御回
路４１からＶ用Ｄフリップフロップ３２ｆに供給され、
インバータ４３ｃを介したＶ用Ｄフリップフロップ３２
ｆからの反転出力がＷ用レジスタ制御回路４３からＷ用
Ｄフリップフロップ３２ｇに供給される。

【０１５１】これにより、各Ｄフリップフロップ３２ｅ
〜３２ｇからの出力を次の通電パターンの出力とするこ
とができる（ステップ送り）。このようなステップ送り
は、３相モータ１が起動され、Ｓtep 信号が供給されな
くなるまで続けられる。そして、起動時に確実に回転を
開始させることができ、起動特性を改善することができ
る。

【０１５２】このようにフェーズ生成回路３２で生成さ
れた各逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓは、
それぞれデコード回路３３及びエッジマスク生成回路３
４に供給される。

【０１５３】デコード回路３３は、フェーズ生成回路３
２から供給される逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗ
ｒｅｓと、アングル生成ロジック２６から供給されるス
ロープ信号（Ｓｌｏｐｅ）と、エッジ検出ロジック２２
から供給されるラッチ（Ｌａｔｃｈ）信号に基づいて、
３相モータ１をドライブするドライバ７の上層トランジ
スタ及び下層トランジスタをオンオフ制御するための第
１〜第６のフェーズ出力信号を生成する。

【０１５４】また、デコード回路３３は、上述した第２
のマスク信号（Ｍａｓｋ２）と第３のマスク信号（Ｍａ
ｓｋ３）を生成する。

【０１５５】具体的、にデコード回路３３は、図２６に
示すような構成を有しており、図１に示すドライバ７に
設けられているＵ相コイル用のトランジスタをオンオフ
制御するための第１のフェーズ出力信号Ｕｕｏｕｔ及び
第２のフェーズ出力信号Ｕｌｏｕｔを生成するＵ相フェ
ーズ出力回路４４と、Ｖ相コイル用のトランジスタをオ
ンオフ制御するための第３のフェーズ出力信号Ｖｕｏｕ
ｔ及び第４のフェーズ出力信号Ｖｌｏｕｔを生成するＶ
相フェーズ出力回路４５と、Ｗ相コイル用のトランジス
タをオンオフ制御するための第５のフェーズ出力信号Ｗ
ｕｏｕｔ及び第６のフェーズ出力信号Ｗｌｏｕｔを生成
するＵ相フェーズ出力回路４６とを有している。

【０１５６】Ｕ相フェーズ出力回路４４は、逆起電圧信
号Ｕｒｅｓ，第２のインバータ３３ｂを介して反転され
た逆起電圧信号Ｖｒｅｓが供給され第１のフェーズ出力
信号Ｕｕｏｕｔを出力する第１のＡＮＤゲート４４ａ
と、第１のインバータ３３ａを介して反転された逆起電
圧信号Ｕｒｅｓ，逆起電圧信号Ｖｒｅｓが供給され第２
のフェーズ出力信号Ｕｌｏｕｔを出力するＡＮＤゲート
４４ｂとから構成されている。

【０１５７】Ｖ相フェーズ出力回路４５は、逆起電圧信
号Ｖｒｅｓ，第３のインバータ３３ｃを介して反転され
た逆起電圧信号Ｗｒｅｓが供給され第３のフェーズ出力
信号Ｖｕｏｕｔを出力する第１のＡＮＤゲート４５ａ
と、第２のインバータ３３ｂを介して反転された逆起電
圧信号Ｖｒｅｓ，逆起電圧信号Ｗｒｅｓが供給され第４
のフェーズ出力信号Ｖｌｏｕｔを出力するＡＮＤゲート
４５ｂとから構成されている。

【０１５８】Ｗ相フェーズ出力回路４６は、逆起電圧信
号Ｗｒｅｓ，第１のインバータ３３ａを介して反転され
た逆起電圧信号Ｕｒｅｓが供給され第５のフェーズ出力
信号Ｗｕｏｕｔ第１のＡＮＤゲート４６ａと、第３のイ
ンバータ３３ｃを介して反転された逆起電圧信号Ｗｒｅ
ｓ，逆起電圧信号Ｕｒｅｓが供給され第６のフェーズ出
力信号Ｗｌｏｕｔを出力するＡＮＤゲート４６ｂとから
構成されている。

【０１５９】また、デコード回路３３は、各相コイル１
Ｕ，１Ｖ，１Ｗの逆起電圧の変化があらわれるタイミン
グで所定期間ハイレベルとなるＵ相用，Ｖ相用，Ｗ相用
の第２のマスク信号（Ｍask2-U，Ｍask2-V，Ｍask2-W）
と第３のマスク信号（Ｍask3-U，Ｍask3-V，Ｍask3-W）
を生成するためのＵ相マスク生成回路４７と、Ｖ相マス
ク生成回路４８と、Ｗ相マスク生成回路４９とを有す
る。

【０１６０】Ｕ相マスク生成回路４７は、逆起電圧信号
Ｕｒｅｓ，逆起電圧信号Ｖｒｅｓ及び第３のインバー
タ３３ｃにより反転された逆起電圧信号Ｗｒｅｓが供給
される第１のＡＮＤゲート４７ａと、第１のインバータ
３３ａにより反転された逆起電圧信号Ｕｒｅｓ，第２の
インバータ３３ｂにより反転された逆起電圧信号Ｖｒｅ
ｓ及び逆起電圧信号Ｗｒｅｓが供給される第２のＡＮＤ
ゲート４７ｂと、この第１と第２のＡＮＤゲート４７
ａ，４７ｂの各出力の論理和を出力するＯＲゲート４７
ｃとで構成されている。

【０１６１】そして、第１のＡＮＤゲート３３ｄは、Ｕ
相マスク生成回路４７の出力，ラッチ（Ｌａｔｃｈ）信
号との論理積を第２のＵ相マスク信号（Ｍａｓｋ２−
Ｕ）として出力する。また、第２のＡＮＤゲート３３ｇ
は、Ｕ相マスク生成回路４７の出力と，スロープ信号
（Ｓｌｏｐｅ）との論理積を第３のＵ相マスク信号（Ｍ
ａｓｋ３−Ｕ）として出力する。

【０１６２】Ｖ相マスク生成回路４８は、逆起電圧信号
Ｕｒｅｓ，第２のインバータ３３ｂにより反転された
逆起電圧信号Ｖｒｅｓ及び第３のインバータ３３ｃによ
り反転された逆起電圧信号Ｗｒｅｓが供給される第１の
ＡＮＤゲート４８ａと、第１のインバータ３３ａにより
反転された逆起電圧信号Ｕｒｅｓ，逆起電圧信号Ｖｒｅ
ｓ及び逆起電圧信号Ｗｒｅｓが供給される第２のＡＮＤ
ゲート４８ｂと、この第１と第２のＡＮＤゲート４８
ａ，４８ｂの各出力の論理和を出力するＯＲゲート４８
ｃとで構成されている。

【０１６３】そして、第３のＡＮＤゲート３３ｅは、Ｕ
相マスク生成回路４８の出力，ラッチ（Ｌａｔｃｈ）信
号との論理積を第２のＶ相マスク信号（Ｍａｓｋ２−
Ｖ）として出力する。また、第４のＡＮＤゲート３３ｈ
は、Ｖ相マスク生成回路４８の出力と，スロープ信号
（Ｓｌｏｐｅ）との論理積を第３のＶ相マスク信号（Ｍ
ａｓｋ３−Ｖ）として出力する。

【０１６４】Ｗ相マスク生成回路４９は、第１のインバ
ータにより反転された逆起電圧信号Ｕｒｅｓ，逆起電
圧信号Ｖｒｅｓ及び第３のインバータ３３ｃにより反転
された逆起電圧信号Ｗｒｅｓが供給される第１のＡＮＤ
ゲート４９ａと、逆起電圧信号Ｕｒｅｓ，第２のインバ
ータ３３ｂにより反転された逆起電圧信号Ｖｒｅｓ及び
逆起電圧信号Ｗｒｅｓが供給される第２のＡＮＤゲート
４９ｂと、この第１と第２のＡＮＤゲート４９ａ，４９
ｂの各出力の論理和を出力するＯＲゲート４９ｃとで構
成されている。

【０１６５】そして、第４のＡＮＤゲート３３ｆは、Ｗ
相マスク生成回路４８の出力，ラッチ（Ｌａｔｃｈ）信
号との論理積を第２のＷ相マスク信号（Ｍａｓｋ２−
Ｗ）として出力する。また、第６のＡＮＤゲート３３ｉ
は、Ｗ相マスク生成回路４８の出力と，スロープ信号
（Ｓｌｏｐｅ）との論理積を第３のＷ相マスク信号（Ｍ
ａｓｋ３−Ｗ）として出力する。

【０１６６】このような構成を有するデコード回路３３
は、各逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓ
で構成される上述の第１〜第６の通電パターンに基づい
て各相の上層トランジスタ及び下層トランジスタをオン
オフ制御する第１〜第６のコントロール信号Ｕｕ〜Ｗｌ
を生成する。

【０１６７】すなわち、デコード回路３３に供給される
各逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓが図６
（ｉ）〜（ｋ）に示す第１の通電パターン（Ｈ，Ｌ，
Ｈ）及び第２の通電パターン（Ｈ，Ｌ，Ｌ）であるとき
は、デコード回路３３からこの間ハイレベルとなる同図
（ｏ）に示すような第１のフェーズ出力信号Ｕｕｏｕｔ
が出力される。同じく、デコード回路３３に供給される
各逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓが図６
（ｉ）〜（ｋ）に示す第４の通電パターン（Ｌ，Ｈ，
Ｌ）及び第５の通電パターン（Ｌ，Ｈ，Ｈ）であるとき
は、デコード回路３３からこの間ハイレベルとなる同図
（ｐ）に示すような第２のフェーズ出力信号Ｕｌｏｕｔ
が出力される。

【０１６８】また、デコード回路３３に供給される各逆
起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓが図６
（ｉ）〜（ｋ）に示す第３の通電パターン（Ｈ，Ｈ，
Ｌ）及び第４の通電パターン（Ｌ，Ｈ，Ｌ）であるとき
は、デコード回路３３からこの間ハイレベルとなる同図
（ｑ）に示すような第３のフェーズ出力信号Ｖｕｏｕｔ
が出力される。同じく、デコード回路３３に供給される
各逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓが図６
（ｉ）〜（ｋ）に示す第１の通電パターン（Ｈ，Ｌ，
Ｈ）及び第６の通電パターン（Ｌ，Ｌ，Ｈ）であるとき
は、デコード回路３３からこの間ハイレベルとなる同図
（ｒ）に示すような第４のフェーズ出力信号Ｖｌｏｕｔ
が出力される。

【０１６９】また、デコード回路３３に供給される各逆
起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓが図６
（ｉ）〜（ｋ）に示す第５の通電パターン（Ｌ，Ｈ，
Ｈ）及び第６の通電パターン（Ｌ，Ｌ，Ｈ）であるとき
は、デコード回路３３からこの間ハイレベルとなる同図
（ｓ）に示すような第５のフェーズ出力信号Ｗｕｏｕｔ
が出力される。同じく、デコード回路３３に供給される
各逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓが図６
（ｉ）〜（ｋ）に示す第２の通電パターン（Ｈ，Ｌ，
Ｌ）及び第３の通電パターン（Ｈ，Ｈ，Ｌ）であるとき
は、デコード回路３３からこの間ハイレベルとなる同図
（ｔ）に示すような第６のフェーズ出力信号Ｗｌｏｕｔ
が出力される。

【０１７０】このようにして生成された各フェーズ出力
信号Ｕｕｏｕｔ〜Ｗｌｏｕｔは、それぞれアウトプット
コントローラ３０に供給される。

【０１７１】また、デコード回路３３は、それぞれ各通
電パターンに基づいて、次に逆起電圧信号Ｕｒｅｓ，
Ｖｒｅｓ，Ｗｒｅｓのどのエッジがくるのかを予測
し、図６（ｌ）〜（ｎ）に示すように、各第２のマスク
信号（Ｍask2-U，Ｍask2-V，Ｍask2-W）としてフェーズ
生成回路３２に供給する。

【０１７２】エッジマスク生成回路３４は、フェーズ生
成回路３２からの逆起電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗ
ｒｅｓが供給され、エッジ検出ロジック２２に供給する
エッジマスク信号（ＥｄｇｅＭａｓｋ）を生成する。

【０１７３】具体的には、エッジマスク生成回路３４
は、図２７に示すように、第１のインバータ３４ａによ
り反転された逆起電圧信号Ｕｒｅｓ，第２のインバータ
３４ｂにより反転された逆起電圧信号Ｖｒｅｓ及び逆起
電圧信号Ｗｒｅｓが供給される第１のＡＮＤゲート３４
ｄと、第１のインバータ３４ａにより反転された逆起電
圧信号Ｕｒｅｓ，逆起電圧信号Ｖｒｅｓ及び第３のイン
バータ３４ｃにより反転された逆起電圧信号Ｗｒｅｓが
供給される第２のＡＮＤゲート３４ｅと、逆起電圧信号
Ｕｒｅｓ，第２のインバータ３４ｂにより反転された逆
起電圧信号Ｖｒｅｓ及び第３のインバータ３４ｃにより
反転された逆起電圧信号Ｗｒｅｓが供給される第３のＡ
ＮＤゲート３４ｆと、逆起電圧信号Ｕｒｅｓ，逆起電圧
信号Ｖｒｅｓ及び逆起電圧信号Ｗｒｅｓが供給される第
４のＡＮＤゲート３４ｇと、これら第１〜第４のＡＮＤ
ゲート３４ｄ〜３４ｇの出力の論理和を出力するＯＲゲ
ート３４ｈとを有している。

【０１７４】この様な構成を有することにより、エッジ
マスク生成回路３４は、図６（ｕ）に示すような各逆起
電圧信号Ｕｒｅｓ，Ｖｒｅｓ，Ｗｒｅｓのエッジ部分を
表す信号を生成し、エッジ検出ロジック２２に供給す
る。

【０１７５】次に、アウトプットロジック２４は、図２
８に示すように、３フェーズロジック２３からのフェー
ズ出力信号Ｕｕｏｕｔ，Ｕｌｏｕｔ，Ｖｕｏｕｔ，Ｖｌ
ｏｕｔ，Ｗｕｏｕｔ，Ｗｌｏｕｔによる上層及び下層ト
ランジスタのコントロールを切り換える反転回路９１
と、反転回路９１を介して供給されるフェーズ出力信号
にＰＷＭ信号生成部４からのパルス幅変調信号（ＰＷＭ
Carrier）を合成してコントロール信号Ｕｕ，Ｕｌ，Ｖ
ｕ，Ｖｌ，Ｗｕ，Ｗｌを生成するＰＷＭ合成回路９２と
を有している。

【０１７６】３相モータ１の回転数が規定以上に速くな
り、例えばサーボ制御系等から供給される回転サーボ信
号が、回転数を落とすためにマイナス入力となると、両
波整流部２から、リバース信号（Ｒeverse）が出力され
る。このリバース信号は、回転数を落とすブレーキモー
ドとなった場合に、後述するドライバ７の上層，下層ト
ランジスタの駆動の駆動論理を反転させ、逆方向通電を
行い３相モータ１にブレーキをかけるための信号であ
る。このリバース信号（Ｒeverse）は、発振ロジック２
８を介してこのアウトプットロジック２４に供給され
る。

【０１７７】反転回路９１には、このリバース信号（Ｒ
everse）信号と、フェーズ出力信号Ｕｕｏｕｔ，Ｕｌｏ
ｕｔ，Ｖｕｏｕｔ，Ｖｌｏｕｔ，Ｗｕｏｕｔ，Ｗｌｏｕ
ｔとが供給される。この反転回路９１は、リバース信号
（Ｒeverse）がハイときには、上層トランジスタと下層
トランジスタのコントロール信号の駆動論理を入れ換え
てＰＷＭ合成回路９２に出力する。また、リバース信号
（Ｒeverse）信号がローのときは上層トランジスタと下
層トランジスタのコントロール信号はそのままでＰＷＭ
合成回路９２に出力する。

【０１７８】具体的には、反転回路９１は、図２９に示
すように、インバータ９３ｃにより反転されたリバース
信号（Ｒeverse）信号，フェーズ出力信号Ｕｕｏｕｔが
供給される第１のＡＮＤゲート９３ａと、リバース信号
（Ｒeverse），フェーズ出力信号Ｕｌｏｕｔが供給され
る第２のＡＮＤゲート９３ｂと、この第１と第２のＡＮ
Ｄゲート９３ａ，９３ｂの論理和をフェーズ出力信号Ｕ
ｕｏｕｔ′として出力するＯＲゲート９３ｄとを有して
いる。

【０１７９】また、反転回路９１は、リバース信号（Ｒ
everse）信号，フェーズ出力信号Ｕｕｏｕｔが供給され
る第１のＡＮＤゲート９４ａと、インバータ９４ｃによ
り反転されたリバース信号（Ｒeverse），フェーズ出力
信号Ｕｌｏｕｔが供給される第２のＡＮＤゲート９４ｂ
と、この第１と第２のＡＮＤゲート９４ａ，９４ｂの論
理和をフェーズ出力信号Ｕｌｏｕｔ′として出力するＯ
Ｒゲート９４ｄとを有している。

【０１８０】反転回路９１は、インバータ９５ｃにより
反転されたリバース信号（Ｒeverse）信号，フェーズ出
力信号Ｖｕｏｕｔが供給される第１のＡＮＤゲート９５
ａと、リバース信号（Ｒeverse），フェーズ出力信号Ｖ
ｌｏｕｔが供給される第２のＡＮＤゲート９５ｂと、こ
の第１と第２のＡＮＤゲート９５ａ，９５ｂの論理和を
フェーズ出力信号Ｖｕｏｕｔ′として出力するＯＲゲー
ト９５ｄとを有している。

【０１８１】また、反転回路９１は、リバース信号（Ｒ
everse）信号，フェーズ出力信号Ｖｕｏｕｔが供給され
る第１のＡＮＤゲート９６ａと、インバータ９６ｃによ
り反転されたリバース信号（Ｒeverse），フェーズ出力
信号Ｖｌｏｕｔが供給される第２のＡＮＤゲート９６ｂ
と、この第１と第２のＡＮＤゲート９６ａ，９６ｂの論
理和をフェーズ出力信号Ｖｌｏｕｔ′として出力するＯ
Ｒゲート９６ｄとを有している。

【０１８２】反転回路９１は、インバータ９７ｃにより
反転されたリバース信号（Ｒeverse）信号，フェーズ出
力信号Ｗｕｏｕｔが供給される第１のＡＮＤゲート９７
ａと、リバース信号（Ｒeverse），フェーズ出力信号Ｗ
ｌｏｕｔが供給される第２のＡＮＤゲート９７ｂと、こ
の第１と第２のＡＮＤゲート９７ａ，９７ｂの論理和を
フェーズ出力信号Ｗｕｏｕｔ′として出力するＯＲゲー
ト９７ｄとを有している。

【０１８３】また、反転回路９１は、リバース信号（Ｒ
everse）信号，フェーズ出力信号Ｗｕｏｕｔが供給され
る第１のＡＮＤゲート９８ａと、インバータ９８ｃによ
り反転されたリバース信号（Ｒeverse），フェーズ出力
信号Ｗｌｏｕｔが供給される第２のＡＮＤゲート９８ｂ
と、この第１と第２のＡＮＤゲート９８ａ，９８ｂの論
理和をフェーズ出力信号Ｗｌｏｕｔ′として出力するＯ
Ｒゲート９８ｄとを有している。

【０１８４】このような構成を有する反転回路９１は、
フェーズ出力信号Ｕｕｏｕｔ′，Ｕｌｏｕｔ′，Ｖｕｏ
ｕｔ′，Ｖｌｏｕｔ′，Ｗｕｏｕｔ′，Ｗｌｏｕｔ′を
ＰＷＭ合成回路９２に供給する。

【０１８５】ＰＷＭ合成回路９２は、反転回路９１から
供給されるフェーズ出力信号Ｕｕｏｕｔ′，Ｕｌｏｕ
ｔ′，Ｖｕｏｕｔ′，Ｖｌｏｕｔ′，Ｗｕｏｕｔ′，Ｗ
ｌｏｕｔ′にパルス幅変調信号（ＰＷＭ Carrier）を合
成する。また、ＰＷＭ合成回路９２は、反転回路９１か
ら供給されるフェーズ出力信号Ｕｕｏｕｔ′，Ｕｌｏｕ
ｔ′，Ｖｕｏｕｔ′，Ｖｌｏｕｔ′，Ｗｕｏｕｔ′，Ｗ
ｌｏｕｔ′にアングル信号（ＡＮＧＬＥ）を合成する。

【０１８６】すなわち、ＰＷＭ合成回路９２は、３相モ
ータ１をドライブするドライバ７を構成する上層及び下
層トランジスタの相切り換えのタイミングを示している
フェーズ出力信号に、ドライブのパワー及び切り換えス
ピードをコントロールするＰＷＭ信号を合成している。
また、ＰＷＭ合成回路９２は、アングル信号（ＡＮＧＬ
Ｅ）信号を合成することにより、３相モータ１の各相の
切り換えタイミングでなめらかに切り換えを行うため、
相切り換え時におけるパルス幅変調信号（ＰＷＭ Carri
er）を変化させている。

【０１８７】具体的に、ＰＷＭ合成回路９２は、図３０
に示すように、３フェーズロジック２３から出力される
第３のＷ相マスク信号（Ｍａｓｋ３−Ｗ），インバータ
１０１により反転されたアングル信号（ＡＮＧＬＥ）が
供給されるＡＮＤゲート１０２と、第３のＵ相マスク信
号（Ｍａｓｋ３−Ｕ），インバータ１０１により反転さ
れたアングル信号（ＡＮＧＬＥ）が供給されるＡＮＤゲ
ート１０３と、第３のＶ相マスク信号（Ｍａｓｋ３−
Ｖ），インバータ１０１により反転されたアングル信号
（ＡＮＧＬＥ）が供給されるＡＮＤゲート１０４とを有
している。

【０１８８】また、ＰＷＭ合成回路９２は、フェーズ出
力信号Ｕｕｏｕｔ′，インバータ１０５ｃにより反転さ
れたＡＮＤゲート１０２の出力が供給される第１のＡＮ
Ｄゲート１０５ａと、フェーズ出力信号Ｖｕｏｕｔ′，
ＡＮＤゲート１０３の出力が供給される第２のＡＮＤゲ
ート１０５ｂと、この第１と第２のＡＮＤゲート１０５
ａ，１０５ｂの論理和を出力する第１のＯＲゲート１０
５ｄとを有している。ＰＷＭ合成回路９２は、フェーズ
出力信号Ｕｌｏｕｔ′，インバータ１０６ｃにより反転
されたＡＮＤゲート１０３の出力が供給される第１のＡ
ＮＤゲート１０６ａと、フェーズ出力信号Ｖｌｏｕ
ｔ′，ＡＮＤゲート１０３の出力が供給される第２のＡ
ＮＤゲート１０６ｂと、この第１と第２のＡＮＤゲート
１０６ａ，１０６ｂの論理和を出力する第２のＯＲゲー
ト１０６ｄとを有している。

【０１８９】ＰＷＭ合成回路９２は、フェーズ出力信号
Ｖｕｏｕｔ′，インバータ１０７ｃにより反転されたＡ
ＮＤゲート１０３の出力が供給される第１のＡＮＤゲー
ト１０７ａと、フェーズ出力信号Ｗｕｏｕｔ′，ＡＮＤ
ゲート１０４の出力が供給される第２のＡＮＤゲート１
０７ｂと、この第１と第２のＡＮＤゲート１０７ａ，１
０７ｂの論理和を出力する第３のＯＲゲート１０７ｄと
を有している。

【０１９０】ＰＷＭ合成回路９２は、フェーズ出力信号
Ｖｌｏｕｔ′，インバータ１０８ｃにより反転されたＡ
ＮＤゲート１０３の出力が供給される第１のＡＮＤゲー
ト１０８ａと、フェーズ出力信号Ｗｌｏｕｔ′，ＡＮＤ
ゲート１０４の出力が供給される第２のＡＮＤゲート１
０８ｂと、この第１と第２のＡＮＤゲート１０８ａ，１
０８ｂの論理和を出力する第４のＯＲゲート１０８ｄと
を有している。

【０１９１】ＰＷＭ合成回路９２は、フェーズ出力信号
Ｗｕｏｕｔ′，インバータ１０９ｃにより反転されたＡ
ＮＤゲート１０４の出力が供給される第１のＡＮＤゲー
ト１０９ａと、フェーズ出力信号Ｕｕｏｕｔ′，ＡＮＤ
ゲート１０２の出力が供給される第２のＡＮＤゲート１
０９ｂと、この第１と第２のＡＮＤゲート１０９ａ，１
０９ｂの論理和を出力する第５のＯＲゲート１０９ｄと
を有している。

【０１９２】ＰＷＭ合成回路９２は、フェーズ出力信号
Ｗｌｏｕｔ′，インバータ１１０ｃにより反転されたＡ
ＮＤゲート１０４の出力が供給される第１のＡＮＤゲー
ト１１０ａと、フェーズ出力信号Ｕｌｏｕｔ′，ＡＮＤ
ゲート１０２の出力が供給される第２のＡＮＤゲート１
１０ｂと、この第１と第２のＡＮＤゲート１１０ａ，１
１０ｂの論理和を出力する第６のＯＲゲート１１０ｄと
を有している。

【０１９３】また、ＰＷＭ合成回路９２は、３相モータ
１のスイッチの切り換えを行うＯＵＴ−ＯＮ／ＯＦＦ信
号，第１のＯＲゲート１０５ｄの出力が供給され、コン
トロール信号Ｕｕを出力するＡＮＤゲート１１１と、Ｏ
ＵＴ−ＯＮ／ＯＦＦ信号，第２のＯＲゲート１０６ｄの
出力，パルス幅変調信号（ＰＷＭ Carrier）が供給さ
れ、コントロール信号Ｕｌを出力するＡＮＤゲート１１
２と、ＯＵＴ−ＯＮ／ＯＦＦ信号，第３のＯＲゲート１
０７ｄの出力が供給され、コントロール信号Ｖｕを出力
するＡＮＤゲート１１３と、ＯＵＴ−ＯＮ／ＯＦＦ信
号，第４のＯＲゲート１０８ｄの出力，パルス幅変調信
号（ＰＷＭ Carrier）が供給され、コントロール信号Ｖ
ｌを出力するＡＮＤゲート１１４と、ＯＵＴ−ＯＮ／Ｏ
ＦＦ信号，第５のＯＲゲート１０９ｄの出力が供給さ
れ、コントロール信号Ｗｕを出力するＡＮＤゲート１１
５と、ＯＵＴ−ＯＮ／ＯＦＦ信号，第６のＯＲゲート１
１０ｄの出力，パルス幅変調信号（ＰＷＭ Carrier）が
供給され、コントロール信号Ｗｌを出力するＡＮＤゲー
ト１１６とを有している。

【０１９４】このような構成のＰＷＭ合成回路９２は、
フェーズ出力信号に図３１（ａ）及び（ｂ）に示すよう
なパルス幅変調信号（ＰＷＭ Carrier）を合成して、ド
ライバ７に供給する。また、ＰＷＭ合成回路９２は、パ
ルス幅変調信号（ＰＷＭ Carrier）を合成するととも
に、切り換えエッジにおいて、図３１（ｃ）に示すよう
なアングル信号（ＡＮＧＬＥ）信号を合成する。そし
て、エッジの立ち上がり時においては、図３１（ｄ）に
示すような、立ち上がり傾斜をつけたコントロール信号
Ｕｕ，Ｕｌ，Ｖｕ，Ｖｌ，Ｗｕ，Ｗｌを生成する。ま
た、エッジの立ち下がり時においては、図３１（ｅ）に
示すような、立ち下がり傾斜をつけたコントロール信号
Ｕｕ，Ｕｌ，Ｖｕ，Ｖｌ，Ｗｕ，Ｗｌを生成する。

【０１９５】このように、ＰＷＭ合成回路９２では、３
相モータ１の相コイルを滑らかに切り換えることによ
り、音響ノイズやキックバックノイズを除去することが
できる。

【０１９６】なお、図３０に示したＰＷＭ合成回路９２
の構成では、コイルの相の切り換えの立ち上がりエッジ
及び立ち下がりエッジの両者で傾斜をつけた場合を示し
ているが、例えば、キックバックノイズを除去する目的
で有れば図３２に示すようにインバータ１０５ｃ，１０
６ｃ，１０７ｃ，１０８ｃ，１０９ｃ，１１０ｃと、Ａ
ＮＤゲート１０５ａ，１０６ａ，１０７ａ，１０８ａ，
１０９ａ，１１０ａを取り外して、直接、ＯＲゲート１
０５ｄ，１０６ｄ，１０７ｄ，１０８ｄ，１０９ｄ，１
１０ｄにフェーズ出力信号Ｕｕｏｕｔ′，Ｕｌｏｕ
ｔ′，Ｖｕｏｕｔ′，Ｖｌｏｕｔ′，Ｗｕｏｕｔ′，Ｗ
ｌｏｕｔ′を供給して、立ち下がりエッジのみに傾斜を
つけてもよい。

【０１９７】以上のように、信号処理部６では、逆起電
圧検出ロジック２１がＣｏｍｐＯｕｔ信号を検出したの
ちにメインクロックを７カウントしてタイミングクロッ
クを発生させることにより、ＰＷＭ信号がオン或いはオ
フになってすぐの不安定な出力状態では逆起電圧を検出
せず、安定した状態で逆起電圧を検出する。

【０１９８】特に、ＰＷＭ信号生成部４により発生する
ＰＷＭ信号は、メインクロックの１６クロック分のオン
領域を０から１６クロックまで変動させているので、必
ずＰＷＭ信号の１周期に少なくとも１回の検出ができ
る。また、ＰＷＭ信号のスイッチングが無ければ以後８
クロック毎に逆起電圧を検出できる。

【０１９９】また、信号処理部６では、逆起電圧検出ロ
ジック２１が２回連続して同じ情報が入ってこなければ
データを足り込まず、前のデータを保持している。この
ことにより、信号処理部６では、キックバックノイズを
除去することや、ＰＷＭの切換において生じる切換ノイ
ズを除去することができる。

【０２００】信号処理部６では、逆起電圧検出ロジック
２１が３相モータ１の各相コイルの通電パターンをフィ
ードバックさせて、逆起電力が検出できる相コイルの相
電圧のみを検出しているので、すなわち、上層コイルと
下層コイルとがオフの部分のみ相の相電圧を検出してい
るので、ノイズに対して強くすることができる。

【０２０１】また、信号処理部６では、エッジ検出ロジ
ック２２が検出した相コイルの切り換えエッジを検出
し、この検出したエッジに基づきアングル生成ロジック
２６がアングル信号（ＡＮＧＬＥ）信号を生成し、この
アングル信号（ＡＮＧＬＥ）信号に基づいてＰＷＭ合成
回路９２が３相モータ１の相コイルを滑らかに切り換え
ることにより、音響ノイズやキックバックノイズを除去
することができる。

【０２０２】つぎに、図１に示すドライバ７について説
明する。このドライバ７は、図３３に示すように信号処
理部６のアウトプットコントローラ３０からの第１〜第
６のコントロール信号Ｕｕ〜Ｗｌをそれぞれ所定の利得
で増幅するバッファアンプ１２１ａ〜１２１ｆと、各バ
ッファアンプ１２１ａ〜１２１ｆの出力段に設けられた
抵抗１２２ａ〜１２２ｆとを有している。

【０２０３】また、ドライバ７は、抵抗１２２ａにベー
スが接続された第１のコントロール信号Ｕｕ用の上層ト
ランジスタ１２３ａと、抵抗１２２ｂにベースが接続さ
れた第２のコントロール信号Ｕｌ用の下層トランジスタ
１２３ｂと、抵抗１２２ｃにベースが接続された第３の
コントロール信号Ｖｕ用の上層トランジスタ１２４ａ
と、抵抗１２２ｄにベースが接続された第４のコントロ
ール信号Ｖｌ用の下層トランジスタ１２４ｂと、抵抗１
２２ｅにベースが接続された第５のコントロール信号Ｗ
ｕ用の上層トランジスタ１２５ａと、抵抗１２２ｆにベ
ースが接続された第６のコントロール信号Ｗｌ用の下層
トランジスタ１２５ｂとを有している。

【０２０４】各上層トランジスタ１２３ａ，１２４ａ，
１２５ａの各コレクタは、それぞれ電源電圧ＶＣＣに接
続されており、各下層トランジスタ１２３ｂ，１２４
ｂ，１２５ｂは、３相モータ１の各相コイル１Ｕ，１
Ｖ，１Ｗに供給する電流値を検出するための駆動電流検
出部８の電流検出抵抗ＲＳにそれぞれ接続されている。
また、各上層トランジスタ１２３ａ，１２４ａ，１２５
ａの各エミッタは、それぞれ各下層トランジスタ１２３
ｂ，１２４ｂ，１２５ｂのコレクタに接続されており、
各上層トランジスタ１２３ａ，１２４ａ，１２５ａの各
エミッタと、各下層トランジスタ１２３ｂ，１２４ｂ，
１２５ｂのコレクタとの接続点から３相モータ１の各相
コイル１Ｕ，１Ｖ，１Ｗに供給する駆動電圧を取り出す
ようになっている。

【０２０５】このような構成を有するドライバ７は、第
１から第６のコントロール信号Ｕｕ，Ｕｌ，Ｖｕ，Ｖ
ｌ，Ｗｕ，Ｗｌが供給されると、これに応じて各上層ト
ランジスタ１２３ａ，１２４ａ，１２５ａ及び各下層ト
ランジスタ１２３ｂ，１２４ｂ，１２５ｂがそれぞれオ
ンオフ制御される。そして、この各上層トランジスタ１
２３ａ，１２４ａ，１２５ａ及び各下層トランジスタ１
２３ｂ，１２４ｂ，１２５ｂのオンオフ制御に応じた電
源電圧ＶＣＣが、各接続点から取り出され、これらが駆
動電圧Ｕ，Ｖ，Ｗとして図１に示す３相モータ１の各相
コイル１Ｕ，１Ｖ，１Ｗにそれぞれ供給される。

【０２０６】つぎに、駆動電流検出部８は、図３４に示
すように、ドライバ７のドライブ電流が供給される電流
検出抵抗ＲＳと、この電流検出抵抗ＲＳの両端の電圧を
検出する増幅器１３１とを有する。また、駆動電流検出
部８は、スイッチング検出部９からのＣｏｍｐＯｕｔ信
号に基づいて、増幅器１３１の出力電圧をスイッチング
するスイッチング素子１３２と、増幅器１３１の出力電
圧がスイッチング素子１３２を介して供給される積分器
１３３とを有する。

【０２０７】このような構成を有する駆動電流検出部８
では、各相コイル１Ｕ，１Ｖ，１Ｗにそれぞれ供給され
る駆動電流が、それぞれ電流検出抵抗ＲＳにより電圧の
かたちで検出される。この電流検出抵抗ＲＳにより検出
された駆動電圧は、増幅器１３１で増幅及びインピーダ
ンス変換をされ、スイッチング素子１３２を介して、抵
抗及びコンデンサからなる積分器１３３に供給される。

【０２０８】このとき、電流検出抵抗ＲＳには、ＰＷＭ
駆動された電流が間欠的に流れている。スイッチング素
子１３２は、ＣｏｍｐＯｕｔ信号に基づき積分器１３３
に供給する電圧をスイッチングしている。つまり、積分
器１３３には、ドライバ７に供給されるＰＷＭ信号がＯ
Ｎになっているときに生じる電流検出抵抗ＲＳの電圧の
みが供給される。そして、この積分器１３３から、駆動
電流検出電圧（Current Sense）が出力される。

【０２０９】また、積分器１３３は、ＣｏｍｐＯｕｔ信
号がオフしたときに、サンプルホールド回路としての機
能が働くため、実際に３相モータ１に電流が流れた場合
の状態に近づけるため、所定の時定数をもってホールド
した電圧の値を徐々に小さくする。

【０２１０】すなわち、駆動電流検出部８では、ダイレ
クトＰＷＭ駆動をしている３相モータ１に流れる電流を
検出するため、ドライバ７がＯＮしているときには通常
の電流検出を行って駆動電流検出電圧（Current Sens
e）を出力する。そして、ＯＦＦしたときには、積分器
１３３によりサンプリングを行い出力を保持し、ＯＮし
ているときと同様の値の駆動電流検出電圧（Current Se
nse）を出力する。

【０２１１】このような駆動電流検出部８を用いること
により、回転サーボ信号が回転数を落とすためにマイナ
ス入力となったときに、上述したアウトプットロジック
２４において、上層，下層トランジスタの駆動の駆動論
理を完全に反転して制御できる。そのため、駆動電流検
出部８では、図３５に示すように、従来生じていたモー
タのトルクの正逆の切り換え時に生ずる不連続部分がな
くなり、モータトルクのリニアリティーを確保すること
ができる。

【０２１２】また、積分器１３３が所定の時定数をもっ
てサンプルホールドするので、３相モータ１がオフした
ときに、徐々に回転を制御することができる。

【０２１３】最後に、上述の実施の形態の説明では、モ
ータ駆動装置１０は３相モータ１を駆動制御するモータ
駆動装置１０であることとしたが、これは、例えば２相
モータ，４相モータ等、他の複数相のモータの回転駆動
装置に適用可能である。また、メインクロックは５００
ＫＨｚであり、これを１６カウントして各種のタイミン
グ信号を生成する等のように、具体的な数値を掲げて説
明したが、これは設計に応じて変更可能であり、この
他、本発明に係る技術的思想を逸脱しない範囲であれば
種々の変更が可能であることは勿論である。

【０２１４】

【発明の効果】本発明に係るモータ駆動装置では、タイ
ミングコントロール手段が、ＰＷＭ信号が切り替えがあ
った時点からＰＷＭ信号の周期の１／２の直前のタイミ
ングで逆起電圧の検出を制御し、ＰＷＭ信号で規定され
たデューティの１／２直前のタイミングで逆起電圧を検
出した後ＰＷＭ信号の切り替えがあるまではＰＷＭ信号
で規定された１デューティの１／２のタイミングで逆起
電圧の検出を制御し、ドライブ手段が、モータの各相コ
イルにドライブ電流を供給して、モータをＰＷＭ信号に
基づいて駆動する。このことにより、逆起電圧を検出す
る際のノイズを除去し、モータを安定的に駆動すること
ができる。すなわち、ＰＷＭ信号がオン或いはオフにな
ってすぐの不安定な出力状態では逆起電圧を検出せず、
安定した状態で逆起電圧を検出できる。

【０２１５】また、本発明に係るモータ駆動装置では、
２回以上連続して同一相コイルの逆起電圧を検出したと
きにＰＷＭコントロール信号を生成することにより、キ
ックバックノイズを除去や、ＰＷＭの切り換えにおいて
生じる切換ノイズを除去することができ、モータを安定
的に駆動できる。

【０２１６】また、本発明に係るモータ駆動装置では、
切り替わりエッジが検出されてからつぎの切り替わりエ
ッジが検出される直前まで、逆起電圧の検出を停止する
ことにより、逆起電力が検出できるコイルの逆起電圧の
みを検出すことができ、ノイズに影響されずにモータの
駆動ができる。

【０２１７】また、本発明に係るモータ駆動装置では、
各相コイルを駆動するＰＷＭコントロール信号を切り替
える場合に、その切り替えエッジの前後のＰＷＭコント
ロール信号のデューティを滑らかに変化させることによ
り、音響ノイズやキックバックノイズを除去することが
でき、モータを安定的に駆動できる。

【０２１８】また、本発明に係るモータ駆動装置では、
ＰＷＭのオフ領域でドライブ電流を検出せずオン領域の
値を出力することにより、モータのトルクの正逆の切り
換え時に生ずる不連続部分がなくなり、モータトルクの
リニアリティーを確保することができる。

【０２１９】また、本発明に係るモータ駆動装置では、
ＰＷＭのオフ領域でドライブ電流を検出せずオン領域の
値を出力し、ＰＷＭ出力手段が、モータのブレーキモー
ドの際にドライブ電流の駆動論理を反転させることによ
り、モータのトルクの正逆の切り換え時に生ずる不連続
部分がなくなり、モータトルクのリニアリティーを確保
することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態のモータ駆動装置のブロッ
ク図である。

【図２】本発明の実施の形態のモータ駆動装置の通常回
転時の動作説明をするためのタイムチャートである。

【図３】本発明の実施の形態のモータ駆動装置の両波整
流回路の回路図である。

【図４】本発明の実施の形態のモータ駆動装置のＰＷＭ
信号生成部により生成されるＰＷＭ信号を説明するタイ
ムチャートである。

【図５】本発明の実施の形態のモータ駆動装置の比較部
の回路図である。

【図６】本発明の実施の形態のモータ駆動装置の通常回
転時の動作説明をするためのタイムチャートである。

【図７】本発明の実施の形態のモータ駆動装置のスイッ
チング検出部の回路図である。

【図８】本発明の実施の形態のモータ駆動装置の信号処
理部のブロック図である。

【図９】上記信号処理部の逆起電圧検出ロジックのブロ
ック図である。

【図１０】上記逆起電圧検出ロジックのタイミングコン
トローラの回路図である。

【図１１】上記タイミングコントローラにより生成され
るタイミングクロックを説明するためのタイミングチャ
ートである。

【図１２】上記逆起電圧検出ロジックの第１のノイズマ
スク回路の回路図である。

【図１３】上記逆起電圧検出ロジックの第２のノイズマ
スク回路の回路図である。

【図１４】上記信号処理部のエッジ検出ロジックのブロ
ック図である。

【図１５】上記エッジ検出ロジックのＥＸ−ＯＲ回路の
回路図である。

【図１６】上記エッジ検出ロジックの切替エッジ検出回
路の回路図である。

【図１７】上記エッジ検出ロジックのタイムディレイ回
路の回路図である。

【図１８】上記エッジ検出ロジックにより生成される信
号を説明するためのタイムチャートである。

【図１９】上記信号処理部のスタートロジックの回路図
である。

【図２０】上記信号処理部のアングル生成ロジックの回
路図である。

【図２１】上記アングル生成ロジックにより生成される
アングル信号（ＡＮＧＬＥ）を説明するためのタイムチ
ャートである。

【図２２】上記信号処理部のＰＬＬロジックのブロック
図である。

【図２３】上記信号処理部の３フェーズロジックのブロ
ック図である。

【図２４】上記３フェーズロジックのマスク回路の回路
図である。

【図２５】上記３フェーズロジックのフェーズ生成回路
の回路図である。

【図２６】上記３フェーズロジックのデコード回路の回
路図である。

【図２７】上記３フェーズロジックのエッジマスク生成
回路の回路図である。

【図２８】上記信号処理部のアウトプットロジックの反
転回路のブロック図である。

【図２９】上記アウトプットロジックの反転回路の回路
図である。

【図３０】上記アウトプットロジックのＰＷＭ合成回路
の回路図である。

【図３１】上記ＰＷＭ合成回路により合成するＰＷＭ信
号等を説明するためのタイムチャートである。

【図３２】上記アウトプットロジックの他の回路例を示
すＰＷＭ合成回路の回路図である。

【図３３】本発明の実施の形態のモータ駆動装置のドラ
イバの回路図である。

【図３４】本発明の実施の形態のモータ駆動装置の駆動
電流検出部の回路図である。

【図３５】本発明の実施の形態のモータ駆動装置の回転
サーボ信号とトルクの関係を説明するための特性図であ
る。

【図３６】従来のモータ駆動装置のブロック図である。

【図３７】従来のモータ駆動装置に設けられているフィ
ルタ及び比較部の回路図である。

【図３８】従来のモータ駆動装置の通常回転時の動作説
明をするためのタイムチャートである。

【図３９】従来のモータ駆動装置に設けられている電圧
変換部の回路図である。

【図４０】従来のモータ駆動装置に設けられているドラ
イバの回路図である。

【図４１】従来のモータ駆動装置においてダイレクトＰ
ＷＭ駆動ができない理由を説明するためのタイムチャー
トである。

【符号の説明】

１３相モータ、２両波整流部、３コンパレータ、
４ＰＷＭ信号生成部、５比較部、６信号処理部、
７ドライバ、８駆動電流検出部、９スイッチング
検出部、１０モータ駆動装置

Claims

【特許請求の範囲】

【請求項１】パルス幅変調（ＰＷＭ）信号に基づきス
イッチングしたドライブ電流を直接モータの各相コイル
に供給して、このモータを駆動するモータの駆動装置に
おいて、モータの回転を制御するモータの回転制御信号に基づい
て、ＰＷＭ信号を生成するＰＷＭ信号生成手段と、モータの各相コイルに生じる逆起電圧を検出する逆起電
圧検出手段と、上記逆起電圧を検出するタイミングを制御するタイミン
グコントロール手段と、上記逆起電圧検出手段により検出した逆起電圧と上記Ｐ
ＷＭ信号に応じて、各相コイルを駆動するＰＷＭコント
ロール信号を生成するＰＷＭ出力手段と、上記ＰＷＭコントロール信号に基づいてドライブ電流を
生成し、上記モータの各相コイルにドライブ電流を供給
するドライブ手段とを備え、上記タイミングコントロール手段は、ＰＷＭ信号が切り
替えがあった時点からＰＷＭ信号の周期の１／２の直前
のタイミングで逆起電圧の検出を制御し、ＰＷＭ信号で
規定されたデューティの１／２直前のタイミングで逆起
電圧を検出した後ＰＷＭ信号の切り替えがあるまではＰ
ＷＭ信号で規定された１デューティの１／２のタイミン
グで逆起電圧の検出を制御することを特徴とするモータ
駆動装置。
【請求項２】パルス幅変調（ＰＷＭ）信号に基づきス
イッチングしたドライブ電流を直接モータの各相コイル
に供給して、このモータを駆動するモータの駆動装置に
おいて、モータの回転を制御するモータの回転制御信号に基づい
て、ＰＷＭ信号を生成するＰＷＭ信号生成手段と、モータの各相コイルに生じる逆起電圧を検出する逆起電
圧検出手段と、上記逆起電圧を検出するタイミングを制御するタイミン
グコントロール手段と、上記逆起電圧検出手段により検出した逆起電圧と上記Ｐ
ＷＭ信号に応じて、各相コイルを駆動するＰＷＭコント
ロール信号を生成するＰＷＭ出力手段と、上記ＰＷＭコントロール信号に基づいてドライブ電流を
生成し、上記モータの各相コイルにドライブ電流を供給
するドライブ手段とを備え、上記ＰＷＭ出力手段は、上記逆起電圧検出手段が２回以
上連続して同一相コイルの逆起電圧の変化を検出したと
きに、検出した逆起電圧に応じたＰＷＭコントロール信
号を生成することを特徴とするモータ駆動装置。
【請求項３】パルス幅変調（ＰＷＭ）信号に基づきス
イッチングしたドライブ電流を直接モータの各相コイル
に供給して、このモータを駆動するモータの駆動装置に
おいて、モータの回転を制御するモータの回転制御信号に基づい
て、ＰＷＭ信号を生成するＰＷＭ信号生成手段と、モータの各相コイルに生じる逆起電圧を検出する逆起電
圧検出手段と、上記逆起電圧を検出するタイミングを制御するタイミン
グコントロール手段と、上記逆起電圧検出手段により検出した逆起電圧と上記Ｐ
ＷＭ信号に応じて、各相コイルを駆動するＰＷＭコント
ロール信号を生成するＰＷＭ出力手段と、上記ＰＷＭコントロール信号に基づいてドライブ電流を
生成し、上記モータの各相コイルにドライブ電流を供給
するドライブ手段と、上記逆起電圧検出手段により検出した逆起電圧に基づ
き、各相コイルに生じる逆起電圧の切り替わりエッジを
検出するエッジ検出手段を備え、上記逆起電圧検出手段は、上記エッジ検出手段により切
り替わりエッジが検出されてからつぎの切り替わりエッ
ジが検出される直前までの期間は逆起電圧の検出を停止
し、それ以外の期間は逆起電圧の検出をすることを特徴
とするモータ駆動装置。
【請求項４】パルス幅変調（ＰＷＭ）信号に基づきス
イッチングしたドライブ電流を直接モータの各相コイル
に供給して、このモータを駆動するモータの駆動装置に
おいて、モータの回転を制御するモータの回転制御信号に基づい
て、ＰＷＭ信号を生成するＰＷＭ信号生成手段と、モータの各相コイルに生じる逆起電圧を検出する逆起電
圧検出手段と、上記逆起電圧を検出するタイミングを制御するタイミン
グコントロール手段と、上記逆起電圧検出手段により検出した逆起電圧と上記Ｐ
ＷＭ信号に応じて、各相コイルを駆動するＰＷＭコント
ロール信号を生成するＰＷＭ出力手段と、上記ＰＷＭコントロール信号に基づいてドライブ電流を
生成し、上記モータの各相コイルにドライブ電流を供給
するドライブ手段とを備え、上記ＰＷＭ出力手段は、各相コイルを駆動するＰＷＭコ
ントロール信号を切り替える場合に、その切り替えエッ
ジの前後のＰＷＭコントロール信号のデューティを滑ら
かに変化させることを特徴とする記載のモータ駆動装
置。
【請求項５】パルス幅変調（ＰＷＭ）信号に基づきス
イッチングしたドライブ電流を直接モータの各相コイル
に供給して、このモータを駆動するモータの駆動装置に
おいて、モータの回転を制御するモータの回転制御信号に基づい
て、ＰＷＭ信号を生成するＰＷＭ信号生成手段と、モータの各相コイルに生じる逆起電圧を検出する逆起電
圧検出手段と、上記逆起電圧を検出するタイミングを制御するタイミン
グコントロール手段と、上記逆起電圧検出手段により検出した逆起電圧と上記Ｐ
ＷＭ信号に応じて、各相コイルを駆動するＰＷＭコント
ロール信号を生成するＰＷＭ出力手段と、上記ＰＷＭコントロール信号に基づいてドライブ電流を
生成し、上記モータの各相コイルにドライブ電流を供給
するドライブ手段と、上記逆起電圧検出手段により検出した逆起電圧に基づ
き、各相コイルに生じる逆起電圧の切り替わりエッジを
検出するエッジ検出手段を備え、上記タイミングコントロール手段は、ＰＷＭ信号が切り
替えがあった時点からＰＷＭ信号の周期の１／２の直前
のタイミングで逆起電圧の検出を制御し、ＰＷＭ信号で
規定されたデューティの１／２直前のタイミングで逆起
電圧を検出した後ＰＷＭ信号の切り替えがあるまではＰ
ＷＭ信号で規定された１デューティの１／２のタイミン
グで逆起電圧の検出を制御し、上記ＰＷＭ出力手段は、上記逆起電圧検出手段が２回以
上連続して同一相コイルの逆起電圧の変化を検出したと
きに、検出した逆起電圧に応じたＰＷＭコントロール信
号を生成し、上記逆起電圧検出手段は、上記エッジ検出手段により切
り替わりエッジが検出されてからつぎの切り替わりエッ
ジが検出される直前までの期間は逆起電圧の検出を停止
し、それ以外の期間は逆起電圧の検出をし、上記ＰＷＭ出力手段は、各相コイルを駆動するＰＷＭコ
ントロール信号を切り替える場合に、その切り替えエッ
ジの前後のＰＷＭコントロール信号のデューティを滑ら
かに変化させることを特徴とするモータ駆動装置。
【請求項６】パルス幅変調（ＰＷＭ）信号に基づきス
イッチングしたドライブ電流を直接モータの各相コイル
に供給して、このモータを駆動するモータの駆動装置に
おいて、モータの各相コイルにドライブ電流を供給するドライブ
手段と、モータの各相コイルのドライブ電流のスイッチングのタ
イミングを検出するスイッチング検出手段と、上記各相コイルのドライブ電流が供給され、このドライ
ブ電流を電圧値に変換する電流電圧変換手段と、上記ドライブ電流のスイッチングのタイミング基づい
て、ドライブ電流が上記電流電圧変換手段に供給されて
いる時には変換された電圧値を検出して出力し、ドライ
ブ電流が上記電流電圧変換手段に供給されていない時に
はドライブ電流が上記電流電圧変換手段に供給されてい
る時に変換された電圧値を出力する駆動電流検出手段
と、モータの回転制御信号及びドライブ電流検出手段により
検出したドライブ電流の値に基づいて、ＰＷＭ信号を生
成するＰＷＭ信号生成手段と、上記ＰＷＭ信号及びモータの回転制御信号に応じて、各
相コイルを駆動するＰＷＭコントロール信号を生成する
ＰＷＭ出力手段とを備え、上記ドライブ手段は、ＰＷＭ出力手段により生成された
ＰＷＭコントロール信号に基づいてモータにドライブ電
流を供給することを特徴とするモータ駆動装置。
【請求項７】上記駆動電流検出手段は、ドライブ電流
が上記電流電圧変換手段に供給されていない時には、ド
ライブ電流が上記電流電圧変換手段に供給されている時
に変換された電圧値を、所定の時定数をもって出力する
ことを特徴とする請求項６に記載のモータ駆動装置。
【請求項８】上記ＰＷＭ出力手段は、モータ回転制御
信号がモータの回転の速度を落とすことを示す場合は、
各相コイルに供給するドライブ電流の駆動論理を反転さ
せるＰＷＭコントロール信号を生成することを特徴とす
る請求項６に記載のモータ駆動装置。