JPH11500893A

JPH11500893A - 双方向信号伝送システム

Info

Publication number: JPH11500893A
Application number: JP9521893A
Authority: JP
Inventors: フィリップスアンソニートレーシー
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1995-12-11
Filing date: 1996-12-06
Publication date: 1999-01-19
Anticipated expiration: 2016-12-06
Also published as: EP0808530A2; EP0808530B1; KR100463886B1; DE69624791T2; US6014040A; JP3639600B2; DE69624791D1; AU7530796A; WO1997022184A3; WO1997022184A2; AU710082B2; ATE227904T1; KR19980702125A; AUPN704795A0

Abstract

(57)【要約】インタフェース装置（３）を、１２Ｃのような第１（１０１）及び第２（２０１）の双方向信号経路を結合するのに用いる。第１の双方向信号経路（１０１）は論理ハイレベルで浮動する。第１信号経路（１０１）に結合したステーション（１１０）は、第１信号経路（１０１）に論理ローレベルを発生させることができる。システムがロー状態でラッチされるのを回避するために、中間論理レベルを第１信号経路（１０１）で用いる。インタフェース装置（３）は、第２信号経路（２０１）の論理ローレベルに応答して、第１の双方向信号経路（１０１）に中間論理レベルを発生させる。インタフェース装置（３）は、第１信号経路の論理ローレベルに応答して論理ローレベルを第２信号経路（２０１）に発生させ、それ以外の場合には論理ハイレベルを発生させる。第１信号経路（１０１）上のステーション（１１０）は、論理中間レベル及び論理ローレベルをＬＯＷとして検出するとともに、論理ハイレベルをＨＩＧＨとして検出する。

Description

【発明の詳細な説明】双方向信号伝送システム本発明は、２値信号を両方向に伝送する双方向信号伝送システムに関するものである。また、本発明はこのようなシステムのインタフェースに関するものである。双方向信号伝送システムの一例としては、例えば、Philips Semiconductorsによって１９８９年に刊行されたPhilips Data Handbook IC12a の３１〜３５ページの“12C-bus compatible ICs，Types MAB84XI family to PCF8579”及び１９９５年に発表された“The 12C bus and how to use it（including specificati on）”に記載された１２Ｃ−バスシステムが有名である。１２Ｃ−バスシステムは、ステーションすなわち集積回路を有する直列バスシステムであり、双方向の二つのワイヤの伝送チャネルを介して１５のステーションが相互接続され、一方のワイヤは２値データ信号用であり、他方のワイヤは２値クロック信号用であり、これらステーションは、予め決定されたプロトコルによって通信する。システム内の特別な機能に応じて、各ステーションは送信器、受信器、又はその両方として動作することができる。データ線及びクロック線は、プルアップ抵抗を介して正の電源電圧に接続されている。これらワイヤは、ステーションが通信していないときはハイを浮動している。各ステーションの出力段は、オープンコレクタ及びオープンドレインを有するバスに対するインタフェースを有し、これにより、ステーションのうちの任意のものはバスの電圧レベルをローに低下させることができる。１２Ｃバスの容量性負荷は、バスの長さ及びバスに接続することができるステーションの数を決定する。バス容量は、ワイヤ、接続部及びＩＣピンの全容量となる。バス容量が増大すると、バスをより低速で実行する必要がある。さらに、バスの上昇及び下降が問題となる。これらの問題を軽減することができるバスインタフェース装置を有する双方向信号伝送システムが提案されている。これら問題において、バスインタフェース装置の一方の側に第１の双方向データバスを結合し、他方の側に二つの論理経路を結合し、そのうちの一つを信号受信用にし、もう一方を信号送信用にしている。これら二つの論理経路は第２の双方向データバスに結合されている。しかしながら、これまで提案されているシステムは、大きな制限を有し、非常に用途が限られている。ラッチの問題を被る場合がある、すなわち、受信論理経路がローになると、第１データバスの双方向性の性質のためにバスインタフェースの送信論理経路がローになり、送信論理経路がローのままになる。バスはロー状態に「ラッチ」される。状態的に安定する場合もあるが、スプリアス論理信号が発生し、発振する傾向がある。本発明の目的は、これら問題を克服する双方向信号伝送システム及びインタフェース装置を提供することである。このために、本発明は、論理ハイレベルを発生させることができ、一つ以上の第１ステーションを結合し、その第１ステーションの各々は論理ローレベルを発生させることができる第１の双方向信号経路と、この第１の双方向信号経路に結合されるとともに受信入力部及び送信出力部を有するインタフェース装置と、このインタフェース装置の受信入力部及び送信出力部に結合された第２の双方向信号経路とを具え、前記インタフェース装置は、前記受信入力部の論理ローレベルに応答して論理中間レベルを前記第１の双方向信号経路に発生させる第１手段と、前記第１の双方向信号経路の前記論理ローレベルに応答して論理ローレベルを前記送信出力部に発生させ、それ以外の場合には前記送信出力部に論理ハイレベルを発生させる第２手段とを具え、前記一つ以上の第１ステーションを、前記第１の双方向信号経路の論理中間レベル及び論理ローレベルをＬＯＷとして検出するとともに前記第１の双方向信号経路の論理ハイレベルをＨＩＧＨとして検出するように適合させる。本発明は、論理中間レベルのために、論理ＬＯＷは、第１の双方向信号経路を介して、受信入力部から送信出力部に伝播しない。これにより、インタフェース装置のラッチを回避することができる。その結果、第２の双方向信号経路を、最小の負荷を形成し及び合成双方向システムで接続することができるステーションの総数の制限を克服するインタフェース装置を介して、第１の双方向信号経路に接続することができる。さらに、本発明は、スプリアス論理レベルを発生させず、したがって振動する傾向がない。本発明の好適例によれば、前記インタフェース装置の第１手段は、入力部を前記受信入力部に結合するとともに出力部をオープンコレクタトランジスタのベースに接続したインバータと、前記第１の双方向信号経路とオープンコレクタトランジスタとの間に接続した電源とを具え、前記インバータは、前記受信入力部の論理ハイレベルに応答して前記オープンコレクタトランジスタをオフに切り替えるとともに、前記受信入力部の論理ローレベルに応答して前記オープンコレクタトランジスタをオンに切り替え、前記オープンコレクタトランジスタは、オン状態で前記第１の双方向信号経路を前記論理中間レベルまで低下させ、オフ状態で前記第Ｉの双方向信号経路を論理ハイレベルのままにするようにする。本発明の他の好適例によれば、前記インタフェース装置の第２手段は、一方の入力部を前記第１の双方向信号経路に結合するとともに他方の入力部を基準電源電圧Ｖmed に結合したコンパレータを具え、このコンパレータは、前記インタフェース具えの送信出力部に結合したオープンコレクタトランジスタ出力部を有し、前記第２手段は、前記第１の双方向信号経路の論理レベルが前記基準電源電圧Ｖmed より下のときに前記論理ローレベルを前記送信出力部に発生させるとともに、前記第１の双方向信号経路の論理レベルが前記基準電源電圧Ｖmed 以上のときに前記論理ハイレベルを前記送信出力部に発生させるようにする。本発明の他の態様は、前記インタフェース装置の第１手段は、入力部を前記受信入力部に結合するとともに出力部をオープンコレクタトランジスタのベースに接続したインバータと、前記第１の双方向信号経路とオープンコレクタトランジスタとの間に接続した電源とを具え、前記インバータは、前記受信入力部の論理ハイレベルに応答して前記オープンコレクタトランジスタをオフに切り替えるとともに、前記受信入力部の論理ローレベルに応答して前記オープンコレクタトランジスタをオンに切り替え、前記オープンコレクタトランジスタは、オン状態で前記第１の双方向信号経路を前記論理中間レベルまで低下させ、オフ状態で前記第１の双方向信号経路を論理ハイレベルのままにするようにする。本発明を、添付図面を参照して詳細に説明する。図面中、図１は、本発明による双方向信号伝送システムの第１の実施の形態を示す。図２は、図１に図示した双方向信号伝送システムに用いるステーションの第１例を示す。図３は、図１に図示した双方向信号伝送システムに用いる本発明によるインタフェース装置の第１例を示す。図４は、図３に図示したインタフェース装置を有する本発明による双方向信号伝送システムの第２の実施の形態を示す。図１は、本発明による双方向信号伝送システムの第１の実施の形態を示す。双方向信号伝送システムは、第１の双方向信号伝送システム１及び第２の双方向信号伝送システム２と、これら二つのシステムの間で結合されたインタフェース装置３とを具える。第１の双方向信号伝送システム１は、双方向の２配線バス１０１を有する。バス１０１は、データ信号を移送するデータ線１０２と、クロック信号を移送するクロック線１０３とを含む。バス１０１上を移送されるデータ信号及びクロック信号を２値信号とする。バス１０１に二つのステーション１１０を接続する。所望の場合には、それ以上の数のステーションをバス１０１に接続することができる。しかしながら、バス１０１に接続することができるステーション１１０の数は、全バス容量によって制限される。例えば、１２Ｃバスに対して特定された４００ｐＦの制限により、実際は２０前後のステーションに制限される。これらステーション１１０を、通常集積回路とし、集積回路は、マイクロコントローラ、ＬＣＤドライバー、遠隔Ｉ／Ｏポート、ＲＡＭ、ＥＥＰＲＯＭ若しくはデータコンバータのような一般的な目的の回路、ラジオ及びビデオシステムのデジタルチューニング回路及び信号処理回路のような回路に適合したアプリケーション、又は音声ダイヤリングを有する電話機用のＤＴＭＦ発生器を含むことができる。これら個別のステーション１１０の各々が互いに相違するとともに相違する機能、例えばマイクロコントローラ又はＬＣＤを実行するとしても、これらは全て同一のＩ／Ｏ配置を有する。明瞭のために、この配置を、図２に示す一つのステーション１１０を参照して説明する。図２は、クロックＩ／Ｏ１１１及びデータＩ／Ｏ１１２を有するステーション１１０を示し、これらクロックＩ／Ｏ１１１及びデータＩ／Ｏ１１２をそれぞれ、図１に図示したクロック線１０３及びデータ線１０２に接続する。データ１／Ｏ１１２を、データ出力段１２５及びデータ入力段１２６に接続する。データ出力段１２５は、ステーション１１０の内部回路のデータ出力部を形成するオープンコレクタトランジスタ１２８からなる。データ入力段１２６はコンパレータ１３０からなり、そのコンパレータ１３０の一方の入力部をデータＩ／Ｏ１１２に接続する。コンパレータ１３０の他方の入力部を、基準電圧Ｖhighに接続する。コンパレータ１３０の出力部は、ステーションの内部回路のデータ入力部を形成する。ステーション１１０のクロックＩ／Ｏ１１１を、クロック出力段１２３及びクロック入力段１２４に接続する。クロック出力段１２４は、データ出力段１２５のオープン−コレクタトランジスタと同様なオープンコレクタトランジスタ１２７を有し、同様に動作する。クロック入力段１２４は、データ入力段１２６と同様なコンパレータ１２９及び基準電圧Ｖhighを有し、同様に動作する。ステーションの他の内部回路の詳細を図示しない。内部回路の詳細（例えば、マイクロコントローラの回路、ＬＣＤ回路等）は、本発明の動作に必須ではなく、これを説明しない。ステーション１１０が互いに通信する方法を、図１及び２を参照して説明する。第１の双方向信号伝送システム１のバス１０１の状態は、第２の双方向信号伝送システム２から任意の通信がない場合、第２の双方向信号伝送システム２によって影響が及ぼされない。図１及び２において、ステーション１１０は、バスワイヤ１０２，１０３の状態をＨＩＧＨからＬＯＷ及びその逆に変えることにより、かつ、バスワイヤ１０２，１０３がＨＩＧＨ又はＬＯＷ状態であるか否かを検出することにより互いに通信する。ステーション１１０は、データ線１０２の電圧が基準電圧Ｖhigh以上であるときにデータ線１０２がＨＩＧＨ状態であることを検出するとともに、データ線１０２の電圧が上記基準電圧Ｖh1gh未満のときにデータ線１０２がＬＯＷ状態であることを検出する。ステーションは、同様にして上記基準電圧Ｖhighに対するクロック線１０３の状態を検出する。図１及び２において、ステーション１１０は、クロック出力段１２３及びデータ出力段１２５のオープンコレクタトランジスタ１２７及び１２８をオン及びオフに切り替えることにより、クロック線１０２及びデータ線１０３の状態を変える。全てのステーション１１０のオープンコレクタトランジスタ１２７及び１２８の各々がオフ状態のとき、バスワイヤ１０２及び１０３をそれぞれ、プルアップ抵抗１３０及び１３１を介して電源電圧Ｖssに引き上げる。電源電圧Ｖssを上記基準電圧Ｖhighより大きく選択し、このような状況において、バスワイヤ１０２及び１０３は、ステーション１１０によってＨＩＧＨであると見なされる。ステーション１１０のうちの任意のものは、データ出力段１２５のオープンコレクタトランジスタ１２８をオンに切り替えることにより、データ線１０２の電圧を電圧Ｖuuに切り替えることができる。データ出力段１２５を、電圧Ｖuuが上記基準電圧Ｖhighより小さくなるように設計する。したがって、オープンコレクタトランジスタ１２８のオン状態において、データ線１０２の電圧は、Ｖhighより小さいＶuuとなり、その結果、データ線１０２は、ステーション１１０によってＬＯＷであることが検出される。また、上記トランジスタ１２８のオフ状態において、データ線の電圧は、Ｖhighより大きいＶuuとなり、その結果、データ線１０２は、ステーション１１０によってＨＩＧＨであることが検出される。同様に、ステーション１１０のうちの任意のものは、クロック出力段１２３のオープンコレクタトランジスタ１２７をオンに切り替えることにより、クロック線１０３の電圧を電圧Ｖuuにすることができる。既に説明したように、この電圧Ｖuuは基準電圧Ｖhighより下である。したがって、オープンコレクタトランジスタ１２７のオン状態において、クロック線１０３はステーション１１０によってＬＯＷであることが検出され、上記トランジスタ１２７のオフ状態において、クロック線１０３はステーション１１０によってＨＩＧＨであることが検出される。バス１０１に接続されたステーション１１０の全ては、データ出力段１２３及びクロック出力段１２５を有する。したがって、ステーション１１０のうちの任意のものは、データ線又はクロック線をＬＯＷにすることができる。データ線１０２は、全てのステーション１１０の全てのオープンコレクタトランジスタ１２８がオフに切り替えられるときのみＨＩＧＨになる。クロック線１０３に対しても同様である。ステーション１１０の各々は、バスワイヤ１０２及び１０３の状態を検出するデータ入力段１２４及びクロック入力段１２６を有する。図２に示すデータ入力段１２５はコンパレータ１３０を有し、その一方の入力部をステーション１１０のデータＩ／Ｏ１１２に接続する。コンパレータ１３０の他方の入力部を、上記基準電圧Ｖhighに等しい電圧を有する電源に接続する。データ線１０２の電圧が基準電圧Ｖhighより上のとき、コンパレータ１３０の出力はＨＩＧＨとなり、データ線１０２の電圧が基準電圧Ｖhighより下のとき、コンパレータ１３０の出力はＬＯＷとなる。図２に示したクロック入力段１２３は、クロックバスワイヤ１０３と同様に動作する。したがって、ステーション１１０は、２値で互いに通信することができる。図１及び２に図示した例において、データは、１２Ｃプロトコルによるクロック制御の下で直列に一方のステーション１１０から他方のステーション１１０に転送される。このプロトコルは本発明の一部を形成しないので、上記文献を参照されたい。図１において、第２の双方向信号伝送システム２は、第１の双方向信号伝送システム１と同様である。第２の双方向信号伝送システム２は同一の態様を有し、第１の双方向信号伝送システムと同様に動作し、同一プロトコルを使用する。第１の双方向信号伝送システムと同様に、第２の双方向信号伝送システム２は、データ線２０２及びクロック線２０３を具える２本の双方向バス２０１と、バス２０１のクロック線２０３及びデータ線２０２にそれぞれ接続したクロックＩ／Ｏ２１１及びデータＩ／Ｏ２１２を有するステーション２１０と、プロアップ抵抗２３０及び２３１とを有する。第１の双方向信号伝送システムのステーション１１０及び第２の双方向信号伝送システムのステーション２１０は性質及び動作は同様である。ステーション２１０は、図２に示したステーション１０と同一の態様を有し、同様に動作する。第１の双方向信号伝送システムの電源電圧Ｖss，電圧Ｖuu及び基準電圧Ｖhighは、第２の双方向信号伝送システムの対応する電源電圧Ｖss’，電圧Ｖuu’及び基準電圧Ｖhigh’を有する。図示した例において、Ｖ ss’，Ｖuu’及びＶhigh’の電圧レベルは、Ｖss，Ｖuu及びＶhighとそれぞれ同一である。しかしながら、第１及び第２の双方向信号伝送システムの実際の電圧レベルは、所望の場合には相違してもよい。例えば、第１の双方向信号伝送システムの電源電圧Ｖssを３Ｖに等しくするとともに、第２の双方向信号伝送システムの電源電圧Ｖss’を５Ｖに等しくすることができる。所望の場合には、これ以上のステーション２１０をバス２０１に接続することもできる。第１の双方向信号伝送システムと同様に、バス２０１に接続することができるステーション２１０の数の上限がある。図３は、図１に示した第１及び第２の双方向信号伝送システム間に結合したインタフェース装置３を詳細に示す。インタフェース装置３は、個別のデータインタフェース段３１０及びクロックインタフェース段３２０からなる。インタフェース装置３のデータＩ／Ｏ３１１及びクロックＩ／Ｏ３２１をそれぞれ、図１に図示したデータ線１０２及びクロック線１０３に接続する。インタフェース装置３は、図１に示したデータ線２０２に接続したデータ送信出力部３１２及びデータ受信入力部３１３も有する。インタフェース装置３は、図１に図示したクロック線２０３に接続したクロック送信出力部３２２及びクロック受信入力部３２３も有する。データインタフェース段３１０のデータＩ／Ｏ３１１をコンパレータの一方の入力部に接続し、その他方の入力部を基準電圧Ｖmed に接続する。コンパレータ３１４の出力部をオープンコレクタ３１５のベースに接続し、そのコレクタを、データ送信出力部３１２に接続し、そのエミッタを接地する。データインタフェース段３１０のデータ受信入力部３１３をインバータ３１６に接続し、このインバータ３１６を、抵抗３１７を介してオープンコレクタトランジスタ３１８に接続する。データインタフェース段３１０のデータＩ／Ｏ３１１をダイオード３１９のアノードにも接続し、そのカソードをトランジスタ３１８のコレクタに接続する。ダイオード３１９は電源として作用する。トランジスタ３１８のエミッタを接地する。データ線１０２及びデータＩ／Ｏ３１１が電圧Ｖssで浮動のＨＩＧＨである状態で、オープンコレクタ３１８がオンに切り替えられると、データＩ／Ｏ３１１及びデータ線１０２は電圧Ｖttまで低下する。基準電圧Ｖmed 及び電圧Ｖttを、Ｖss＞Ｖhigh＞Ｖtt＞Ｖmed＞Ｖuu となるように選択する。クロックインタフェース段３２０のクロックＩ／Ｏ３２１を、コンパレータ３２４の一方の入力部に接続し、その他方の入力部を基準電圧Ｖmed に接続する。コンパレータ３２４の出力部をオープンコレクタトランジスタ３２５のベースに接続し、そのコレクタをクロック送信出力部３２２に接続し、そのエミッタを接地する。クロックインタフェース段３２０のクロック受信入力部３２３をインバータ３２６に接続し、インバータ３２６を、抵抗３２７を介してオープンコレクタトランジスタ３２８のベースに接続する。クロックインタフェース段のクロックＩ／Ｏ３２１をダイオード３２９のアノードにも接続し、そのカソードをトランジスタ３２８のコレクタに接続する。ダイオード３２９は電源として作用する。トランジスタ３２８のエミッタを接地する。クロック線１０３、クロックインタフェース段３２０及びクロックワイヤ２０３の系は、データ線１０２、データインタフェース段３１０及びデータ線２０２の系と同一の形態、及び動作を有する。電圧レベルは両方とも同一である。図３に図示したデータインタフェース段３１０の動作を以下説明する。クロックインタフェース段３２０は同様に動作し、したがって説明する必要がない。図１に図示した第１の双方向信号伝送システムのデータ線１０２が浮動のＨＩＧＨであるとき、データＩ／Ｏ３１１の電圧はＶssとなる。電圧ＶssがＶmed より大きいので、コンパレータ３１４はトランジスタ３１５をオフに切り替える。したがって、当然、データ線２０２がステーション２１０によって引き下げられない場合、双方向信号伝送システム２のデータ送信出力部３１２及びデータ線２０２は、プルアップ抵抗２３０及び浮動のＨＩＧＨによって電源電圧Ｖss’まで引き上げられる。データ受信入力部３１３をデータ送信出力部３１２に結合すると、インバータ３１６の電圧はＶss’となる。これらの状況では、インバータ３１６の出力はＬＯＷとなり、オープンコレクタトランジスタ３１８はターンオフされる。したがって、データ線１０２は電圧Ｖssで浮動のＨＩＧＨのままである。したがって、全てのステーション１１０及び２１０は、各データ線１０２及び２０１の状態がＨＩＧＨ状態であることを検出することができる。図１に図示した双方向信号伝送システムのデータ線２０２が浮動のＨＩＧＨであるとき、データ受信入力部３１３の電圧はＶss’となる。これらの状況において、インバータ３１６の出力はローとなり、オープンコレクタトランジスタ３１８はターンオフされる。したがって、当然、ステーション１１０のうちの一つがデータ線１０２を低下させない場合には、データ線１０２は電圧Ｖssで浮動のＨＩＧＨとなる。以前の段落で説明したように、データＩ／Ｏ３１１の電圧はＶss となり、コンパレータはトランジスタ３１４をオフに切り替え、データ線２０２は電圧Ｖss’で浮動のＨＩＧＨのままである。したがって、全てのステーション１１０及び２１０は、各データ線１０２及び２０１の状態がＨＩＧＨ状態であることを検出することかできる。ステーション２１０がデータ線２０２の電圧を電圧Ｖuu’まで低下させると、データ受信入力部３１３の電圧はＶuu’となる。このような状況において、インバータ３１６は、オープンコレクタトランジスタ３１８をオンに切り替え、このトランジスタ３１８は、データＩ／Ｏ３１１及びデータ線１０２を電圧レベルＶ ttまで低下させる。電圧ＶttがＶmed より大きいので、コンパレータ３１４はトランジスタ３１５をオフに切り替え、データ送信出力部３１２はアクティブにならない。したがって、論理ＬＯＷは、中間電圧レベルＶttのために、第１の双方向信号伝送システム１を介してデータ受信入力部３１３からデータ送信出力部３１２まで伝播しない。これにより、インタフェース装置３のラッチを防止する。データ送信出力部３１２をデータ送信入力部３１３に接続すると、データ送信入力部３１３はデータ送信出力部３１２をＶuu’まで低下させる。送信データ出力部３１２は、インタフェース装置３ではなくてステーション２１０によって、Ｖ uu’まで低下する。したがって、ステーション２１０がデータ線２０２を解放すると、すなわちそのトランジスタ１２８をオフに切り替えると、データ線２０２は再びＨＩＧＨとなる。既に説明したようにステーション２１０がデータ線２０２の電圧をＶuu’まで低下させる状態においては、全てのステーション２１０は、データ線２０２がＶuu’＜Ｖhigh’としてＬＯＷであることを検出することができ、全てのステーション１１０は、データ線１０２がＶuu＜ＶhighとしてＬＯＷであることを検出することができる。ステーション１１０がデータ線１０２の電圧を電圧Ｖuuまで低下させると、データＩ／Ｏ３１１の電圧はＶuuとなる。電圧ＶuuがＶmed 未満であるので、コンパレータ３１４はオープンコレクタトランジスタ３１５をオンに切り替える。これらの状況において、第２の双方向信号伝送システムのデータ送信出力部３１２及びデータ線２０２は、オープンコレクタトランジスタ３１５によって電圧Ｖuu ’まで低下する。データ受信入力部３１３をデータ送信出力部３１２に接続すると、インバータ３１６の電圧はＶuu’となる。これらの状況において、インバータ３１６の出力はＨＩＧＨとなり、オープンコレクタトランジスタ３１８はターンオンされる。しかしながら、データ線１０２は既に電圧Ｖuuまで低下しており、バスの回路配置のために、オープンコレクタトランジスタ３１８は、データ線１０２の電圧をＶttまで引き上げることができない。したがって、データ線１０２の電圧はＶuuのままである。全てのステーション１１０は、データ線がＶuu＜ＶhighとしてＬＯＷであることを検出することができ、全てのステーション２１０は、データ線がＶuu’＜Ｖhigh’としてＬＯＷであることを検出することができる。ステーション１１０がデータ線１０２を解放する、すなわちトランジスタ１２８をオフに切り替えると、データ線１０２は最初に電圧Ｖttまで引き上かる。電圧Ｖtt＞Ｖmed であるので、コンパレータ３１４はオープンコレクタトランジスタ３１５をオフに切り替え、データ送信出力部３１２は、ＨＩＧＨから電圧Ｖss’まで浮動する。これにより、順に、トランジスタ３１８をオフに切り替え、データ線１０２は最終的にＨＩＧＨからＶssを浮動する。インタフェース装置３の上記動作を要約するとともに関連のステーション１１０及び２１０によって検出されるようなデータ受信入力（Ｒ×Ｄ）３１３、データＩ／Ｏ（Ｄｉ／ｏ）３１１及びデータ送信出力部（Ｔ×Ｄ）３１２の状態を示す表を以下示す。矢印は信号伝播を表す。表１から明らかなように、論理ＨＩＧＨは両方向に伝播し、論理ＬＯＷは、データＩ／Ｏ３１１からデータ送信出力部３１２に伝播し、データ受信入力部３１３からデータＩ／Ｏ３１１まで伝播するが、データＩ／Ｏ３１１に存在する中間電圧レベルにより、データ受信入力部３１３からデータ送信入力部３１２に伝播しない。データＩ／Ｏ３１１の中間電圧レベルがＬＯＷであることをステーション１１０によって検出されるが、インタフェース装置３は、中間電圧レベルがＨＩＧＨであることを検出する。これによりラッチが防止される。図１，２及び３を参照して説明した実施の形態は、一つのシステムの一例にすぎない。一連の双方向信号伝送システム全体を、複数のこのようなインタフェース装置３によって互いに接続して、単一の伝送システムを形成することができる。したがって、理論的には、このようなシステムにおいて接続することができるステーションの数の制限はない。図４は、図３に示したインタフェース装置を有する本発明による双方向信号伝送システムの第２の実施の形態を示す。インタフェース装置３を、そのデータＩ／Ｏ３１１によって図１に示したタイプの双方向信号伝送システム１のデータ線１０２に結合する。インタフェース装置を、図１に示したタイプの双方向信号伝送システム２のデータ線２０２にも結合する。第１及び第２の双方向信号伝送システムのデータ線１０２及び２０２並びにインタフェース装置３のデータインタフェース段のみを図４に示す。第１及び第２の双方向信号伝送システムのクロック線１０３，２０３及びインタフェース装置３のクロックインタフェース段を、データ線１０２，２０２及びデータインタフェース段と同様に結合し、これらは、データ線１０２，２０２及びデータインタフェース段と同様に動作し、これらを図示しない。図４において、データ送信出力部３１２を、オプトカプラ４３２を介してデータ線２０２に結合する。データ線２０２を、インバータ４３３、抵抗４３４、及びオプトカプラ３４５を介してデータ受信入力部３１３に結合する。データ受信入力部３１３を、プルアップ抵抗４３０を介して電源電圧Ｖss’に結合する。データ送信出力部３１２を、オプトカプラ４３２及びプルアップ抵抗４３１を介して電源電圧Ｖss’に結合する。二つのオプトカプラ４３２及び４３５を設けることにより、第１及び第２の双方向信号伝送システムを電気的に分離することができ、この簡単な配置は、簡単な低速アプリケーションに適切である。作動中、データ送信出力部３１２がＨＩＧＨである（図３のトランジスタ３１５がオフである）とき、オプトカプラ４３２のダイオードはオンせず、オプトカプラのホトトランジスタはオフ状態となる。したがって、データ線２０２はＨＩＧＨからＶss’を浮動するおそれがある。データ送信出力部３１２の電圧がＬＯＷとなる（トランジスタ３１５がオンとなる）と、オプトカプラ４３２のダイオードがオンとなり、オプトカプラのホトトランジスタはオン状態となり、データ線２０２はＶuu’まで引き下げられる。データ線がＶss’でＨＩＧＨを浮動すると、インバータ４３３の出力はＬＯＷとなり、オプトカプラ４３５のダイオードはオフとなり、したがってオプトカプラ４３５のホトトランジスタはオフ状態となる。したがって、データ受信入力部３１３は、ＨＩＧＨから電源電圧Ｖss’を浮動する。データ線２０２の電圧がＶuu’（ＬＯＷ）になると、インバータ４３３の出力はＨＩＧＨとなり、ホトカプラ４３５のダイオード及びホトトランジスタはオンとなる。したがって、データ受信入力部３１３は電圧Ｖuu’まで引き下げられる。適切に適合して駆動させる高速オプトカプラを用いることにより高速動作も可能であることは明らかである。図示しない本発明の他の実施の形態において、インタフェース装置３を、データＩ／Ｏを介して図１に図示したタイプの第１の双方向信号伝送システムに接続する。データ送信出力部３１２及びデータ受信入力部３１３を、インタフェースＩＣを用いて例えばＣＡＮバスに対する作動バスインタフェース装置の各入力部及び出力部に接続する。ＣＡＮバスの他のノードにおいて、ＣＡＮバスインタフェースＩＣの入力部及び出力部を他のインタフェース装置３の各データ送信出力部３１２及びデータ受信入力部３１３に接続し、そのデータＩ／Ｏを、図１に図示したタイプの他の双方向信号伝送システムに接続する。本実施の形態において、ＣＡＮバスによって結合した１００を超える第１双方向信号伝送システムを有する１００を超えるノードを有することができる。上記実施の形態において、デュアルインタフェース装置３を示す。すなわち、インタフェース装置２は、データインタフェース段及びクロックインタフェース段を有し、これらは同様に動作し、これらをデータ線及びクロック線にそれぞれ結合する。当業者には明らかなように、クロックバスワイヤを単一のマスタシステムとして構成することもでき、このようにしてクロックインタフェース段と相違するクロックバッファを、ここで説明するタイプのデータインタフェース段とともに用いることができる。上記実施の形態は本発明を限定するものではなく、当業者は、本発明の範囲を逸脱することなく他の多数の実施の形態を考えることができる。

Claims

【特許請求の範囲】１．論理ハイレベルを発生させることができ、一つ以上の第１ステーションを結合し、その第１ステーションの各々は論理ローレベルを発生させることができる第１の双方向信号経路と、この第１の双方向信号経路に結合されるとともに受信入力部及び送信出力部を有するインタフェース装置と、このインタフェース装置の受信入力部及び送信出力部に結合された第２の双方向信号経路とを具え、前記インタフェース装置は、前記受信入力部の論理ローレベルに応答して論理中間レベルを前記第１の双方向信号経路に発生させる第１手段と、前記第１の双方向信号経路の前記論理ローレベルに応答して論理ローレベルを前記送信出力部に発生させ、それ以外の場合には前記送信出力部に論理ハイレベルを発生させる第２手段とを具え、前記一つ以上の第１ステーションを、前記第１の双方向信号経路の論理中間レベル及び論理ローレベルをＬＯＷとして検出するとともに前記第１の双方向信号経路の論理ハイレベルをＨＩＧＨとして検出するように適合させたことを特徴とする双方向信号伝送システム。２．前記インタフェース装置の第１手段は、入力部を前記受信入力部に結合するとともに出力部をオープンコレクタトランジスタのベースに接続したインバータと、前記第１の双方向信号経路とオープンコレクタトランジスタとの間に接続した電源とを具え、前記インバータは、前記受信入力部の論理ハイレベルに応答して前記オープンコレクタトランジスタをオフに切り替えるとともに、前記受信入力部の論理ローレベルに応答して前記オープンコレクタトランジスタをオンに切り替え、前記オープンコレクタトランジスタは、オン状態で前記第１の双方向信号経路を前記論理中間レベルまで低下させ、オフ状態で前記第１の双方向信号経路を論理ハイレベルのままにするようにしたことを特徴とする請求の範囲１記載の双方向信号伝送システム。３．前記インタフェース装置の第２手段は、一方の入力部を前記第１の双方向信号経路に結合するとともに他方の入力部を基準電源電圧Ｖmed に結合したコンパレータを具え、このコンパレータは、前記インタフェース装置の送信出力部に結合したオープンコレクタトランジスタ出力部を有し、前記第２手段は、前記第１の双方向信号経路の論理レベルが前記基準電源電圧Ｖmed より下のときに前記論理ローレベルを前記送信出力部に発生させるとともに、前記第１の双方向信号経路の論理レベルが前記基準電源電圧Ｖmed 以上のときに前記論理ハイレベルを前記送信出力部に発生させるようにしたことを特徴とする請求の範囲１又は２記載の双方向信号伝送システム。４．前記インタフェース装置の送信出力部及び受信出力部を、第２の双方向信号経路に直接接続したことを特徴とする請求の範囲１から３のうちのいずれかに記載の双方向信号伝送システム。５．前記インタフェース装置の送信出力部を、第１のオプトカプラを介して前記第２の双方向信号経路に結合し、前記第２の双方向信号経路を、第２のオプトカプラを介して前記受信入力部に直列結合したことを特徴とする請求の範囲１から３のうちのいずれかに記載の双方向信号伝送システム。６．前記インタフェース装置の送信出力部を、差動バスを介して、前記第２の双方向信号経路に結合した他のインタフェース装置の受信入力部に結合し、前記他のインタフェース装置の送信出力部を、前記差動バスを介して、前記インタフェースバスの受信入力部に結合したことを特徴とする請求の範囲１から５のうちのいずれかに記載の双方向信号伝送システム。７．前記第１及び第２の双方向信号経路をデータ経路としたことを特徴とする請求の範囲１から６のうちのいずれかに記載の双方向信号伝送システム。８．前記第１及び第２の双方向信号経路はそれぞれデータ経路及びクロック経路を具え、前記インタフェース装置は第１インタフェース段及び第２インタフェース段を具え、前記第１の双方向信号経路のデータ経路を、前記第１インタフェース段を介して、前記第２の双方向信号経路のデータ経路に結合し、前記第１の双方向信号経路のクロック経路を、前記第２インタフェース段を介して、前記第２の双方向信号経路のクロック経路に結合したことを特徴とする請求の範囲１から６のうちのいずれかに記載の双方向信号伝送システム。９．双方向信号伝送システムに用いるインタフェース装置であって、このシステムは、論理ハイレベルを発生させることができ、一つ以上の第１ステーションを結合し、その第１ステーションの各々は論理ローレベルを発生させることができる第１の双方向信号経路と、この第１の双方向信号経路に結合されるとともに受信入力部及び送信出力部を有するインタフェース装置と、このインタフェース装置の受信入力部及び送信出力部に結合された第２の双方向信号経路とを具え、前記インタフェース装置は、前記受信入力部の論理ローレベルに応答して論理中間レベルを前記第１の双方向信号経路に発生させる第１手段と、前記第１の双方向信号経路の前記論理ローレベルに応答して論理ローレベルを前記送信出力部に発生させ、それ以外の場合には前記送信出力部に論理ハイレベルを発生させる第２手段とを具えることを特徴とするインタフェース装置。 10．前記インタフェース装置の第１手段は、入力部を前記受信入力部に結合するとともに出力部をオープンコレクタトランジスタのベースに接続したインバータと、前記第１の双方向信号経路とオープンコレクタトランジスタとの間に接続した電源とを具え、前記インバータは、前記受信入力部の論理ハイレベルに応答して前記オープンコレクタトランジスタをオフに切り替えるとともに、前記受信入力部の論理ローレベルに応答して前記オープンコレクタトランジスタをオンに切り替え、前記オープンコレクタトランジスタは、オン状態で前記第１の双方向信号経路を前記論理中間レベルまで低下させ、オフ状態で前記第１の双方向信号経路を論理ハイレベルのままにするようにしたことを特徴とする請求の範囲９記載のインタフェース装置。 11．前記インタフェース装置の第２手段は、一方の入力部を前記第１の双方向信号経路に結合するとともに他方の入力部を基準電源電圧Ｖmed に結合したコンパレータを具え、このコンパレータは、前記インタフェース具えの送信出力部に結合したオープンコレクタトランジスタ出力部を有し、前記第２手段は、前記第１の双方向信号経路の論理レベルが前記基準電源電圧Ｖmed より下のときに前記論理ローレベルを前記送信出力部に発生させるとともに、前記第１の双方向信号経路の論理レベルが前記基準電源電圧Ｖmed 以上のときに前記論理ハイレベルを前記送信出力部に発生させるようにしたことを特徴とする請求の範囲９又は１０記載のインタフェース装置。