JPH11505644A

JPH11505644A - 画像生成及び操作用装置

Info

Publication number: JPH11505644A
Application number: JP8526962A
Authority: JP
Inventors: デレックレンツ
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1995-03-06
Filing date: 1996-03-01
Publication date: 1999-05-21
Also published as: US5790134A; DE69602728D1; KR100421623B1; WO1996027857A1; KR19980702804A; EP0813721B1; EP0813721A1; DE69602728T2; US5649173A

Abstract

(57)【要約】画像生成操作システムはフレームバッファ内のピクセル値を直接操作する専用の集積回路を備える。この「レンダリングプロセサ」は、ホストCPUがレンダリングプロセサに出力するデータ及び命令に応答して、原図(プリミティブ)を描画し、ピクセル処理を行い、システム表示タイミングを生成し、フレームバッファを制御する。このレンダリングプロセサ（他のハードウエア又はソフトウエアではなく）が行うピクセル処理の程度は所望するシステムの性能により変わる。最低の場合で、レンダリングプロセサは、ホストCPU、照明（明暗）プロセサ又は他の高級グラフィックプロセサから入力される命令に応答してフレームバッファにピクセルを描画することが可能である。さらにレンダリングプロセサは補間処理を行い生のピクセル値を洗練し表示ハードウエアに意味をなす値にすることが好ましい。それに加え、以下の機能をレンダリングプロセサに備えることも可能である。それには、エイリアス除去及びディザリングのようなフィルタリング処理、アルファブレンディング、Z-バッファリング、ウインドウ又は他の境界でのクリッピング、画像の二重バッファリング、及びテクスチャ処理等がある。レンダリングプロセサには、各々が特別な命令に対応し自己動作する一連のレジスタを含む場合もある。これらのレジスタのいずれかをアドレスしそれにデータを書き込むことにより、ホストはそのレジスタに対応した命令の実行を間接的に指定する。レンダリングプロセサが「スレーブ」モードを提供することもある。このモードではレンダリングプロセサの描画ハードウエアは外部プロセサにより同期を取って制御されるので、レンダリングプロセサはスキャン変換処理を通してシングルステップを行う一方、外部ハードウエアはそれに関係する計算を行う。

Description

【発明の詳細な説明】画像生成及び操作用装置［技術分野］本発明はディジタル画像の生成及び操作に関し、特にディジタル画像及びグラフの高速操作及びアセンブリを容易にするハードウエアアーキテクチャに関するものである。［背景技術］強力なコンピュータが一般に普及してきたため、ディジタル形式で表される画像情報量及び空間情報量が大幅に増大した。従来のシステムでは画像は二値の「ビットマップ」ラスター("bitmap" rasters)として格納されたが、今日の画像生成・操作システムでは多値の「ピックスマップ」("pixmaps")を用い、それを構成する各画素即ち「ピクセル」は、大きなカラーパレット、輝度等の値を特定する一以上のバイトで表される。複雑なシステムでは、ディジタル画像（線、多角形、円のようなユーザが定義するグラフィック成分を含んでもよい）は光学スキャナ（主に画像の場合）又はユーザが提供する幾何学的スペック（グラフィック成分の場合）から得られるものであってもよい。このシステムは入力した情報を「ラスタ画像プロセサ」のハードウエア又はソフトウエアを用い、適当な色値を有し全体として画像を表すピクセルの画像配列即ちラスタに「スキャン変換」する。二次元のラスタの大きさはその画像の表示巾及び高さに対応し、配列を作る各ピクセルに付随したビット数は深さと呼ばれる。ラスタは「フレームバッファ」と呼ばれるコンピュータメモリパーティションに格納され、その内容は出力装置に即座に表示される。通常、ユーザは、(デザインプログラムのような)高級アプリケーションソフトウエアを用いてフレームバッファにアクセスし、コマンドを用いて各ピクセル値を操作することが可能である。例えば、中級のコンピュータシステム用の画像生成・操作ソフトウエアを用いてもラスタ画像の移動、回転、比例拡大比例縮小を行うことが出来る。これらのプログラムはグラフィック成分及び画像成分をクリップしピックスマップで規定された矩形領域内に収めるようにする。この領域外に出た部分（例えばユーザの操作により）は表示されない。(その部分はオーバーフローバッファに格納されている場合もある。)これらのプログラムはまた、所望する効果（例えば、スキャン変換で生じることがある「ステアケース」効果（"staircasing" effect）を滑らかにするような）が得られるようピクセル値を数学的に処理する種々の「フィルタ」処理を行う場合もある。画像レンダリング（画像を遠近法によって描く事）のタスクを、ソフトウエアモジュール（主中央処理装置CPUで実行される）と画像レンダリングタスク専用の特殊なハードウエア成分の間でどのように配分するかはどのような性能を必要とするかによって決定される。もっとも計算を必要とするタスクの一つは、三次元的位置関係を反映するように画像成分を操作することである。例えば、ある設計プログラムで球を三次元的に回転することが可能な場合、各時点ではその球面上の内容の一部しか表示されないが、そのプログラムは全表面の内容の知識を常時維持しておく必要がある。三次元的操作は表示される絶対的内容だけでなくレンダリングした遠近画にも影響を与えるため、遠近画法的問題も生じてくる。これは立方体のようなエッジのあるグラフィックオブジェクトに対しては非常に明瞭である。ユーザの視点が与えられたとき目に見える部分が意味のあるように内容を操作するにはそのようなオブジェクトの各ピクセルに大量の計算を要する幾何学的変換を施す必要がある。最高の性能を必要とするシステムではこれらの処理は、フレームバッファを直接操作する高速度専用ハードウエアで行われこれらの処理の負担から主CPUを開放しシステムバスのトラフィックを軽減する。処理時間の性能よりコスト効果が重要な低級なシステムでは、計算は適当なソフトウエア命令に従って主CPUで行われ、CPUがフレームバッファの内容を操作する。もっとも進んだ設計システムでは、オブジェクト表面に対応するピクセル値をユーザの選択に合うように変化させて、三次元オブジェクトの表面の様相をユーザが制御することが可能である。例えば、照明（明暗）の方向及び質並びに照らされた表面の性質がオブジェクトの視覚的様相を決定する。即ち、これらのパラメータをキャプチャ（捕獲）し、それらを、照明（明暗）モデルを用いて計算でレンダリングしたオブジェクトに施すことが可能である。また設計システムは「テクスチャマッピング」という技法を用いて簡単な表面に視覚的に複雑さを加える（又は、現存する表面の内容を新しいデザイン又は画像で置き換える）ことが出来る。この場合、「テクスチャ」という語は、簡単な表面パターンというより画像のような全ての種類の表面の内容を広く含んでいる。この技法を用いると、ユーザは、ピックスマップとして表され「テクスチャマップ」と呼ばれるディジタル的にサンプルされた「画像」を指定し、三次元的にレンダリングしたオブジェクトの指定された表面にそれを施すことが出来る。画像システムは、いくつかの引き続き行う空間変換を用いてそのテクスチャを施す。即ち、まず、そのテクスチャを、それが三次元空間で見えるようにオブジェクトの数学的表現に施し、その後オブジェクトの目に見える表面の部分を出力スクリーンの内容を表すピックスマップに投射する。前述のように、これら表面操作処理は専用ハードウエア成分又はソフトウエアの命令にしたがって主CPUによって行われる。種々の画像生成および操作機能の実行をハードウエアとソフトウエアの間でこのように二分割することは非常に高速反応時間を特長とする高価な高級システムとそれに比べずっと遅い廉価な低級システムとの間の差を埋めるのに役立つことになる。［発明の開示］本発明は、画像レンダリング機能を主にハードウエアで行うシステムと主にソフトウエアで行うシステムとの間のギャップをつなぐハードウエアアーキテクチャ（ハードウエア構造）を提供する。本発明のアーキテクチャ(構造)、即ちシステムトポロジー（topology）は、比較的安価に製造される部品を用いるが、それらはお互いに相互作用をし、画像関係のバストランザクシンョンを最低に抑え、主(即ち「ホスト」)CPUを画像の生成及び操作に関係する煩わしい計算から開放する。本発明は、本質的には、主にソフトウエアモジュールとして実現されているシステムにハードウエアのサポートを提供するものである。さらに、本発明は新しい機能を追加できる拡張可能なハードウエアプラットフォームを提供するので、システム設計者がソフトウエアとハードウエアの最適な混合を選択することを可能にする。本発明の一面は、フレームバッファ内のピクセル値を直接操作する専用の集積回路が備えられていることである。この「レンダリングプロセサ」は、ホストCP Uからこのプロセサに入力されるデータ及び命令に応答して、原図(プリミティブ )を描画し(即ち、グラフィックス原図（プリミティブ）のスキャン変換を行い) 、ピクセル操作を行い、システム表示タイミングを生成し、フレームバッファを制御する。レンダリングプロセサのレパートリにはグラフィックス原図（プリミティブ）のスキャン変換が含まれることが好ましく、これによりこのタスクからホストCPUを解放しバスのバンド巾条件を著しく弱くすることができる。本発明のこの面によればホストCPU（又は他の外部プロセサ要素）は照明（明暗）及びテクスチャマッピングに関する基本的計算をすることになる。これらの計算から生のピクセル値が得られるが、それらはレンダリングプロセサにより最終値に洗練されフレームバッファに描画される。ホストCPUのようなプロセサ構成部品は、レンダリングプロセサを通してのみフレームバッファにアクセス可能である。レンダリンクプロセサ(他のハードウエア又はソフトウエア成分ではなく)がどの程度ピクセル処理を行うかは所望するシステムの性能によって変わってくる。最低の場合で、レンダリングプロセサは、ホストCPU、ジオメトリプロセサ又は他の高級グラフィックプロセサから入力される命令に応答してフレームバッファにピクセルを描画することが可能である。これにはCPUから入力されるX及びY値又は幾何学的仕様からフレームバッファ内の実際のピクセルアドレスを計算することが含まれる。また、レンダリングプロセサは補間処理を行い終端座標又はそれと同等なものから個々のピクセル値を決定することが好ましい。それに加え、特殊なプロセスアルゴリズム及び数学演算を行う機能をレンダリングプロセサに備えることも可能である。それには、エイリアス除去及びディザリング、アルファブレンディング、Z-バッファリング、フォグ計算(ピクセル画像値に白を添加し霧をシミュレートし深さのキューを作る)、ウインドウ又は他の境界でのクリッピング、画像の二重バッファリング(即ち、現に表示され先に生成した画像をメモリーに保管しながら画像を生成すること)、及びテクスチャマップ処理等がある。繰り返すと、レンダリングプロセサに与える機能性は、ソフトウエア又は他のハードウエアからある機能を取り去ることの相対的な有利さ（経済的及び速度性能の点からの）に依存するのである。理想は、その選択によりメインシステムバスのスループットを最大にし待ち時間を最小にすることである。この構成の一つの変形は、ユーザーが指定する照明（明暗）パラメータにしたがって表示画像又はグラフィックオブジェクトに影をつける一つ以上の照明（明暗）モデルを実現した別のプロセサをシステムが備えることである。この「ライター」又は「ジオメトリ」プロセサはレンダリングプロセサと直接やり取りを行う、即ちそれはフレームバッファに直接アクセスしない。本発明のもう一つの面は、レンダリングプロセサが、各々がある特別な命令に対応し自己動作する一連のレジスタを備えることである。これらのレジスタのいずれかをアドレスしそれにデータを書き込むことにより、ホストはそのレジスタに対応した命令の実行を間接的に指定する。特に好ましい実施例では本発明はテクスチャマッピング処理を限られた数の命令に分解し、これらの命令がレンダリングプロセサ内の対応した数のレジスタに対応するようにする。本発明の他の面は、本発明のレンダリングプロセサが「スレーブ」モードを提供することである。このモードではレンダリングプロセサの描画ハードウエアは外部プロセサ（例えばホストCPU又はライタープロセサ）により同期を取って制御されるので、レンダリンクプロセサはスキャン変換処理を通してシングルステップを行い、一方外部ハードウエアはそれに関係する計算（例えばテクスチャマッピング）を行う。このようにレンダリングプロセサが外部プロセサと同期を取って動作することにより、本発明は効率を最適化した構成を提供する。即ち、外部プロセサは複雑で大量の計算を必要とするレンダリング（例えばテクスチャマッピング）計算の一つのセットを行い、一方レンダリングプロセサはこれらの計算から得られた出力を連続的にパイプラインベイスで利用し、フレームバッファに付随したような計算の他のセットを行うのである。［図面の簡単な説明］上述した議論は本発明の以下の詳細な説明とそれに伴う図からより容易に理解することができるであろう。図１は、本発明の実施例を示し、代表的な計算環境を図式的に表した図である。図２は、本発明の実施例を示し、トポロジーの成分及び動作を図式的に表した図である。図３は、本発明の実施例を示し、レンダリングプロセサの内部成分を図式的に表した図である。図４は、本発明の実施例を示し、代表的三角形が「スレーブモード」でスキャン変換される模様を示した図である。［発明を実施するための最良の形態］図１は、グラフィック、画像レンダリングの応用に対する一般的なハードウエア環境を示している。そこに示されたコンピュータシステムは中央処理装置（CP U）15を有し、該CPUは、主システムメモリ17及びその成分に対する処理を行い、またそれらと相互作用を行う。システムメモリ17は通常、コンピュータの基本オペレイティングシステムの一部及びグラフィックユーザインタフェイス(まとめて符号19で表す)を含んだ情報の一時的格納用に揮発性即ちランダムアクセスメモリ（RAM）を備えている。さらにシステムはコンピュータの構成や基本オペレイティングシステムの他の部分を常時格納する読み取り専用メモリ(ROM)、及びハードディスク及び／又はCD-ROMのような少なくも一つの大容量記憶装置21を通常備えている。システムの全ての成分は双方向システムバス23を通して情報のやり取りを行う。システムが一つ以上のアプリケーションプログラム27を実行するとき、ユーザは通常一つ以上の入力装置25（例えば、キーボード、マウス、書類を読みその内容をディジタル化する光学スキャナー等）を用いてシステムとやり取りを行う。ここでアプリケーションプログラムの少なくも一部はシステムメモリ17に格納されている。ここで用いられるよう、「アプリケーションプログラム」という語は、ユーザに関連する情報を処理しその情報をグラフィック又は画像生成又は操作処理を含んだ方法で表示する機能性をもつ一体を広く呼ぶことにする( ここで議論を簡単にするためこれらの語は同じ意味を持つものとして用いられる )。出力はディスプレイ30で表示される。ディスプレイ30のピクセル毎の瞬間的表示はフレームバッフア32の内容により決定されるが、このフレームバッファは主システムメモリ17のパーティションとして示されている。(主メモリ17と分離して実現される場合もある。) システムはグラフィック又は画像レンダリング処理専用の成分を多く備えている。オペレーティングシステム19はグラフィックサブシステム35を含んでいるが、このサブシステムは、入力画像（幾何学オブジェクトとして定義された）を点、線、及び多角形(頂点で定義される)のようなグラフィック原図（プリミティブ）に分解したり（例えばPostScript（アドビ社の商標）コマンドのような）コード化したグラフィック命令を解釈したりするような基本的プリレンダリング機能を実行する。この機能をアプリケーション27と共用することも可能である。通常の低級システムでは、符号37で示した、より進んだ画像生成機能を実現したソフトウエアモジュールを備えている。ソフトウエア37はグラフィックシステム35で生成された原図(プリミティブ)を実際のピクセルの値とアドレスにスキャン変換するラスタ画像プロセサ(RIP)、並びに、カラー、透明性（重なり合ったオブジェクトが適切に互いを遮蔽し合うよう）及びオブジェクトの連結性のようなピクセルの属性を割り当てるモジュールを通常含んでいる。さらに、この外に、レンダリングされたオブジェクトの方向をユーザーが変えるときそのオブジェクトの幾何学変換を行うモジュール、プリフィルタリング及び／又はポストフィルタリング用モジュール、及び照明（明暗）計算やテクスチャマッピング用モジュールを含む場合もある。ソフトウエアモジュール37は、独立して実行可能な個別のソフトウエア、又はアプリケーション27に付随した機能、又はそれらの混合したものを表しているとしてもよい。通常、モジュール37は一連のメモリバッファ39とやり取りを行い、ダブルバッファリングやテクスチャマッピング等のような機能を実現する。上で述べた全ての処理は当分野でよく理解されており、これら処理を行うソフトウエアは簡単に入手可能である。現在、ある程度のピクセルハードウエア（例えばVGA）が通常低級システムに採用されている。高級システムでは、グラフィックシステム35で行われないほとんど全てのグラフィック及び画像レンダリング処理は符号40で代表して示されている専用ハードウエアで行われる。このディスプレイ制御のハードウエアはいくつかの個別の集積回路プロセサからなる場合もあるが、フレームバッフア32に動作上直接接続されている。従ってハードウエア40とフレームバッファ32間の読み書き動作にはバス23は関与しない。ハードウエア40は種々のバッファ39に直接アクセスできる場合もある。コスト効果のある二次元及び三次元グラフィックレンダリングをするため画像処理及びグラフィック機能性をソフトウエア成分とハードウエア成分との間で最適な割り振りを容易に行う本発明のトポロジーを図２に示す。このアーキテクチャでは主システムバス23は２つのバス110及び112で置き換えられ、これらのバスはより限定されたトランザクションを伝達する。CPUメモリバス110はシステムバス23の多くの機能を維持しておりCPU15をシステムメモリ17に接続する。I/Oバス 112はCPU15と専用レンダリングプロセサ、大容量記憶装置21、及び入力装置25とを接続する。ここで専用レンダリングプロセサの機能については以下に詳しく述べる。I/Oバス112はCPU15及びレンダリングプロセサ115を、幾何学変換、照明( 明暗)、さらに必要ならクリッピングに関連した数学処理を行う任意のライター／ジオメトリプロセサ117に接続する場合もある。プロセサ117の機能を実現する集積回路に関しては当分野でよく理解されており、通常高度にパイプライン化したVLIWチップ又は浮動小数点動作をするように構成されたディジタルシグナルプロセサ(「DSP」)が使われる。(勿論、他の方法としてこれらの機能は適当なソフトウエアモジュール37にしたがってCPU15が行うようにしてもよいが、しかし全体として処理効率が低下する。)最後に、I/Oバス112はCPU15及びレンダリンクプロセサ115をテクスチャリング動作をするテクスチャプロセサ119に接続する場合もある。プロセサ117及び／又は119がない場合には、それらの機能はメモリ17に格納された命令に従ってレンダリングプロセサ115、CPU15、又はそれらの組み合わせを用いて行われる。フレームバッファ32はまだRAM中にあるがCPU15からアドレスできるシステム17の成分からは外されている。即ち、その内容は、レンダリングプロセサ115によるか又はそれを通してのみ決定されるか操作されるのである。繰り返すと、ディスプレイ30にもたらされるはっきりした特長はフレームバッファ32の瞬時の内容が反映されることである。テクスチャプロセサ119の動作及びレンダリングプロセサ115との関係はテクスチャマッピングとの関係でもっとも理解しやすい。前述したようにこの動作は境界のあるグラフィック表面領域に視覚的内容を加えるのに用いられる。この視覚的内容は一つ以上のユーザが選択した「テクスチャマップ」から取られるが、テクスチャマップは通常バッファ39（あるいはフレームバッファ32）にある平面画像である。画像生成・操作システムは通常ユーザが選択可能な複数のテクスチャマップをもつが、さらに大容量記憶装置21からバッファ39にダウンロードしてそれに追加することができる。他の方法としてプロセサ117、119はプロセサ115と直列に接続してもよいし、またプロセサ117、119の機能を統合してもよい。ピクセル又はテクスチャマップの「テクセル(texel)」は普通u×vのアレーとして定義され、各テクセルは(u，v)の座標によって区別される。三次元オブジェクト(即ち、ユーザの視線に垂直な平面へのオブジェクトの投射)を表すグラフィック表面にテクセルを施すには、そのテクセルをまず数学的に定義された三次元オブジェクトにマッピングし、その後この表面を出力画面に投射して(x，y)座標で定義された原図（プリミティブ）又は画像を形成する。出力画面上の(即ち、フレームバッファ32中の)テクスチャマップが施される一つのピクセルは複数のテクセルから、それらに重みを付け加えて得られる場合もある。一つのピクセルに対応するテクセルの数はテクスチャマップと三次元オブジェクトの表面との間の幾何学的関係に依存する。遠くへ伸びた傾斜した平面にテクスチャをマップする場合のような極端な場合、平面上の遠くにある一つのピクセルにテクスチャを付けるには非常に多くのテクセルに重みを付け加え合わさなくてはならないためこの処理は非常に非効率なものになる可能性がある。このような問題を解決するため種々のプリフィルタリング手法が考案されている。通常これらはテクスチャマップを多分解能データとして表現するが、元のテクスチャマップをつぎつぎに帯域限定しサブサンプリングし、分解能が減少する方向に画像の階層(hierarchy)を形成することにより生成してもよい。粗いテクスチャマップは、プリフィルタされているため少ない計算で用いることができ、テクスチャプロセサ119は、所定の表面上の点にどのテクスチャマップのどのテクセルを施すかを適当な幾何学的考察に基づいて決定する。全体としての目標は、最終的な画像分解能の悪化を最小限にとどめ処理効率を最大にすることである。通常、アプリケーションプログラムはこれらの競合するパラメータに与える相対的重みを指定する。そのようなプリフィルタリング手法の一つはカラーテクスチャマップ画像を「ミップマップ(mip map)」と呼ばれるピラミッドメモリ組織に分解することが含まれる。ここでミップという語はラテン語のmultum in parvoから取られたもので、「小さい場所に多くのものがある」という意味である。この方法ではピラミッドの異なったレベルは元のソース画像の異なった分解能に対応し、レベルの数はレベル間の三線補間（ブレンディング）により拡張することができる。最終的テクセル値は、u、v、d座標で与えられ、dは補間されたピラミッド層の深さに対応する。変換、投射、補間ルーチンに付随する数学的処理は随意のジオメトリプロセサ117又はテクスチャプロセサ119で実現される場合もある。レンダリングプロセサ115はフィルタされた最終テクセル値を計算し、フレームバッファ32の適当な(x，y)の位置にピクセルを描き、必要に応じてさらにフィルタリング処理を行う。このように、上述したトポロジーでは、レンダリングプロセサ115だけがフレームバッファ32にアクセスできる。プリレンダリング処理(クリッピング、照明( 明暗)、多くのテクスチャマッピング計算、及び他の幾何学変換)はプロセサ117 、119を用いて行われるが、もし必要ならCPU15にやらすこともできる。簡単のため以下の議論ではプロセサ117、119が得られるものと仮定する。レンダリングプロセサが行う主なタスクは、各ピクセルに関係したパラメータ (x，y，z，r，g，b，α，F，T)を用いて原図（プリミティブ）のスキャン変換を行うことである。ここで、 x，y＝画素(ピクセル)のフレームバッファ中の座標 z＝他のオブジェクトに相対的なピクセルの「深さ」（吸蔵(咬合:occlusion)関係のため） r，g，b＝赤／緑／青の色空間におけるピクセルのカラー値 α＝透明度、即ちピクセルのカバー値 F＝フォグ値 T＝テクセル値通常、z値は、レンダリングされる各原図（プリミティブ）に用意された別の「 Z-バッファ」（即ち、バッファ39の一つ）に格納されるが、個々のピクセルのz値はレンダリングプロセサ115により、該原図（プリミティブ）が得られるオブジェクトに付随し他のオブジェクトに対する相対的な深さを表す値に基づいてスキャン変換の過程で決定される。(x，y)にあるピクセルに与えられる最終値は、原図（プリミティブ）上の対応する点のr、g、b値、そのz値、そのα及びF値に依存する。テクスチャマッピングの場合には各原図（プリミティブ）は通常最高でそれに付随したテクスチャマップを一つ又はミップマップセットを一つ保有している。テクスチャリングを導入するには、通常レンダリングプロセサ115は、各ピクセルに対し、フレームバッファ32からr、g、b値を読み、Z-バッファからz値を読み、テクスチャプロセサ119から与えられる一つ以上のテクセル値Tを読み、その後これらの値をまとめ補間とブレンダリングにより最終的ピクセル値を得る。レンダリングプロセサ115は通常補間された「ソース」r、g、b、z及びF値も用いる。プロセサ115に対する好ましい実施例の内部構成を図３に示す。ピクセル入出力ユニット(PIOU)機能ブロック200はプロセサのインターフェイスで、それを通してCPU15はデータや命令をプロセサ115に送り、レジスタの読み書きを行い、フレームバッファ32からピクセルデータを読み、またフレームバッファ32へピクセルデータを書き込むことができる。PIOU 200は、以下に述べるように、スレーブモードコースキャニング(slave-mode co-scanning)を容易にする複数のファーストインファーストアウト(FIFO)モジュール（符号202で一括して示す）を含むのが好ましい。 PIOU 200は、グラフィック原図（プリミティブ）の基本的スキャン変換を行うスキャニングエンジン（SSC）ブロック204とやり取りを行う。SSC 204は、原図（プリミティブ）及び該原図（プリミティブ）に対して行う機能に対応する命令を入力するデータレジスタ206を含んでいる。PIOU 200及びSSC 204はコントロールブロック(APATH)210とやり取りを行うが、これはフレーム−バッファデータのフェッチング、バッファリング、格納を制御する。APATH 210は十分にパイプライン化されており処理しようとするデータをプリフェッチし、フェッチされたり生成されたり変更されたりした後のデータをバッファし、フレームバッファ32に書き込むデータを格納することが好ましい。APATH 210は一連の命令レジスタを含む複数のレジスタ212を備えるが、これらの命令レジスタの区別は命令機能に付随しているため、これらのレジスタに値を書き込むとそれに付随した機能が順序だって実行される。 APATH 210は生のピクセルデータを補間(IPOL)ブロック215に送るが、このIPOL ブロックは、描かれるピクセルの各々に対しカラー(r、g、b)、α、F、及びz値を補間する。IPOL 215は補間された値を変更(PIXMOD)ブロック217に送るが、このブロックは、IPOL 215からの命令に対応して論理演算、アルファブレンディング、テクスチャフィルタリング及びブレンディング、さらに平面マスキングといったピクセル変更処理を行う。PIXMOD 217は処理された値をAPATH 210に返す。フレームバッファ32との間のデータのやり取りはフレームバッファインターフェイス220を通して行われるが、このインターフェイスは実際のフレームバッファ読み書き操作及びフレームバッファメモリのリフレッシュを行う。ここで、入出力システム（例えば、BIOS）ROMチップ及びそれに関連したオンボードの装置への接続のような通常のインターフェイス成分、システムに対し画面タイミング(b lank及びsync)を生成する表示コントローラ、及びビデオ（例えば、NTSCキャプチャ）機能成分は図示されていない。 SSC 204は二次元及び三次元原図（プリミティブ）の標準セットを認識し、それに付随した種々のユーティリティ機能を行うことが好ましい。代表的実施例においては、これらユーティリティ機能はCPU 15からの命令により動作可能(actua ble)で、それにはレジスタ内容のFIFO 202を通したI/Oバス112への転送、バッファ動作、モード設定が含まれている。基本的処理には以下のものが含まれる。即ち、フレームバッファ32の画面状に整列した一つ以上の矩形ソース領域のデータを結合しフレームバッファの画面状に整列した矩形デスティネーション領域へ転送するビットブロック転送(「BitBlts」)、画面状に整列した多角形を一つのカラーで塗りつぶすフィル処理、SSC 204に含まれたクリッピング境界レジスタに格納されたデータを用いて行う矩形ウインドウクリッピング処理、ピクセルの決まった列で作られたパターンを一定の境界のある領域内へタイル処理するようなパターンラスタ処理、一定のピクセルブロックソースの「拡大」及び「縮小」処理、ブレッセンハム曲線の描画、及び、点、線、スパン、塗りつぶした領域等の三次元原図（プリミティブ）の描画などの処理である。レンダリングプロセサ115は、CPU 15、ライタープロセサ117、又はテクスチャプロセサ119のような外部プロセサによりSSC 204、APATH 210、IPOL 215、PIXMO D 217を同期して制御できるように構成されている。このモードでは、レンダリングプロセサ115は、外部プロセサ要素が制御するタイミングの「スレーブ」になっており、スキャン変換処理を通じてステップを一つづつ行なっていく。この「スレーブモード・コースキャニング(slave-mode co-scanning)」は、テクスチャプロセサ19（又はCPU15）により必要なテクスチャマッピングの計算の遂行をスキャン変換に合わせることができるという点で、テクスチャマッピング操作の関係では特に有用である。それに加えて、スレーブモード動作は自己動作する命令レジスタから特別な利点が得られる。スレーブモード動作を行うことにより異なったプロセサ間で処理負担を最適に分担することが容易になる。即ち、高価なテクスチャプロセスハードウエアをもつレンダリングプロセサ115を備えたり、比較的遅くオーバーヘッドの高いソフトウエアに全てのレンダリング処理をさせる代わりに、種々のシステム成分の性能特性を発揮させるようにこれらのタスクを分散させるのである。CPU 15（又はプロセサ117又は119）は描画する要素をドロー（draw）又はノードロー(no-draw )のステップに分解することにより原図（プリミティブ）を生成することが好ましい。即ち、CPU 15、ジオメトリプロセサ117、又はテクスチャプロセサ119は、テクスチャマッピング計算及びある程度のスキャン変換計算を行うが、それらの計算の結果はレジスタ212のいくつかに出力され（以下に述べるように）サポートされた処理の実行が行われる。続いて、レンダリングプロセサ115は原図（プリミティブ）をピクセルの位置に変換し、上述したようにピクセル毎のスキャン変換を行い、ピクセルに指定されたテクスチャフィルタリング及びブレンダリングを行い、さらにフレームバッファ32にその結果を書き込む。これらの動作は成分間で同期して行われるため、レンダリングプロセサは外部で計算された結果が得られるようになればすぐにその結果を用いることができ、その間、外部成分は次の計算を行うことができる。原図（プリミティブ）を描画するためには、外部プロセサ要素は必要なパラメータ及び指定された原図（プリミティブ）を表すスレーブモードの命令をロードする。次に外部プロセサ要素は、最初のピクセルに対し、一連のテクスチャ命令／データペアを適当な自己動作するレジスタ212にロードする。即ち、これらのレジスタアドレスに一語のデータをロードすることによりそれに対応するプロセサの動作が始まるのである。そのデータはテクセルアドレス又はテクスチャフィルタリングに必要なスケールファクタ(即ち、ミップマップ線形補間に必要なu、 v、またはdの少数成分)を表している。最初のピクセルに対しテクスチャ命令が終わった後、スレーブステップ（SlaveStep）命令を入れ、プロセサ115が次のピクセルに対して動作できる状態にする。レンダリングプロセサ115は以下のスレーブステップ命令を実行するのが好ましい： SlaveStepPX: 右へステップ SlaveStepNX: 左へステップ SlaveStepPY: 下へステップ SlaveDrawStepPX: 現ピクセルを描画し、その後右へステップ SlaveDrawStepNX: 現ピクセルを描画し、その後左へステップ SlaveDrawStepPY: 現ピクセルを描画し、その後下へステップ SlaveReturnStepPX: 保存したピクセル位置へ戻り、その後右へステップ SlaveReturnStepNX: 保存したピクセル位置へ戻り、その後左へステップ SlaveDrawReturnStepPX: 現ピクセルを描画し、その後保存したピクセル位置へ戻り、その後右へステップ SlaveDrawReturnStepNX: 現ピクセルを描画し、その後保存したピクセル位置へ戻り、その後左へステップ SlaveSaveStepPX: 現ピクセル位置を保存し、その後右へステップ SlaveSaveStepNX: 現ピクセル位置を保存し、その後左へステップ SlaveDrawSaveStepPX: 現ピクセル位置を描画し、その後現ピクセル位置を保存し、その後右へステップ SlaveDrawSaveStepNX: 現ピクセル位置を描画し、その後現ピクセル位置を保存し、その後左へステップ DrawLineMajorStep: 現直線ピクセルを描画し、その後メジャーステップを取る DrawLineMinorStep: 現直線ピクセルを描画し、その後マイナーステップを取る認識されたテクセル命令は、その各々は独自の自己動作するレジスタ212に付随しており、テクセルアドレスの特定、ミップマップ間又はその内部での線型補間、及びポイントサンプリングに向けられるのが好ましい。線型補間及びポイントサンプリング処理には、ミップマップ間の補間（d因子を用いての）又は最近接マップの選択、及び一つのマップ内での補間(即ち、所定のピクセルに対して計算された（u,v）座標を取り囲む最高４つのテクセル間)、又は選択されたマップ内の最近接テクセルの特定が含まれる。特に本発明がサポートするテクセル命令は以下の４つに分類されるのが好ましい。即ち、NEAREST処理で一つのマップ内の最近接テクセルを特定する、LINEAR処理で一つのマップ内の最近接テクセルの間を補間する、NEAREST MIPMAP NEARESTポイントサンプリング処理で最近接のミップマップ（ｄ値を用いて）及びその中の最近接テクセルを特定する、LINEAR MIPMAP NEAREST処理で最近接のミップマップ内の４つのテクセル間の線型補間を行う、NEAREST MIPMAP LINEAR処理で、取り囲んだ二つのマップから最近接のテクセルを選択しそれらの間を線型補間する、及びLINEAR MIPMAP LINEAR命令でミップマップ及びテクセル間を補間するものである。可能な命令の各々を一つの自己動作するレジスタに単に対応させることは可能であるが、いくつかの命令がより低いレベルの命令の組み合わせでありそれに特有な量のデータを必要とすることによりレジスタの全体数を減少させるのに役立つ。好ましい実施例では以下の命令は個々の専用のレジスタに対応している。命令関数 TexCommand0 Acc3＝Fetch Texel(Input Data) TexCommand1 TMP＝Fetch Texel(Input Data) TexCommand2 Acc1＝TMP*(1-uf)+ Fetch Texel(Input Data)*uf TexCommand3 Acc2＝TMP*(1-uf)+ Fetch Texel(Input Data)*uf TexCommand4 Acc3＝Acc1*(1-vf)+Acc2*vf TexCommand5 Acc3＝TMP*(1-df)+ Fetch Texel(Input Data)*df TexCommand6 Acc1＝Acc1*(1-vf)+Acc2*vf TexCommand7 Acc3＝Acc1*(1-df)+Acc3*df TexCommand8-13(内部使用) TexCommand14 dfをロード TexCommand15 ufをロードここでTMP、Acc1、Acc2、及びAcc3は一時レジスタであり、uf、vf、及びdfはT exCommand 2-7、14、及び15におけるu、v及びd値の少数部がロードされたレジスタであり、Fetch Texel(Input Data)はフェッチしたテクセルに付随したカラーデータ(例えば、r、g、b及びα)を表す。処理は、データを、その処理に対応するレジスタ又は一連のレジスタに個々に又は一括してロードして行われる。処理及びそれに対応した命令レジスタを以下に列挙する。 NEAREST TexCommand0 テクセルアドレス１ LINEAR TexCommand1 テクセルアドレス１ TexCommand15 (u)少数部(第一ミップマップ) TexCommand2 テクセルアドレス２ TexCommand1 テクセルアドレス３ TexCommand3 テクセルアドレス４ TexCommand4 (v)少数部(第一ミップマップ) NEAREST MIPMAP NEAREST TexCommand0 テクセルアドレス１ LINEAR MIPMAP NEAREST TexConmland1 テクセルアドレス１ TexCommand15 (u)少数部(第一ミップマップ) TexCommand2 テクセルアドレス２ TexCommand1 テクセルアドレス３ TexCommand3 テクセルアドレス４ TexCommand4 (v)少数部(第一ミップマップ) NEAREST MIPMAP LINEAR TexCommand1 テクセルアドレス１ TexCommand14 (d)少数部(ミップマップ間) TexCommand5 テクセルアドレス２ LINEAR MIPMAP LINEAR TexCommand1 テクセルアドレス１ TexCommand15 (u)少数部(第一ミップマップ) TexCommand2 テクセルアドレス２ TexCommand1 テクセルアドレス３ TexCommand3 テクセルアドレス４ TexCommand4 (v)少数部(第一ミップマップ) TexCommand1 テクセルアドレス５ TexCoEand15 (u)少数部(第二ミップマップ) TexCoEand2 テクセルアドレス６ TexCommand1 テクセルアドレス７ TexCommand3 テクセルアドレス８ TexCommand6 (v)少数部(第二ミップマップ) TexCommand7 (d)少数部(ミップマップ間) この面に関する本発明の処理を理解するには具体的な例を挙げるのが最善である。図４は、レンダリングプロセサ115が三次元テクスチャ化した三角形をスレーブモードでスキャン変換する模様を示している。外部プロセサ、即ち、CPU 15 、プロセサ117及び／又はプロセサ119は以下のステップを行う。 1. 三角形の初期値をSSC 204にロードする。 2. フィル原図（プリミティブ）を描画する命令をレジスタ206にロードする。 3. 第一のピクセルに対応したテクセルのアドレス及びそれに付随したテクセル命令を計算しロードする。 4. スキャンする次のピクセルを計算する。 5. 適当なスレーブモードのステップ命令をSSC 204にロードする。 6. 原図（プリミティブ）の各ピクセルに対しステップ3−5を繰り返す。 7. スキャンが完了したとき終了する。レンダリングプロセサ115が実行する処理の概略は以下のようである。 1. フィル原図（プリミティブ）命令が入力すると必要な内部初期化を行う。 2. テクセル命令に従って適当なテクセルフェッチング及びテクセル計算を行う。 3. ピクセルアドレスを計算し、デスティネーションピクセル(もし計算するピクセルと何らかの形で結合するべきものがすでに存在している場合)及びz(もしZ- バッファリングが採用されている場合)をフェッチし、デスティネーションピクセル(及びz)をステップ2から得られたフィルターしたテクセル(及び補間されたz )と結合し、変更されたデスティネーションピクセルをフレームバッファ32(又は他のデスティネーションピックスマップ)に書き込む。 4. ステップするときz、r、g、b、α、Fを補間する。 5. 上述のステップを入力した正確な順番にしたがって行うか、又は、もし順番通りでない場合同じ結果が得られるよう必要な順序づけを行う。新たな画像生成及び操作機能性をレンダリングプロセサ115に付け加えることも可能である。例えば、エイリアス除去やディザリングのようなフィルタリング処理、アルファブレンディングやスレショールディングのようなアルファ処理、 Z-バッファリング、フォグ計算、クリッピング、ダブルバッファリング、及びテクセルからピクセルへのフォーマット変換（例えば、32ビットのテクセルから16 ビットのr、g、bピクセルフォーマットへの変換）が可能なモジュール。これらの機能を行うための適当なファームウエア、論理及びレジスタの構成はディジタルレンダリング分野ではよく理解されており、プロセサ115に組み入れるための適当な機能ブロックを簡単に作ることが可能である。これらのブロックはIPOL 2 15及びPIXMOD 217にパイプライン様式で組み入れられるのでスレーブモードスキャニングにより種々の機能ブロックを通して順番に処理されるピクセルデータが同期して用意される。図４を参照して、グリッド300はフレームバッファ115のある一部を示している。そこに書かれた三角形はCPU 15で認識された原図（プリミティブ）であり、レンダリングプロセサ115がフレームバッファ32内のオンになり適当な値に設定された一連のピクセルにスキャン変換しなくてはならないものである。CPU 15はレンダリングプロセサ115を初期化し、書かれた三角形をスキャンし、線分の座標( X0，Y0)、(X1，Y1); (X1，Y1)、(X2，Y2)及び(X2，Y2)、(X0，Y0)をプロセサ115 に知らせる。CPU 15はまたステップ命令及びテクセル命令をプロセサ115に与える。プロセサ115は、原図（プリミティブ）の線分で阻止されたり又は原図（プリミティブ）内に入ったグリッド300内のピクセル位置を上述したステップ命令に従ってステップしレンダリングを行う(即ち、ピクセル値をフレームバッファ3 2に書き込む)。通常、これは、例えばピナダスキャニングアルゴリズム（例えば、ACM SIGGRAPH Proc．-Comp．Graphics，vol．22，No．4［Aug．1988］17-20ページを参照のこと）に従い+又は-X方向又は+Y方向にステップして行われる。スキャン・ラインを基礎にした方法のような他のスキャングアルゴリズムもまた効果的に用いることが可能である。ピナダ法（Pinada approach）を用い、下へステップした後右へステップするという規則に従い、三角形は図４に示すようにスキャン変換されフィルされる。即ち、関係あるピクセルの位置は「Ｐ」に続く番号で示されている。一番高い座標をもつピクセル(Ｐ0)が最初にスキャンされるピクセルである。その次のピクセルはP0の右側にあるピクセルである。スキャンが三角形の右端を通過すれば、 P0の左側のピクセルに戻り三角形の左端がスキャンされるまでこの処理が続けられる。この時点でスキャニングは下へステップし次のスキャンラインへ行く。スキャニングが進行するにつれ、レジスタの現状が順番に格納されもとへ戻るのを可能にする。例えば、スキャニングが下へステップしたとき、新スキャンラインの最初のピクセルの値は格納され、そのラインの右側へのスキャンが完了した後最初のピクセルの左のピクセルに戻ることが可能になる。レンダリングプロセサ115は、「Draw」という語を含むスレーブ命令に応答してのみピクセルを描画し、「Save」という語を含むスレーブ命令に応答してのみその状態を格納し、「Return」という語を命令が含んでいる場合にのみ元へ戻る。プロセサ115は、「Step PX」を含む命令に応答してのみ正のX方向（即ち図４の右側）にステップし、「Step NX」を含む命令に応答してのみ負のX方向にステップし、「S tep PY」を含む命令に応答してのみ正のY方向にステップする。スキャン変換に於いてレンダリングプロセサ115は阻止されたピクセルが原図（プリミティブ）を規定する線分内にどの程度入っているかを決定する。通常は、ピクセルは、それが原図（プリミティブ）の境界内に大部分ある場合にのみ描画される。しかし、エイリアス除去又は他のフィルタ処理が適用されるときフィルタの指令によりピクセルが描画される(又は部分カバーで描画される)こともある。以下に示す順番に従ったスレーブモード命令によりプロセサ115は図４に示す三角形のレンダリングを行う。この例では、ピクセルの中心点が三角形の境界内になければそのピクセルは描画されないと仮定する。さらに、CPU 15又は他の外部プロセサ要素が、最初のステップに続く各スレーブステップの前及び SlaveEndステップの前に命令の適当なセットをレンダリングプロセサ115に送るため、テクセル命令は宣言されない。レンダリングプロセサ115はテクセル命令を用い、描画されたピクセルに対応した各々のメモリ位置に格納されたフィルタされたテクセル値を生成する。 1. Slave3DFill (レンダリングプロセサ115の初期化) 2. SlaveDrawSaveStepPX (P0を描画、その後+X方向に1ピクセルステップ) 3. SlaveReturnStepNX (三角形の外部にあるのでP1は描画せず、P2に戻る) 4. SlaveStepPY (三角形の外部にあるのでP2は描画しない) 5. SlaveDrawSaveStepPX (P3を描画、その状態を格納、その後+X方向にステップ) 6. SlaveDrawStepPX (P4を描画、その後+X方向にステップ) 7. SlaveReturnStepNX (P5は描画せず、P6に移動) 8. SlaveStepPY 9. SlaveDrawSaveStepPX (P7を描画) 10. SlaveDrawStepPX (P8を描画) 11. SlaveDrawStepPX (P9を描画) 12. SlaveReturnStepNX 13. SlaveStepPY 14. SlaveDrawSaveStepPX (P12を描画) 15. SlaveDrawStepPX (P13を描画) 16. SlaveDrawStepPX (P14を描画) 17. SlaveDrawStepPX (P15を描画) 18. SlaveDrawReturnStepNX (P16を描画) 19. SlaveStepPY 20. SlaveDrawSaveStepPX (P18を描画) 21. SlaveDrawStepPX (P19を描画) 22. SlaveDrawStepPX (P20を描画) 23. SlaveDrawStepPX (P21を描画) 24. SlaveDrawStepPX (P22を描画) 25. SlaveDrawReturn StepNX (P23を描画) 26. SlaveStepPY 27. SlaveDrawSaveStepPX (P25を描画) 28. SlaveDrawStepPX (P26を描画) 29. SlaveDrawStepPX (P27を描画) 30. SlaveDrawStepPX (28Pを描画) 31. SlaveReturnStepNX (三角形の外部にあるのでP29は描画しない) 32. SlaveEnd (P32は外部にあり、下へステップすると三角形の底辺の下に行く) 従って、上述の方法は、ピクセル書込機能に関するハードウエアとソフトウエアをブレンドする非常に有利な方法を示しておりコストと効率が最適化されことが分かるであろう。ここで用いられる用語及び表現は説明のために用いられるものであって制限を与えるものではなく、そのような用語及び表現を用いたという理由でここに示されたり説明されたりした特長を有する同等なものあるいはその部分を除外するものではない。また、本発明の特許請求範囲内で種々の変更が可能である。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年２月２７日【補正内容】請求の範囲１． a．中央処理装置(１５)と、 b．前記中央処理装置を動作させるための命令を格納したシステムメモリ（１７）と、 c．表示可能なピクセルデータを備えたピックスマップを格納するフレームバッファ（３２）と、 d．前記フレームバッファと動作的に接続され、前記中央処理装置が発する命令に応答し、原図（プリミティブ）をピクセルデータにスキャン変換し、前記フレームバッファにその変換したピクセルデータを格納するためのレンダリングプロセサ（１１５）と、 e．前記中央処理装置と(i)システムメモリ、(ii)少なくも一つの大容量記憶装置(２１)、(iii)少なくも一つの周辺装置のそれぞれとの間のデータ交換を行うための中央処理装置─メモリバス（１１０）と、及び f．前記中央処理装置と前記レンダリングプロセサとの間のデータ交換を行うための入出力バス（１１２）とを備え、前記中央処理装置は、前記中央処理装置─メモリバス（１１０）を通して前記システムメモリからフェッチされた命令に従って動作することにより原図（プリミティブ）及びテクセル命令を生成し、前記原図（プリミティブ）及びテクセル命令を前記入出力バスを通して前記レンダリングプロセサに転送し、さらに前記レンダリングプロセサ（１１５）はピクセルメモリアドレスを生成し、線型補間によりピクセルデータを洗練し、前記テクセル命令を実行するように構成されており、前記レンダリングプロセッサ（１１５）は、原図（プリミティブ）をロードされるとそれに応答して前記原図（プリミティブ）に付随した処理の実行を間接的に指定する間接指定手段（２０４，２１０，２１５，２１７）を有しており、前記間接指定手段は、各レジスタが、一つの処理に付随し前記中央処理装置により独立してアドレス可能で、前記入出力バスからデータを入力し、データを入力すると前記レンダリングプロセッサにそのデータに基づいて付随した処理を行わせる複数の自己動作するレジスタ（２１２）を有していることを特徴とするピックスマップとして格納された画像の表示を処理し容易にする画像生成及び操作用装置。２．請求項１に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、さらに表示タイミングを生成する手段を備えることを特徴とする。３．請求項１に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、前記システムメモリ（１７）から切り離されており、かつ前記中央処理装置（１５）は前記フレームバッファから切り離されていることを特徴とする。４．請求項３に記載の画像生成及び操作用装置であって、 a．各々がテクセルデータを有するテクセルの列から成るテクスチャマップにアクセスするための手段と、 b．前記フレームバッファにデータが格納される各々のピクセルに関して、ピクセルに付随した少なくも一つのテクセルを特定する手段と、 c．各ピクセルに対し、前記ピクセルデータを少なくも一つの付随したテクセルからのテクセルデータと結合し、ブレンドしたデータを作り、前記フレームバッファに格納する手段とを備えるテクスチャマッピングを行うための手段を、さらに有することを特徴とする。５．請求項４に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、前記中央処理装置（１５）が発する命令に応答し、複数のテクセルマップの間を補間する手段（２１５）を備えることを特徴とする。６．請求項５に記載の画像生成及び操作用装置であって、ここでテクセル処理命令は(i)そのロードされたデータにより特定されるメモリアドレスを有するテクセルのフェッチ、及び(ii)ミップマップ間の線型補間を含むことを特徴とする。７．請求項６に記載の画像生成及び操作用装置であって、さらに前記レンダリングプロセサに付随し、前記レンダリングプロセサ（１１５）と前記中央処理装置（１５）間の同期を取ったパイプライン化した動作を行う手段を備え、前記中央処理装置は、前記レンダリングプロセサが行う原図（プリミティブ）のスキャン変換と同時に、格納された命令を実行することを特徴とする。８．請求項７に記載の画像生成及び操作用装置であって、前記格納された命令は原図（プリミティブ）に対し大量の計算を必要とする処理を規定し、かつ前記レンダリングプロセサは、さらに前記中央処理装置が格納された命令を実行するのと同時にピクセルデータを洗練するための手段を備えることを特徴とする。９．請求項８に記載の画像生成及び操作用装置であって、前記レンダリングプロセサ（１１５）は、線型補間、フィルタリング、クリッピング、アルファブレンディング及びフォグ値の計算を含む処理によりピクセルデータの洗練を行うことを特徴とする。１０．大量の計算を必要とする画像生成処理を行い原図（プリミティブ）を生成するように構成された外部プロセサ（１５）を有するシステムの画面上での画像表示を処理し容易にする画像生成及び操作用装置であって、該装置は、 a．ピックスマップを格納するフレームバッファ（３２）と、ここで各ピックスマップは前記画面上に画像として表示可能なピクセルデータを有し、及び b．前記外部プロセサと前記フレームバッファ間に排他的に接続され、前記外部プロセサが生成した原図（プリミティブ）に応答し、前記画面に表示するため、前記原図（プリミティブ）をピクセルデータにスキャン変換する手段を有し、さらに原図（プリミティブ）をロードされるとそれに応答して前記原図（プリミティブ）に付随した処理の実行を間接的に指定する間接指定手段を有する明白なレンダリングプロセサ（１１５）とを備えており、前記間接指定手段（２０４，２１０）は、各レジスタが、一つの処理に付随し前記外部プロセッサ（１５）により独立してアドレス可能で、前記外部プロセッサからデータを入力し、データを入力すると前記レンダリングプロセッサにそのデータに基づいて付随した処理を行わせる複数の自己動作するレジスタ（２１７）を有していることを特徴とする。１１．請求項１０に記載の画像生成及び操作用装置であって、さらに前記外部プロセサから前記レンダリングプロセサに、前記原図（プリミティブ）を転送するためのシステムバス（２３）を備えることを特徴とする。１２．請求項１０に記載の画像生成及び操作用装置であって、前記自己動作するレジスタ（２１２）により、前記外部プロセサ（１５）から前記レンダリングプロセサ（１１５）へのテクスチャマッピング命令の転送が不要になることを特徴とする。１３．請求項１０に記載の画像生成及び操作用装置であって、前記外部プロセサ（１５）は、前記レンダリングプロセサが前記自己動作するレジスタ（２１２）に付随した各テクスチャマッピング処理を別々に実行し、それによりシステムバスのスループットを最適化するよう前記レンダリングプロセサを同期して制御する手段を備えることを特徴とする。１４．請求項１３に記載の画像生成及び操作用装置であって、前記外部プロセサ（１５）はジオメトリックプロセサ要素及び中央処理装置のうちの一つであることを特徴とする。１５．第一プロセサ（１５）及び前記第一プロセサ（１５）に機能的に接続され、また前記第一プロセサ（１５）からのデータを処理するように構成された第二プロセサ（１１５）を備えた多重プロセサコンピュータシステムにおいて、前記第二プロセサに付随した命令ファシリティであって、 a．前記第一プロセサからのデータを入力するインターフェイス（２００）と、 b．その入力したデータに対して選択的に処理を行う実行手段（２１０，２０４，２１５，２１７）と、及び、 c．複数の自己動作するレジスタ（２１２）であって、各レジスタは一つの処理に付随し前記第一プロセサにより独立してアドレス可能で、前記インターフェイスからデータを入力し、データを入力すると前記実行手段にそのデータに基づいて付随した処理を行わせるレジスタとを備えたことを特徴とする。１６．請求項１６に記載の多重プロセサコンピュータシステムであって、さらに前記ファシリティにおいて、前記第一プロセサは外部プロセサ（１５）であり、前記第二プロセサはレンダリングプロセサ（１１５）であり、さらに前記レンダリングプロセサに機能的に接続され、前記レンダリングプロセサから処理されたデータを入力し、画面表示の瞬間状況を判定するフレームバッファを備え、前記選択可能な処理はピクセル処理を含み、また処理されたデータは表示可能なピクセル値を表すことを特徴とする。１７．請求項１６に記載の多重プロセサコンピュータシステムであって、さらに前記ファシリティにおいて、一連のテクセルからなる少なくも一つのミップマップを格納する手段を備え、ここで各テクセルは付随した値を有し、前記レンダリングプロセサは前記格納手段にアクセス可能であり、前記選択可能な処理には、格納されたミップマップの特定、ピクセル値のそれに最も近い値を有する特定されたミップマップ内のテクセルの特定、及び特定されたミップマップ内のテクセル間の補間が含まれることを特徴とする。１８．請求項１７に記載の多重プロセサコンピュータシステムであって、さらに前記ファシリティにおいて、複数のミップマップを格納する手段を備え、前記選択可能な処理には、さらにミップマップの選択及びミップマップ間の補間が含まれることを特徴とする。

───────────────────────────────────────────────────── 【要約の続き】画像の二重バッファリング、及びテクスチャ処理等がある。レンダリングプロセサには、各々が特別な命令に対応し自己動作する一連のレジスタを含む場合もある。これらのレジスタのいずれかをアドレスしそれにデータを書き込むことにより、ホストはそのレジスタに対応した命令の実行を間接的に指定する。レンダリングプロセサが「スレーブ」モードを提供することもある。このモードではレンダリングプロセサの描画ハードウエアは外部プロセサにより同期を取って制御されるので、レンダリングプロセサはスキャン変換処理を通してシングルステップを行う一方、外部ハードウエアはそれに関係する計算を行う。

Claims

【特許請求の範囲】１． a．中央処理装置と、 b．前記中央処理装置を動作させるための命令を格納したシステムメモリと、 c．表示可能なピクセルデータを備えたピックスマップを格納するフレームバッファと、 d．前記フレームバッファと動作的に接続され、前記中央処理装置が発する命令に応答し、原図（プリミティブ）をピクセルデータにスキャン変換し、前記フレームバッファにその変換したピクセルデータを格納するためのレンダリングプロセサと、 e．前記中央処理装置と(i)システムメモリ、(ii)少なくも一つの大容量記憶装置、(iii)少なくも一つの周辺装置のそれぞれとの間のデータ交換を行うための中央処理装置─メモリバスと、及び f．前記中央処理装置と前記レンダリングプロセサとの間のデータ交換を行うための入出力バスとを備え、前記中央処理装置は、前記中央処理装置─メモリバスを通して前記システムメモリからフェッチされた命令に従って動作することにより原図(プリミティブ)及びテクセル命令を生成し、前記原図（プリミティブ）及びテクセル命令を前記入出力バスを通して前記レンダリングプロセサに転送し、さらに前記レンダリングプロセサはピクセルメモリアドレスを生成し、線型補間によりピクセルデータを洗練し、前記テクセル命令を実行するように構成されていることを特徴とするピックスマップとして格納された画像の表示を処理し容易にする画像生成及び操作用装置。２．請求項１に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、さらに表示タイミングを生成する手段を備えることを特徴とする。３．請求項１に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、前記システムメモリから切り離されており、かつ前記中央処理装置は前記フレームバッファから切り離されていることを特徴とする。４．請求項３に記載の画像生成及び操作用装置であって、 a．各々がテクセルデータを有するテクセルの列から成るテクスチャマップにアクセスするための手段と、 b．前記フレームバッファにデータが格納される各々のピクセルに関して、ピクセルに付随した少なくも一つのテクセルを特定する手段と、 c．各ピクセルに対し、前記ピクセルデータを少なくも一つの付随したテクセルからのテクセルデータと結合し、ブレンドしたデータを作り、前記フレームバッファに格納する手段とを備えるテクスチャマッピングを行うための手段を、さらに有することを特徴とする。５．請求項４に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、前記中央処理装置が発する命令に応答し、複数のテクセルマップの間を補間する手段を備えることを特徴とする。６．請求項１に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは複数のレジスタを備え、各レジスタは前記入出力バスを通して、前記中央処理装置にアクセス可能であり、また各レジスタはレンダリング命令に対応しており、そのレジスタにデータをロードした場合は、前記レンダリングプロセサはロードされたデータに対し、そのレジスタに対応した命令を実行することを特徴とする。７．請求項５に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは複数のレジスタを備え、各レジスタは前記入出力バスを通して、前記中央処理装置にアクセス可能であり、また各レジスタはテクセル処理命令に対応しており、そのレジスタにデータをロードした場合は、前記レンダリングプロセサはロードされたデータに対し、そのレジスタに対応した命令を実行し、ここでテクセル処理命令は(i)そのロードされたデータにより特定されるメモリアドレスを有するテクセルのフェッチ、及び(ii)ミップマップ間の線型補間を含むことを特徴とする。８．請求項７に記載の画像生成及び操作用装置であって、さらに前記レンダリングプロセサに付随し、前記レンダリングプロセサと前記中央処理装置間の同期を取ったパイプライン化した動作を行う手段を備え、前記中央処理装置は、前記レンダリングプロセサが行う原図（プリミティブ）のスキャン変換と同時に、格納された命令を実行することを特徴とする。９．請求項８に記載の画像生成及び操作用装置であって、前記格納された命令は原図（プリミティブ）に対し大量の計算を必要とする処理を規定し、かつ前記レンダリングプロセサは、さらに前記中央処理装置が格納された命令を実行するのと同時にピクセルデータを洗練するための手段を備えることを特徴とする。１０．請求項９に記載の画像生成及び操作用装置であって、前記レンダリングプロセサは、線型補間、フィルタリング、クリッピング、アルファブレンディング及びフォグ値の計算を含む処理によりピクセルデータの洗練を行うことを特徴とする。１１．大量の計算を必要とする画像生成処理を行い原図（プリミティブ）を生成するように構成された外部プロセサを有するシステムの画面上での画像表示を処理し容易にする画像生成及び操作用装置であって、該装置は、 a．ピックスマップを格納するフレームバッファと、ここで各ピックスマップは前記画面上に画像として表示可能なピクセルデータを有し、及び b．前記外部プロセサと前記フレームバッファ間に排他的に接続され、前記外部プロセサが生成した原図（プリミティブ）に応答し、前記画面に表示するため、前記原図（プリミティブ）をピクセルデータにスキャン変換する手段を有し、さらに原図（プリミティブ）をロードされるとそれに応答して前記原図（プリミティブ）に付随した処理の実行を間接的に指定する間接指定手段を有するレンダリングプロセサとを備えることを特徴とする。１２．請求項１１に記載の画像生成及び操作用装置であって、さらに前記外部プロセサから前記レンダリングプロセサに、前記原図（プリミティブ）を転送するためのシステムバスを備えることを特徴とする。１３．請求項１１に記載の画像生成及び操作用装置であって、前記間接指定手段は複数の自己動作するレジスタを備え、各レジスタは一つのテクスチャマッピング処理の実行に付随しており、その自己動作するレジスタにより前記外部プロセサから前記レンダリングプロセサへのテクスチャマッピング命令の転送が不要になることを特徴とする。１４．請求項１１に記載の画像生成及び操作用装置であって、前記外部プロセサは、前記レンダリングプロセサが前記自己動作するレジスタに付随した各テクスチャマッピング処理を別々に実行し、それによりシステムバスのスループットを最適化するよう前記レンダリングプロセサを同期して制御する手段を備えることを特徴とする。１５．請求項１４に記載の画像生成及び操作用装置であって、前記外部プロセサはジオメトリックプロセサ要素及び中央処理装置のうちの一つであることを特徴とする。１６．第一プロセサ及び前記第一プロセサに機能的に接続され、また前記第一プロセサからのデータを処理するように構成された第二プロセサを備えた多重プロセサコンピュータシステムにおいて、前記第二プロセサに付随した命令ファシリティであって、 a．前記第一プロセサからのデータを入力するインターフェイスと、 b．その入力したデータに対して選択的に処理を行う実行手段と、及び、 c．複数の自己動作するレジスタであって、各レジスタは一つの処理に付随し前記第一プロセサにより独立してアドレス可能で、前記インターフェイスからデータを入力し、データを入力すると前記実行手段にそのデータに基づいて付随した処理を行わせるレジスタとを備えたことを特徴とする。１７．請求項１６に記載の多重プロセサコンピュータシステムであって、さらに前記ファシリティにおいて、前記第一プロセサは外部プロセサであり、前記第二プロセサはレンダリングプロセサであり、さらに前記レンダリングプロセサに機能的に接続され、前記レンダリングプロセサから処理されたデータを入力し、画面表示の瞬間状況を判定するフレームバッファを備え、前記選択可能な処理はピクセル処理を含み、また処理されたデータは表示可能なピクセル値を表すことを特徴とする。１８．請求項１７に記載の多重プロセサコンピュータシステムであって、さらに前記ファシリティにおいて、一連のテクセルからなる少なくも一つのミップマップを格納する手段を備え、ここで各テクセルは付随した値を有し、前記レンダリングプロセサは前記格納手段にアクセス可能であり、前記選択可能な処理には、格納されたミップマップの特定、ピクセル値のそれに最も近い値を有する特定されたミップマップ内のテクセルの特定、及び特定されたミップマップ内のテクセル間の補間が含まれることを特徴とする。１９．請求項１８に記載の多重プロセサコンピュータシステムであって、さらに前記ファシリティにおいて、複数のミップマップを格納する手段を備え、前記選択可能な処理には、さらにミップマップの選択及びミップマップ間の補間が含まれることを特徴とする。