JPH11511598A - アナログ形式で復元される必要があるアナログ信号のディジタル処理のための装置 - Google Patents

Abstract

(57)【要約】 装置は、ｂ_i＝１、０、あるいは−１を有する３元ディジタル値ｂ_iを含む３つの識別範囲変換アルゴリズムを実行する変換器を含む。この変換器は、基準電圧源(Ｖr)と、一連のアルゴリズムの連続した反復の各反復中に、前の反復で計算された電圧に基づいて決定された値と、前の反復中に得られた３元値と前記基準電圧との積である値との和から得られる電圧値を決める計算手段（ＭＣ；ＭＣ‐Ａ）とを有する。前記計算手段は、単方向性アセンブリとして接続され、前記反復の各々に電圧値を供給する唯一の演算増幅器(11)と協働するスイッチキャパシタ(Ｃr、Ｃ1、Ｃ2)を含んでいる。この装置は特に補聴器に有効である。

Description

【発明の詳細な説明】 アナログ形式で復元される必要があるアナログ信号のディジタル処理のための装 置 技術分野 本発明は、アナログ形式で表現され、ディジタル処理を行った後、アナログ形 式で復元されることを要する情報項目をディジタル処理するための装置に関する ものである。 より正確には、本発明は、アナログからデジタルへまたはデジタルからアナロ グへの様々な信号の変換を実現する変換器に関し、これらの信号はその変化の全 領域にわたって一様な絶対精度で変換することを必要としないアプリケーション において用いられることを要するものである。 この種の変換が受容できる用途は、難聴者が装着する補聴器の用途である。 背景技術 これらの装置は、周囲の音声スペクトルを装着者の耳の生理に適合させること を特に必要とし、従って、これらの装置には、音声を復元するための音声トラン スデューサを経由して耳に伝達されうる前に受信された音声信号を処理する手段 を設けることを必要とする。この処理は、比較的複雑であり、有利なことには、 しばしば各患者に対して調整されるので、アナログ信号よりもむしろディジタル でなされることがこの処理のために望ましい。実際、このような状況では、この 処理は、ケース毎に容易に構成できる特別に構成したソフトウェアによって実行 できる。従って、このような補聴器は、有効な信号を両方向、すなわちアナログ ／ディジタルおよび逆方向に変換できなければならない。 聴力知覚の特性は有効な信号に対して30ｄＢに達する雑音レベルに順応できな いことが多数の実験によって示されてきた。その結果として、この特殊な用途で は、有効な信号に対して相対変換精度は十分であるということがわかる。 換言するならば、一般に用いられている音声装置のアナログ音声信号（慣例的 に14ビット絶対値）の変換において一般に受け入れられる精度よりもディジタル レベルで非常に低い精度が必要とされる。 この相対精度は、いわゆる“３識別範囲”変換器を使用して得ることができる 。アナログ／ディジタル方向のこの種の変換器は、雑誌「ＩＥＥＥジャーナル・ 固体回路」（第27巻、第７号、1992年７月）に掲載されたバーナード・ジネッテ ィ他著による論文に記載されている。 この論文は、まず、このような変換器において実行されるアルゴリズムを説明 している。このアルゴリズムを、下記の表記が使用される添付図面の図１を参照 しつつ振り返る。 ‐ｉ ＝ アルゴリズムにおける反復数、 ‐ｂ_i ＝ 各反復で得られる２進数、 ‐Ｖ_in ＝ 変換される電圧、 ‐Ｖx₍₁₎ ＝ Ｖ_inの瞬時値、 ‐Ｖx_(i) ＝ アルゴリズムの中間電圧、 ‐Ｖr ＝ 基準電圧、 ‐Ｖth ＝ 閾値電圧、 ‐ｎ ＝ １つのサンプル抽出に対する全反復数である。 原則として、この周期変換アルゴリズムは下記の手順になる。変換される入力 電圧Ｖinの各サンプルＶx₍₁₎に２を掛け、この掛算の結果は基準電圧と比較され る。この信号がこの基準電圧よりも大きいならば、出力信号の最上位ビットは“ １”にセットされて、Ｖx₍₁₎から基準電圧が減算される。それ以外の場合には、 最上位ビットは“０”にセットされ、算術演算が実行されない。実際は割算の部 分余りに相当する余りの電圧Ｖx₍₂₎は、次の反復の過程で同一の演算を施され、 このようなアルゴリズムのループは、最下位ビットが得られるまで繰り返される 。 実際には、特に必要とされる成分のクロック周波数および簡単化に関してより 良い変換性能を得るために、この手順は、各反復で２つの比較レベル＋Ｖthおよ び−Ｖthを用いることによってｂの第３の値を決定することで補われる。従って 、信号Ｖxが＋Ｖthよりも大きいならば、出力ビットは“１”にセットされて、 基準電圧が減算される。この信号Ｖxが−Ｖthよりも小さいならば、このビット は−１ にセットされて、電圧Ｖthが加えられる。その他の場合には、ビットは“０”に セットされ、算術演算は実行されない。 引用された論文において、主要な関心は、±Ｖrと０電圧との比較において必 要とされる最少精度およびループオフセットエラーを減少させる目的でこのアル ゴリズムを実行する回路を提案することにある。論文の著者のこの試みは、その 性能が優れているが、ある種の用途および特に補聴装置の用途では、変換の精度 に関して必要な要求を越える回路につがなる。したがって、このような回路は、 集積された形態において、要求された目的に対して極端にかさばり、極端に大き なエネルギーを消費するようになる。 発明の開示 本発明は、ある種の用途および特に補聴装置の用途、あるいはまた聴能測定（ ラジオあるいはテレビジョン局の聴力を測定する技術）あるいはその他電話術の ようなある種の他の分野においても、既に上に示したように、比較的かなり大き い信号／雑音比が受容でき、これによってより少ない集積面積しか必要とせず、 より低い電力消費を示すが、それにもかかわらず、例えば補聴器のような、思い 描かれた特定の用途で期待された変換特性に適合するより簡単な回路を使用する ことを、図１のアルゴリズムを実行する中で可能にする。 本発明の目的は、簡単でかつかさばらず、電力消費の非常に限られた信号変換 器を提供することにある。 したがって、本発明の主題は、入力信号を相対精度で前記入力信号を表す出力 信号に変換する変換器であって、この変換器は、ｂ_i＝１，０，−１の３元値デ ジタル値ｂ_iを伴う３つの識別範囲を有する変換アルゴリズムを実行し、基準電 圧源と、前記アルゴリズムの一連の連続した反復の各反復の過程において前回の 反復において計算された電圧に基づいて決定された値と前記３元値の結果となる 値と前記基準電圧の積となる値との和とからなる電圧値を決定するための計算手 段とからなり、この目的のために前記計算手段は、前記反復のそれぞれにおいて 前記電圧値を供給する増幅手段と連動する複数のスイッチトキャパシタンスから なり、前記変換器はまた、前記一連の反復の間に連続して計算された電圧値から 変換された形式で前記入力信号を表す連続したサンプルを生成するための発生手 段を有し、前記計算手段が入力の一つが固定電位に接続されて前記増幅手段を形 成する単一の演算増幅器と結合したスイッチトキャパシタンスからなる単方向性 装置によって形成され、かつ前記基準電圧源が、前記固定電位を参照する単極性 基準電圧を供給するように構成されていることを特徴とする。 上記入力信号がアナログで上記出力信号がディジタルであるような本発明の第 １の実施例によれば、上記計算手段が、上記反復の各々の過程で、下記の形式の アルゴリズムを実行する。 Ｖx_i+1＝２Ｖx_i−ｂ_iＶr ここで、Ｖx_iは以前の反復ｉの過程で得られた電圧であり、Ｖx_i+1は進行中の反 復ｉ＋１の過程で得られる電圧であり、ｂ_iは、計算された３元値−１、０、ま たは＋１であり、Ｖrは基準電圧である。前記計算手段は、また、上記演算増幅 器からの出力信号と双極性基準電圧とを比較する比較手段と、この比較手段から の出力を各反復で使用される３元値に変換する変換論理回路とを備えている。 上記の特性を示すアナログ／ディジタル変換器は、各極性ごとに１つの基準電 圧が必要で、その基準電圧の絶対値は複雑な整合回路によってのみ決定できる装 置とは反対に、容易に得ることができる単一の単極性基準電圧のみを必要とする 。 さらに、この装置は単方向性であるので、計算手段を実現するのに単一の演算 増幅器で十分である。これは、変換器にかなりの簡単さをもたらし、その電力消 費をかなり減らす。これは、エネルギー源のために確保された空間が一般に制限 される補聴器のような、必然的に小型化された携帯装置において非常に有用な特 性である。 引用された論文は、前述されたアルゴリズムをいくつかの演算増幅器を含む対 称的な装置手段によって実行するアナログ／ディジタル変換器の実現のみを教示 している。 しかしながら、本特許出願のための出願人は、３つの識別範囲を有する変換ア ルゴリズムは、適当な適合手段によって、本発明の第１の実施例による変換器が 作動する条件と同じ条件の下で、逆ディジタル／アナログ変換を作動するために 使用することができることを見いだした。 すなわち、上記入力信号がディジタルであり、上記出力信号がアナログである 本発明の第２の実施例によれば、上記計算手段が上記反復の各々の過程で、下記 の形式のアルゴリズムを実行する。 Ｖx_i+1＝（Ｖx_i＋ｂ_iＶr）/２ ここで、Ｖx_iは以前の反復ｉの過程で計算された中間電圧の一部であり、Ｖx_i+1 は、進行中の反復ｉ＋１中得られる中間電圧の一部であり、ｂ_iは、計算された ３元値−１、０または＋１でありＶrは基準電圧である。前記計算手段は、また 、反復のサイクルの実行中に、反復のサイクルを完了し、得るべきアナログ電圧 の連続したサンプルを供給するまで、前の反復のサイクルの過程で得られる累積 電圧を保持する保持手段も備えている。 このディジタル／アナログ変換器は、第１の実施例による変換器と同じ簡単さ および低電力消費の長所を示している。 本発明の主題はまた、上に規定されるような信号変換器と結合し、適合されか つ、同様なアナログ形式で復元される必要があるアナログ信号をディジタル処理 する手段を備えた電子装置、特に補聴器でもある。 図面の簡単な説明 本発明の他の特徴および長所は、単に例として示され、添付図面を参照して行 われる以下に続く説明の過程で明らかになる。 既に説明された図１は、本発明によるアナログ／ディジタル変換器で使用され た公知のアルゴリズム図である。 図２は、本発明による各種類１つずつの２つの変換器を含む補聴器の非常に簡 略化された図である。 図３は、本発明によるアナログ／ディジタル変換器のより詳細な図である。 図４は、図３に対応する変換器の動作を示すタイムチャートである。 図５は、図３の変換器で使用された比較器の動作を示すグラフである。 図６は、異なる変換方法で得られたいつかの曲線による信号／雑音比の進展を 、変換器に印加された電圧の関数として示すグラフである。 図７は、本発明によるディジタル／アナログ変換器の計算手段によって実行さ れるフローチャートを示す。 図８は、本発明によるディジタル／アナログ変換器の計算手段の簡略された図 である。 図９は、図８による変換器の動作を示すタイムチャートである。 発明を実施するための最良の形態 ２つの変換器が使用される補聴器の好ましい実施例が、本発明の有利な応用の 例として図２に示されている。 この補聴器は、周囲の音声をピックアップするマイクロホン１と、マイクロホ ン１からの信号を受信し、例えば8,000Ｈｚの遮断周波数を有するローパスフィ ルタ３にこの増幅信号を送信する固定利得増幅器２とを備えている。 フィルタ３からの濾波された信号は、本発明に基づいて設計され、このアナロ グ信号から抽出された連続する標本の値に応じた一連の２進ワードをこの信号か ら生成するように意図されたアナログ／デジタル変換器４に印加される。 変換器４からの出力は、２進信号によって示された音声スペクトルを処理し、 特にこの音声スペクトルを補聴器の耳の生理に適合させることを目的としている ２進信号プロセッサ５に印加される。 プロセッサ５には、本発明による他のディジタル／アナログ変換器６が続き、 この変換器は、変換された２進信号を後者によってアナログ信号に再変換するた めにプロセッサ５の出力に結線されている。この信号は、補聴器を着用する患者 のためのスピーカ７あるいは他の適当な受話トランスジューサによって聴き取れ るようになる。 次に、本発明にかかるアナログ／ディジタル変換器４を、その好ましい例を示 す図３を参照しながら説明する。この例は、制御スイッチを形成するＭＯＳトラ ンジスタを有する同一のチップ上に集積されたいわゆる“スイッチキャパシタン ス”キャパシタで有利に実現される。 したがって、この変換器は、全体がラベルＭＣで示され、変換器４の端子８に 接続された第１の基準キャパシタＣrを備え、端子８には、ＤＣ基準電圧Ｖr、例 えば、装置のための供給電圧はスイッチＳ1を介して印加されている。この電圧 Ｖ rはユニポーラであり、計算に使用される唯一の電圧であることが注目される。 キャパシタＣrは、スイッチＳ2を介してアースに選択的に接続することもできる 。基準キャパシタＣrの他方の極板は、キャパシタＣ1がリンクされたノード９に リンクされる。このキャパシタＣ1のもう一方の極板は２つのスイッチＳ3および Ｓ4に接続されたノード10にリンクされる。スイッチＳ4はアースに接続されてい る。 ノード９は２つのスイッチＳ5およびＳ6にリンクされ、スイッチＳ5もまたア ースに接続されている。スイッチＳ6は、演算増幅器11の反転入力に接続されて おり、その演算増幅器11の非反転入力はアース、すなわち固定電位にリンクされ ている。この増幅器はアルゴリズムによって計算を実行するために使用される唯 一の増幅器であることが注目される。 キャパシタＣ2は、この増幅器11の反転入力とノード12との間に結線される。 増幅器１１の出力は、一方ではスイッチＳ3に接続され、他方では、この出力を 反転入力にリンクできるスイッチＳ7に接続されている。さらに、ノード12は、 端子13から供給される電圧ＶinがキャパシタＣ2に印加できるスイッチＳ8にリン クされる。スイッチＳ9はキャパシタＣ2と増幅器11の出力との間に挿入される。 ノード12は参照番号14で全体が示されている比較器アセンブリにも接続されてい る。 ここで計算手段ＭＣは、本記載の意味において、全ての要素があるベース電圧 、ここではアース、の一方の側にある極性で作動し、この極性はその正の側で任 意に選択されていることを意味する“単方向性の”設計のものであることが注目 される。これによって、受容できる不正確さを犠牲にして、思い描かれた用途に 適する変換を得ることを可能にする非常に簡単な回路となる。この装置は単一の 演算増幅器11だけを含むことも注目される。最後に、基準電圧Ｖrはユニポーラ （示された場合は正）である。 比較器アセンブリ14は、そのダイヤグラムが１つの例外の範囲内で同一である ２つの比較器15および16を備えている。より詳細には、各比較器は、２つのイン バータ（トランジスタＭ１〜Ｍ４）を備え、これらのインバータには、クロスカ ップルされ、それぞれ比較される信号を伝達するための２つのトランジスタＭ5 およびＭ6と供給電位ＶssおよびＶddを伝達する２つのトランジスタＭ7およびＭ 8が接続されている。比較される電圧は、当然ノード12の電圧であり、本発明の 重要 な特徴によれば、単一の電位、すなわちアースの電位から得られるそれぞれの閾 値電圧＋Ｖthおよび−Ｖthである。伝達トランジスタＭ5〜Ｍ8は、図３に示され るように、クロック信号Ckおよびこの信号の反転信号によってそれぞれ制御され る。これらの信号は比較器の端子17および18にそれぞれ印加される。 この図３を見ると、両方の回路では、伝達トランジスタＭ6とトランジスタＭ2 およびＭ４との間のノード19および20は、一般的には数10フェムトファラッドの 低い値のキャパシタＣ3およびＣ4にそれぞれ接続されている。これらのキャパシ タは、ノード19および20の電位をそれぞれ正方向および負方向にわずかに修正し 、クロックパルスＣkあるいはこのパルスの相補がそれぞれの端子17および18に 印加される時点で電圧＋Ｖthおよび−Ｖthを形成することを可能にする。 この手順は比較器15に関して図５に示されている。正の閾値電圧および負の閾 値電圧の発生器の使用を避ける重要な長所を有し、したがって、この装置はあま りかさばらず、かつ電力消費がより低くなる。図５において、実線はクロック信 号Ｃkの遷移が生じる時間における接続点19（図３）の電圧を示し、破線がノー ド21の電圧の進展を表すことに注目すべきである。 ２つの比較器15および16からの出力は、それぞれトランジスタＭ1、Ｍ3とＭ5 との間の接続点およびノード20で端子21および22に現れる。これらの出力は、下 記の真理値表により比較器15および16によって発生されたものからｂ_iの値を生 じることを目的としている変換回路23に送られる。 真理値表 回路23からの出力24は、いわゆるＲＳＤ（冗長符号付きディジット）符号化に 基づいてアナログ入力信号のディジタルサンプルを示す２つの相補並列２進ワー ドを発生することを目的としている回路25に印加される値ｂ_iである。このよう な回路は上記で引用された論文に記載されている。 さらに、出力24は、図１に示されたアルゴリズムの反復の過程でスイッチＳ1 およびＳ2の設定を制御することができる。 図４は、変換器４に印加されたアナログ電圧のサンプルを得るために一連の連 続反復を実行することを示すタイミングチャートである。各パルス列は図３の対 応するスイッチＳ1〜Ｓ9の制御に相当する。スイッチＳ1およびＳ2に対応する波 形は、出力24で得られた連続する３元値ビットｂ_iの値で決まるので、スイッチ Ｓ1およびＳ2を制御するパルス列は破線で示されていることに注目すべきである 。 各動作サイクルは、最終的に得られるサンプルの値の高い有効桁ビットを決定 ことも目的とする取得フェーズＡＰ（図４）で開始する。 この取得フェーズは、２つのクロック間隔ψa1およびψa2にわたって実行され る。間隔ψa1中には、スイッチＳ7は、増幅器11をゼロにリセットするために依 然として閉じられている。同じ間隔中、スイッチＳ8は閉じられいて、これによ って、キャパシタＣ2に変換されるアナログ電圧サンプルの値をかける。スイッ チＳ4およびＳ6も閉じられる。スイッチＳ9は開いている。 間隔ψa2中、スイッチＳ3およびＳ5は閉じられ、スイッチＳ4およびＳ6は開い ており、これによって、キャパシタＣ2にこれまでセットされた電荷をキャパシ タＣ1へコピーする。同時に、スイッチＳ1あるいはＳ2の一方あるいは他方は高 い有効桁ビットに応じて閉じられる。比較器15および16は、この結果を示すため にこのフェーズ中にトグルするようにされる。 次のフェーズは、連続する反復フェーズの各々のように２つのクロック間隔に わたって実行するアルゴリズムの第１の反復ｉ₁を構成する。 第１の間隔ψ1中、キャパシタＣ1の電荷はスイッチＳ4およびＳ6を閉じること によってキャパシタＣ2に伝達される一方、ｂ_iの値に応じて、スイッチＳ1ある いはＳ2の一方あるいは他方が閉じられる。これによって電圧Ｖrあるいは電圧０ が基準キャパシタＣrに印加される。このようにして電圧Ｖx＋−ｂ_i*Ｖrの２倍 の電 圧がキャパシタＣ2に生じる。 次に、このフェーズｉ1の第２の間隔ψ2の過程では、キャパシタＣ2の電荷は 、スイッチＳ3およびＳ5を閉じ、スイッチＳ4およびＳ6を開くことによってキャ パシタＣ1へ再コピーされる。 この手順は、アナログサンプルを示す完全２進ワードが得られるまで、全サイ クルの中のその後の全ての反復の間、繰り返される。それから他のサンプルが抽 出され、同様に処理される。 図６は、信号／雑音比に関して本発明によって得ることができる結果を示すグ ラフを示している。この目的のために、この比は、1,000Ｈｚの正弦波で形成さ れたアナログ入力信号Ｖxの振幅の関数として、たて座標にプロットされている 。 グラフは、１〜３と番号付けられた３つの曲線を示している。曲線１は、２と の乗算が全く正確な14ビットの完全なアナログ／ディジタル変換器に対応する。 曲線２は乗算係数が1.998、すなわち0.2 ％のエラーとなる、本発明によるアナ ログ／ディジタル変換器の場合を示している。曲線３は、エラーの同じマージン を有する変換器に対応するが、２つの識別範囲を有する従来の計算のアルゴリズ ムを使用する。 したがって、本発明を示す曲線２は理想曲線１の大部分を実際追従し、そこか ら補聴器の応用のような思い描かれた応用において当然何ら影響のない振幅の範 囲内でオフセットを有してはずれていることが分かる。 図７は、図２のディジタル／アナログ変換器６の中で実行されるアルゴリズム を示している。 図８は、変換器６に使用される計算手段ＭＣ‐Ａの図を示している。この図は 、図３に示されたアナログ／ディジタル変換器４の計算手段ＭＣの図と非常に類 似していることが分かる。 これらの計算手段ＭＣ‐Ａは、基準電圧Ｖrを印加する端子26およびアースに それぞれ接続された２つのスイッチＳ10およびＳ11に接続された基準キャパシタ ＣＲ‐Ａを備えている。これらのスイッチは、変換回路27の処理回路５によって 供給される信号から公式化される３元値ディジタル信号の状態に基づいて制御さ れる。後者は、それ自体が公知のいわゆる“ＣＳＤ”（“標準符号付きディジッ ト ”を表す）変換システムに基づいて作動する。このようなシステムは、情報処理 の調査および研究のコレクションで出版され、題名が「コンピュータ演算：演算 子および基本的な機能」（メーソン、パリ、1989年）であるジェー・エム・ミィ ーラー著の論文に記載されている。 キャパシタＣｒ‐Ａはまた、２つのノード28および29間にリンクされたキャパ シタＣ1‐Ａにも接続されている。ノード28は２つのスイッチＳ12およびＳ13に 接続されている。スイッチＳ12は、ノード30を形成する演算増幅器11−Ａの出力 に接続されている。スイッチＳ13はアースに接続されている。ノード29は、演算 増幅器11‐Ａの反転入力にリンクされたスイッチＳ14に、さらにアースに接続さ れたスイッチＳ15にも接続されている。演算増幅器11‐Ａの反転入力は、さらに ノード30に接続されたキャパシタＣ2‐Ａにリンクされている。 ノード30は、計算のアルゴリズムの反復の各サイクルでスイッチＳ16によって トリガされる保持回路31に接続されている。この回路は、得られるアナログ電圧 のサンプル列をその出力32に供給する。 図８の場合、変換は最下位ビットから開始する（図９も参照）。各反復におい て、ｂ_i*Ｖrに比例する対応する電荷は、キャパシタＣ2‐Ａの電荷に加えられ（ ｂ_i＝｛-1、０または＋1｝）、全電荷は２で割られる。 各反復は、アナログ／ディジタル変換器４の場合のように２つのクロック間隔 ψ1およびψ2にわたって実行される。第１のクロック間隔中、キャパシタＣＲ‐ Ａは、電圧Ｖr、さもなくばその他電圧０に充電され、キャパシタＣ1‐Ａの電荷 はゼロにされる。間隔ψ2の間、ｂ_i＝-1ならば、キャパシタＣＲ‐Ａは電圧Ｖr に充電され、さもなければ電圧０に充電され、キャパシタＣ1‐Ａはキャパシタ Ｃ2‐Ａと並列に置かれる。 したがって、各間隔ψ2の終わりに、キャパシタＣ2‐Ａの電圧は下記のように なる。 ＶC2-A_(i+1)＝（ＶC2-A_(i)＋ｂ_iＶr）/２ 反復のサイクルの終了で、この全電圧は、反復の次のサイクルの結果の到着ま で保持回路31に保持される。 ここで述べた計算手段ＭＣ‐９に関して、図３の計算手段に付随している特性 と同じ特性、すなわち顕著な簡単さを観察することができる。

Claims (1)

1. 【特許請求の範囲】 １．入力信号を相対精度で前記入力信号を表す出力信号に変換する変換器であっ て、この変換器は、ｂ_i＝１，０，−１の３元値デジタル値ｂ_iを伴う３つの識別 範囲を有する変換アルゴリズムを実行し、基準電圧源(Ｖr)と、前記アルゴリズ ムの一連の連続した反復の各反復の過程において前回の反復において計算された 電圧に基づいて決定された値と前記３元値の結果となる値と前記基準電圧の積と なる値との和とからなる電圧値を決定するための計算手段（ＭＣ；ＭＣ‐Ａ）と からなり、この目的のために前記計算手段は、前記反復のそれぞれにおいて前記 電圧値を供給する増幅手段(11；11Ａ)と連動する複数のスイッチトキャパシタン ス(Ｃr、Ｃ1、Ｃ2；Ｃr‐Ａ、Ｃ1‐Ａ、Ｃ2‐Ａ)からなり、前記変換器はまた、 前記一連の反復の間に連続して計算された電圧値から変換された形式で前記入力 信号を表す連続したサンプルを生成するための発生手段(14；31)を有し、前記計 算手段(ＭＣ；ＭＣ‐Ａ)が入力の一つ（＋）が固定電位に接続されて前記増幅手 段を形成する単一の演算増幅器(11；11Ａ)と結合したスイッチトキャパシタンス (Ｃr、Ｃ1、Ｃ2；Ｃr‐Ａ、Ｃ1‐Ａ、Ｃ2‐Ａ)からなる単方向性装置によって形 成され、かつ前記基準電圧源が、前記固定電位を参照する単極性基準電圧(Ｖr) を供給するように構成されていることを特徴とする変換器。 ２．前記入力信号がアナログであり、かつ前記出力信号がディジタルであって、 前記計算手段は、前記反復の各々の過程で、式 Ｖx_i+1＝２Ｖx_i−ｂ_iＶr のアルゴリズムを実行し、 ここで、Ｖx_iが前の反復ｉの過程で得られた電圧であり、Ｖx_i+1が進行中の反復 ｉ＋１の過程で得られた電圧であり、ｂ_iが計算された３元値−１、０または＋ １であり、Ｖrが基準電圧であり、前記計算手段はまた、前記演算増幅器からの 前記出力信号と双極性基準電圧(＋Ｖth、−Ｖth)とを比較する比較手段と、この 比較手段(15、16)からの出力を各反復で使用される３元値に変換する変換論理回 路(23)とを備えていることを特徴とする請求項１に記載の変換器。 ３．前記入力信号がディジタルであり、かつ前記出力信号がアナログであって、 前記計算手段は、前記反復の各々の過程で、式 Ｖx_i+1＝（Ｖx_i＋ｂ_iＶr）/２ のアルゴリズムを実行し、ここで、Ｖx_iが前の反復ｉの過程で計算された中間電 圧の一部であり、Ｖx_i+1が進行中の反復ｉ＋１の過程で得られる中間電圧の一部 であり、ｂ_iが計算された３元値−１、０または＋１であり、Ｖrが基準電圧であ り、前記計算手段はまた、反復のサイクルの実行中に、得られるアナログ電圧の 連続したサンプルを供給するように反復のサイクルが完了するまで、前の反復の サイクルの過程で得られた累積電圧を保持する保持手段を備えていることを特徴 とする請求項１に記載の変換器。 ４．前記演算増幅器(11；11‐Ａ)の非反転入力がアースに接続されていることを 特徴とする請求項１〜３のいずれかに記載の変換器。 ５．前記発生手段(14)は、２つの比較器(15、16)を備え、これら２つの比較器の 各々において、比較入力の中の１つが各比較器における前記比較動作をトリガす る制御信号(Ｃk、Ｃkの補数)によって充電されるキャパシタ(Ｃ3、Ｃ4)に接続さ れて、さらにこれらのキャパシタがアースされていることを特徴とする、請求項 ３を除く、請求項１〜４のいずれか記載の変換器。 ６．アナログ形式で復元される必要があるアナログ信号のディジタル処理のため の装置において、その入力に請求項１、２、４および５のいずれかに記載の変換 器(４)が接続され、かつその出力に請求項１、３および４のいずれかに記載の変 換器が接続されているディジタル処理回路(５)を含むことを特徴とする装置。 ７．補聴器を構成し、かつ前記処理回路(５)が音声信号を患者の生理的特性に適 合させることを目的としていることを特徴とする請求項６に記載の装置。