JPH11514466A - 集積回路に関連した暗号キーを決定する方法 - Google Patents

集積回路に関連した暗号キーを決定する方法

Info

Publication number
JPH11514466A
JPH11514466A JP9512433A JP51243397A JPH11514466A JP H11514466 A JPH11514466 A JP H11514466A JP 9512433 A JP9512433 A JP 9512433A JP 51243397 A JP51243397 A JP 51243397A JP H11514466 A JPH11514466 A JP H11514466A
Authority
JP
Japan
Prior art keywords
integrated circuit
key
resistance
determining
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9512433A
Other languages
English (en)
Other versions
JP3813175B2 (ja
Inventor
アラン レリーミ
ヴァンサン リガール
ルネ ローズ
Original Assignee
シュラムバーガー アンデュストリエ ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR9511078A external-priority patent/FR2738970B1/fr
Application filed by シュラムバーガー アンデュストリエ ソシエテ アノニム filed Critical シュラムバーガー アンデュストリエ ソシエテ アノニム
Publication of JPH11514466A publication Critical patent/JPH11514466A/ja
Application granted granted Critical
Publication of JP3813175B2 publication Critical patent/JP3813175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/38Payment protocols; Details thereof
    • G06Q20/40Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409Device specific authentication in transaction processing
    • G06Q20/4097Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G06Q20/40975Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806Details of the card
    • G07F7/0813Specific details related to card security
    • G07F7/082Features insuring the integrity of the data on or in the card
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09CCIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/40Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
    • H10W42/405Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering using active circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Finance (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

(57)【要約】 メモリ平面(11)を有する集積回路(10)に関連した暗号キーを決定する方法が開示される。この方法は、(a)メモリ平面(11)の表面にN個の電気接点Ci(i=1、・・・N)のマトリクスを形成し;(b)該マトリクスにランダムな不均一な電気抵抗率の材料の層(14)を配置し;そして(c)上記マトリクスの種々の電気接点Ciを接続する電気抵抗のランダムな分布に基づいて上記暗号キー即ち抵抗キーKrを決定するという段階を備えている。この方法は、コード化テレビジョンサービスに使用されるスマートカードを保護するのに有用である。

Description

【発明の詳細な説明】 集積回路に関連した暗号キーを決定する方法発明の分野 本発明は、集積回路に関連した暗号キーを決定する方法に関する。又、本発明 は、このような方法により機密性とされた集積回路にも関する。 本発明は、特に、暗号化テレビジョンに使用されるスマートカードのようなス マートカードを機密性にするのに効果的に適用できる。先行技術の説明 一般的に述べると、スマートカードは、プラスチックカード本体と、このカー ド本体に形成された空洞に挿入される電子モジュールとを備えている。電子モジ ュールは、このモジュールとカード読取装置との間に電気的なリンクを確保する ために金属ゾーンが設けられた支持体に配置された集積回路又はチップで形成さ れる。集積回路は、例えば、テレフォンカード用途のためのEEPROM型メモ リであるか、或いは銀行カード、移動電話又は暗号化テレビジョン用途のための マイクロプロセッサである。 従って、ほとんどのスマートカードは、電子的なトランザクションを実行する のに使用され、これは、当然、スマートカードを使用してこれらシステムに対し て不正行為を働き、これらシステムにより提供されるサービスに対して支払いを せずにこれらサービスから利益を得るような試みがあることを意味する。 この不正行為を回避するか又は少なくとも制限するために、スマートカードの 電子モジュールと交換される情報が、種々の充分に文書化された方法に基づいて 暗号化される。ここでは、カードの集積回路により受け取られるメッセージは、 暗号キーとして知られているキーで暗号化され、そして回路の不揮発性メモリに 記憶されることに注目するだけで充分である。これらのキーは、それらが記録さ れたメモリ平面のレベルを、回路の動特性の一部分を担いながらスクリーンとし て働く多数の金属レベルでマスクすることにより、外部の読み取りに対して保護 することができる。 しかしながら、経験のある不正行為者は、集積回路の機能分析により機密キー へのアクセスを得ることが常に可能であるから、得られる保安性の程度は、絶対 的ではない。 又、本発明の目的により解決されるべき技術的な問題は、メモリ平面を有する 集積回路に関連した暗号キーを決定するための方法であって、特に、メモリ平面 の外部にキーを静的に記憶し、従って、回路の機能分析ではアクセスできないよ うにすることにより、暗号キーの非常に高い保護レベルに到達し得るようにする 方法を提案することに関する。発明の要旨 本発明によれば、上記技術的な問題に対する解決策は、 (a)メモリ平面の表面にN個の電気接点Ci(i=1、・・・N)のマトリ クスを形成し; (b)上記マトリクスにランダムな不均一の電気抵抗率材料の層を配置し; (c)上記マトリクスの種々の電気接点Ciを接続する電気抵抗のランダムな 分布に基づいて抵抗キーKrとして知られる上記暗号キーを決定する、 という段階を上記方法が備えたことより成る。 従って、上記層の抵抗率がランダムな構造体は、集積回路に関連した暗号キー Krの発生器として使用される。それ故、このキーは、回路のメモリ平面には決 して記憶されず、このために、集積回路がチャージされるたびに回復される。更 に、材料層は、不正な読み取りに対して回路を保護するスクリーンを形成するこ とが明らかである。この層が除去又は変更される場合には、キーが変更され、そ して情報は永久的に暗号化されたままでなければならない。本発明の方法により 考慮される抵抗の値を集積回路の外部のデバイスにより読み取って暗号キーKr を決定することが考えられる。 1つの第1の改良は、集積回路にアラーム機構を設けることより成る。これは 不正行為の試みを検出し、そして絶対的な情報を消去するといった特定の段階を 遂行できるようにする。 本発明によれば、これを達成するために、上記段階(c)は、更に、集積回路 の初期化の際に、上記回路の不揮発性メモリに入力されるアラームキーとして知 られた別の抵抗キーKAを決定することを含み、この第2の抵抗キーKAは、集 積回路の各チャージの際に測定されそしてKAの記憶値と比較され、否定の比較 結果が生じた場合には、暗号キーKrが消去される。この実施形態に対し動作の 信頼性を与えるために、多数の改良を行うことができる。 − キーKAは、キーKrを決定するのに使用されるものと共に非修正の抵抗 から測定され、従って、Krは、KAから推論することができる。 − キーKAは、最大数まで多数回測定され、KAの各測定ごとに、例えば、 まだ許可されているテストの回数の更新のような情報が集積回路の不揮発性メモ リに入力される。 − 全キーKAを記憶するのではなく、濃密化形態(CRC、ハッシュ)のみ を記憶し、そして適合テストを実行することができる。 − 抵抗キーKrは、KAの測定値が要求通りに合致しない場合には、測定さ れない。 本発明の方法の第2の改良においては、上記段階(c)は、更に、集積回路の 初期化の際に、上記回路の不揮発性メモリに入力されるスタンバイキーとして知 られた別の抵抗キーKSを決定することを含み、そして抵抗キーKr及びKSか らキーKDが計算され、従って、暗号キーKrは、キーKS及びKDから計算す ることができ、キーKDは、集積回路の不揮発性メモリに入力される。 例えば、上記計算手段は、「排他的オア」であり、この場合は、次のようにな る。 KD=Kr+KS 及び Kr=KD+KS 集積回路には、値Krをチェックできる機構を設けることができる。特に、集 積回路により計算されてそのメモリに記憶されるチェック和に基づく機構を使用 することができる。このチェック和からキーKrを推論できないことが重要であ る。それ故、チェック和の長さは、キーKrに対して非常に短いのが好ましい。 装置の始動時に、チップがキーKrをチェックする。その結果が不満足である 場合には、スタンバイキーを見て、KDを知ることからKrを再確立することが できる。これは、Krの測定エラー又はドリフトエラーが生じた場合に援護機構 を構成する。 Krにエラーがあることが検出されると、集積回路は、このエラーを外界に知 らせる。これは、集積回路の交換を準備する間にKSでの猶予劣化モードで機能 できるようにする。又、この劣化モードを時間制限することもでき、劣化モード におけるある使用回数の後に回路自体がディスエイブルされる。 本発明の特定の実施形態によれば、集積回路は、上記抵抗キーKr、KA及び KSを決定するのに使用されるべき抵抗のリストを定義するそれ自身の幾つかの 情報CIを有している。このように、不正行為者は、抵抗からカードの抵抗キー Krを推論できないので、駆動装置の攻撃も不作動にされる。 この後者の実施形態の1つの変形によれば、測定手段は、リストが情報CIに 基づくような有用な抵抗のみを測定する。 本発明の別の実施形態によれば、使用されるべき抵抗のリストは、測定された 抵抗に基づいて初期化を行う際に集積回路によって確立される。このリストは、 回路の不揮発性メモリに入力され、情報CIを完成するか又はそれに取って代わ る。もちろん、集積回路の初期化の後に、不揮発性メモリへのリストの入力は、 例えば、物理的又は論理的なヒューズにより禁止される。 第1の応用例によれば、上記リストは、充分に離れた値を有する抵抗を含む。 これは、抵抗値の僅かな変化が抵抗キーKrを変更しないよう確保する。 第2の応用例によれば、上記リストは、同程度の大きさの値を有する抵抗を含 む。これは、不正行為者が表面プローブにより層の抵抗を測定しそしてこの抵抗 から抵抗キーKrを推論するのを防止する。 更に、上記リストは、2つの上記例を累積するように所与の範囲内に含まれる 値を有する抵抗を含む。 本発明の方法により与えられる保安性の程度を更に改善するために、上記段階 (b)に続いて、ランダムな不均一な電気抵抗率をもつ上記材料層に金属スクリ ーンを配置する段階が含まれる。 本発明の方法を実施する1つの特定の態様によれば、ランダムな不均一な電気 抵抗率をもつ上記材料は、低電気抵抗のインクに高電気抵抗のインクを混合する ことにより作られる。 更に、本発明によれば、メモリ平面を有する機密性にされた集積回路は、上記 メモリ平面の表面に設けられたN個の電気接点Ci(i=1、・・・N)のマト リクスと、このマトリクスに配置されたランダムな電気的に不均一な抵抗率の層 と、上記マトリクスの種々の電気接点Ciを接続する電気抵抗のランダムな分布 に基づいて抵抗キーとして知られた暗号キーKrを決定する手段とを備えている という点で重要である。 非限定例として添付図面を参照して以下に述べる説明は、本発明をいかに実施 できるかについて本発明を充分に理解するためのものである。図面の簡単な説明 図1は、本発明の方法を実施することにより機密性とされた集積回路の側面図 である。 図2は、図1の集積回路の上面図である。 図3は、図1及び2の集積回路に関連した暗号キーを決定する手段を示す図で ある。 図4は、図3の決定手段の等価回路図である。好ましい実施形態の詳細な説明 図1及び2に示す集積回路10は、メモリ平面11即ちアクティブな表面を有 し、その上には、金属性の入力/出力ハブ12及び13が形成され、これらは、 導電性ワイヤにより支持体(図示せず)の金属性領域に接続されるように意図さ れ、この支持体は、集積回路10と共に、スマートカードの電子モジュールを構 成する。 図1及び2から明らかなように、9個の電気接点(i=1、・・・9)のマト リクスが回路10のメモリ平面11の表面に形成されている。電気接点のこのマ トリクスは、例えば、スクリーン印刷により、低電気抵抗率インクと高電気抵抗 率インクの混合物のようなランダムな不均一な電気抵抗率材料の層14で覆われ る。この材料層14は、厚みが最大約10μmである。 図1及び2に示したように、マトリクスの種々の電気接点Ci間の従来の経路 は、層14内の電気抵抗率のランダムな構造体によって著しく変化した形状とな る。接点Ci間の電気抵抗のこのランダムな分布は、集積回路10に関連した抵 抗キーとして知られた暗号キーKrを決定するための方法の基礎を構成し、この キーは、以下に詳細に述べるように、抵抗の分布のデジタル表示である。 この回路の暗号キーKrは、最終的に材料層14内に含まれるので、この層を 金属スクリーン15で覆うことにより保護するのが効果的であり、そしてこのス クリーンは、図2に示す従来の経路を確立する上でその一部分を担うことができ る。 層14と同様に、金属スクリーン15は、厚みが10μmである(この点につ いて、図2は、正確な寸法で示されていないことに注意されたい)。 図3は、図1及び2の回路構造体に適用される暗号キーKrを決定するのに用 いられる手段を示す図である。 この決定手段は、第1電圧VccのラインL1と、測定ラインL2と、第2電圧Vss のラインL3とを含むバスを備えている。このバスの各ラインL1、L2、L3は 、3つの制御可能なアナログスイッチK1、K2、K3によりマトリクスの電気接 点に各々接続することができる。換言すれば、各接点Ciは、バスのラインL1、 L2、L3の1つのみに接続することができる。 集積回路10は、電気接点(Cj、Ci、Ck)のM個の3つ組のセットを定め るようにアナログスイッチK1、K2及びK3を制御し、接点(Cj,Ci、Ck)は 、バスのラインL1、L2及びL3に各々接続される。従って、図4の等価回路が 得られ、そしてRij及びRikは、接点Ciを接点Cj及びCkに各々接続する電気 抵抗を表す。接点Cj、Ci、Ckの選択は、回路10の情報CIから決定される か、又は回路の不揮発性メモリに書き込まれたリストから決定される。 抵抗Rij及びRikの重要な比較を実施できるようにするために、各々の3つ組 (Cj、Ci、Ck)に対し、接点Cj及びCkが接点Ciから等距離にあることが好 都合である。この場合に、抵抗Rij及びRikは、等価であるが、材料層14の電 気抵抗率のランダムな不均一性のために一般的には相違する。この相違を使用し て、各3つ組(Cj、Ci、Ck)に、次のように通常定められるビットb1が割 り当てられる。 Rij>Rikの場合には、b1=1 Rij<Rikの場合には、b1=0 従って、Mビットb1のランダムセットを有し、これは、順序付けされたシー ケンスに基づいて構成されて、集積回路10に割り当てられるべき暗号キーKr を決定する。 実際には、測定ラインL2の電圧は、(Vcc+Vss)/2と比較され、この比 較の符号は、論理情報b1を確立できるようにする。この相対的な抵抗測定技術 は、温度及び電圧変動がないという効果を有する。 又、測定されるべき不均一な抵抗の分散の影響を回避又は減少するためには、 付加的な測定抵抗を非常に小さくする必要があることに注意することも重要であ る。実際に、測定チャンネルそれ自体は、分散状態にあり、これがあまりに大き くなり過ぎると、材料層14の作用及び変更を不充分なものにし、不正行為が行 われる可能性が生じる。 図1及び2の3x3マトリクスの例において、等距離の条件を満足する3つ組 は、次の通りである。 (C1,C2,C3)1、(C4,C5,C6)2、(C7,C8,C9)3 (C4,C1,C2)4、(C2,C3,C6)5、(C8,C9,C6)6、(C4,C7,C8)7 (C1,C4,C7)8、(C2,C5,C8)9、(C3,C6,C9)10 (C1,C5,C9)11、(C7,C5,C3)12 (C1,C7,C9)13、(C1,C3,C9)14 (C2,C7,C9)15、(C1,C8,C3)16 (C2,C4,C8)17、(C2,C6,C8)18 従って、18個の3つ組の1つに各々関連して18ビットのb1が得られ、ひ いては、18ビットの暗号キーが得られる。 もし必要であれば、キーKrは、カードをカスタマイズする際にメモリに記憶 されたエラー修正コードにより修正することができる。しかしながら、このコー ドは、最初のキーがない場合はキーを見つけ直すことができないようにする。 他の抵抗キー、即ちアラームキーKA及びスタンバイキーKSも、同様に決定 されるが、接点Cj、Ci、Ckの選択は、異なる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),JP,US (72)発明者 ローズ ルネ フランス エフ−78190 ヴワザン レ ブレトンヌ リュー ド レタン 15

Claims (1)

  1. 【特許請求の範囲】 1.メモリ平面を有する集積回路に関連した暗号キーを決定するための方法にお いて、 (a)メモリ平面の表面にN個の電気接点Ciのマトリクスを形成し、 (b)上記マトリクスにランダムな不均一の電気抵抗率の材料の層を配置し、そ して (c)上記マトリクスの種々の電気接点Ciを接続する電気抵抗のランダムな分 布に基づいて抵抗キーKrとして知られた上記暗号キーを決定する、 という段階を備えたことを特徴とする方法。 2.上記段階(c)は、更に、集積回路の初期化の際に、上記回路の不揮発性メ モリに書き込まれたアラームキーとして知られた別の抵抗キーKAを決定するこ とを含み、この第2の抵抗性アラームキーKAは、集積回路の各スイッチングオ ンの際に測定されそしてKAの記憶値と比較されて、否定の比較結果が生じた場 合には、暗号キーKrが消去される請求項1に記載の方法。 3.上記段階(c)は、更に、集積回路の初期化の際に、上記回路の不揮発性メ モリに書き込まれたスタンバイキーとして知られた別の抵抗キーKSを決定する ことを含み、そして抵抗キーKr及びKSからキーKDが計算され、従って、暗 号キーKrは、キーKS及びKDから計算することができ、キーKDは、集積回 路の不揮発性メモリに書き込まれる請求項2に記載の方法。 4.上記集積回路は、上記抵抗キーを決定するのに使用すべき抵抗のリストを定 めるそれ自身の情報CIを有する請求項1ないし3のいずれかに記載の方法。 5.使用すべき抵抗のリストは、測定された抵抗に基づき初期化時に集積回路に より確立される請求項1ないし4のいずれかに記載の方法。 6.上記リストは、集積回路の不揮発性メモリに書き込まれる請求項5に記載の 方法。 7.集積回路の初期化の後に、上記不揮発性メモリへのリストの入力が禁止され る請求項6に記載の方法。 8.上記リストは、互いに充分離れた値をもつ抵抗を含む請求項5ないし7のい ずれかに記載の方法。 9.上記リストは、同程度の大きさの値をもつ抵抗を含む請求項5ないし7のい ずれかに記載の方法。 10.上記リストは、所与の範囲内に含まれる値をもつ抵抗を含む請求項5ないし 7のいずれかに記載の方法。 11.電気接点のM個の3つ組のセットを定めた後に上記抵抗キーを決定するため の段階(c)は、 Rij>Rikの場合には、b1=1 Rij<Rikの場合には、b1=0 により通常定められるビットb1を各3つ組に割り当て、Rij及びRikは、接 点Ciを接点Cj及びCkに各々接続する電気抵抗であり、そして Mビットb1の順序付けされたシーケンスの形態で抵抗キーを構成すること を含む請求項2ないし10のいずれかに記載の方法。 12.各3つ組に対し、接点Cj及びCkは、接点Ciから等距離にある請求項11 に記載の方法。 13.上記段階(b)に続いて、上記材料のランダムな不均一の電気抵抗率層に金 属性スクリーンを配置する段階を含む請求項1ないし12のいずれかに記載の方 法。 14.上記ランダムな不均一の電気抵抗率層は、低電気抵抗率のインクと高電気抵 抗率のインクとを混合することにより作られる請求項1ないし13のいずれかに 記載の方法。 15.メモリ平面を有する機密性にされた集積回路において、上記メモリ平面の表 面に設けられたN個の電気接点Ciのマトリクスと、このマトリクスに配置され たランダムな不均一の電気抵抗率材料の層と、上記マトリクスの種々の電気接点 Ciを接続する電気抵抗のランダムな分布に基づき暗号キーを決定する手段とを 備えたことを特徴とする集積回路。 16.上記決定手段は、上記回路の初期化時に、抵抗キーとして知られた暗号キー Krを決定するのに適する請求項15に記載の機密性にされた集積回路。 17.上記決定手段は、上記回路の初期化時に、請求項2に記載の方法を実施する ようにアラームキーとして知られた別の抵抗キーKAを決定するのにも適した ものである請求項16に記載の機密性にされた集積回路。 18.上記決定手段は、上記回路の初期化時に、請求項3に記載の方法を実施する ためにスタンバイキーとして知られた別の抵抗キーKSも決定できる請求項16 又は17に記載の機密性にされた集積回路。 19.抵抗キーを決定する上記手段は、電気接点のM個の3つ組のセットを定めた 後に、 Rij>Rikの場合には、b1=1 Rij<Rikの場合には、b1=0 により通常定められるビットb1を各3つ組に割り当て、Rij及びRikは、接 点Ciを接点Cj及びCkに各々接続する電気抵抗であり、そして Mビットb1の順序付けされたシーケンスの形態で抵抗キーを構成すること ができる請求項15ないし18のいずれかに記載の機密性にされた集積回路。 20.各3つ組に対し、接点Cj及びCkは、接点Ciから等距離にある請求項19 に記載の機密性にされた集積回路。 21.抵抗キーを決定する上記手段は、第1に、第1電圧Vccのラインと、測定ラ インと、第3電圧Vssのラインとを含むバスを備え、そして第2に、各接点Ci を上記ラインの1つに接続するための3つの制御可能なアナログスイッチを備え ている請求項19又は20に記載の機密性にされた集積回路。 22.上記ランダムな不均一な電気抵抗率材料の層は、金属スクリーンで覆われる 請求項15ないし21のいずれかに記載の機密性にされた集積回路。 23.上記ランダムな不均一な電気抵抗率材料は、高電気抵抗率のインクと低電気 抵抗率のインクとの混合物である請求項15ないし22のいずれかに記載の機密 性にされた集積回路。
JP51243397A 1995-09-19 1996-09-18 集積回路に関連した暗号キーを決定する方法 Expired - Fee Related JP3813175B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR9511078A FR2738970B1 (fr) 1995-09-19 1995-09-19 Procede de determination d'une cle diversifiee associee a un circuit integre
FR96/04436 1996-04-05
FR95/11078 1996-04-05
FR9604436A FR2738971B1 (fr) 1995-09-19 1996-04-05 Procede de determination d'une cle de cryptage associee a un circuit integre
PCT/FR1996/001446 WO1997011442A1 (fr) 1995-09-19 1996-09-18 Procede de determination d'une cle de cryptage associee a un circuit integre

Publications (2)

Publication Number Publication Date
JPH11514466A true JPH11514466A (ja) 1999-12-07
JP3813175B2 JP3813175B2 (ja) 2006-08-23

Family

ID=26232219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51243397A Expired - Fee Related JP3813175B2 (ja) 1995-09-19 1996-09-18 集積回路に関連した暗号キーを決定する方法

Country Status (7)

Country Link
US (1) US6047068A (ja)
EP (1) EP0861479B1 (ja)
JP (1) JP3813175B2 (ja)
AT (1) ATE187271T1 (ja)
DE (1) DE69605445T2 (ja)
FR (1) FR2738971B1 (ja)
WO (1) WO1997011442A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235636A (ja) * 1998-12-14 2000-08-29 Hitachi Ltd 欠陥情報を利用した情報媒体
JP2005510863A (ja) * 2001-11-28 2005-04-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置、カードならびにそれらの真正性と識別性を初期化する方法および検査する方法
JP2005514674A (ja) * 2001-11-28 2005-05-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置、カード、システムならびに半導体装置の真正性および識別性を初期化し検査する方法
JP5274020B2 (ja) * 2005-12-19 2013-08-28 国際先端技術総合研究所株式会社 真贋判別可能なカード
JP2017063401A (ja) * 2015-09-23 2017-03-30 エヌエックスピー ビー ヴィNxp B.V. 集積回路、集積回路を保護する方法及びコンピュータプログラム製品
JP2018503912A (ja) * 2015-01-09 2018-02-08 エスアールアイ インターナショナルSRI International 複製不可能なrfidチップおよび方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT408925B (de) * 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
ATE325478T1 (de) 1998-01-02 2006-06-15 Cryptography Res Inc Leckresistentes kryptographisches verfahren und vorrichtung
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
AU6381699A (en) 1998-06-03 2000-01-10 Cryptography Research, Inc. Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
AU5458199A (en) 1998-07-02 2000-01-24 Cryptography Research, Inc. Leak-resistant cryptographic indexed key update
US6289455B1 (en) * 1999-09-02 2001-09-11 Crypotography Research, Inc. Method and apparatus for preventing piracy of digital content
WO2001052207A1 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Halbleiterchip mit eindeutiger identität und verfahren zur festlegung der eindeutigen identität eines halbleiterchips
WO2002008875A2 (en) * 2000-07-25 2002-01-31 Authentisure, Inc. Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage, and exchange of information
US20020049910A1 (en) * 2000-07-25 2002-04-25 Salomon Allen Michael Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage and exchange of information
DE10040188A1 (de) * 2000-08-17 2002-02-28 Infineon Technologies Ag Siegel zur Authentifizierung von versiegelten Objekten und Verfahren zur Herstellung und Prüfung der Siegel
DE10101995A1 (de) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
FR2833402B1 (fr) * 2001-12-12 2004-03-12 Transnucleaire Materiau de blindage neutronique et de maintien de la sous- criticite a base de resine vinylester
DE10201645B4 (de) * 2002-01-17 2007-04-26 Infineon Technologies Ag Verfahren zur Codierung und Authentifizierung von Halbleiterschaltungen
FR2838206A1 (fr) * 2002-04-08 2003-10-10 Canal Plus Technologies Procede et dispositif de protection de donnees numeriques stockees dans une memoire
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
DE10247485A1 (de) * 2002-10-11 2004-04-22 Infineon Technologies Ag Chip mit Angriffsschutz
US7097107B1 (en) 2003-04-09 2006-08-29 Mobile-Mind, Inc. Pseudo-random number sequence file for an integrated circuit card
EP1631987A2 (en) * 2003-05-26 2006-03-08 Koninklijke Philips Electronics N.V. Semiconductor device, method of authentifying and system
FR2875949A1 (fr) * 2004-09-28 2006-03-31 St Microelectronics Sa Verrouillage d'un circuit integre
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
DE102005024379A1 (de) * 2005-05-27 2006-11-30 Universität Mannheim Verfahren zur Erzeugung und/oder Einprägung eines wiedergewinnbaren kryptographischen Schlüssels bei der Herstellung einer topographischen Struktur
WO2018045179A1 (en) * 2016-09-02 2018-03-08 Frederick Flitsch Customized smart devices and touchscreen devices and cleanspace manufacturing methods to make them
US11024527B2 (en) 2005-06-18 2021-06-01 Frederick A. Flitsch Methods and apparatus for novel fabricators with Cleanspace
US11011396B2 (en) 2013-01-05 2021-05-18 Frederick A. Flitsch Customized smart devices and touchscreen devices and cleanspace manufacturing methods to make them
ATE504884T1 (de) * 2006-01-24 2011-04-15 Verayo Inc Signalgeneratorbasierte vorrichtungssicherheit
US8683210B2 (en) * 2008-11-21 2014-03-25 Verayo, Inc. Non-networked RFID-PUF authentication
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
EP2665094A1 (en) * 2012-05-15 2013-11-20 Nxp B.V. Tamper resistant IC
US12189828B2 (en) 2013-01-05 2025-01-07 Frederick A. Flitsch Customized smart devices and touchscreen devices and cleanspace manufacturing methods to make them
US11462437B2 (en) 2013-01-05 2022-10-04 Frederick A. Flitsch Customized smart devices and touchscreen devices and cleanspace manufacturing methods to make them
DE102013205729A1 (de) 2013-03-28 2014-10-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren mit einem Träger mit Schaltungsstrukturen
KR102186475B1 (ko) 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
US10429743B2 (en) 2017-11-30 2019-10-01 International Business Machines Corporation Optical mask validation
US10650111B2 (en) 2017-11-30 2020-05-12 International Business Machines Corporation Electrical mask validation
US11494655B2 (en) 2017-12-08 2022-11-08 International Business Machines Corporation Random matrix hardware for machine learning
EP3550623B1 (en) 2018-04-06 2020-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
EP3550475A1 (en) 2018-04-06 2019-10-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
EP3550466B1 (en) * 2018-04-06 2023-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Puf-film and method for producing the same
DE102021110607A1 (de) * 2021-04-26 2022-10-27 Semikron Elektronik Gmbh & Co. Kg Gerät mit Funktionskomponente und Kunststoffgehäuseelement und Verfahren zur Überprüfung der Echtheit eines solches Geräts
DE102021114853A1 (de) 2021-06-09 2022-12-15 Audi Ag Kraftfahrzeugsteuergerät und Verfahren zur Herstellung eines Kraftfahrzeugsteuergerätes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3209279A (en) * 1962-02-09 1965-09-28 George N Kambouris Semiconductor noise source
US3519952A (en) * 1965-03-22 1970-07-07 Boeing Co Random noise generator
SE330282B (ja) * 1968-06-24 1970-11-09 Saab Ab
US3675148A (en) * 1969-06-06 1972-07-04 Solitron Devices Random noise generator diode with impedance matched transistor amplifier
US4243950A (en) * 1977-04-04 1981-01-06 Gte Laboratories Incorporated Random noise generators
US4272731A (en) * 1979-05-25 1981-06-09 Sperry Corporation Thin film resistor microwave noise generator
FR2471083A1 (fr) * 1979-11-30 1981-06-12 Dassault Electronique Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage
US4591189A (en) * 1983-12-27 1986-05-27 Minnesota Mining And Manufacturing Company Document having light-transmissive, electrically conductive authenticating interior layer
EP0583709B1 (en) * 1992-08-17 1999-05-06 THOMSON multimedia Unforgeable identification device, identification device reader and method of identification
DE4243888A1 (de) * 1992-12-23 1994-06-30 Gao Ges Automation Org Datenträger und Verfahren zur Echtheitsprüfung eines Datenträgers
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235636A (ja) * 1998-12-14 2000-08-29 Hitachi Ltd 欠陥情報を利用した情報媒体
JP2005510863A (ja) * 2001-11-28 2005-04-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置、カードならびにそれらの真正性と識別性を初期化する方法および検査する方法
JP2005514674A (ja) * 2001-11-28 2005-05-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置、カード、システムならびに半導体装置の真正性および識別性を初期化し検査する方法
JP5274020B2 (ja) * 2005-12-19 2013-08-28 国際先端技術総合研究所株式会社 真贋判別可能なカード
JP2018503912A (ja) * 2015-01-09 2018-02-08 エスアールアイ インターナショナルSRI International 複製不可能なrfidチップおよび方法
JP2017063401A (ja) * 2015-09-23 2017-03-30 エヌエックスピー ビー ヴィNxp B.V. 集積回路、集積回路を保護する方法及びコンピュータプログラム製品

Also Published As

Publication number Publication date
FR2738971B1 (fr) 1997-10-10
EP0861479A1 (fr) 1998-09-02
FR2738971A1 (fr) 1997-03-21
JP3813175B2 (ja) 2006-08-23
WO1997011442A1 (fr) 1997-03-27
EP0861479B1 (fr) 1999-12-01
US6047068A (en) 2000-04-04
DE69605445T2 (de) 2000-06-21
DE69605445D1 (de) 2000-01-05
ATE187271T1 (de) 1999-12-15

Similar Documents

Publication Publication Date Title
JPH11514466A (ja) 集積回路に関連した暗号キーを決定する方法
Mori et al. Superdistribution: the concept and the architecture
JP4093610B2 (ja) 半導体チップ用セキュリティーデバイス
US6929900B2 (en) Tamper-responding encapsulated enclosure having flexible protective mesh structure
US6264108B1 (en) Protection of sensitive information contained in integrated circuit cards
JP2925152B2 (ja) 集積回路を備えたデータ・キャリアの信頼性テスト方法
CA1288492C (en) Method of controlling the operation of security modules
US20010056542A1 (en) Tamper resistant card enclosure with improved intrusion detection circuit
KR20000052449A (ko) 식별 정보를 구비한 데이타 기억 매체
JP2683739B2 (ja) データ担体
WO1999008192A1 (fr) Dispositif semi-conducteur
JPH08507164A (ja) データキャリアの信憑性を検査するためのシステム
JP2001522483A (ja) 盗用等防止スマート・カード並びにスマート・カードのデータ保護方法
JPH087780B2 (ja) データを記憶し処理するためのデータ担体
JP2000076139A (ja) 携帯型情報記憶媒体
JPH03237551A (ja) トランザクションシステムセキュリティ方法及び装置
US7458002B2 (en) Processor having electronic fuses for storing secret data
EP0593244B1 (en) Secure IC card system with reusable prototype card
CN100470789C (zh) 具有防光冲击保护的电子存储部件
EP1058216B1 (en) Memory card
JP2003263617A (ja) 無許可アクセスに対する回路の安全性を向上させる方法及び装置
JP2001244414A (ja) 半導体集積回路
BRPI0212257B1 (pt) Método para leitura dos dados de inicialização em um cartão de microplaqueta, cartão de microplaqueta, método para geração de um registro, portador de dados legível e método para inicialização de um cartão de microplaqueta.
WO2004088581A1 (en) Unauthorized access prevention method
US6726108B1 (en) Device for limiting fraud in an integrated circuit card

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees