JPH11514801A - グラス/金属のパッケージおよびその製造方法 - Google Patents

グラス/金属のパッケージおよびその製造方法

Info

Publication number
JPH11514801A
JPH11514801A JP10511619A JP51161998A JPH11514801A JP H11514801 A JPH11514801 A JP H11514801A JP 10511619 A JP10511619 A JP 10511619A JP 51161998 A JP51161998 A JP 51161998A JP H11514801 A JPH11514801 A JP H11514801A
Authority
JP
Japan
Prior art keywords
lead frame
paste
package
glass
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10511619A
Other languages
English (en)
Inventor
マットソン,ジョン・イー
スコダ,ウィリアム・ジー
チャウダーリ,ピーッシュ
ヤマモト,ジョイス・ケー
ミエセム,ロス・エー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH11514801A publication Critical patent/JPH11514801A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/479Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 基板(10)にイオンインプラントする方法が、開示されている。それは1表面を有する基板(10、12)を準備する段階を含む。半導体材料から成る犠牲膜(13)が、前記表面上に形成され、レジスト無しにパターニングされる(15、21、20)。それによって、マスク有り領域(22)およびマスク無し領域(23)を決定する。マスク無し領域(23)は、エッチングされて、それによって、基板(10、12)上にインプラントマスク(17)を形成する。イオンが、エッチング後のマスク無し領域(23)の下に在る基板10)にインプラント(25)される。

Description

【発明の詳細な説明】 グラス/金属のパッケージおよびその製造方法 産業上の利用可能性 本発明は一般に電子デバイスに関し、特にグラス/金属パッケージ(glass/meta l package)およびその製造方法に関する。 背景技術 圧電装置(piezoelectric device)のような感応電子デバイス(sensitive el ectronic device)は、典型的に、セラミック/金属パッケージ内の中空のキャ ビティに搭載することが必要とされる。そのようなパッケージは、ふた(lid) 、カン(can)またはシールド(shield)で封じられるセラミック/金属ベース または基板を含む。電圧装置のような感応電子デバイスにとっての通常おこる問 題は、そのパッケージ内に不活性の環境をもたらすことである。他の通常おこる 問題としては、内部デバイスと接触するために、封じられたセラミックパッケー ジを介して金属リード線をもたらすこと、およびこれらのリードおよびパッケー ジの封じ込めを、熱的または機械的ストレスのためのリークを効果的に防止して いる間に、施すことである。 デバイスのパッケージを形成するセラミックおよび金属材 料が異なる熱膨張係数を有する場合がしばしばそのケースとなる。この不整合は 、そのセラミック等の一部分が、異なる温度に晒されてそのセラミックのマイク ロクラックのために時々リークを引き起こすような、機械的ストレスを誘発する 。さらに、外部的な機械的ストレスも、マイクロクラックの一因になり得る。 2つの主要なパッケージング案が圧電装置に搭載するために、使用されてきた 。第一案としては、圧電装置の構成要素が、丈夫な金属容器内にグラスをプラグ (glass plug)を介して伸びる複数の金属リードによって、支持される(susupe nded)。頑丈ではあるが、これらのパッケージは、自動化された組立製造ライン に統合することが容易でない。第2案としては、圧電装置の構成要素が、セラミ ックベースを介して伸びる金属トレースに粘着的に搭載される。そのセラミック ベースは、金属またはグラス封をを用いて、セラミックまたは金属のふたで、実 質的に封じる。このタイプのパッケージは既に自動化されてはいるが、そのセラ ミックベースは、セラミックグリーンシート(green sheet)の複数層のために 高価であり、そのようなベースを製造するのに、典型的に、多数の工程段階を必 要とする。 圧電装置のコストの重要部分はそのパッケージングにある。従来、典型的に、 その圧電装置に使用されていたパッケージングは、良好な製造イールドを実現し たセラミックパッケージであった。しかしながら、そのセラミック構造自体は、 効果的ではあるが、複雑であり、固有の高製造コストを有する。もし、圧電装置 のパッケージングが、簡単化されて、取扱い の容易化および自動化を可能にすれは、コスト削減は達成され得る。 パッケージングの改善には、次のような必要性がある。即ち、低コスト;工程 段階および個別のパッケージング構成要素の数を最小限にすること;自動化工程 において頑強であること;機械的衝撃および環境試験において頑強であること; およびセラミックと金属とのパッケージング物質の熱膨張係数の違いによる問題 を最小限にすること、である。 従って、頑強、低コスト、自動化可能、セラミック(またはグラス)/金属界 面の間の熱的ストレスクラックのために起こるリークを実質的に除外する、圧電 装置のための簡単に製造できる、パッケージが、当業界に亘って考えられている 。 図面の簡単な説明 図1は、本発明に従った、低コストのグラス/金属パッケージを製造する方法 のフローチャート。 図2は、本発明に従った、提供されたリードフレームの断面図。 図3は、本発明に従った、接着物質裏付けの適用後のリードフレームの断面図 。 図4は、本発明に従った、複数の電気的接続部分にハンダ付けペーストの適用 後のリードフレームの断面図。 図5は、本発明に従った、リードフレームのギャップ内にグラスペーストを適 用した後のリードフレームの断面図。 図6は、本発明に従った、リードフレームの上面部分にグラスペーストを適用 した後のリードフレームの断面図。 図7は、本発明に従った、裏付けした物質の除去後のリードフレームの断面図 。 図8は、本発明に従った、パッケージベースを決定するリードフレームの底部 にグラスペーストを適用した後のリードフレームの断面図。 図9は、本発明に従った、シールリングの適用後のパッケージベースの断面図 。 図10は、本発明に従った、感応電子コンポーネントの搭載後のパッケージベ ースの断面図。 図11は、本発明に従った、ふたで封止されたパッケージの断面図。 図12は、本発明に従った、個別化され、リード形成後のパッケージの断面図 。 図13は、本発明に従った、ふたで封止される前のパッケージベースの断面図 。 発明を実施するための最良の形態 図1には、グラスペースト、リードフレームおよびリッドから実質的に構成さ れる低コスト金属/グラスパッケージを製造フローチャートを示す。本発明にお いて使用される”グラス”および”グラスペースト”という言葉は、従来のグラ ス、セラミック、グラス/セラミック構成物および金属/グラス構成物を含むこ とを理解されたい。”ハンダ付けペー スト”という言葉も、銀およびグラスペーストを含む銀/パラジウムなどに熱す ることによってハンダ付けできるグラスペーストに係る。 本発明の利点は、2つの既知の技術、即ち金属型(metal stamping)およびグ ラススクリーン印刷(grass screen printing)を結合させた、新規な、進歩性 のある方法であることである。本発明は、セラミック/金属工程に典型的に存在 する高コスト、およびマイクロクラッキングおよびそれに伴うグラス/金属界面 で典型的に発生するリークを起こさせることなしに、これらの2つの技術を結合 させるための工程を決定する。また、本発明は、実質的に圧電構成要素に必要と されるような感応電子パッケージ内のリールを防止することにも利点がある。 図1、2にて、本発明における第1主要工程段階10は、リードフレーム10 0を準備し、リッド(図示せず)を形成する。リードフレーム100は、金属板 から型抜きまたはエッチングされ得る。従来技術に代わり、若しくは従来技術に 適合するように、このパッケージは、実質的に、アルミナの熱膨張係数と適合し なければならない。故に、好適実施例において、リードフレーム100は、合金 (Alloy)42、合金47(Ni 47%/Fe 51%)またはKovar(商標)板(she et)のうちの1つから選択され、例えば、実質的に図13に示されるように、パ ッケージセル101の矢印のように型抜きされる。上記の合金のうちの1つを使 用することによる利点は、それらの熱膨張係数がアルミナの熱膨張係数と適合し ていることである。好適には、合金47が使用される。合金 47は、グラスまたはアルミナの熱膨張係数(約7〜8ppm/℃)と実質的に一致し た熱膨張係数を有するという利点を有する。型抜きにおける利点は、典型的に、 エッチングするよりも安価であり、矢印の配置のように型抜きすることで、自動 化を可能にし、工場の製造スループットを増加させ、かつ低コスト化する並行工 程(parallel processing)を可能にする。 図13に示されるように、リードフレーム100は、上面102および底面1 04を有し、並びに、リードフレーム100に接続し、リードフレーム100か らパッケージセル101内に伸延する複数のリード106を設けるために、型抜 きされ、若しくはエッチングされる。実施例において、0.08〜0.3mmの厚保さの リードフレームが使用される。好適には、そのリードフレームは、実質的工程に おいて、そのリードフレームが晒される少なくとも任意の高さの温度で、少なく とも10分間、還元雰囲気中で前処理されていることが望ましい。より詳細には、 0.15mmのリードフレームが、約620℃の雰囲気中で、約1時間、還元雰囲気(H2 5%/N2 95%)中で、前処理される。その前処理は、次の工程の間に、上にあ るグラスペースト内に形成される結果として生じる気泡および金属(ガス抜きさ れている)から発展した実質的な還元ガスの利点を有する。さらに、その前処理 は、グラス/金属の界面の酸化膜を制御し、それによって、グラスと金属との間 の密着性を高めるために過剰な酸化膜形成を防止する。その酸化膜は完全に除去 される必要はないことに注意されたい。 図11、12に示されるように、成形済みリッド108は、キャビティを含み 、バスタブを逆さにしたような形状をしている。そのリッド108は、パッケー ジベース114を用いて封止する際、圧電構成要素のような、感応電子コンポー ネント112を含む内部空間110を有するパッケージ116を形成する。その リッド108は、金属、グラスまたはセラミックのうちの少なくとも1つから成 る。その工程は、リッド108の構成要素を決定するパッケージを封止するの使 用される。好適には、そのリッド108は、そのパッケージ116に使用される 他の材料に近い熱膨張係数を有する。より詳細には、金属リッドは、溶接、抵抗 溶接およびはんだ封止工程でつなぎ合わせるのが好ましい。さらに、金属リッド は、封止を強化するために、封止領域118上にあらかじめ成形される付着され ているはんだを使用し得る。グラスまたはセラミックのリッドは、好適には、グ ラスフリット(glass frit)およびエポキシシール工程(epoxy seal process) であり、また、はんだシール工程(solder seal process)にも使用され得る。 さらに、そのグラスまたはセラミックのリッドは、封止領域118に、封止を強 化するためにグラスフリット、エポキシまたははんだを、あらかじめコーティン グしておくこともできる。さらに好適には、アルミナリッドが、グラスフリット シール工程(glass frite sealing process)に使用されることである。 図1および3〜8を参照して、本発明による、第2主要工程段階20が、パッ ケージベース114を決定するリードフレーム100上にグラスペースト122 およびハンダ付けペー スト120のスクリーン印刷(screen printing)である。そのハンダ付けペー スト120は、電気的接続が施されるリードフレーム100上の複数の電気的接 続領域124に供給される。そのグラスペースト122は、内部の電気的接続の ために露出しているハンダ付けペースト120のみを実質的に残存させ、並びに 外部の電気的接続のために露出している複数のリード106を残存させるリード フレーム100の一部分をカバーするように適用される。リードフレーム100 の上面102上の領域124は、続いて、パッケージされるための電気的コンポ ーネントに電気的に接続するためにある。さらに、そのパッケージが搭載可能な 方面であることが望まれるならば、リードフレーム100の底面上の付加的領域 (図示せず)は、ハンダ付けペーストを用いてスクリーン印刷され得る。実施例 としては、そのハンダ付けペースト120は銀ペーストである。好適には、その ハンダ付けペースト120は、米国ペンシルバニア州ステート・コリーグにある Premetek製の銀ペースト#6118である。 好適には、そのグラスペースト122は、所定の粘着性を達成するために個別 に調合される。グラスパウダが、1ミクロンのサイズに碾かれ(mill)、厚い膜 である有機性ビークルペースト(thick film organic vehicle paste)に分散さ れる。実施例としては、グラスパウダには、米国カリフォルニア州サンタ・バー バラにあるFerro,Electronic Materials Division製の#FX−11−09 6が使用される。その有機性ビークルペーストは、全体として、Lombart et al によって、米国特許番号5431718に開示さ れている。この特許は、その結果、参照に含められる。好適には、そのグラスペ ーストは、90%以上の固形ローディング(solids loading)、室温で約22270cP sの粘着性および約96往復/秒のずり速度を有する。都合よく、前記ペーストの 使用により、最も良い印刷適性、ギャップの充填、表面滑性および弱化学反応性 を示す。 はんだ付け可能なペースト120およびグラスペースト122は、リードフレ ーム100の上面102から底面104へペーストのむらつや(flashing)を防 止するために、制御される。故に、実施例においては、裏面処理接着物質126 (図3〜6に示される)が、リードフレーム100の上面102をスクリーン印 刷する際に、リードフレーム100の底面104に使用される。熱開放裏面処理 テープが、米国 州コンウェイのMicro Pachaging,Inc.を介して市販されて いる。その裏面処理接着物質126は、効果的にリードフレーム100を支持し 、並びにグラスペースト122で充填される場合に、リードフレーム100のギ ャップ128が、実質的にむらつやを除去する。 より詳細には、スクリーン印刷段階は、いくつかの中間段階を含む。先ず、図 3に示すとおり、裏面処理接着物質126が、リードフレーム100の底側面1 04に添付される。次に、図4に示すとおり、はんだ付け可能なペースト120 が、リードフレーム100の上側面102上の電気的接続領域124に施され、 乾燥される。より詳細には、そのペーストは、そのペースト内の揮発性有機物( volatile organics)を除去するのに充分な高い温度で、若しくは約60℃で約 10min以上の間、乾燥される。次に、図4、5に示されるように、リードフレー ム100内のギャップ128は、グラスペースト122でスクリーン印刷するこ とによって、満たされる。より詳細には、0.15mmの厚さのスクリーンまたはステ ンシルが、このスクリーニングのために使用される。次に、図6に示すように、 ギャップを満たす前記グラスペーストに沿ったリードフレーム100の上側面1 02は、露出された前記はんだ付け可能なペースト120を残す、より多いグラ スペースト122を印刷されたスクリーンである。より詳細には、0.10mmの厚さ のスクリーンまたはステンシルが、このスクリーニングに使用される。次に、印 刷されたペースト120、122が、上述のとおり、乾燥される。次に、図7に 示すとおり、裏面処理接着物質126は、リードフレーム100から、除去され る。熱放出裏面処理が使用される場合、その熱放出裏面処理は、リードフレーム 100を約120℃まで熱し、裏面処理接着物質126をきれいに分離することに よって、除去される。この場合、ハンダ付けペーストの付加的な第2適用が、表 面搭載に必要とされる電気的接続のためにそのリードフレームの底側面上に位置 付けられるように適用され得る。次に、図8に示すとおり、リードフレーム10 0の底側面104およびギャップを満たす前記グラスペーストは、露出されるリ ードフレーム100の底側面104上の適用された全てのハンダ付けペーストを 残すより多くのグラスペースト122でもって、スクリーン印刷される。より詳 細には、0.10mmの厚さのスクリーンまたはステンシルが、このスクリーニングの のために使用される。次に、グラスペー スト122は、上述のとおり、乾燥される。そのグラスペースト122は、パッ ケージベース114を決定する露出された乾燥したハンダ付けペースト120お よびリード106のみを残してリードフレーム100の中間部分を囲う。好適に は、前記中間段階は、剛性および平面性を改善するために、グラスペーストの厚 さを増す(build up)ことを繰り返す。 実施例として、ハンダ付けペーストは、周囲のグラスペーストよりも低い。こ の実施例として、ハンダ付けペーストへの次の電気的接続が、導電材料を施すこ とによって、若しくは、ハンダ付けペーストの上の部分のはんだ(図示せず)を リフローすることによって、成され、ハンダ付けペーストの高さを増し、次に、 通常知られた任意の従来技術によって、電気的接続が成される。他の実施例とし ては、そのハンダ付けペーストは、その周囲のグラスペーストと同じか、それ以 上に高さが高い。この実施例において、ハンダ付けペーストへの電気的接続は、 通常知られた任意の従来技術によって成され得る。 図1において、本発明の第3主要工程段階30で、ペーストを熱処理する。製 造業者におけるそのペーストの所定の使用は、本発明の使用と異なるので、使用 される熱処理は、その製造業者の推奨する熱処理プロファイルと異なる。試験と しての工程のために、プログラム可能な制御装置を有するボックス炉(box furn ace)(これは従来から知られている)が、そのパッケージングベースを熱処理 するのに使用される。好適には、ベルト炉(belt furnacc)(これも従来から知 られている)が、温度プロファイルのその固有のより良い制 御のためにパッケージベースを熱処理するのに使用されるべきである。より詳細 には、その熱処理プロファイルは、約350±10℃で約90分間の固有のバーンアウ ト(burnout)段階、約600±5℃で約3〜18分間のピーク温度での段階、約535±1 0℃で約20〜30分間のアニール(anneal)段階および室温へ戻す冷却段階、を含 む。 図1、9では、第4主要工程段階40がパッケージベース114上へシールリ ング130を適用する。第1の実施例では、パッケージベース114のそのリッ ドにはんだで封止される部分では、はんだ湿潤材料が、パッケージベース114 のシーリング領域118およびそのリッドに適用される。好適には、シールリン グ130は、ハンダ付けペーストである。より詳細には、ハンダ付けペーストは 、パッケージベース114上にスクリーン印刷され、熱処理される銀ペーストで ある。パッケージベース114は、好適実施例において、約615〜620℃で熱処理 されるので、そのシールリング130は、パッケージングベース114にダメー ジを与えることを防止するために、これよりも低い温度で熱処理されなければな らない。Ferro、#3350および#33−246によって製造される2つのペ ーストが、パッケージベース114と実質的に反応することなく、約400℃で熱 処理されるのに使用される。はんだは、標準的なはんだディップの熱処理された シールリング130に実質的に適用され、若しくは、従来のリフロー工程(図示 せず)に適用する。また、従来のシーリング領域にあらかじめ付着されたはんだ を有するセラミックおよび金属リッドは、実際に、市販されている。 第2および前記実施例において、パッケージベース114が、グラスフリット でリッドに封止される場合では、低温グラスフリットシールリング130が、パ ッケージベース114のリーリング領域118、リッドまたはその両方上に適用 される。そのリッドは、パッケージベース114上に位置付けられ、その内に常 圧を適用する。次に、リッドおよびパッケージベース114は、グラスフリット が完全にそのパッケージを封止するようリフローするまで、熱処理される。より 詳細には、このリフローは、そのパッケージが、約10分間、約330℃に熱せられ たときに、起こる。 第3の実施例としては、パッケージベース114が、リッドへの溶接によるつ なぎまたは耐性材料(resistance)によって封止される場合では、あらかじめ形 成された金属(例えば、合金47)のシールリング130が、パッケージベース 114上に付着せられる。より詳細には、シールリング130の付着は、高温は んだまたは低温ろう付け(braze)(約615℃〜620℃以下の温度)によって、実 行される。セラミックパッケージに金属リングをはんだ付けおよびろう付けする ことは、従来の技術である。典型的に、金属リッドが、耐性材料または溶接によ るつなぎのために使用される。これらのリッドは、当業界において既知であり、 既に市販されている。しかしながら、耐性材料または溶接によるつなぎは、余分 なコストの付加によってシールリングおよび多くの追加の工程段階が実行される ために、そのパッケージのコストに充分に加わってしまうことを認識するべきで ある。 第4の実施例において、パッケージベース114がエポキ シを有するリッドに封止される場合では、エポキシシールリング130が、パッ ケージベース114、リッドおよびその両方に適用される。エポキシによる封止 は、当業界において既知であり、DuPontのような会社からすでに市販されてい る。しかしながら、一般に、エポキシは密封をもたらさないことを認識すべきで ある。ゆえに、エポキシは、密閉性が厳密に要求されない場合にのみ使用される べきである。 好適には、この段階40の前または後において、リードフレーム100は、選 択的に汚染を最小限にするようにめっきされ、パッケージに内側の電気的接続を 改善し、並びにパッケージの外側のはんだ付けを改善する。リードフレーム10 0は、チタン鉛または金めっきのような、はんだ付け金属でめっきし、それによ ってはんだ付け性を改善し得る。 図10によると、シールリング130が、この段階40で適用された後、パッ ケージを封止する前に、パッケージされるべき電気的コンポーネント112は、 パッケージベース114上に、はんだ、ワイヤボンドまたは導電接着材料134 を用いて搭載される。これは、当業界において既知の様々な搭載技術の任意のも のによってなされ得る。リード106へのたった4つの電気的接続が本発明にお いて実行されるが(図13の120に示される)、リード106の数は、より少 なく、若しくはより多く本発明に組込まれ得ることを認識されたい。 図1、11において、第5の主要工程段階50が、リッド18を用いて、パッ ケージベース114を封止する。好適には、リッド18をパッケージベース11 4に接続する際、封 止工程は内部環境内で処理される。第1の実施例において、はんだによる封止が 使用される場合には、製造業者に推奨される手順または当業界において既知の標 準的プロセスが、首尾よく使用され得る。はんだによる封止の典型的な封止プロ ファイルは、約320℃で、約2〜3分間である。第2におよび好適な実施例とし ては、グラスフリット封止が使用される場合において、封止のために製造業者が 推奨する手順が、続けられる。好適には、京セラ(東京にある)のリッドが本発 明において使用される場合、その封止の手順は、約330±10℃で、約10分間、実 行され、次に、約-40℃/分に等しいか、またはそれ以下の速度冷却が続く。第3 の実施例においては、耐性材料の溶接または溶接によるつなぎが使用される場合 、その製造業者の推奨する手順または当業界において既知の標準的プロセスが、 首尾よく使用され得る。第4の実施例において、エポキシ封止が使用される場合 、その製造業者の推奨する手順または当業界において既知の標準的プロセスが、 首尾よく使用され得る。典型的に、エポキシシールリングを用いたリッドの封止 プロファイルは、約150℃で、約1〜2分間である。 当業者に理解されるとおり、上記工程段階および接着材料の様々な組合せが、 パッケージベースへのリッドの封止に、使用され得る。 図1、12において、最後の主要な工程段階60では、リードフレーム100 から完成されたパッケージ116を個別化する。この段階60では、リードフレ ーム100の残りの不要な部分からパッケージ116の個別化または分離化をも た らす。好適には、デバイスがこの個別化段階60に使用され、米国イリノイ州の Dial Tool & Mfg.Corp.などの装置およびダイマーカによって製造される もののように、型抜きの道具に成り得る。個別化の後、パッケージされた電気的 デバイスは、電気的テストをなされる。 一実施例として、リード106は、リードフレーム100の周囲付近に132 で切り取られ(図13に示される)、搭載する必要物(repuirments)ごとに所 定の形に成形される。この実施例においては、リード106は、リードフレーム 100から電子デバイスの自動個別化の間またはその後に曲げられ、それによっ て、カスタマ搭載要求物(customer mounting requirments)に合うようにする 。標準的なリードの形は、当業界において既知のように、本発明によっての達成 され得る。これらの形は、例えば:スルーホール(through-hole)、ストレート (straight)、ガルウィング(gullwing)、突きあわせ(butt-joint)およびJ 形(J-shaped)のリードを含む(図12に示される)。 他の実施例としては、リードフレーム100に接続するリード106は、パッ ケージベース114とフラッシュされ(flush)、付加的なコンタクトパッドが パッケージベース114の底側上に露出され、リードのない、かつ表面に搭載可 能なパッケージ116への外側の電気的接続をもたらす。 本発明において、グラスペーストを考慮に入れ、4つの厳密なパラメータがあ る、即ち;粘性、固体搭載(solid loading)、熱処理プロファイル、および熱 処理後の、特に、リードフレームのギャップ領域における気泡の削減である。 上述のとおり、これらの項目は、制御良くなされるべきである。 図12において、低コストのグラス/金属パッケージ116が示されている。 また、図13の中心付近の部分が、接続シールリング130を有するパッケージ ベース114を示すパッケージの低い部分を表す。そのパッケージ116は、リ ードフレーム100、熱処理されたはんだ付けペースト120およびグラスペー スト122、リッド108およびシールリング130、から構成される。好適実 施例としては、リードフレーム100は、合金47から成る。この実施例におい ては、リードフレーム100は、複数のリード106を含む。リードフレーム1 00は、リードフレーム100の上面102に、複数の電気的接続領域124に おいて、接続する熱処理後のはんだ付けペースト120を有する。熱処理された グラスペースト122は、実質的に、熱処理後のはんだ付けペースト120およ び露出されたリード106を残して、リードフレーム100の中央付近部分を取 囲む。その熱処理後のグラスペーストは、実質的に、リードフレーム100の中 央付近部分にある全てのギャップに満たされる。シールリング130が、熱処理 されたグラスペースト122の上面136に接続され、リッド108が、シール リング130に接続せられる。そのリッド108、シールリング130およびパ ッケージベース114は、パッケージ116の内部空間110の決定する。電子 コンポーネント112(例えば、圧電構成要素)が搭載され、熱処理後のはんだ 付けペースト120に、従来既知の技術により接着され、それによって、そのコ ンポーネ ントは、機械的に内部空間110内に固着されるが、外部の電気的接続への経路 を有する。そのコンポーネント112は、熱処理後のはんだ付けペースト120 を介してリードフレーム100の外側リード106に電気的に接続する。 付加的に、熱処理後のはんだ付けペーストが、リードフレームの底側面に接続 され、熱処理後のグラスペースト(図示せず)を介して露出される。この付加に おいて、リードは、実質的に、パッケージベースとフラッシュして切断され、そ れによって、表面搭載パッケージを決定する。この形態において、そのコンポー ネントへの外部接続が、直接的に、電子コンポーネントへ熱処理後のはんだ付け ペーストを介してされ得る。この付加は、手動および自動より簡単なリードの無 い表面搭載パッケージになるという利点を有する。 リード106は、カスタマ搭載要求物に合うように成形される。標準リード形 (当業界で既知である)は、本発明によって達成され得る。これらの形は、例え ば:スルーホール(through-hole)、ストレート(straight)、ガルウィング( gullwing)、突きあわせ(butt-joint)およびJ形(J-shaped)のリードを含 む(図12に示される)。 そのシールリング130は、グラスフリット、はんだでコーティングされた熱 処理後のはんだ付けペースト、エポキシ、およびはんだまたはろう付けによって パッケージ116へ溶接される成形済み金属リング、の内の少なくとも1つから 構成される。はんだの実施例としては、リッド108は、グラス、セラミックま たは金属で有り得る。グラスまたはセラミックリッドが使用される場合、はんだ 付けの界面は、リッドの 封止領域においてリッドの中で熱処理されなければならない。はんだ付きのリッ ドは当業界において既知であり、既に市販されている。好適には、そのシールリ ングはグラスフリットである。また、エポキシで封じられるパッケージは、密閉 されていないことを認識されたい。 本発明の利点は、低コスト材料、材料の熱的な良適合性、自動化された組立の 頑強性、イールドおよび組立工程簡単化のためのコスト節約の改善、および非常 に低いプロファイル、を基にしている。より詳細には、使用されるペーストは、 連続的表面に良い印刷特性および、厚さの均一性、高パターン分析(high patte rn resolusion)および完全なギャップの充填をもたらす。そのペーストの乾燥 および熱処理工程は、グラスの焦げた残さなしに、完全に有機性ビークル燃焼( organic vehicle burn-out)をもたらす。リードフレームをあらかじめ成形する ことは、効果的にグラスの中の気泡の形成を除去し、金属とグラスとの間の表面 エネルギの差異が低い値を示す溶融グラス(molten glass)によって、リードフ レーム表面の良い濡れ性を維持する。本発明に使用されるペーストは、熱処理の 間に制御されたグラスフローをもたらし、グラス表面がスムーズに形成され、欠 陥および気泡の無いグラス表面をもたらすが、電気的コンタクトパッド上に、若 しくはギャップを介したグラスフローはもたらさない。さらに、本発明は、グラ ス/金属界面の間に良い接着性をもたらし、良い材料結合および強い化学接合を 示す。さらに、熱処理後、そのリードフレームは、柔軟性を保持し、グラス/金 属界面に微細欠陥をもたらすことがない。 また、本発明は、両サイドパッケージをもたらすのに使用され得る。即ち、パ ッケージベースの両面上に電子コンポーネントおよびリッドが搭載されるもので ある。同時に、コンポーネントおよびリッドが、一方の面上に搭載され、ポッチ ングコンパウンド(potting compound)でコーティングされているコンポーネン トは、他方の面上に搭載される。他の配置としては、電気的コンポーネントを使 用し、どちらかの面上に搭載する保護カバーを有する、若しくは有しないことも 可能である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャウダーリ,ピーッシュ アメリカ合衆国イリノイ州パラチネ、パノ ラマ・ドライブ・ナンバー3ビー816 (72)発明者 ヤマモト,ジョイス・ケー アメリカ合衆国ニュー・メキシコ州アルバ カークー、トランウェイ・テラス・コネチ カット・エヌ・イー2408 (72)発明者 ミエセム,ロス・エー アメリカ合衆国ニュー・メキシコ州アルバ カークー、クレストライン・アベニュー・ エヌ・イー12513

Claims (1)

  1. 【特許請求の範囲】 1. グラス/金属パッケージを製造する方法であって: キャビティを有するリッドおよびセルのアレイを含む金属リードフレームを準 備する段階であって、当該リードフレームは上面および底面および複数のリード を有する、ところの段階; 前記リードフレーム上にはんだ付けペーストおよびグラスペーストをスクリー ン印刷する段階であって、 当該はんだ付けペーストは、前記リードフレーム上の複数の電気的接続部分 に適用され、 当該グラスペーストは、前記はんだ付けペーストおよび露出された前記リー ド以外のリードフレームの中心付近部分をカバーするように適用され、前記リー ドフレームの前記カバーされた部分は、パッケージベースを決定する、 ところの段階; 前記パッケージベースを熱処理する段階; 前記パッケージベースおよび前記リッドの少なくとも1つの封止領域上に、シ ールリングを施す段階; 前記リッドおよび前記パッケージベースを封止する段階であって、当該リッド およびパッケージベースは封止されたパッケージを決定する、ところの段階;お よび 前記リードフレームから前記パッケージを個別化する段階; から構成されることを特徴とする方法。 2. 請求項1記載の方法であって、 前記第1段階の後、さらに前記リードフレームをあらかじ め処理する段階を構成し、それによって、実質的に、当該リードフレームはガス 抜きされ、かつ当該リードフレーム上の酸化膜が、グラスペーストにより、当該 リードフレームの濡れ性が維持されるように、制御される、 ことを特徴とする方法。 3. 請求項1記載の方法における前記スクリーン印刷段階であって: 前記リードフレームの底面上に接着材裏塗りを施す段階; 前記リードフレーム上の複数の電気的接続部分にはんだ付けペーストを適用し 、かつ該はんだ付けペーストを乾燥させる段階; 前記リードフレームにある全てのギャップに前記はんだ付けペーストを実質的 に充填し、かつ該はんだ付けペーストを乾燥させる段階; 前記はんだ付けペーストおよび前記露出されたリード以外の当該リードフレー ムの上面にグラスペーストを適用し、かつ該グラスペーストを乾燥させる段階; 前記裏塗り接着剤を除去する段階;および 前記露出されたリード以外の前記リードフレームの底面にグラスペーストを適 用し、かつ該グラスペーストを乾燥させる段階; から構成されることを特徴とする方法。 4. 請求項1記載の方法であって、 熱処理段階の前に前記はんだ付けペーストおよびグラスペーストを乾燥させる ことを含むスクリーン印刷段階から成る、 ことを特徴とする方法。 5. 請求項1記載の方法であって、 前記スクリーン印刷段階は、前記リードフレームの底面上にはんだ付けペース トをスクリーン印刷することと、前記露出されたはんだ付けペースト以外の前記 リードフレームの底面上にグラスペーストをスクリーン印刷することとを、を含 み、かつ 前記個別化段階は、前記パッケージベースを実質的にフラッシュして、前記リ ードを切断することを含み、それによって、表面搭載パッケージを決定する、 ことを特徴とする方法。 6. グラス/金属パッケージを製造する方法であって: キャビティを有するリッドおよびセルのアレイを含む金属リードフレームを準 備する段階であって、当該リードフレームは上面および底面および複数のリード を有する、ところの段階; 当該リードフレームの底面上に接着材裏塗りを施す段階; 当該リードフレーム上の複数の電気的接続部分にはんだ付けペーストをスクリ ーン印刷し、かつ該はんだ付けペーストを乾燥させる段階; 当該リードフレームにある全てのギャップに前記グラスペーストを実質的に充 填し、かつ該はんだ付けペーストを乾燥させる段階; 前記はんだ付けペーストおよび前記露出されたリード以外の当該リードフレー ムの上面にグラスペーストをスクリーン印刷し、かつ該グラスペーストを乾燥さ せる段階; 前記裏塗り接着剤を除去する段階; 前記露出されたリード以外の当該リードフレームの底面にグラスペーストをス クリーン印刷し、かつ前記ペーストおよび前記リードフレームがパッケージベー スを決定する段階; 前記パッケージベースを熱処理する段階; 前記パッケージベースおよび前記リッドの少なくとも1つの封止領域上に、グ ラスフリットシールリングを施す段階; 前記リッドおよび前記パッケージベースを封止する段階であって、当該リッド およびパッケージベースは封止されたパッケージを決定する、ところの段階;お よび 前記リードフレームから前記パッケージを個別化する段階; から構成されることを特徴とする方法。 7. 請求項6に記載の方法であって、 前記裏塗り接着剤を除去した後、 前記リードフレームの底面上にはんだ付けペーストをスクリーン印刷すること を含むスクリーン印刷段階から成り; 前記リードフレームの前記底面上にグラスペーストをスクリーン印刷する段階 は、前記露出されたはんだ付けペースト以外を含み; 前記個別化の段階は、前記パッケージベースをフラッシュして、実質的に前記 リードを切断し、それによって、表面搭載パッケージを決定する、ことを含む; ことを特徴とする方法。 8. 電子コンポーネントのグラス/金属パッケージであって: 複数のリードを有するリードフレーム; 熱処理後のはんだ付けペーストであって、当該はんだ付けペーストは前記リー ドフレームの上面の複数電気的接続部分に施される; 熱処理後のグラスペーストであって、当該グラスペーストは、実質的に前記熱 処理後のはんだ付けペーストおよび露出されたリード以外の前記リードフレーム の中央付近部分を取囲むように、前記リードフレーム上に位置付けられ、それに よって、パッケージベースを決定し、かつ当該熱処理後のグラスペーストによっ て、実質的に、前記リードフレームの前記中央付近部分にある全てのギャップを 充填する、ことを特徴とする熱処理後のグラスペースト; シールリングであって、当該シールリングは、前記熱処理後のグラスペースト の上表面およびリッドの間に接続され、前記リッド、シールリングおよび前記パ ッケージベースの上表面は、前記パッケージの封止された内部空間を決定し、前 記リッド、シールリングおよびパッケージベースはパッケージを決定する、こと を特徴とするシールリング;および 電子コンポーネントであって、当該電子コンポーネントは、前記はんだ付けペ ーストに搭載され、それによって、当該コンポーネントは内部空間内に囲まれ、 当該コンポーネントは、前記はんだ付けペーストを介して当該リードフレームの リードに電気的に接続される、ことを特徴とする電子コンポーネント; から構成されることを特徴とするグラス/金属パッケージ。 9. 請求項8記載のパッケージであって、 前記リールリングは、グラスフリット、はんだでコーティ ングされた熱処理後のはんだ付けペースト、エポキシおよび前記パッケージに溶 接されたあらかじめ成形された金属リングから成るグループの内少なくとも1つ から選択される、 ことを特徴とするパッケージ。 10.請求項8記載のパッケージであって、 さらに、前記リードフレームの前記底面に接続される熱処理後のはんだ付けペ ーストから成り、前記熱処理後のグラスペーストを介して露出され、前記リード は、実質的に前記パッケージベースとフラッシュし、それによって、表面搭載パ ッケージを決定する ことを特徴とするパッケージ。
JP10511619A 1996-08-28 1997-07-08 グラス/金属のパッケージおよびその製造方法 Pending JPH11514801A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/697,712 1996-08-28
US08/697,712 US5877042A (en) 1996-08-28 1996-08-28 Glass/Metal package and method for producing the same
PCT/US1997/011436 WO1998009324A1 (en) 1996-08-28 1997-07-08 A glass/metal package and method for producing the same

Publications (1)

Publication Number Publication Date
JPH11514801A true JPH11514801A (ja) 1999-12-14

Family

ID=24802234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10511619A Pending JPH11514801A (ja) 1996-08-28 1997-07-08 グラス/金属のパッケージおよびその製造方法

Country Status (6)

Country Link
US (1) US5877042A (ja)
EP (1) EP0857355A4 (ja)
JP (1) JPH11514801A (ja)
KR (1) KR100271113B1 (ja)
CN (1) CN1199504A (ja)
WO (1) WO1998009324A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1244782A (en) * 1984-12-24 1988-11-15 Richard J. Ericson Holeless hydraulic elevator with improved car frame
US6976295B2 (en) * 1997-07-29 2005-12-20 Seiko Epson Corporation Method of manufacturing a piezoelectric device
US6960870B2 (en) * 1997-07-29 2005-11-01 Seiko Epson Corporation Piezo-electric resonator and manufacturing method thereof
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
WO2002027874A2 (en) * 2000-09-29 2002-04-04 Cielo Communications, Inc. High speed optical subassembly with ceramic carrier
JP4007767B2 (ja) * 2001-01-18 2007-11-14 日本碍子株式会社 圧電/電歪デバイスおよびその製造方法
US7345406B2 (en) * 2001-01-18 2008-03-18 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device
US7024067B2 (en) 2001-10-19 2006-04-04 Visteon Global Technologies, Inc. Communication system with a signal conduction matrix and surface signal router
CN1328785C (zh) * 2002-03-29 2007-07-25 松下电器产业株式会社 导热性基板的制造方法
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7253495B2 (en) 2002-10-15 2007-08-07 Marvell World Trade Ltd. Integrated circuit package with air gap
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
CN100337788C (zh) * 2005-05-25 2007-09-19 马军 金属封装外壳壳体的榫接钎焊加工方法
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US20090014867A1 (en) * 2007-07-10 2009-01-15 Casey Krawiec Seal ring for glass wall microelectronics package
CN104112676B (zh) * 2014-06-27 2017-01-11 成都嘉纳海威科技有限责任公司 一种sip铅锡封装方法及其封装结构
WO2019034988A1 (en) * 2017-08-15 2019-02-21 Rjr Technologies, Inc. AIR CAVITY HOUSING WITH ENHANCED THERMAL CONDUCTIVITY

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS588586B2 (ja) * 1977-06-23 1983-02-16 三菱電機株式会社 半導体装置の封止方法
JPS5998538A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置の製造方法
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4761518A (en) * 1987-01-20 1988-08-02 Olin Corporation Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
JP2647194B2 (ja) * 1989-04-17 1997-08-27 住友電気工業株式会社 半導体用パッケージの封止方法
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
US5219794A (en) * 1991-03-14 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device and method of fabricating same
JPH05116272A (ja) * 1991-10-25 1993-05-14 Fujitsu General Ltd 半田ペースト印刷法
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US5431718A (en) * 1994-07-05 1995-07-11 Motorola, Inc. High adhesion, solderable, metallization materials
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate

Also Published As

Publication number Publication date
US5877042A (en) 1999-03-02
EP0857355A1 (en) 1998-08-12
CN1199504A (zh) 1998-11-18
KR100271113B1 (ko) 2000-12-01
EP0857355A4 (en) 1999-06-09
WO1998009324A1 (en) 1998-03-05
KR19990067142A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
JPH11514801A (ja) グラス/金属のパッケージおよびその製造方法
US4882298A (en) Method for encapsulating microelectronic semiconductor and thin film devices
US4833102A (en) Process of making a ceramic lid for use in a hermetic seal package
US6034429A (en) Integrated circuit package
US4769272A (en) Ceramic lid hermetic seal package structure
GB2137809A (en) A ceramic package for semiconductor devices
KR100260686B1 (ko) 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
US20130049555A1 (en) Selective plating of frame lid assembly
JP2678511B2 (ja) 半導体素子収納用パッケージ
JP2007043340A (ja) 表面実装型圧電デバイス及びその製造方法
JPH10247696A (ja) 半導体パッケージ気密封止用金属製蓋体
KR100479243B1 (ko) 전기도금된리드를가진반도체장치의제조방법
JPH01244651A (ja) セラミックパッケージ型半導体装置
JP4144826B2 (ja) 半導体装置用のシールリングとそれを用いた半導体装置の製造方法
JP3164802B1 (ja) 電子部品収納用パッケージ
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP4332047B2 (ja) 電子装置
JPS62281359A (ja) セラミツク配線基板の製造法
JPS63240051A (ja) セラミツクキヤツプ
JP2631397B2 (ja) 半導体素子収納用パッケージ
JPS635238Y2 (ja)
JPH104258A (ja) リークコレット及び半導体装置の製造方法
WO1995008842A1 (en) Integrated circuit package having a lid that is specially adapted for attachment by a laser
EP0762494B1 (en) Silicon semiconductor diode, its circuit module and structure with an insulation body and preparation method thereof
JP3199672B2 (ja) 電子部品収納用パッケージ