JPH1152907A - 外乱を生ずる容量性回路用の補正方法及びそれを用いたマトリックス表示スクリーン - Google Patents
外乱を生ずる容量性回路用の補正方法及びそれを用いたマトリックス表示スクリーンInfo
- Publication number
- JPH1152907A JPH1152907A JP10149262A JP14926298A JPH1152907A JP H1152907 A JPH1152907 A JP H1152907A JP 10149262 A JP10149262 A JP 10149262A JP 14926298 A JP14926298 A JP 14926298A JP H1152907 A JPH1152907 A JP H1152907A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bus
- line
- conductor
- disturbance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000012937 correction Methods 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 238000005259 measurement Methods 0.000 abstract description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 容量性結合による不均衡を測定し、補正する
ために単一の付加的な電極又はバスのみを用いることが
可能な外乱を生ずる容量性回路用の補正方法及びそれを
用いたマトリックス表示スクリーンを提供する。 【解決手段】 特定の電位の少なくとも一つの第一の導
体と、該導体に容量的に結合することにより外乱を発生
する少なくとも一つの第二の導体と、第一のコンデンサ
（Ｃ1 ）により該第一の導体に容量的に結合された少な
くとも一つの外乱補正バスとからなる補正方法であっ
て、補正バス上の電圧（Ｖcomp）及び電流（Ｉcomp）を
測定し；第一の外乱を生ずる導体の電圧（Ｖdist）を計
算し；外乱を補正するために補正バスに印加される設定
点電圧を決定する各段階を含む。
ために単一の付加的な電極又はバスのみを用いることが
可能な外乱を生ずる容量性回路用の補正方法及びそれを
用いたマトリックス表示スクリーンを提供する。 【解決手段】 特定の電位の少なくとも一つの第一の導
体と、該導体に容量的に結合することにより外乱を発生
する少なくとも一つの第二の導体と、第一のコンデンサ
（Ｃ1 ）により該第一の導体に容量的に結合された少な
くとも一つの外乱補正バスとからなる補正方法であっ
て、補正バス上の電圧（Ｖcomp）及び電流（Ｉcomp）を
測定し；第一の外乱を生ずる導体の電圧（Ｖdist）を計
算し；外乱を補正するために補正バスに印加される設定
点電圧を決定する各段階を含む。
Description
【０００１】
【発明の属する技術分野】本発明は外乱を生ずる容量性
回路用の補正方法に関し、より詳細には特定の電位にあ
る少なくとも一つの導体と、該導体に容量的に結合する
ことにより外乱を発生する少なくとも他の導体と、該導
体と容量的に結合された外乱補正バスとからなる回路を
補正する方法に関する。
回路用の補正方法に関し、より詳細には特定の電位にあ
る少なくとも一つの導体と、該導体に容量的に結合する
ことにより外乱を発生する少なくとも他の導体と、該導
体と容量的に結合された外乱補正バスとからなる回路を
補正する方法に関する。
【０００２】本発明はまたこの方法のマトリックス駆動
表示スクリーンへの応用に関する。故にそれはマトリッ
クス状に配列された電極配列により駆動される表示スク
リーンに対する電位を補正する装置に関する。本発明は
特に液晶スクリーンに関するが、同じ型の他のスクリー
ンでもまた用いられ得る。
表示スクリーンへの応用に関する。故にそれはマトリッ
クス状に配列された電極配列により駆動される表示スク
リーンに対する電位を補正する装置に関する。本発明は
特に液晶スクリーンに関するが、同じ型の他のスクリー
ンでもまた用いられ得る。
【０００３】
【従来の技術】本発明はマトリックス駆動表示スクリー
ンを参照して記載されるが、補正が必要な全ての外乱を
生ずる容量性システムに適用可能であり、後者は特別な
測定ラインを付加することなしになされうる。マトリッ
クス駆動表示スクリーンの場合には後者は知られている
方法で作動可能で、相互に垂直に配置されている一組の
ラインと一組の平行なカラムとからなる。スクリーンの
この型は順次動作可能であり、ラインは次々に作動さ
れ、一方でデータはカラム上に表示され、逆もまた成立
する。ライン毎の順次の動作の場合にはライン駆動回路
は選択されたラインに第一の選択電位を付与し、他のラ
インは基準電位にされる。ライン駆動に関する期間のあ
るものに対してカラム駆動回路は全てのカラムに表示さ
れるデータに依存する電位を付与し、故に全てのカラム
駆動回路は同時に状態を変える。故に状態の同時の変化
は駆動インピーダンスと負荷インピーダンスとの間のよ
り強くより大きな全てのラインとカラムとの間の容量性
結合を引き起こす。
ンを参照して記載されるが、補正が必要な全ての外乱を
生ずる容量性システムに適用可能であり、後者は特別な
測定ラインを付加することなしになされうる。マトリッ
クス駆動表示スクリーンの場合には後者は知られている
方法で作動可能で、相互に垂直に配置されている一組の
ラインと一組の平行なカラムとからなる。スクリーンの
この型は順次動作可能であり、ラインは次々に作動さ
れ、一方でデータはカラム上に表示され、逆もまた成立
する。ライン毎の順次の動作の場合にはライン駆動回路
は選択されたラインに第一の選択電位を付与し、他のラ
インは基準電位にされる。ライン駆動に関する期間のあ
るものに対してカラム駆動回路は全てのカラムに表示さ
れるデータに依存する電位を付与し、故に全てのカラム
駆動回路は同時に状態を変える。故に状態の同時の変化
は駆動インピーダンスと負荷インピーダンスとの間のよ
り強くより大きな全てのラインとカラムとの間の容量性
結合を引き起こす。
【０００４】斯くして種々の解決策がマトリックススク
リーンのラインとカラムとの間の容量性結合の補正に対
して提案され、これはライン又はカラム駆動装置を用
い、より詳細には高い又は中間の出力インピーダンスを
示す。この種の補正回路は例えばトムソンＬＣＤが１９
９４年５月１７日に出願したフランス国特許第９４０５
９８７号に記載されている。この場合には図１に示され
るように付加的な電極、即ち、コンデンサＣｆj により
容量的に結合されたカラムｆが用いられ、これと同様に
付加的なラインｇはまた補正をなすためにそれが交差す
るスクリーンのカラムに容量的に結合される。図１はカ
ラムｉ（ｉは１からｎまで変化する）及びラインｊ（ｊ
は１からｍまで変化する）からなるマトリックス配列を
有する表示スクリーンを示し、これはラインｊ−１に対
してライン駆動回路Ｄｊ−１、ラインｊに対してライン
駆動回路Ｄｊ、ラインｊ＋１に対してライン駆動回路Ｄ
ｊ＋１により駆動される。カラム駆動回路ｉ−１，ｉ，
ｉ＋１は図には示されていない。
リーンのラインとカラムとの間の容量性結合の補正に対
して提案され、これはライン又はカラム駆動装置を用
い、より詳細には高い又は中間の出力インピーダンスを
示す。この種の補正回路は例えばトムソンＬＣＤが１９
９４年５月１７日に出願したフランス国特許第９４０５
９８７号に記載されている。この場合には図１に示され
るように付加的な電極、即ち、コンデンサＣｆj により
容量的に結合されたカラムｆが用いられ、これと同様に
付加的なラインｇはまた補正をなすためにそれが交差す
るスクリーンのカラムに容量的に結合される。図１はカ
ラムｉ（ｉは１からｎまで変化する）及びラインｊ（ｊ
は１からｍまで変化する）からなるマトリックス配列を
有する表示スクリーンを示し、これはラインｊ−１に対
してライン駆動回路Ｄｊ−１、ラインｊに対してライン
駆動回路Ｄｊ、ラインｊ＋１に対してライン駆動回路Ｄ
ｊ＋１により駆動される。カラム駆動回路ｉ−１，ｉ，
ｉ＋１は図には示されていない。
【０００５】この場合に選択ラインｊのライン駆動回路
Ｄｊの出力が低インピーダンスではないときに無視でき
ない容量性結合がカラムｉ（ｉは１からｎまで変化す
る）及びラインｊ（ｊは１からｍまで変化する）の間の
Ｃｉｊ（ｉは１からｎまで、ｊは１からｍまで変化す
る）でラベルされたコンデンサによりもたらされる。こ
れらの容量性結合はライン上に受容し得ない電圧を誘導
し、これはカラムが休止状態であるときに能動マトリッ
クスのラインとカラムの交点で知られた方法で配置され
たトランジスタの状態の変化をも引き起こす。
Ｄｊの出力が低インピーダンスではないときに無視でき
ない容量性結合がカラムｉ（ｉは１からｎまで変化す
る）及びラインｊ（ｊは１からｍまで変化する）の間の
Ｃｉｊ（ｉは１からｎまで、ｊは１からｍまで変化す
る）でラベルされたコンデンサによりもたらされる。こ
れらの容量性結合はライン上に受容し得ない電圧を誘導
し、これはカラムが休止状態であるときに能動マトリッ
クスのラインとカラムの交点で知られた方法で配置され
たトランジスタの状態の変化をも引き起こす。
【０００６】斯くして図１に示されるようにこの欠点を
克服し、結合に対する補正をなすために付加的なカラム
ｆが設けられ、コンデンサＣｆｊによりスクリーンのラ
インｊ（ｊは１からｍまで変化）のそれぞれに容量的に
結合される。コンデンサＣｆｊの値は交差するラインと
カラムとの間の結合容量の和とほぼ等しくなるように選
択される。カラムｆは例えばフレーム反転又はライン反
転中のようなその極性の各変化で動作される。更にまた
図１に示されるようにカラムｆを駆動する他の可能な手
段はコンデンサＣｇｉによりカラムｉ（ｉは１からｎま
で変化）に容量的に結合された交差するラインｇと比較
器１を横切ってそれに関連するようにされることであ
る。このラインｇはスクリーンのカラムとの結合を検出
し、カラムｆとラインｇとの間の容量性結合のためにカ
ラムｆの電位を補正することを可能にする。この場合に
２つの付加的な電極が必要であり、即ち容量性結合によ
る不均衡を測定するためにラインｇ、この不均衡に対し
て補正するためにカラムｆである。
克服し、結合に対する補正をなすために付加的なカラム
ｆが設けられ、コンデンサＣｆｊによりスクリーンのラ
インｊ（ｊは１からｍまで変化）のそれぞれに容量的に
結合される。コンデンサＣｆｊの値は交差するラインと
カラムとの間の結合容量の和とほぼ等しくなるように選
択される。カラムｆは例えばフレーム反転又はライン反
転中のようなその極性の各変化で動作される。更にまた
図１に示されるようにカラムｆを駆動する他の可能な手
段はコンデンサＣｇｉによりカラムｉ（ｉは１からｎま
で変化）に容量的に結合された交差するラインｇと比較
器１を横切ってそれに関連するようにされることであ
る。このラインｇはスクリーンのカラムとの結合を検出
し、カラムｆとラインｇとの間の容量性結合のためにカ
ラムｆの電位を補正することを可能にする。この場合に
２つの付加的な電極が必要であり、即ち容量性結合によ
る不均衡を測定するためにラインｇ、この不均衡に対し
て補正するためにカラムｆである。
【０００７】
【発明が解決しようとする課題】本発明の目的は同時に
この不均衡を測定し、補正するために単一の付加的な電
極又はバスのみを用いることが可能な上記装置の増強を
達成することにある。単一のバスの使用は特に表示スク
リーンに対して、その大きさを制限することを可能にす
る。何故ならばＣｆｊ，Ｃｇｉのような結合コンデンサ
はマトリックスそれ自体に作られるときに顕著な領域を
必要とするからである。
この不均衡を測定し、補正するために単一の付加的な電
極又はバスのみを用いることが可能な上記装置の増強を
達成することにある。単一のバスの使用は特に表示スク
リーンに対して、その大きさを制限することを可能にす
る。何故ならばＣｆｊ，Ｃｇｉのような結合コンデンサ
はマトリックスそれ自体に作られるときに顕著な領域を
必要とするからである。
【０００８】
【課題を解決するための手段】従って、本発明は、特定
の電位の少なくとも一つの第一の導体と、該導体に容量
的に結合することにより外乱を発生する少なくとも一つ
の第二の導体と、第一のコンデンサ（Ｃ1 ）により該第
一の導体に容量的に結合された少なくとも一つの外乱補
正バスとからなる補正方法であって、 − 補正バス上の電圧（Ｖcomp）及び電流（Ｉcomp）を
測定し； − 第一の外乱を生ずる導体の電圧（Ｖdist）を計算
し； − 外乱を補正するために補正バスに印加される設定点
電圧を決定する 各段階を含むことを特徴とする方法を提供する。
の電位の少なくとも一つの第一の導体と、該導体に容量
的に結合することにより外乱を発生する少なくとも一つ
の第二の導体と、第一のコンデンサ（Ｃ1 ）により該第
一の導体に容量的に結合された少なくとも一つの外乱補
正バスとからなる補正方法であって、 − 補正バス上の電圧（Ｖcomp）及び電流（Ｉcomp）を
測定し； − 第一の外乱を生ずる導体の電圧（Ｖdist）を計算
し； − 外乱を補正するために補正バスに印加される設定点
電圧を決定する 各段階を含むことを特徴とする方法を提供する。
【０００９】好ましい実施例によれば、第一の外乱を生
ずる導体の電圧の値が以下の式により与えられる。
ずる導体の電圧の値が以下の式により与えられる。
【００１０】
【数４】
【００１１】積分
【００１２】
【数５】
【００１３】の値は補正バスと直列で、それを通して同
じ電流Ｉcompが流れる第二のコンデンサ（Ｃ2 ）の端子
にわたる電圧の値の測定から計算される。本発明によれ
ばまた、ライン及びカラムでマトリックス状に配列され
た電極の配列と、各ライン／カラム交点に関連する結合
コンデンサと、ライン及びカラム駆動回路と全てのライ
ンを横切り、それらのそれぞれに容量的に結合された少
なくとも一つの付加的な導体バスとからなり、対応する
結合コンデンサはそれが交差するライン又はカラムとカ
ラム又はラインとの間の結合容量の和と同じオーダーの
強度値を有するよう構成された表示スクリーンであっ
て、上記のような方法を用いることを特徴とする表示ス
クリーンを提供する。
じ電流Ｉcompが流れる第二のコンデンサ（Ｃ2 ）の端子
にわたる電圧の値の測定から計算される。本発明によれ
ばまた、ライン及びカラムでマトリックス状に配列され
た電極の配列と、各ライン／カラム交点に関連する結合
コンデンサと、ライン及びカラム駆動回路と全てのライ
ンを横切り、それらのそれぞれに容量的に結合された少
なくとも一つの付加的な導体バスとからなり、対応する
結合コンデンサはそれが交差するライン又はカラムとカ
ラム又はラインとの間の結合容量の和と同じオーダーの
強度値を有するよう構成された表示スクリーンであっ
て、上記のような方法を用いることを特徴とする表示ス
クリーンを提供する。
【００１４】好ましくはこのスクリーンは駆動フェーズ
中のライン／カラムの容量性結合による不均衡を補正す
る回路からなり、その入力と出力は該付加的なバスに結
合される。
中のライン／カラムの容量性結合による不均衡を補正す
る回路からなり、その入力と出力は該付加的なバスに結
合される。
【００１５】
【発明の実施の形態】本発明の他の特徴及び利点は以下
に図面を参照して好ましい実施例の説明により明らかと
なる。説明を簡明にするために、特に図２でコンデンサ
Ｃ１＝ε（Ｃｅｊ＋Ｃｅ’ｊ）、（ｊは１からｎまで変
化する）であり、図では同じ要素は同じ符号で表わす。
に図面を参照して好ましい実施例の説明により明らかと
なる。説明を簡明にするために、特に図２でコンデンサ
Ｃ１＝ε（Ｃｅｊ＋Ｃｅ’ｊ）、（ｊは１からｎまで変
化する）であり、図では同じ要素は同じ符号で表わす。
【００１６】以下に特定の電位にある少なくとも一つの
第一の導体と、該導体で外乱を発生する少なくとも一つ
の信号発生器と、一つの同一のコンデンサＣ１により該
第一の導体に容量的に結合される外乱補正バスとからな
る回路の補正処理を簡単に説明する。処理は一部分は図
３を参照して説明される。第一に付加的なバス又は補正
ライン上の電流Ｉcomp及び電圧Ｖcompは測定される。こ
の測定からコンデンサＣ1 は既知であり、特定された値
を有する故に外乱を生ずるラインの電圧Ｖdistを推定可
能である。
第一の導体と、該導体で外乱を発生する少なくとも一つ
の信号発生器と、一つの同一のコンデンサＣ１により該
第一の導体に容量的に結合される外乱補正バスとからな
る回路の補正処理を簡単に説明する。処理は一部分は図
３を参照して説明される。第一に付加的なバス又は補正
ライン上の電流Ｉcomp及び電圧Ｖcompは測定される。こ
の測定からコンデンサＣ1 は既知であり、特定された値
を有する故に外乱を生ずるラインの電圧Ｖdistを推定可
能である。
【００１７】斯くしてＱ＝ＣＶであるが故にこれから以
下の式が導かれる：
下の式が導かれる：
【００１８】
【数６】
【００１９】
【数７】
【００２０】の値はその値がＣ1 より大きくなるように
選択されたコンデンサＣ2 により測定される。
選択されたコンデンサＣ2 により測定される。
【００２１】
【数８】
【００２２】ここでＶs はコンデンサＣ2 の他の端子の
電圧である。
電圧である。
【００２３】
【数９】
【００２４】結合に対する補正をなすために基準電圧Ｖ
ref に連結される抵抗デバイダーＲ 2 ，Ｒ1 が用いら
れ、Ｒ2 とＲ1 との間の電圧はＶで表される。回路が安
定動作領域にあるときに即ち点３と４が同じ電位：Ｖ
comp＝Ｖであるときに、以下の式が与えられる：
ref に連結される抵抗デバイダーＲ 2 ，Ｒ1 が用いら
れ、Ｒ2 とＲ1 との間の電圧はＶで表される。回路が安
定動作領域にあるときに即ち点３と４が同じ電位：Ｖ
comp＝Ｖであるときに、以下の式が与えられる：
【００２５】
【数１０】
【００２６】回路は基準電圧Ｖref による外乱を生ずる
導体の電圧Ｖdistの制御を許容する。回路はこれらの電
圧が等しいように補正バス上で動作する。デバイダーブ
リッジの中央での電圧の等価性は図３に示されるように
増幅器を用いることにより得られる。マトリックス配列
表示スクリーンは図２を参照して記載され、より詳細に
は本発明による付加的なバス又は電極に設けられた液晶
スクリーンを参照する。このスクリーンは上記の処理を
用いている。
導体の電圧Ｖdistの制御を許容する。回路はこれらの電
圧が等しいように補正バス上で動作する。デバイダーブ
リッジの中央での電圧の等価性は図３に示されるように
増幅器を用いることにより得られる。マトリックス配列
表示スクリーンは図２を参照して記載され、より詳細に
は本発明による付加的なバス又は電極に設けられた液晶
スクリーンを参照する。このスクリーンは上記の処理を
用いている。
【００２７】表示スクリーンは相互に垂直に配置された
ライン１、ｊ，ｊ＋１，．．．，ｍとカラム１，ｉ，ｉ
＋１，．．．，ｎのマトリックス配列からなる。各ライ
ン及び各カラムの交点に駆動トランジスタＴが設けら
れ、これは一般的に薄膜トランジスタであり、これはコ
ンデンサＣにより示される画素を駆動する。ライン１、
ｊ，ｊ＋１，．．．，ｍはライン駆動回路（図示せず）
に知られている方法で接続され、一方カラム１，ｉ，ｉ
＋１，．．．，ｎはカラム駆動回路（図示せず）に知ら
れている方法で接続される。上記のようにライン駆動回
路の出力が低インピーダンスではないときに無視できな
い容量性結合（コンデンサＣｉｊで示される）がライン
とカラムとの間に存在する。加えてこの欠点を克服する
ために図２に示されるように少なくとも一つの付加的な
バスが設けられる（実施例には２つ示されている）。こ
れらの付加的なバスｅ，ｅ’がカラム１，ｉ，ｉ＋
１，．．．，ｎに平行に作られ、スクリーンのライン
１、ｊ，ｊ＋１，．．．，ｍのそれぞれにコンデンサＣ
ｅｊ，Ｃｅ’ｊにより容量的に結合される。図２に示さ
れるこの実施例でラインのコンデンサの和（Ｃｅｊ＋Ｃ
ｅ’ｊ）は特定のラインｊとそれと交差するカラム１，
ｉ，ｉ＋１，．．．，ｎとの間の結合容量Ｃｉｊ（ｉは
１からｎまで変化）の和に等しくなければならない。示
されている実施例では二つの付加的なバスｅ，ｅ’は点
Ｂで共に連結され、点Ｂは補正回路に連結され、これの
好ましい実施例は図３に示される。
ライン１、ｊ，ｊ＋１，．．．，ｍとカラム１，ｉ，ｉ
＋１，．．．，ｎのマトリックス配列からなる。各ライ
ン及び各カラムの交点に駆動トランジスタＴが設けら
れ、これは一般的に薄膜トランジスタであり、これはコ
ンデンサＣにより示される画素を駆動する。ライン１、
ｊ，ｊ＋１，．．．，ｍはライン駆動回路（図示せず）
に知られている方法で接続され、一方カラム１，ｉ，ｉ
＋１，．．．，ｎはカラム駆動回路（図示せず）に知ら
れている方法で接続される。上記のようにライン駆動回
路の出力が低インピーダンスではないときに無視できな
い容量性結合（コンデンサＣｉｊで示される）がライン
とカラムとの間に存在する。加えてこの欠点を克服する
ために図２に示されるように少なくとも一つの付加的な
バスが設けられる（実施例には２つ示されている）。こ
れらの付加的なバスｅ，ｅ’がカラム１，ｉ，ｉ＋
１，．．．，ｎに平行に作られ、スクリーンのライン
１、ｊ，ｊ＋１，．．．，ｍのそれぞれにコンデンサＣ
ｅｊ，Ｃｅ’ｊにより容量的に結合される。図２に示さ
れるこの実施例でラインのコンデンサの和（Ｃｅｊ＋Ｃ
ｅ’ｊ）は特定のラインｊとそれと交差するカラム１，
ｉ，ｉ＋１，．．．，ｎとの間の結合容量Ｃｉｊ（ｉは
１からｎまで変化）の和に等しくなければならない。示
されている実施例では二つの付加的なバスｅ，ｅ’は点
Ｂで共に連結され、点Ｂは補正回路に連結され、これの
好ましい実施例は図３に示される。
【００２８】図３に示されるようにマトリックススクリ
ーン駆動フェイズ中にライン／カラム容量性結合による
不均衡の補正を許容する補正回路は演算増幅器２からな
り、例えば負の入力３であるその一の入力は例えば示さ
れた実施例の抵抗Ｒ１であるインピーダンスを介して基
準電圧Ｖｒｅｆへ連結される。更にまたこの入力３はま
た例えば抵抗Ｒ２のような第二のインピーダンスを介し
て演算増幅器の出力５に連結される。更にまた例えば正
の入力４のような第二の入力は２つの付加的なバスに共
通な点Ｂに連結されそれはまた第一のコンデンサＣ２を
横切って出力５に結合される。図３の実施例では補正コ
ンデンサＣ１の値は付加的なバスをマトリックス配列の
各ラインに連結するコンデンサの値の和に等しい。
ーン駆動フェイズ中にライン／カラム容量性結合による
不均衡の補正を許容する補正回路は演算増幅器２からな
り、例えば負の入力３であるその一の入力は例えば示さ
れた実施例の抵抗Ｒ１であるインピーダンスを介して基
準電圧Ｖｒｅｆへ連結される。更にまたこの入力３はま
た例えば抵抗Ｒ２のような第二のインピーダンスを介し
て演算増幅器の出力５に連結される。更にまた例えば正
の入力４のような第二の入力は２つの付加的なバスに共
通な点Ｂに連結されそれはまた第一のコンデンサＣ２を
横切って出力５に結合される。図３の実施例では補正コ
ンデンサＣ１の値は付加的なバスをマトリックス配列の
各ラインに連結するコンデンサの値の和に等しい。
【００２９】上記の補正回路の動作を以下に説明する。
本発明により上記から、補正回路の抵抗及びコンデンサ
の値は以下のようにして選択される： Ｒ１／Ｒ２＝Ｃ２／Ｃ１ Ｃ１は以下に等しい：
本発明により上記から、補正回路の抵抗及びコンデンサ
の値は以下のようにして選択される： Ｒ１／Ｒ２＝Ｃ２／Ｃ１ Ｃ１は以下に等しい：
【００３０】
【数１１】
【００３１】ここでｊは１からｍまで変化する。上記の
配列でラインはカラムにより容量的に外乱がおきたとき
に演算増幅器の配列は出力５がライン電圧を基準電圧と
等しい値にするような方法で変化させ、それにより不均
衡が同じバス（ｅ，ｅ’）で補正されることを可能とす
ることを意味する。
配列でラインはカラムにより容量的に外乱がおきたとき
に演算増幅器の配列は出力５がライン電圧を基準電圧と
等しい値にするような方法で変化させ、それにより不均
衡が同じバス（ｅ，ｅ’）で補正されることを可能とす
ることを意味する。
【００３２】本発明は同じ役割を演じする２つの付加的
なバスｅ，ｅ’について記載されてきた。本発明は単一
の付加的なバスｅ，又はｅ’を回路に適用可能であるこ
とは当業者には明らかである。
なバスｅ，ｅ’について記載されてきた。本発明は単一
の付加的なバスｅ，又はｅ’を回路に適用可能であるこ
とは当業者には明らかである。
【図１】従来技術による電位を補正する装置で用いられ
るマトリックス型の表示スクリーンの概略図である。
るマトリックス型の表示スクリーンの概略図である。
【図２】不均衡を測定し、補正する少なくとも一つの付
加的な電極を備えたマトリックス配列を有する表示スク
リーンの概略を示す。
加的な電極を備えたマトリックス配列を有する表示スク
リーンの概略を示す。
【図３】本発明による補正回路の一実施例を示す。
２ 演算増幅器 ３、４ 入力 ５ 出力 ｊ、ｇ ライン ｉ、ｆ カラム Ｄｊ ライン駆動回路 Ｃ１、Ｃ２，Ｃｆｊ、Ｃｇｉ、Ｃｅｊ，Ｃｅ’ｊ コン
デンサ Ｃｉｊ 結合容量 ｅ，ｅ’ バス Ｒ2 ，Ｒ1 、Ｒ2 、Ｒ1 抵抗 Ｉcomp ラインの電流 Ｖcomp、Ｖdistラインの電圧 Ｖref 基準電圧 Ｖ 電圧
デンサ Ｃｉｊ 結合容量 ｅ，ｅ’ バス Ｒ2 ，Ｒ1 、Ｒ2 、Ｒ1 抵抗 Ｉcomp ラインの電流 Ｖcomp、Ｖdistラインの電圧 Ｖref 基準電圧 Ｖ 電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36
Claims (10)
- 【請求項１】 特定の電位の少なくとも一つの第一の導
体と、該導体に容量的に結合することにより外乱を発生
する少なくとも一つの第二の導体と、第一のコンデンサ
（Ｃ1 ）により該第一の導体に容量的に結合された少な
くとも一つの外乱補正バスとからなる補正方法であっ
て、 − 補正バス上の電圧（Ｖcomp）及び電流（Ｉcomp）を
測定し； − 第一の外乱を生ずる導体の電圧（Ｖdist）を計算
し； − 外乱を補正するために補正バスに印加される設定点
電圧を決定する 各段階を含むことを特徴とする方法。 - 【請求項２】 第一の外乱を生ずる導体の電圧の値が以
下の式により与えられることを特徴とする請求項１記載
の方法。 【数１】 - 【請求項３】 積分、 【数２】 の値は補正バスと直列で、それを通して同じ電流Ｉcomp
が流れる第二のコンデンサ（Ｃ2 ）の端子にわたる電圧
の値の測定から計算されることを特徴とする請求項２記
載の方法。 - 【請求項４】 第二のコンデンサ（Ｃ2 ）はコンデンサ
Ｃ1 の値より大きな値を有し、このコンデンサの電圧は
Ｖs ＝ｆ（バスの電圧Ｖcomp、外乱を生ずる導体の電圧
Ｖdist、容量の比）であることを特徴とする請求項３記
載の方法。 - 【請求項５】 補正は、 【数３】 である抵抗デバイダーよりなるアナログ回路によりなさ
れ、 デバイダーはデバイダーブリッジの中央で電圧を等化す
る増幅器に接続されることを特徴とする請求項１乃至４
のうちいずれか１項記載の方法。 - 【請求項６】 ラインｊ（ｊは１からｍまで変化する）
及びカラムｉ（ｉは１からｎまで変化する）でマトリッ
クス状に配列された電極の配列と、各ライン／カラム交
点に関連する結合コンデンサと、ライン及びカラム駆動
回路と全てのラインを横切り、それらのそれぞれに容量
的に結合された少なくとも一つの付加的な導体バス
（ｅ，ｅ’）とからなり、対応する結合コンデンサ（Ｃ
ｅｊ＋Ｃｅ’ｊ）はそれが交差するライン又はカラムと
カラム又はラインとの間の結合容量の和と同じオーダー
の強度値を有するよう構成された表示スクリーンであっ
て、請求項１乃至５のうちのいずれか１項記載の方法を
用いることを特徴とする表示スクリーン。 - 【請求項７】 駆動フェーズ中のライン／カラムの容量
性結合による不均衡を補正する回路（２，Ｒ１，Ｒ２，
Ｃ２）からなり、その入力（４）と出力（５）は該付加
的な電極（ｅ，ｅ’）に結合されることを特徴とする請
求項６記載の表示スクリーン。 - 【請求項８】 補正回路は演算増幅器（２）からなり、
その第一の入力（３）はインピーダンス（Ｒ１）を横切
って基準電圧（Ｖref ）に連結され、その第二の入力
（４）は付加的なバス（ｅ，ｅ’）に直接接続され、そ
の出力（５）は第二のインピーダンス（Ｒ２）を介して
第一の入力（３）へ接続され、第二のコンデンサ
（Ｃ2 ）を介して付加的なバス（ｅ，ｅ’）に接続され
ることを特徴とする請求項７記載の表示スクリーン。 - 【請求項９】 第二のインピーダンス（Ｒ２）と第一の
インピーダンス（Ｒ１）の比は実質的に付加的なバスと
ライン又はカラムと結合した容量（Ｃ1 ）の和と第二の
容量（Ｃ2 ）との比と等しいことを特徴とする請求項８
記載の表示スクリーン。 - 【請求項１０】 マトリックス配列の各端に配置され、
補正回路の入力で一方が他（Ｂ）に連結される２つの付
加的なバス（ｅ，ｅ’）からなることを特徴とする請求
項６乃至９のうちいずれか１項記載の表示スクリーン。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9706940A FR2764424B1 (fr) | 1997-06-05 | 1997-06-05 | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
| FR9706940 | 1997-06-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1152907A true JPH1152907A (ja) | 1999-02-26 |
Family
ID=9507622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10149262A Withdrawn JPH1152907A (ja) | 1997-06-05 | 1998-05-29 | 外乱を生ずる容量性回路用の補正方法及びそれを用いたマトリックス表示スクリーン |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6252566B1 (ja) |
| EP (1) | EP0883102B1 (ja) |
| JP (1) | JPH1152907A (ja) |
| KR (1) | KR100582940B1 (ja) |
| DE (1) | DE69813948T2 (ja) |
| FR (1) | FR2764424B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007140077A (ja) * | 2005-11-17 | 2007-06-07 | Dainippon Printing Co Ltd | 表示装置及び電圧印加方法 |
| CN105513517A (zh) * | 2015-11-23 | 2016-04-20 | 友达光电股份有限公司 | 可调整驱动信号的显示器及其调整方法 |
| JP2017503210A (ja) * | 2013-12-31 | 2017-01-26 | 深▲セン▼市華星光電技術有限公司 | 液晶表示装置のデータラインの抵抗の補償方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001100656A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | アクティブマトリックス型ｅｌ表示装置 |
| FR2805650B1 (fr) | 2000-02-25 | 2005-08-05 | Thomson Lcd | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
| JP3915400B2 (ja) * | 2000-11-28 | 2007-05-16 | 株式会社日立製作所 | 画像表示装置及び画像表示装置の駆動方法 |
| GB2372620A (en) * | 2001-02-27 | 2002-08-28 | Sharp Kk | Active Matrix Device |
| US7086075B2 (en) * | 2001-12-21 | 2006-08-01 | Bellsouth Intellectual Property Corporation | Method and system for managing timed responses to A/V events in television programming |
| CN1319039C (zh) * | 2003-03-21 | 2007-05-30 | 友达光电股份有限公司 | 可自动补偿电流的有源矩阵有机发光二极管像素电路 |
| FR2890759B1 (fr) | 2005-09-09 | 2007-11-02 | Thales Sa | Afficheur matriciel a cristaux liquides du type a matrice active |
| CN101191923B (zh) | 2006-12-01 | 2011-03-30 | 奇美电子股份有限公司 | 可改善显示品质的液晶显示系统及相关驱动方法 |
| KR101373484B1 (ko) * | 2006-12-29 | 2014-03-25 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| US12431099B1 (en) | 2024-09-26 | 2025-09-30 | Apple Inc. | Charge cancellation to minimize transient ripple |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0438138B1 (en) * | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
| EP0542307B1 (en) | 1991-11-15 | 1997-08-06 | Asahi Glass Company Ltd. | Image display device and a method of driving the same |
| JPH05224625A (ja) * | 1992-02-12 | 1993-09-03 | Nec Corp | 液晶表示装置の駆動方法 |
| EP0564263B1 (en) | 1992-04-01 | 1998-09-30 | Canon Kabushiki Kaisha | Display apparatus |
| JPH06180564A (ja) | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| GB9211283D0 (en) * | 1992-05-28 | 1992-07-15 | Philips Electronics Uk Ltd | Liquid crystal display devices |
| EP0622772B1 (en) * | 1993-04-30 | 1998-06-24 | International Business Machines Corporation | Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays |
| WO1995000874A1 (en) * | 1993-06-18 | 1995-01-05 | Hitachi, Ltd. | Liquid crystal matrix display device and method of driving the same |
| SE9404065L (sv) * | 1994-11-23 | 1996-01-29 | Ellemtel Utvecklings Ab | Termineringsnätsrelaterat kopplingsarrangemang |
| US5726678A (en) * | 1995-03-06 | 1998-03-10 | Thomson Consumer Electronics, S.A. | Signal disturbance reduction arrangement for a liquid crystal display |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| TW331599B (en) * | 1995-09-26 | 1998-05-11 | Toshiba Co Ltd | Array substrate for LCD and method of making same |
| GB9705703D0 (en) * | 1996-05-17 | 1997-05-07 | Philips Electronics Nv | Active matrix liquid crystal display device |
-
1997
- 1997-06-05 FR FR9706940A patent/FR2764424B1/fr not_active Expired - Fee Related
-
1998
- 1998-05-13 EP EP98401140A patent/EP0883102B1/fr not_active Expired - Lifetime
- 1998-05-13 DE DE69813948T patent/DE69813948T2/de not_active Expired - Fee Related
- 1998-05-29 KR KR1019980019857A patent/KR100582940B1/ko not_active Expired - Fee Related
- 1998-05-29 JP JP10149262A patent/JPH1152907A/ja not_active Withdrawn
- 1998-06-02 US US09/088,628 patent/US6252566B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007140077A (ja) * | 2005-11-17 | 2007-06-07 | Dainippon Printing Co Ltd | 表示装置及び電圧印加方法 |
| JP2017503210A (ja) * | 2013-12-31 | 2017-01-26 | 深▲セン▼市華星光電技術有限公司 | 液晶表示装置のデータラインの抵抗の補償方法 |
| CN105513517A (zh) * | 2015-11-23 | 2016-04-20 | 友达光电股份有限公司 | 可调整驱动信号的显示器及其调整方法 |
| CN105513517B (zh) * | 2015-11-23 | 2018-09-04 | 友达光电股份有限公司 | 可调整驱动信号的显示器及其调整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100582940B1 (ko) | 2006-09-18 |
| FR2764424A1 (fr) | 1998-12-11 |
| KR19990006523A (ko) | 1999-01-25 |
| DE69813948T2 (de) | 2004-03-04 |
| EP0883102A1 (fr) | 1998-12-09 |
| FR2764424B1 (fr) | 1999-07-09 |
| US6252566B1 (en) | 2001-06-26 |
| DE69813948D1 (de) | 2003-06-05 |
| EP0883102B1 (fr) | 2003-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060145995A1 (en) | Common voltage compensating circuit and method of compensating common voltage for liquid crystal display device | |
| JPH09218388A (ja) | 液晶表示装置 | |
| JPH1152907A (ja) | 外乱を生ずる容量性回路用の補正方法及びそれを用いたマトリックス表示スクリーン | |
| KR20030011072A (ko) | 교란된 용량성 회로를 보상하는 방법 및 매트릭스디스플레이 장치에의 적용 | |
| US8049692B2 (en) | Common voltage generation circuit and liquid crystal display comprising the same | |
| CN100508003C (zh) | 驱动器ic，电光学装置及电子仪器 | |
| US6157360A (en) | System and method for driving columns of an active matrix display | |
| EP0532191A2 (en) | Drive circuit for display apparatus | |
| US7193599B2 (en) | Liquid crystal display | |
| TWI354968B (en) | Liquid crystal display and display panel thereof | |
| US20070115274A1 (en) | Circuit for setting up common voltage and method therefor | |
| JPS62184438A (ja) | 液晶表示装置 | |
| JPH1185112A (ja) | ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法 | |
| JP4020979B2 (ja) | 液晶表示素子の駆動回路 | |
| US6137482A (en) | Position sensible liquid crystal display device | |
| JPH1114968A (ja) | 表示装置の共通電極駆動回路 | |
| JP4142136B2 (ja) | 液晶表示装置 | |
| KR20030053012A (ko) | 회로 장치 및 이를 포함하는 액정 디스플레이 디바이스 및캘리브레이션 방법 | |
| JP3520870B2 (ja) | 液晶表示装置及びその電源回路 | |
| JPS6355530A (ja) | 液晶表示装置 | |
| US20070070013A1 (en) | Common voltage modification circuit and the method thereof | |
| JP2000305063A (ja) | 液晶表示装置 | |
| JP3361265B2 (ja) | 表示装置 | |
| CN1881399B (zh) | 显示装置、用于显示装置的驱动设备和集成电路 | |
| KR100945580B1 (ko) | 액정 표시 장치의 구동 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071114 |