JPH1152916A

JPH1152916A - 液晶表示装置の駆動電源回路

Info

Publication number: JPH1152916A
Application number: JP9203680A
Authority: JP
Inventors: Kiyoshi Miyazaki; 喜芳宮崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-30
Filing date: 1997-07-30
Publication date: 1999-02-26

Abstract

(57)【要約】【課題】液晶表示装置の駆動回路において、電流駆動
能力を維持しつつ低消費電力を実現する。【解決手段】液晶駆動のための複数の駆動電圧レベル
を出力するアンプＯＰ１〜ＯＰ５に対して選択的活性制
御を行う場合、アンプの立上り時（非活性状態から活性
状態への移行時）に、アンプセットアップに必要な余裕
をもって立上る様に制御回路２００から制御信号ＯＦＦ
１，ＯＦＦ２を生成して、各アンプＯＰ１〜ＯＰ５の選
択活性制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置の駆動
電源回路に関し、特に液晶表示装置の駆動電圧を発生す
るための液晶表示装置用電源回路の改良に関するもので
ある。

【０００２】

【従来の技術】液晶表示パネルは多数の配線電極を有す
る２枚のパネルを、各電極が互いに交差して向かい合う
様に配置し、その電極間に液晶を挟み込んだ構成であ
る。これを表示するには、２枚のパネルのそれぞれの電
極に所定の電圧を印加することにより、液晶に電圧が印
加することによって表示する。

【０００３】図５は上記パネルと表示駆動系を含んだブ
ロック図である。液晶表示パネル２４の配線電極のうち
横方向に導出されている電極をコモン（ＣＯＭ）電極ま
たは走査電極と称し、縦方向に導出されている電極をセ
グメント（ＳＥＧ）電極またはデータ電極と称する。コ
モン電極はドライバ２３により周期的に走査され、選択
値、非選択値の２値でドライブされる。セグメント電極
はドライバ２２により表示信号でドライブされ、コモン
電極ラインと交差している点を表示するか、非表示にす
るかにより選択値、非選択値の２値の値を出力する。

【０００４】尚、電源回路２０の出力電圧Ｖ１〜Ｖ５が
レベル選択回路２１により選択されて各ドライバ２２，
２３への駆動電圧として供給される様になっている。

【０００５】図６は実際のコモン及びセグメントのドラ
イバ２３及び２２の各波形を示す図である。コモンとセ
グメントとの電圧差がある一定値以上の場合、コモンと
セグメントとが交差する位置にある液晶は表示となり、
ある一定値以下の場合は非表示となる。

【０００６】パネルの液晶の劣化を防ぐには、上記電圧
をＡＣ的に印加する必要がある。そのため、一般的には
駆動レべルは選択値、非選択値はそれぞれ２値あり、こ
の２値を極性切り替え信号（またはフレーム信号と呼ば
れる）の周期で交互に選択する。一般的には、コモン信
号、セグメント信号は源発振（クロック）を数分周した
ものでり、一方、フレーム信号はそのコモンを分周した
ものであるから、フレーム信号はクロックを数十分周し
たものとなる。

【０００７】以上のフレーム切り替えも考慮すると、液
晶の駆動電圧としては、２（コモン、セグメント）×２（選択、非選択）×２
（フレーム）＝８種類のレベルが最低必要であるが、通常は、選択レベルをＧ
ＮＤ，ＶＬＣまたはＶ１（液晶駆動電圧の最高位電圧）
を共通にするので、液晶パネルの駆動レベルは６つにす
るのが一般的である。これ等のレベルは抵抗分割により
発生させるが、それをそのままパネル駆動用電源とした
場合、パネル駆動能力はその分割抵抗値で決定されるの
で、十分に駆動するには分割抵抗を小さくすれば良い。
しかし、この場合、電源間に多量の電流が流れるので消
費電流が多くなるという問題が生じる。

【０００８】そこで、従来の技術では、図７に示す様
に、図５の電源回路２０として、高抵抗Ｒ１〜Ｒ５の抵
抗分割回路を構成し、抵抗分割してレベル生成後、各レ
ベルをボルテージフォロワアンプＯＰ１〜ＯＰ５によっ
てインピーダンス変換し、液晶の電流駆動能力を下げず
に抵抗に流れる無駄な電流を抑えた電源回路を用いてい
る。

【０００９】しかし、この従来例においてもアンプ動作
に必要なバイアス電流が常に流れておリ、パネル駆動以
外の電流も常に消費しており、携帯電子機器などの更な
る低消費電流用途には無視できない状況である。

【００１０】そこで、別の従来例として、バイアス電流
を止めて、出力も同時にＯＦＦさせる機能（以下ＯＦＦ
またはスタンバイ機能と呼ぶ）を有するアンプを用い、
不使用のアンプはＯＦＦすることにより電流の低減化を
行なう方法があり、特開平４−１４３７９１号公報にそ
の例が開示されている。図８はその全体の回路構成であ
り、図９は図８における各レベル出力のタイミングであ
る。

【００１１】フレーム信号ＦＲに同期して不要なインピ
ーダンス変換用アンプＯＰ６〜ＯＰ９を選択的にＯＦＦ
するようになっている。尚、図８において、２５〜２
８，３０はインバータ、２９，３３，３４はトランジス
タ、３１，３２はゲート回路、３５はバイアス電圧発生
回路、ＳＷ７〜ＳＷ９はトランジスタスイッチを示して
おり、この回路の動作の詳細は上記公開公報を参照され
たい。

【００１２】図１０はこれらアンプを用いた駆動電源に
おける各アンプの構成例である。電流低減のための高抵
抗分割回路とアンプ構成の電源回路に用いられるこれら
のアンプでは、差動段及び出力段のアイドリング電流は
バイアス電圧（図１０（Ａ）のＮbias、図１０（Ｂ）の
Ｐbias）により制限される様になっている。

【００１３】図１０において、３６，３７，４１，４
２，４５〜４９はＰチャネルトランジスタであり、３８
〜４０，４３，４４，５０〜５３はＮチャネルトランジ
スタであり、Ｃ３，Ｃ４は位相補償容量である。

【００１４】しかし、この場合、アンプをＯＦＦした状
態から正常の状態（位相補償容量Ｃ３，Ｃ４に対して、
正常動作時のバイアスに対応したバイアスになるまで）
には、図１１の一般的なアンプの構成例にて示す如く、
Ｃ５／Ι０に比例して時間がかかる（Ｃ５は位相補償容
量値、Ι０はバイアス電流）。従って、図９のタイミン
グでは、低消費であっても切り替え時にアンプが正常に
動作するまで（位相補償容量にアンプ内のバイアス電流
によりチャージして所定の動作バイアスレベルになるま
で）出力値が不安定となってしまうので現実的ではな
い。最悪の場合には不必要なドライブをすることにより
電流を無駄に消費する場合もある。

【００１５】

【発明が解決しようとする課題】図７の例に見られる様
に、抵抗分割とアンプ構成の電源回路では、無駄な消費
電流が大くなる。その理由は、使用していないアンプに
対しても定電流源により電流を流しているからである。

【００１６】また、図８に見られる様に、不要なアンプ
をＯＦＦした場合、アンプ動作の切り換え時に液晶を十
分駆動できない。その理由は、アンプの動作速度は定電
流源と位相補償の容量の比できまるので、一旦停止した
アンプを再動作するには所定の時間が必要である。ま
た、液晶パネルは容量であり、出力切り換え時に電流能
力を最も必要とするからである。

【００１７】本発明の目的は、アンプの出力波形を従来
のアンプと分割抵抗との組み合わせ構造の動作波形を維
持しつつアンプを正常出力させるに必要な１部区間を除
きアンプをＯＦＦすることにより低消費となる液晶表示
装置の駆動電源回路を提供することである。

【００１８】

【課題を解決するための手段】本発明によれば、液晶表
示駆動に必要な複数の電圧レベルを発生する電圧発生手
段と、これ等電圧レベルの各々を入力としてインピーダ
ンス変換を行う複数のボルテージフォロワ手段と、これ
等ボルテージフォロワ手段の選択的活性制御を行う制御
手段とを含み、前記制御手段は、前記ボルテージフォロ
ワ手段の出力電圧が立ち上がるに十分な余裕期間をもっ
て当該ボルテージフォロワ手段への活性化信号を生成す
るようにしたことを特徴とする液晶表示装置の駆動電源
回路が得られる。

【００１９】そして、前記制御手段は、前記液晶表示装
置の表示用駆動信号のためのフレームパルスの一方向レ
ベル遷移タイミングに同期して前記活性化信号をオフ状
態とし、前記フレームパルスの他方向レベル遷移タイミ
ングよりも前記余裕期間だけ早いタイミングで前記活性
化信号をオン状態とするようにしたことを特徴とする。

【００２０】また、前記制御手段は、液晶表示用クロッ
クパルスの少なくとも１クロック分前記フレームパルス
を遅延する遅延回路と、この遅延回路の出力と前記フレ
ームパルスとを論理合成して前記活性化信号を生成する
論理回路とを有することを特徴とする。

【００２１】本発明の作用を述べる。不要なレベルを出
力しているバッファアンプ（ボルテージフォロワ手段）
は、アンプ再動作のためのセットリングタイムを除きＯ
ＦＦしているために無駄なバイアス電流が流れないの
で、消費電流は全レベルのアンプを動作させている時よ
り少ない。また、不用アンプが次の極性の切り換え前よ
りＯＮしているので次の出力切り換え時には十分アンプ
は定常状態になるので切り替え時における液晶駆動のド
ライブ能力を十分有することになる。

【００２２】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２３】図１は本発明の実施の形態を示す回路図で
ある。図１を参照すると、バイアス電流の停止と出力オ
フの機能（またはスタンバイ機能）とを有するアンプＯ
Ｐ１〜ＯＰ５が設けられており、高抵抗Ｒ１〜Ｒ５の抵
抗分割回路による複数の分割電圧レベルの各々を入力と
して、活性時（非スタンバイ時）にこれ等各入力電圧レ
ベルを液晶表示装置の駆動電圧としてドライバへ導出す
るものである。これ等アンプＯＰ１〜ＯＰ５はインピー
ダンス変換用のボルテージフォロワ機能を有するもので
ある。

【００２４】レベル選択回路１００はアンプＯＰ１〜Ｏ
Ｐ５の出力をフレーム信号ＦＲに同期して出力選択する
マルチプレクサ構成とされている。また、制御回路２０
０はこの選択回路１００の選択信号とアンプＯＰ１〜Ｏ
Ｐ５のＯＮ／ＯＦＦ制御信号を位相の異なる２つのフレ
ーム信号として生成し、その信号を用いて選択されてな
いレベルのアンプをＯＦＦし、且つＯＦＦしたアンプは
選択される前にＯΝさせる様に制御する制御回路であ
る。

【００２５】次に、本発明の実施の形態の動作について
図を参照して詳細に説明する。制御回路２００は遅延回
路２０１と組み合わせ論理回路（論理ゲート２０２，２
０３）から構成されており、フレーム信号ＦＲとクロッ
クＣＬＫとから位相の遅れた遅延フレーム信号ＦＲ´と
アンプ制御信号ＯＦＦ１，ＯＦＦ２とを生成する。

【００２６】論理ゲート２０２はノアゲートであり、フ
レーム信号ＦＲと遅延回路２０１による遅延フレーム信
号ＦＲ´とを入力としてアンプ制御信号ＯＦＦ１を生成
する。論理ゲート２０３はアンドゲートであり、フレー
ム信号ＦＲと遅延回路２０１による遅延フレーム信号Ｆ
Ｒ´とを入力としてアンプ制御信号ＯＦＦ２を生成す
る。アンプ制御信号ＯＦＦ１によりアンプＯＰ２，３
が、アンプ制御信号ＯＦＦ２によりアンプＯＰ４，５が
夫々活性制御される。

【００２７】レベル選択回路１００はトランジスタによ
るトランスファゲート回路によるスイッチＳＷ１〜ＳＷ
６と、インバータ４〜９と、プルダウントランジスタ１
０，１１とからなり、遅延フレーム信号ＦＲ´に同期し
て制御される。

【００２８】図１中のＶLCD ，ＶEEは電源であり、液晶
駆動の電圧の最高位電位、最下位電位である。このＶLC
D とＶEEとを抵抗Ｒ１〜Ｒ５にて５分割して液晶駆動用
のレべルを生成する。このＲ１〜Ｒ５は数１００ｋΩ〜
数ＭΩ程度の高抵抗であり、抵抗に流れる消費電流を極
力減らしている。

【００２９】−方、アンプＯＰ１〜ＯＰ５は抵抗分割で
得られた高出力インピーダンスのレベルをインピーダン
ス変換して十分に液晶電流駆動できる様にしている。各
アンプは外部入力により内部バイアス電流を止めて、出
力をオフさせるＯＦＦ機能またはスタンバイ機能を備え
ている。

【００３０】このアンプの各出力はＳＷ１〜ＳＷ６とイ
ンバータ４〜９より構成されるレベル選択回路１００に
入り、このレベル選択回路１００では、ＧＮＤ（アース
レベル）も含んだ６つのレベルから、各フレーム毎に必
要なコモン出力用のレベルであるコモン選択レベルと、
コモン非選択レベルと、セグメント出力用のレべルであ
るセグメント選択レベルと、セグメント非選択レベルの
４レベルを選択している。

【００３１】−方、上記アンプのＯＮ／ＯＦＦの切り換
えとレベル選択回路１００の切り換えは制御回路２００
からの信号で制御される。制御回路２００は遅延回路２
０１と組み合わせ論理回路とからなり、図１において
は、同期系遅延回路を用いた場合である。この同期系遅
延回路として１段のシフトレジスタを用いた場合の出力
の例が図２で示すタイミングチャートである。

【００３２】入力としてロジックのフレーム信号ＦＲと
クロックＣＬＫを入力とし、遅延フレーム信号ＦＲ´を
レベル選択回路１００の切り換え信号として出力してい
る。尚、電源回路におけるフレーム信号はレベルをＡＣ
的に印加するための信号であるので、周期が変化しなけ
ればＦＲ´を選択回路のフレームとして用いても問題は
無い。

【００３３】同時に、位相の異なる２つのフレーム信号
ＦＲ，ＦＲ´の組み合わせにより、アンプのＯＮ／ＯＦ
Ｆ用の２相クロックＯＦＦ１とＯＦＦ２とを生成してい
る。１段シフトレジスタ２０１を用いた場合、ＦＲ´は
ＦＲより１クロック分シフトしている。２つの信号のΑ
ＮＤとＮＯＲをとることにより図２（ａ）に見られる２
相クロックＯＦＦ１，ＯＦＦ２が得られる。

【００３４】この時、ＯＦＦ１はＦＲ´の１クロック周
期前に立ち下がり、ＦＲ´の立ち下がりと同時に立上が
る。−方、ＯＦＦ２はＦＲ´の立上がりと同時に立上が
り、ＦＲ´の立下がる１クロック周期前に立ち下がる。
故に、ＯＦＦ１信号をＯＰ２，ＯＰ３のＯＮ／ＯＦＦ信
号とし、ＯＦＦ２をＯＰ４，ＯＰ５のＯＮ／ＯＦＦ信号
として各アンプに入力すれば、図２（ｂ）に示す様に各
アンプの動作は表現できることになる。

【００３５】この場合、ＯＰ２，ＯＰ３はＦＲ´がハイ
の時に活性状態になってレベル選択をなすが、ＯＦＦ１
信号はＦＲ´がハイになる１クロック前にローになり、
アンプＯＰ２，ＯＰ３はＯＮする。ＯＮ直後は、位相補
償容量（図１１参照）に所定のバイアスが充電されるま
で出力はできない。−般には、位相補償容量として数ｐ
Ｆ、バイアス電流として数μＡであるので、τ＝ｐＦ／
μＡ〜数μsec の時間はアンプの動作は安定せずに十分
ドライブできない。

【００３６】従って、液晶を十分ドライブするにはアン
プＯＰ２，ＯΡ３がＯＮしてから数１０μsec 以降に出
力が選択される必要がある。液晶表示系のクロックは、
数１００ＫＨz 〜数１０ＫＨz であるから、１クロック
分の遅延は１０μsec 〜数１００μsec であり、アンプ
がＯＦＦまたはスタンバイ動作（非活性状態）後の再動
作に必要な時間は確保できる。

【００３７】また、ＯＦＦ１信号の立上がりはＦＲ´の
立ち下がりと同じであるから、ＯＰ２，ＯＰ３の出力が
選択されなくなるのと同時に、ＯＰ２，ＯＰ３はＯＦＦ
またはスタンバイ状態（非活性状態）の動作となり、無
駄な電流を流さない状態になる。

【００３８】一方、ＯＦＦ２信号によるＯＰ４，ΟＰ５
のＯＦＦのタイミングとＯＮのタイミングも、図１と図
２より、上記と同様なことがいえる。

【００３９】図２（ｂ）を見て分かるように、ＯＮ（活
性）状態で出力選択されている以外のアンプは、一部区
間を除きＯＦＦしているから無駄な電流は流れない。ま
た、この一部区間とは出力切り換え前の１クロック周期
分のことであり、この区間は次に動作するアンプが出力
切り換え時において十分液晶をドライブするためのセッ
トリングタイムであり、図８の従来例のように同時に切
り換えることは不可能である（液晶パネルは容量負荷で
あり、レベル切り換え時がー番電流を必要とする）。

【００４０】且つ、実際の液晶駆動回路は源発振を数分
周し、更にコモンの数だけ分周または、コモンを数個分
分周して得た数１０Ｈz （周期は数ｍ secのオーダとな
る）の信号をフレーム周期としているので、全体の消費
電流でこの区間における消費電流の割合は、μsec ／ｍ
sec 〜1/1000程度である。以上より、液晶パネルの電流
駆動能力を落とすことなく従来より低消費液晶駆動電源
回路が得られる。

【００４１】次に、本発明の第２の実施形態について説
明する。図１では、同期系の遅延回路２０１を用いた例
を示しており、この場合、遅延回路２０１としてシフト
レジスタを２段、３段と増やすことにより源発振の２ク
ロック、３クロック分の遅延をアンプの切り換え前のセ
ットリング時間としてつくることができるが、１クロッ
ク以下の遅延は同期系では不可能である。

【００４２】アンプの動作再開までのセットリングタイ
ムを十分把握しないと、全アンプがＯＮしている無駄の
電流が生じたり、出力切り換えまでにアンプが動作でき
ないという状況も起きる可能性がある。

【００４３】そこで、非同期系の遅延回路を用いたのが
第２の実施形態であり、図３がその遅延回路である。前
述した様にオペアンプの動作は、｛位相補償容量（Ｃ）
／バイアス電流Ｉ｝に比例する。故に、使用しているオ
ペアンプと同等の位相補償容量と同じ容量値である負荷
Ｃ１と同じバイアス電流（この場合はアンプで用いてい
るバイアス電圧をトランジスタに印加して同一バイアス
電流を得る）を使って、擬似的にアンプと同等の動作速
度をもつバッファを遅延回路として用いたものである。

【００４４】Ｔ１２，Ｔ１３はＰチャネルトランジスタ
であり、Ｔ１０，Ｔ１１はＮチャネルトランジスタであ
る。また、Ｉ１はインバータを示す。かかる構成におい
て、バイアス電流を減らしたり、負荷容量Ｃ１を増やす
ことにより動作マージンを作ることができる。

【００４５】図４は図１の構成を使用した液晶駆動回路
の全体を示すブロック図であり、図５と同等部分は同一
符号により示している。２５で示すブロックが図１の回
路である。

【００４６】

【発明の効果】本発明の効果は、従来のアンプ＋分割抵
抗方式の電源回路より低消費でありながら液晶の電流駆
動能力は従来と変らない能力を持つ電源回路となる。そ
の理由は、レベル生成は高抵抗で作成して無駄な電流を
抑えており、それを受けるボルテージフォロワアンプも
レベル出力していない間はＯＦＦさせことにより消費電
流を改善しつつ、ＯＦＦしたボルテージフォロワアンプ
の出力が再選択される前にボルテージフォワアンプの動
作時間を考慮してＯＮさせるという制御を行っているか
らである。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すブロック図てあ
る。

【図２】（ａ）は図１の回路の動作を示す各部信号のタ
イミングチャート、（ｂ）は各ボルテージフォロワの動
作状況を示す図である。

【図３】図１の遅延回路の他の形態（非同期系）を示す
図である。

【図４】本発明の液晶駆動用電源回路使用時の液晶パネ
ルを含むブロック図である。

【図５】従来の液晶パネルを含むブロック図である。

【図６】液晶の駆動波形であるコモン波形、セグメント
波形の１例を示す図である。

【図７】従来の電源回路の一例を示す図である。

【図８】従来の電源回路の他の例を示す図である。

【図９】図８の各レベル出力のタイミングチャートであ
る。

【図１０】図８のＯＦＦ機能付きアンプの構成例を示す
図である。

【図１１】−般的なアンプの構成例を示す図である。

【符号の説明】

２２セグメントドライバ２３コモンドライバ２４液晶表示パネル１００レベル選択回路２００制御回路２０１遅延回路２０２ノアゲート２０３アンドゲートＲ１〜Ｒ５分割抵抗ＯＰ１〜ＯＰ５アンプ（ボルテージフォロワアンプ）

Claims

【特許請求の範囲】

【請求項１】液晶表示駆動に必要な複数の電圧レベル
を発生する電圧発生手段と、これ等電圧レベルの各々を
入力としてインピーダンス変換を行う複数のボルテージ
フォロワ手段と、これ等ボルテージフォロワ手段の選択
的活性制御を行う制御手段とを含み、前記制御手段は、
前記ボルテージフォロワ手段の出力電圧が立ち上がるに
十分な余裕期間をもって当該ボルテージフォロワ手段へ
の活性化信号を生成するようにしたことを特徴とする液
晶表示装置の駆動電源回路。
【請求項２】前記制御手段は、前記液晶表示装置の表
示用駆動信号のためのフレームパルスの一方向レベル遷
移タイミングに同期して前記活性化信号をオフ状態と
し、前記フレームパルスの他方向レベル遷移タイミング
よりも前記余裕期間だけ早いタイミングで前記活性化信
号をオン状態とするようにしたことを特徴とする請求項
１記載の駆動電源回路。
【請求項３】前記制御手段は、液晶表示用クロックパ
ルスの少なくとも１クロック分前記フレームパルスを遅
延する遅延回路と、この遅延回路の出力と前記フレーム
パルスとを論理合成して前記活性化信号を生成する論理
回路とを有することを特徴とする請求項２記載の駆動電
源回路。