JPH1153247A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH1153247A JPH1153247A JP21068697A JP21068697A JPH1153247A JP H1153247 A JPH1153247 A JP H1153247A JP 21068697 A JP21068697 A JP 21068697A JP 21068697 A JP21068697 A JP 21068697A JP H1153247 A JPH1153247 A JP H1153247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- tri
- ram
- output
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 バーストリード中の優先順位の高いアクセス
を、バーストリード処理を完全に止めずにデータを保持
し、処理終了後の再開処理時間を短縮する。 【解決手段】 ＩＣカード11のバーストリードは、デバ
イスアクセス制御信号によりデータを出力し、トライス
テート制御信号によりラッチ22に保持、出力してＲＡＭ
７に取り込む。このときＲＡＭ７へ優先順位の高い要求
が発生すると、ラッチ22はトライステート制御信号に
て、データをラッチ22に保持し出力せずにデバイスアク
セス制御信号は出力したままバーストリード処理を中
断、データバスとＩＣカード11を分離して発生した要求
処理を行う。処理終了後、トライステート制御信号によ
りラッチ22に保持していたデータを直ちに出力する。続
いて、出力したままのデバイスアクセス制御信号によ
り、次アドレスのデータ出力をラッチ22に保持，出力す
る。これにより連続してデータを獲得でき、再開処理時
間を短縮する。
を、バーストリード処理を完全に止めずにデータを保持
し、処理終了後の再開処理時間を短縮する。 【解決手段】 ＩＣカード11のバーストリードは、デバ
イスアクセス制御信号によりデータを出力し、トライス
テート制御信号によりラッチ22に保持、出力してＲＡＭ
７に取り込む。このときＲＡＭ７へ優先順位の高い要求
が発生すると、ラッチ22はトライステート制御信号に
て、データをラッチ22に保持し出力せずにデバイスアク
セス制御信号は出力したままバーストリード処理を中
断、データバスとＩＣカード11を分離して発生した要求
処理を行う。処理終了後、トライステート制御信号によ
りラッチ22に保持していたデータを直ちに出力する。続
いて、出力したままのデバイスアクセス制御信号によ
り、次アドレスのデータ出力をラッチ22に保持，出力す
る。これにより連続してデータを獲得でき、再開処理時
間を短縮する。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザプリンタ，
デジタル複写機等の画像形成装置において、メモリアク
セスの制御を行う処理回路を有する画像形成装置に関す
るものである。
デジタル複写機等の画像形成装置において、メモリアク
セスの制御を行う処理回路を有する画像形成装置に関す
るものである。
【０００２】
【従来の技術】近年、マルチメディア機器が注目されて
おり、そこで取り扱われるデータは映像，音声および文
字等のすべてをデジタル信号として処理が行われる。こ
のデジタル信号に変換される情報において、特に映像の
データに関しては音声，文字のデータに比べ、その量は
膨大なものとなる。
おり、そこで取り扱われるデータは映像，音声および文
字等のすべてをデジタル信号として処理が行われる。こ
のデジタル信号に変換される情報において、特に映像の
データに関しては音声，文字のデータに比べ、その量は
膨大なものとなる。
【０００３】従来のこれらデジタル信号のデータを取り
扱う画像形成装置として、特開平８−314793号公報に記
載されるような、メモリアクセス制御方法および該方法
を適用した半導体集積回路および画像復号装置がある。
この半導体集積回路および画像復号装置は、メモリに対
する複数のアクセスを、その各アクセスの優先順位をそ
のときの状態に応じて変更し、その変更された優先順位
に応じてメモリアクセスの調停およびスケジューリング
を行って、特定のメモリアクセスへの集中や無効期間の
発生等を防止するように構成したものである。
扱う画像形成装置として、特開平８−314793号公報に記
載されるような、メモリアクセス制御方法および該方法
を適用した半導体集積回路および画像復号装置がある。
この半導体集積回路および画像復号装置は、メモリに対
する複数のアクセスを、その各アクセスの優先順位をそ
のときの状態に応じて変更し、その変更された優先順位
に応じてメモリアクセスの調停およびスケジューリング
を行って、特定のメモリアクセスへの集中や無効期間の
発生等を防止するように構成したものである。
【０００４】また、これまでの機種では、デジタル信号
として、特にそのデータ量が大きい画像データを処理す
るようなバーストリードの最中に、それより優先順位の
高いアクセスの要求が来た場合、バーストリードを途中
で止めて(アドレス，チップセレクト等の制御信号の出
力をすべて停止して)、その優先順位の高いアクセスを
開始しその処理が終わると、中断したバーストリードを
再開するというのものである。
として、特にそのデータ量が大きい画像データを処理す
るようなバーストリードの最中に、それより優先順位の
高いアクセスの要求が来た場合、バーストリードを途中
で止めて(アドレス，チップセレクト等の制御信号の出
力をすべて停止して)、その優先順位の高いアクセスを
開始しその処理が終わると、中断したバーストリードを
再開するというのものである。
【０００５】このような構成の画像形成装置において、
前記で説明した特開平８−314793号公報の記載によれ
ば、その状態に応じて優先順位を変えているが、バース
トリード等のように期間が長いアクセスの最中に優先順
位の高いアクセスの要求が来てもバーストリードの処理
が終了するまで待たなければならない。
前記で説明した特開平８−314793号公報の記載によれ
ば、その状態に応じて優先順位を変えているが、バース
トリード等のように期間が長いアクセスの最中に優先順
位の高いアクセスの要求が来てもバーストリードの処理
が終了するまで待たなければならない。
【０００６】また、バーストリードの処理を一旦中断し
て優先順位の高いアクセスの処理後に再開する場合に
は、アドレス、チップセレクト等の制御信号を再び出力
し直さなければならず、さらにはＲＯＭやＩＣカード等
の各デバイスによる出力遅延によっても、時間がかかっ
ている。
て優先順位の高いアクセスの処理後に再開する場合に
は、アドレス、チップセレクト等の制御信号を再び出力
し直さなければならず、さらにはＲＯＭやＩＣカード等
の各デバイスによる出力遅延によっても、時間がかかっ
ている。
【０００７】これらを解決するために、バーストリード
の最中に優先順位の高いアクセス要求が発生した場合
に、デバイスアクセス制御信号を出力したまま、バース
トリード処理中のデバイスをデータバスから切離して、
バーストリード処理の途中でその処理を完全に止めるこ
となく、前記のアクセス要求の処理を行って終了後の再
開処理の時間を短縮する画像形成装置がある。
の最中に優先順位の高いアクセス要求が発生した場合
に、デバイスアクセス制御信号を出力したまま、バース
トリード処理中のデバイスをデータバスから切離して、
バーストリード処理の途中でその処理を完全に止めるこ
となく、前記のアクセス要求の処理を行って終了後の再
開処理の時間を短縮する画像形成装置がある。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
は、前記従来技術の問題を解決することに指向すること
に加え、バーストリードの最中に優先順位の高いアクセ
ス要求が発生して、そのアクセス要求を挿入処理してい
る間、中断したバーストリード処理のデバイスアクセス
制御信号を出力したまま、さらにデータを保持すること
によって、前記のアクセス要求の処理終了後に行われる
バーストリードの再開処理では、保持していたデータを
獲得することによって、その時間をさらに短縮する画像
形成装置を提供することを目的とする。
は、前記従来技術の問題を解決することに指向すること
に加え、バーストリードの最中に優先順位の高いアクセ
ス要求が発生して、そのアクセス要求を挿入処理してい
る間、中断したバーストリード処理のデバイスアクセス
制御信号を出力したまま、さらにデータを保持すること
によって、前記のアクセス要求の処理終了後に行われる
バーストリードの再開処理では、保持していたデータを
獲得することによって、その時間をさらに短縮する画像
形成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る画像形成装置は、ＲＯＭやＩＣカード
等の各デバイスとのアクセス制御より、ＲＡＭからのビ
デオデータを印刷出力するデータ出力制御およびＲＡＭ
のリフレッシュ制御の方が優先順位を高いとする調停を
行う処理回路を有する画像形成装置であって、ＲＡＭや
各デバイスとで共有され、その間を接続するデータバス
と、そのデータバスにリードアクセス専用の第１の各デ
バイスと第１の各デバイス以外の第２の各デバイスとの
間へ挿入されるトライステートのラッチまたはトライス
テートのフリップフロップとを備えたことを特徴とす
る。
に、本発明に係る画像形成装置は、ＲＯＭやＩＣカード
等の各デバイスとのアクセス制御より、ＲＡＭからのビ
デオデータを印刷出力するデータ出力制御およびＲＡＭ
のリフレッシュ制御の方が優先順位を高いとする調停を
行う処理回路を有する画像形成装置であって、ＲＡＭや
各デバイスとで共有され、その間を接続するデータバス
と、そのデータバスにリードアクセス専用の第１の各デ
バイスと第１の各デバイス以外の第２の各デバイスとの
間へ挿入されるトライステートのラッチまたはトライス
テートのフリップフロップとを備えたことを特徴とす
る。
【００１０】また、ＲＡＭや各デバイスとで共有され、
その間を接続するデータバスと、そのデータバスにリー
ドアクセス専用の第１の各デバイスと第２の各デバイス
との間へ挿入される複数個のトライステートのラッチま
たはトライステートのフリップフロップとを備えて構成
したものである。
その間を接続するデータバスと、そのデータバスにリー
ドアクセス専用の第１の各デバイスと第２の各デバイス
との間へ挿入される複数個のトライステートのラッチま
たはトライステートのフリップフロップとを備えて構成
したものである。
【００１１】前記構成によれば、第１の各デバイスのバ
ーストリードのアクセス中にデータ出力制御，リフレッ
シュ制御のＲＡＭへのアクセス要求があった場合、デバ
イスアクセス制御信号を出力したまま、トライステート
のラッチまたはトライステートのフリップフロップへデ
ータを保持して、トライステート制御信号によって第１
の各デバイスをデータバスで分離し、ＲＡＭから格納さ
れたビデオデータを取り込み印刷出力を行うエンジンへ
出力するデータ出力動作あるいはＲＡＭのリフレッシュ
動作を開始し、そのデータ出力動作，リフレッシュ動作
終了後に保持したデータを出力して直ちにバーストリー
ド処理を再開することができる。
ーストリードのアクセス中にデータ出力制御，リフレッ
シュ制御のＲＡＭへのアクセス要求があった場合、デバ
イスアクセス制御信号を出力したまま、トライステート
のラッチまたはトライステートのフリップフロップへデ
ータを保持して、トライステート制御信号によって第１
の各デバイスをデータバスで分離し、ＲＡＭから格納さ
れたビデオデータを取り込み印刷出力を行うエンジンへ
出力するデータ出力動作あるいはＲＡＭのリフレッシュ
動作を開始し、そのデータ出力動作，リフレッシュ動作
終了後に保持したデータを出力して直ちにバーストリー
ド処理を再開することができる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明にお
ける実施の形態を詳細に説明する。図１は本発明におけ
る実施の形態１の画像形成装置で、その一例であるプリ
ンタのコントローラの構成を示すブロック図である。図
１において、１はコントローラ、２はホストコンピュー
タ、３は、フォントデータ，プログラム，印字データ等
の様々なデータを記憶しておく、フレキシブルディスク
装置やハードディスク装置からなるディスクドライブ、
４は、ユーザに現在の装置の状態を知らせたり、モード
指示を行うための入力をする操作パネル、５は実際に印
字出力するための動作を行うプリンタエンジンである。
ける実施の形態を詳細に説明する。図１は本発明におけ
る実施の形態１の画像形成装置で、その一例であるプリ
ンタのコントローラの構成を示すブロック図である。図
１において、１はコントローラ、２はホストコンピュー
タ、３は、フォントデータ，プログラム，印字データ等
の様々なデータを記憶しておく、フレキシブルディスク
装置やハードディスク装置からなるディスクドライブ、
４は、ユーザに現在の装置の状態を知らせたり、モード
指示を行うための入力をする操作パネル、５は実際に印
字出力するための動作を行うプリンタエンジンである。
【００１３】また、６は、後述するプログラムＲＯＭに
格納されたプログラム、操作パネル４から入力されたモ
ード指示、及びホストコンピュータ２からのコマンドに
よって、コントローラ１全体を制御するＣＰＵ、７はＣ
ＰＵ６のワークメモリ，入力データのインプットバッフ
ァメモリ，プリントデータのページバッファメモリ，ダ
ウンロードフォント用のメモリ等に使用するＲＡＭ、８
は操作パネル４から入力されたモード指示の内容などを
記憶しておく不揮発性のメモリのＮＶＲＡＭ、９はコン
トローラ１の制御を行うプログラムが格納されているプ
ログラムＲＯＭ、10はフォントのパターンデータなどを
記憶するフォントＲＯＭ、11はフォントデータやプログ
ラムを格納し装置外部から供給するＩＣカードである。
格納されたプログラム、操作パネル４から入力されたモ
ード指示、及びホストコンピュータ２からのコマンドに
よって、コントローラ１全体を制御するＣＰＵ、７はＣ
ＰＵ６のワークメモリ，入力データのインプットバッフ
ァメモリ，プリントデータのページバッファメモリ，ダ
ウンロードフォント用のメモリ等に使用するＲＡＭ、８
は操作パネル４から入力されたモード指示の内容などを
記憶しておく不揮発性のメモリのＮＶＲＡＭ、９はコン
トローラ１の制御を行うプログラムが格納されているプ
ログラムＲＯＭ、10はフォントのパターンデータなどを
記憶するフォントＲＯＭ、11はフォントデータやプログ
ラムを格納し装置外部から供給するＩＣカードである。
【００１４】さらに、12は、ホストコンピュータ２と通
信を行う、通常はセントロニクスＩ／Ｆ，ＲＳ−232Ｃ
等の規格からなるホストＩ／Ｆ、13はディスクドライブ
３と通信を行うためのディスクＩ／Ｆ、14は操作パネル
４とコマンドやステータスの通信を行うパネルＩ／Ｆ、
15はプリンタエンジン５とコマンドやステータス及び印
字データの通信を行うエンジンＩ／Ｆ、16は、セントロ
ニクスやＲＳ−232Ｃ及びＡpple talk，ＴＣＰ／ＩＰプ
ロトコルのネットワーク等のＩ／Ｆを有し、各Ｉ／Ｆに
対応したホストコンピュータ２などからのデータを受け
取ることができるオプションボードである。
信を行う、通常はセントロニクスＩ／Ｆ，ＲＳ−232Ｃ
等の規格からなるホストＩ／Ｆ、13はディスクドライブ
３と通信を行うためのディスクＩ／Ｆ、14は操作パネル
４とコマンドやステータスの通信を行うパネルＩ／Ｆ、
15はプリンタエンジン５とコマンドやステータス及び印
字データの通信を行うエンジンＩ／Ｆ、16は、セントロ
ニクスやＲＳ−232Ｃ及びＡpple talk，ＴＣＰ／ＩＰプ
ロトコルのネットワーク等のＩ／Ｆを有し、各Ｉ／Ｆに
対応したホストコンピュータ２などからのデータを受け
取ることができるオプションボードである。
【００１５】また、図２は本実施の形態１における画像
形成装置のデータ処理回路であり、データバスの接続構
成例を示すブロック図である。ここで、前記図１で説明
した構成要件と対応するものには同一の符号を付してこ
れを示す。図２において、２はホストコンピュータ、５
はプリンタエンジン、６はＣＰＵ、７はＲＡＭ、８はＮ
ＶＲＡＭ、９はプログラムＲＯＭ、10はフォントＲＯ
Ｍ、11はＩＣカード、16はオプションボード、20はＣＰ
ＵＩ／Ｆ，エンジンＩ／Ｆ，ホストＩ／Ｆ，アクセス信
号制御，データバス制御等の機能を有するＡＳＩＣ(App
lication Specific Integrated Circuit)、21は別のＡ
ＳＩＣである。
形成装置のデータ処理回路であり、データバスの接続構
成例を示すブロック図である。ここで、前記図１で説明
した構成要件と対応するものには同一の符号を付してこ
れを示す。図２において、２はホストコンピュータ、５
はプリンタエンジン、６はＣＰＵ、７はＲＡＭ、８はＮ
ＶＲＡＭ、９はプログラムＲＯＭ、10はフォントＲＯ
Ｍ、11はＩＣカード、16はオプションボード、20はＣＰ
ＵＩ／Ｆ，エンジンＩ／Ｆ，ホストＩ／Ｆ，アクセス信
号制御，データバス制御等の機能を有するＡＳＩＣ(App
lication Specific Integrated Circuit)、21は別のＡ
ＳＩＣである。
【００１６】22は、ＡＳＩＣ20と共通のデータバスを介
して接続されリードアクセス専用のプログラムＲＯＭ
９，フォントＲＯＭ10，ＩＣカード11と、ＲＡＭ７及
び、それ以外のデバイスであるＮＶＲＡＭ８，オプショ
ンボード16，別のＡＳＩＣ21等を分離してデータ保持可
能な双方向性のトライステートのラッチあるいはトライ
ステートのフリップフロップである。ここで、トライス
テートのラッチあるいはトライステートのフリップフロ
ップ(以下、ラッチという)22の具体例を挙げると、出力
イネーブル制御搭載のラッチとしてＬＳ373、Ｄフリッ
プフロップとしてＬＳ374などがある。
して接続されリードアクセス専用のプログラムＲＯＭ
９，フォントＲＯＭ10，ＩＣカード11と、ＲＡＭ７及
び、それ以外のデバイスであるＮＶＲＡＭ８，オプショ
ンボード16，別のＡＳＩＣ21等を分離してデータ保持可
能な双方向性のトライステートのラッチあるいはトライ
ステートのフリップフロップである。ここで、トライス
テートのラッチあるいはトライステートのフリップフロ
ップ(以下、ラッチという)22の具体例を挙げると、出力
イネーブル制御搭載のラッチとしてＬＳ373、Ｄフリッ
プフロップとしてＬＳ374などがある。
【００１７】さらに、図３は本実施の形態１の図２に示
すデータ処理回路の各制御信号の関係を示すタイミング
チャート、図４は本実施の形態１のデータ出力制御ある
いはリフレッシュ制御が発生した場合の各制御信号の関
係を示すタイミングチャートである。図３において、ラ
ッチ22(図２参照)はトライステート制御信号の(／Ｇ；
Ｌ)により各デバイスから出力されるデータを保持し、
(／ＯＥ；Ｌ)にてこのデータを出力する。
すデータ処理回路の各制御信号の関係を示すタイミング
チャート、図４は本実施の形態１のデータ出力制御ある
いはリフレッシュ制御が発生した場合の各制御信号の関
係を示すタイミングチャートである。図３において、ラ
ッチ22(図２参照)はトライステート制御信号の(／Ｇ；
Ｌ)により各デバイスから出力されるデータを保持し、
(／ＯＥ；Ｌ)にてこのデータを出力する。
【００１８】このように構成された、本実施の形態１に
おけるプリンタのコントローラ１内に図２に示すブロッ
ク図のようなデータ処理回路のデータバスを構成し、そ
のデータ処理回路によるメモリアクセス制御の動作を図
３のタイミングチャートを参照しながら説明する。
おけるプリンタのコントローラ１内に図２に示すブロッ
ク図のようなデータ処理回路のデータバスを構成し、そ
のデータ処理回路によるメモリアクセス制御の動作を図
３のタイミングチャートを参照しながら説明する。
【００１９】まず、図２に示すように、ＲＡＭ７は共有
するデータバスを介して、第１の各デバイスの１つであ
るＩＣカード11からバーストリードを行っているとき、
デバイスアクセス制御信号によりＩＣカード11からデー
タがデータバスに出力され、そして、トライステート制
御信号の各タイミングによってラッチ22に保持(／Ｇ；
Ｌ)、出力(／ＯＥ；Ｌ)されたデータはＲＡＭ７に取り
込まれる。
するデータバスを介して、第１の各デバイスの１つであ
るＩＣカード11からバーストリードを行っているとき、
デバイスアクセス制御信号によりＩＣカード11からデー
タがデータバスに出力され、そして、トライステート制
御信号の各タイミングによってラッチ22に保持(／Ｇ；
Ｌ)、出力(／ＯＥ；Ｌ)されたデータはＲＡＭ７に取り
込まれる。
【００２０】次に、前記のＲＡＭ７がＩＣカード11から
バーストリードを行っているとき、ＡＳＩＣ20に接続さ
れているプリンタエンジン５からのＲＡＭ７に格納され
ているビデオデータの要求、あるいはＡＳＩＣ20内のタ
イマーにより発生されたＲＡＭ７のリフレッシュの要求
などの優先順位の高い要求が発生したとき、クロックの
Ｒ０〜Ｒ７の間で要求が確認されることになる(図４に
示す例では矢印Ａの範囲)。
バーストリードを行っているとき、ＡＳＩＣ20に接続さ
れているプリンタエンジン５からのＲＡＭ７に格納され
ているビデオデータの要求、あるいはＡＳＩＣ20内のタ
イマーにより発生されたＲＡＭ７のリフレッシュの要求
などの優先順位の高い要求が発生したとき、クロックの
Ｒ０〜Ｒ７の間で要求が確認されることになる(図４に
示す例では矢印Ａの範囲)。
【００２１】図４のタイミングチャートに示すように、
要求が発生したことを認識するとトライステート制御信
号の(／Ｇ；Ｌ)にて、ＩＣカード11からのデータをラッ
チ22に保持したまま出力せずに(トライステート制御信
号が(／ＯＥ；Ｈ)の状態として)、また、デバイスアク
セス制御信号は次のアドレスを出力したままで、バース
トリードの処理を中断し、かつラッチ22はデータバスと
ＩＣカード11を分離して、要求されたデータ出力制御あ
るいはリフレッシュ制御の処理を行う(図４に示す矢印
Ｂの位置)。
要求が発生したことを認識するとトライステート制御信
号の(／Ｇ；Ｌ)にて、ＩＣカード11からのデータをラッ
チ22に保持したまま出力せずに(トライステート制御信
号が(／ＯＥ；Ｈ)の状態として)、また、デバイスアク
セス制御信号は次のアドレスを出力したままで、バース
トリードの処理を中断し、かつラッチ22はデータバスと
ＩＣカード11を分離して、要求されたデータ出力制御あ
るいはリフレッシュ制御の処理を行う(図４に示す矢印
Ｂの位置)。
【００２２】前記の制御処理が終了後、中断されたバー
ストリードの処理はクロックのＲ５から再開される。こ
のときトライステート制御信号が(／ＯＥ；Ｌ)となりラ
ッチ22に保持していたデータを直ちに出力することがで
き、続いて、出力状態のままであったデバイスアクセス
制御信号によって、ＩＣカード11の次アドレスのデータ
出力をＲ７の(／Ｇ；Ｌ)にてラッチ22に保持、Ｒ８の
(／ＯＥ；Ｌ)で保持したデータをラッチ22から出力す
る。このように連続してデータを獲得することができ、
再開処理の開始時間を短縮することができる。
ストリードの処理はクロックのＲ５から再開される。こ
のときトライステート制御信号が(／ＯＥ；Ｌ)となりラ
ッチ22に保持していたデータを直ちに出力することがで
き、続いて、出力状態のままであったデバイスアクセス
制御信号によって、ＩＣカード11の次アドレスのデータ
出力をＲ７の(／Ｇ；Ｌ)にてラッチ22に保持、Ｒ８の
(／ＯＥ；Ｌ)で保持したデータをラッチ22から出力す
る。このように連続してデータを獲得することができ、
再開処理の開始時間を短縮することができる。
【００２３】以上のことから、データバスの第１，第２
の各デバイスとの間へラッチ22を設けて、第１の各デバ
イスがバーストリード中に優先順位の高い要求の発生に
よる処理中断の際に、デバイスアクセス制御信号を出力
したまま、ラッチ22により第１の各デバイスからの出力
データを保持し、データバスから第１の各デバイスを分
離して、優先順位の高い要求の処理を行う。その処理終
了後には、保持したデータを直ちに出力することによっ
て、中断した処理の再開を短時間で行うことができる。
の各デバイスとの間へラッチ22を設けて、第１の各デバ
イスがバーストリード中に優先順位の高い要求の発生に
よる処理中断の際に、デバイスアクセス制御信号を出力
したまま、ラッチ22により第１の各デバイスからの出力
データを保持し、データバスから第１の各デバイスを分
離して、優先順位の高い要求の処理を行う。その処理終
了後には、保持したデータを直ちに出力することによっ
て、中断した処理の再開を短時間で行うことができる。
【００２４】次に、図５は本発明における実施の形態２
の画像形成装置のデータ処理回路であり、データバスの
接続構成例を示すブロック図である。図５に示す本実施
の形態２と図２に示す前記実施の形態１との構成の違い
は、データ保持可能な双方向性の第１のラッチ23，第２
のラッチ23′として、ラッチ22を２個設けたものであ
り、その重複する構成要件の説明は省略する。
の画像形成装置のデータ処理回路であり、データバスの
接続構成例を示すブロック図である。図５に示す本実施
の形態２と図２に示す前記実施の形態１との構成の違い
は、データ保持可能な双方向性の第１のラッチ23，第２
のラッチ23′として、ラッチ22を２個設けたものであ
り、その重複する構成要件の説明は省略する。
【００２５】また、図６は本実施の形態２の図５に示す
データ処理回路の各制御信号の関係を示すタイミングチ
ャート、図７は本実施の形態２のデータ出力制御あるい
はリフレッシュ制御が発生した場合の各制御信号の関係
を示すタイミングチャートである。
データ処理回路の各制御信号の関係を示すタイミングチ
ャート、図７は本実施の形態２のデータ出力制御あるい
はリフレッシュ制御が発生した場合の各制御信号の関係
を示すタイミングチャートである。
【００２６】本実施の形態２において、第１のラッチ23
と第２のラッチ23′は、デバイスアクセス制御信号によ
り第１の各デバイスから出力されるデータをトライステ
ート制御信号の(／Ｇ１；Ｌ)で保持、(／ＯＥ１；Ｌ)に
より出力する第１のラッチ23と、(／Ｇ２；Ｌ)，(／Ｏ
Ｅ２；Ｌ)により保持，出力する第２のラッチ23′によ
って、バーストリード等のデータの処理を行うものであ
る(図６参照)。
と第２のラッチ23′は、デバイスアクセス制御信号によ
り第１の各デバイスから出力されるデータをトライステ
ート制御信号の(／Ｇ１；Ｌ)で保持、(／ＯＥ１；Ｌ)に
より出力する第１のラッチ23と、(／Ｇ２；Ｌ)，(／Ｏ
Ｅ２；Ｌ)により保持，出力する第２のラッチ23′によ
って、バーストリード等のデータの処理を行うものであ
る(図６参照)。
【００２７】前記の第１の各デバイスにおいて、ＲＡＭ
とのバーストリード中にデータ出力制御やリフレッシュ
制御の優先順位の高い要求が発生したときの動作につい
て説明する。前記実施の形態１と同様にクロックのＲ０
〜Ｒ７の間で、優先順位の高い要求が認識されると、ト
ライステート制御信号(／Ｇ１；Ｌ)によりバーストリー
ド中のデータを第１のラッチ23へ保持し、かつデータバ
スと分離することで前記の優先順位の高い要求の処理を
行う、その間デバイスアクセス制御信号により、次のバ
ーストリードのアドレスのデータが第２のラッチ23′へ
(／Ｇ２；Ｌ)によって保持される。
とのバーストリード中にデータ出力制御やリフレッシュ
制御の優先順位の高い要求が発生したときの動作につい
て説明する。前記実施の形態１と同様にクロックのＲ０
〜Ｒ７の間で、優先順位の高い要求が認識されると、ト
ライステート制御信号(／Ｇ１；Ｌ)によりバーストリー
ド中のデータを第１のラッチ23へ保持し、かつデータバ
スと分離することで前記の優先順位の高い要求の処理を
行う、その間デバイスアクセス制御信号により、次のバ
ーストリードのアドレスのデータが第２のラッチ23′へ
(／Ｇ２；Ｌ)によって保持される。
【００２８】そして、優先順位の高い要求の処理終了後
に、トライステート制御信号の(／ＯＥ１；Ｌ)，(／Ｏ
Ｅ２；Ｌ)として順次第１，第２のラッチ23，23′から
保持したデータを出力する。これにより、バーストリー
ドの処理を再開するときに２つのデータを直ちにＲＡＭ
が獲得することができ、特にデータのアクセス処理の遅
い第１の各デバイス等において、処理中断からの復帰を
速くすることができる。
に、トライステート制御信号の(／ＯＥ１；Ｌ)，(／Ｏ
Ｅ２；Ｌ)として順次第１，第２のラッチ23，23′から
保持したデータを出力する。これにより、バーストリー
ドの処理を再開するときに２つのデータを直ちにＲＡＭ
が獲得することができ、特にデータのアクセス処理の遅
い第１の各デバイス等において、処理中断からの復帰を
速くすることができる。
【００２９】以上のことから、本実施の形態２は前記実
施の形態１と同様に、デバイスアクセス制御信号を出力
したまま、第１，第２のラッチ23，23′によりデータバ
スから第１の各デバイスを分離し、さらに２つのラッチ
にデータを保持して、優先順位の高い要求の処理を行
う。終了後には、保持した２つのデータを直ちに出力す
ることができ再開処理を短時間で行うことができる。
施の形態１と同様に、デバイスアクセス制御信号を出力
したまま、第１，第２のラッチ23，23′によりデータバ
スから第１の各デバイスを分離し、さらに２つのラッチ
にデータを保持して、優先順位の高い要求の処理を行
う。終了後には、保持した２つのデータを直ちに出力す
ることができ再開処理を短時間で行うことができる。
【００３０】なお、本実施の形態２では、ラッチを２つ
設けた場合について説明したが２つ以上複数個を設けて
もよく、これにより、複数個のデータを保持して優先順
位の高い処理により中断されることなく、第１の各デバ
イスからのアクセス処理を行うことも可能となる。
設けた場合について説明したが２つ以上複数個を設けて
もよく、これにより、複数個のデータを保持して優先順
位の高い処理により中断されることなく、第１の各デバ
イスからのアクセス処理を行うことも可能となる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
ＲＡＭや各デバイスと共有して接続されるデータバスに
設けたラッチにデータを保持することにより、データバ
スの各優先順位に対応した切り換え動作の負荷を低減
し、データの伝搬遅延を抑えることができ、さらには、
複数個のラッチを設けて複数個のデータを保持すること
により、よりデータの伝搬遅延を抑えることができ、さ
らには各デバイスのアクセス処理を中断することなく行
うこともでき、アクセス処理が途中で中断されても再開
させる時間を短縮し、処理速度をアップすることができ
るという効果を奏する。
ＲＡＭや各デバイスと共有して接続されるデータバスに
設けたラッチにデータを保持することにより、データバ
スの各優先順位に対応した切り換え動作の負荷を低減
し、データの伝搬遅延を抑えることができ、さらには、
複数個のラッチを設けて複数個のデータを保持すること
により、よりデータの伝搬遅延を抑えることができ、さ
らには各デバイスのアクセス処理を中断することなく行
うこともでき、アクセス処理が途中で中断されても再開
させる時間を短縮し、処理速度をアップすることができ
るという効果を奏する。
【図１】本発明における実施の形態１の画像形成装置
で、その一例であるプリンタのコントローラの構成を示
すブロック図である。
で、その一例であるプリンタのコントローラの構成を示
すブロック図である。
【図２】本実施の形態１における画像形成装置のデータ
処理回路であり、データバスの接続構成例を示すブロッ
ク図である。
処理回路であり、データバスの接続構成例を示すブロッ
ク図である。
【図３】本実施の形態１の図２に示すデータ処理回路の
各制御信号の関係を示すタイミングチャートである。
各制御信号の関係を示すタイミングチャートである。
【図４】本実施の形態１のデータ出力制御あるいはリフ
レッシュ制御が発生した場合の各制御信号の関係を示す
タイミングチャートである。
レッシュ制御が発生した場合の各制御信号の関係を示す
タイミングチャートである。
【図５】本発明における実施の形態２の画像形成装置の
データ処理回路であり、データバスの接続構成例を示す
ブロック図である。
データ処理回路であり、データバスの接続構成例を示す
ブロック図である。
【図６】本実施の形態２の図５に示すデータ処理回路の
各制御信号の関係を示すタイミングチャートである。
各制御信号の関係を示すタイミングチャートである。
【図７】本実施の形態２のデータ出力制御あるいはリフ
レッシュ制御が発生した場合の各制御信号の関係を示す
タイミングチャートである。
レッシュ制御が発生した場合の各制御信号の関係を示す
タイミングチャートである。
１…コントローラ、 ２…ホストコンピュータ、 ３…
ディスクドライブ、 ４…操作パネル、 ５…プリンタ
エンジン、 ６…ＣＰＵ、 ７…ＲＡＭ、 ８…ＮＶＲ
ＡＭ、 ９…プログラムＲＯＭ、 10…フォントＲＯ
Ｍ、 11…ＩＣカード、 12…ホストＩ／Ｆ、 13…デ
ィスクＩ／Ｆ、 14…パネルＩ／Ｆ、 15…エンジンＩ
／Ｆ、 16…オプションボード、 20…ＡＳＩＣ、 21
…別のＡＳＩＣ、 22…ラッチ(トライステートのラッ
チあるいはフリップフロップ)、 23…第１のラッチ、
23′…第２のラッチ。
ディスクドライブ、 ４…操作パネル、 ５…プリンタ
エンジン、 ６…ＣＰＵ、 ７…ＲＡＭ、 ８…ＮＶＲ
ＡＭ、 ９…プログラムＲＯＭ、 10…フォントＲＯ
Ｍ、 11…ＩＣカード、 12…ホストＩ／Ｆ、 13…デ
ィスクＩ／Ｆ、 14…パネルＩ／Ｆ、 15…エンジンＩ
／Ｆ、 16…オプションボード、 20…ＡＳＩＣ、 21
…別のＡＳＩＣ、 22…ラッチ(トライステートのラッ
チあるいはフリップフロップ)、 23…第１のラッチ、
23′…第２のラッチ。
Claims (4)
- 【請求項１】 ＲＯＭやＩＣカード等の各デバイスとの
アクセス制御より、ＲＡＭからのビデオデータを印刷出
力するデータ出力制御およびＲＡＭのリフレッシュ制御
の方が優先順位を高いとする調停を行う処理回路を有す
る画像形成装置であって、 前記ＲＡＭや前記各デバイスとで共有され、その間を接
続するデータバスと、該データバスにリードアクセス専
用の第１の各デバイスと該第１の各デバイス以外の第２
の各デバイスとの間へ挿入されるトライステートのラッ
チまたはトライステートのフリップフロップとを備え、
前記第１の各デバイスのアクセス中に優先順位の高いＲ
ＡＭへのアクセス要求があった場合、デバイスアクセス
制御信号を出力したまま、前記トライステートのラッチ
またはトライステートのフリップフロップへデータを保
持して、かつトライステート制御信号によって前記第１
の各デバイスをデータバスから分離し、前記ＲＡＭへの
アクセス要求を実施することを特徴とする画像形成装
置。 - 【請求項２】 ＲＯＭやＩＣカード等の各デバイスとの
アクセス制御より、ＲＡＭからのビデオデータを印刷出
力するデータ出力制御およびＲＡＭのリフレッシュ制御
の方が優先順位を高いとする調停を行う処理回路を有す
る画像形成装置であって、 前記ＲＡＭや前記各デバイスとで共有され、その間を接
続するデータバスと、該データバスにリードアクセス専
用の第１の各デバイスと該第１の各デバイス以外の第２
の各デバイスとの間へ挿入される複数個のトライステー
トのラッチまたはトライステートのフリップフロップと
を備え、前記第１の各デバイスのアクセス中に優先順位
の高いＲＡＭへのアクセス要求があった場合、デバイス
アクセス制御信号を出力したまま、前記複数個のトライ
ステートのラッチまたはトライステートのフリップフロ
ップへデータを保持して、かつトライステート制御信号
によって前記第１の各デバイスをデータバスから分離
し、前記ＲＡＭへのアクセス要求を実施することを特徴
とする画像形成装置。 - 【請求項３】 前記画像形成装置は、第１の各デバイス
がバーストリードのアクセス中にＲＡＭからのデータ出
力制御のアクセス要求があった場合、デバイスアクセス
制御信号を出力したまま、トライステートのラッチまた
はトライステートのフリップフロップへデータを保持
し、トライステート制御信号によって前記第１の各デバ
イスをデータバスで分離して、前記ＲＡＭから格納され
たビデオデータを取り込み印刷出力を行うエンジンへ出
力するデータ出力制御の動作を開始し、該データ出力制
御の動作終了後に前記第１の各デバイスをデータバスに
接続し、前記保持したデータを出力して前記バーストリ
ード処理を再開することを特徴とする請求項１または請
求項２記載の画像形成装置。 - 【請求項４】 前記画像形成装置は、第１の各デバイス
のバーストリードのアクセス中にＲＡＭへのリフレッシ
ュ制御のアクセス要求があった場合、デバイスアクセス
制御信号を出力したまま、トライステートのラッチまた
はトライステートのフリップフロップへデータを保持
し、トライステート制御信号によって前記第１の各デバ
イスをデータバスで分離し、前記ＲＡＭへのリフレッシ
ュ制御の動作を開始し、該リフレッシュ制御の動作終了
後に前記保持したデータを出力して前記バーストリード
処理を再開することを特徴とする請求項１または請求項
２記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21068697A JP3728641B2 (ja) | 1997-08-05 | 1997-08-05 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21068697A JP3728641B2 (ja) | 1997-08-05 | 1997-08-05 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1153247A true JPH1153247A (ja) | 1999-02-26 |
| JP3728641B2 JP3728641B2 (ja) | 2005-12-21 |
Family
ID=16593434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21068697A Expired - Fee Related JP3728641B2 (ja) | 1997-08-05 | 1997-08-05 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728641B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503612A (ja) * | 2001-09-17 | 2005-02-03 | ティーティーピー コム リミテッド | バーストモードをサポートする外部メモリとプロセッサとのインタフェース方法 |
| JP2006154897A (ja) * | 2004-11-25 | 2006-06-15 | Oki Electric Ind Co Ltd | Ｄｒａｍコントローラ |
-
1997
- 1997-08-05 JP JP21068697A patent/JP3728641B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503612A (ja) * | 2001-09-17 | 2005-02-03 | ティーティーピー コム リミテッド | バーストモードをサポートする外部メモリとプロセッサとのインタフェース方法 |
| JP2006154897A (ja) * | 2004-11-25 | 2006-06-15 | Oki Electric Ind Co Ltd | Ｄｒａｍコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3728641B2 (ja) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05274259A (ja) | シリアル入力インタフェース回路 | |
| JP3707509B2 (ja) | 多機能並行処理型電子装置 | |
| JPH1153247A (ja) | 画像形成装置 | |
| JP2007245673A (ja) | 画像形成装置 | |
| JPH01188374A (ja) | プリントシステム | |
| JPH11110334A (ja) | データ処理回路およびそれを備えた画像形成装置 | |
| JP3478519B2 (ja) | プリンタ装置 | |
| JPH09190317A (ja) | 印刷装置および印刷方法 | |
| JP2768352B2 (ja) | 図形描画処理システム | |
| JP3007404B2 (ja) | 印刷装置および印刷方法 | |
| JPH04211977A (ja) | プリンタ装置 | |
| JPH0374752A (ja) | ダイレクトメモリアクセス再開方式 | |
| JP2710706B2 (ja) | データ受信方法 | |
| JPH11136404A (ja) | 印刷装置 | |
| JP2002073301A (ja) | 情報処理システム及び方法、プリンタ装置、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体 | |
| JP2010170489A (ja) | 処理装置、画像形成装置及び処理方法 | |
| JPH01291353A (ja) | データ転送制御装置 | |
| JPH10278390A (ja) | プリンタ装置 | |
| JP2007101962A (ja) | 表示システム及び表示コントローラ | |
| JPH1091461A (ja) | 多機能並行処理型電子装置 | |
| JP2000330800A (ja) | 出力制御装置および出力制御方法 | |
| JPH02271418A (ja) | プリンタのデータ受信回路 | |
| JP2002014946A (ja) | ホルトモードの解除方法 | |
| JPH11123848A (ja) | 画像形成装置および画像処理設定方法 | |
| JPH06314249A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050808 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |