JPH1154706A - Ｍｉｍキャパシタ及びその製造方法 - Google Patents
Ｍｉｍキャパシタ及びその製造方法Info
- Publication number
- JPH1154706A JPH1154706A JP9211090A JP21109097A JPH1154706A JP H1154706 A JPH1154706 A JP H1154706A JP 9211090 A JP9211090 A JP 9211090A JP 21109097 A JP21109097 A JP 21109097A JP H1154706 A JPH1154706 A JP H1154706A
- Authority
- JP
- Japan
- Prior art keywords
- base electrode
- electrode
- shield
- mim capacitor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 ＭＩＭキャパシタにおいて、下地電極と上地
電極との交差部における下地電極端部での両電極間の絶
縁不良を解消する。 【解決手段】 下地電極２と上地電極４の両交差部の端
部側壁７，８において、遮蔽部５を両者間に設けること
で、この部分での誘電体絶縁膜３が薄くなっても、両電
極間の絶縁不良は解消される。
電極との交差部における下地電極端部での両電極間の絶
縁不良を解消する。 【解決手段】 下地電極２と上地電極４の両交差部の端
部側壁７，８において、遮蔽部５を両者間に設けること
で、この部分での誘電体絶縁膜３が薄くなっても、両電
極間の絶縁不良は解消される。
Description
【０００１】
【発明の属する技術分野】本発明はＭＩＭ（Metal Insu
lator Metal ）キャパシタ及びその製造方法に関し、特
に半導体集積回路において使用され絶縁体層を金属電極
で挟んだ構造のＭＩＭキャパシタ及びその製造法に関す
るものである。
lator Metal ）キャパシタ及びその製造方法に関し、特
に半導体集積回路において使用され絶縁体層を金属電極
で挟んだ構造のＭＩＭキャパシタ及びその製造法に関す
るものである。
【０００２】
【従来の技術】半導体集積回路では、トランジスタ等の
能動素子と、キャパシタ、インダクタ、抵抗等の受動素
子とが同一半導体基板上に形成される。こうした集積回
路に使用されるキャパシタとしては、絶縁体層を金属電
極で挟んだ構造のＭＩＭキャパシタが用いられている。
図１４は従来のこの種のＭＩＭキャパシタの断面構造を
示す図である。
能動素子と、キャパシタ、インダクタ、抵抗等の受動素
子とが同一半導体基板上に形成される。こうした集積回
路に使用されるキャパシタとしては、絶縁体層を金属電
極で挟んだ構造のＭＩＭキャパシタが用いられている。
図１４は従来のこの種のＭＩＭキャパシタの断面構造を
示す図である。
【０００３】図１４を参照すると、絶縁体層１上に下地
電極２と、誘電体絶縁膜３と、上地電極４とがこの順に
積層されて構成されている。かかる構造のＭＩＭキャパ
シタの静電容量は絶縁体層の誘電率と電極の面積に比例
し、絶縁層の層厚に反比例する。大きな静電容量を得る
ためには前記の関係から、（１）高誘電率絶縁層の使
用、（２）電極面積の拡大、（３）絶縁層の薄層化が必
要である。
電極２と、誘電体絶縁膜３と、上地電極４とがこの順に
積層されて構成されている。かかる構造のＭＩＭキャパ
シタの静電容量は絶縁体層の誘電率と電極の面積に比例
し、絶縁層の層厚に反比例する。大きな静電容量を得る
ためには前記の関係から、（１）高誘電率絶縁層の使
用、（２）電極面積の拡大、（３）絶縁層の薄層化が必
要である。
【０００４】絶縁層の材料としては、ＳｉＯ2 ，ＳｉＯ
Ｎ等が使用されている。より高い誘電率を有する特殊な
絶縁層の採用には、プロセス整合の点から制限がある。
また集積度を確保する要請から電極面積の拡大も望まし
くない。そのため絶縁層の薄層化が進められている。
Ｎ等が使用されている。より高い誘電率を有する特殊な
絶縁層の採用には、プロセス整合の点から制限がある。
また集積度を確保する要請から電極面積の拡大も望まし
くない。そのため絶縁層の薄層化が進められている。
【０００５】
【発明が解決しようとする課題】しかしながら、絶縁体
層を薄層化していった場合、下地電極と上地電極との間
での絶縁性の確保が重要となってくる。特に、薄層絶縁
層を下地電極上に形成した場合、側面部では堆積しずら
いため絶縁層厚はさらに薄くなり、図１４に示す如く、
下地電極側側面部７と上地電極内側面部８との間で絶縁
不良が起き易くなる。そのため、電気的短絡，漏れ電流
の発生，耐圧の低下等の問題が生じ易い。
層を薄層化していった場合、下地電極と上地電極との間
での絶縁性の確保が重要となってくる。特に、薄層絶縁
層を下地電極上に形成した場合、側面部では堆積しずら
いため絶縁層厚はさらに薄くなり、図１４に示す如く、
下地電極側側面部７と上地電極内側面部８との間で絶縁
不良が起き易くなる。そのため、電気的短絡，漏れ電流
の発生，耐圧の低下等の問題が生じ易い。
【０００６】上記の問題を解決するための従来の方法と
しては、図１５に示す様に、下地電極２を形成した（図
１５（ａ））後、絶縁体層３を厚く堆積し、下地電極端
部での段差を解消し平坦化する（図１５（ｂ））。しか
る後、所望の厚さになるまで絶縁体層をエッチバック
（図１５（ｃ））し、その後上地電極４を形成する（図
１５（ｄ））。
しては、図１５に示す様に、下地電極２を形成した（図
１５（ａ））後、絶縁体層３を厚く堆積し、下地電極端
部での段差を解消し平坦化する（図１５（ｂ））。しか
る後、所望の厚さになるまで絶縁体層をエッチバック
（図１５（ｃ））し、その後上地電極４を形成する（図
１５（ｄ））。
【０００７】この方法を用いれば、両電極間の絶縁不良
は回避できる。しかし、絶縁体層の膜厚はエッチバック
の際の削り量で制御しなくてはならないため、大容量の
キャパシタに用いる薄層の絶縁体層の形成には適用が難
しい。
は回避できる。しかし、絶縁体層の膜厚はエッチバック
の際の削り量で制御しなくてはならないため、大容量の
キャパシタに用いる薄層の絶縁体層の形成には適用が難
しい。
【０００８】本発明の目的は、下地電極と上地電極との
交差部における下地電極端部での両電極間の絶縁不良を
解消可能としたＭＩＭキャパシタ及びその製造方法を提
供することである。
交差部における下地電極端部での両電極間の絶縁不良を
解消可能としたＭＩＭキャパシタ及びその製造方法を提
供することである。
【０００９】
【課題を解決するための手段】本発明によれば、下地電
極、誘電体絶縁膜、上地電極がこの順に絶縁体層上に形
成されたＭＩＭキャパシタであって、前記下地電極と前
記上地電極との交差部における前記下地電極の端部に、
前記下地電極と前記上地電極との間の遮蔽をなす遮蔽物
を有することを特徴とするＭＩＭキャパシタが得られ
る。
極、誘電体絶縁膜、上地電極がこの順に絶縁体層上に形
成されたＭＩＭキャパシタであって、前記下地電極と前
記上地電極との交差部における前記下地電極の端部に、
前記下地電極と前記上地電極との間の遮蔽をなす遮蔽物
を有することを特徴とするＭＩＭキャパシタが得られ
る。
【００１０】そして、前記遮蔽物が前記下地電極と同一
材料からなることを特徴とし、また前記遮蔽物が絶縁体
からなることを特徴とする。
材料からなることを特徴とし、また前記遮蔽物が絶縁体
からなることを特徴とする。
【００１１】また、本発明によれば、絶縁体層上に下地
電極の他に、後で形成される上地電極と前記下地電極と
の交差部となるべき前記下地電極の端部において当該下
地電極と一定間隔をあけて遮蔽物を、同時に形成する工
程と、しかる後に誘電体絶縁膜を全面に形成する工程
と、前記上地電極を前記誘電体膜上に選択的に形成する
工程とを含むことを特徴とするＭＩＭキャパシタの製造
方法が得られる。
電極の他に、後で形成される上地電極と前記下地電極と
の交差部となるべき前記下地電極の端部において当該下
地電極と一定間隔をあけて遮蔽物を、同時に形成する工
程と、しかる後に誘電体絶縁膜を全面に形成する工程
と、前記上地電極を前記誘電体膜上に選択的に形成する
工程とを含むことを特徴とするＭＩＭキャパシタの製造
方法が得られる。
【００１２】更に、本発明によれば、絶縁体層上に凸部
を形成する工程と、前記凸部と一定の間隔をあけて下地
電極を形成する工程と、しかる後に誘電体絶縁膜を全面
に形成する工程と、上地電極を前記誘電体膜上に選択的
に形成する工程とを含むことを特徴とするＭＩＭキャパ
シタの製造方法が得られる。
を形成する工程と、前記凸部と一定の間隔をあけて下地
電極を形成する工程と、しかる後に誘電体絶縁膜を全面
に形成する工程と、上地電極を前記誘電体膜上に選択的
に形成する工程とを含むことを特徴とするＭＩＭキャパ
シタの製造方法が得られる。
【００１３】本発明の作用を述べる。本発明のＭＩＭキ
ャパシタでは、下地電極の周囲を遮蔽物が囲んでいる。
この場合、ＭＩＭキャパシタの形成において下地電極上
に誘電体絶縁膜を形成する際、下地電極端部の側面には
誘電体絶縁膜からなる側壁が形成されるが、同時に遮蔽
物の側面にも誘電体絶縁膜からなる側壁が形成される。
従って、下地電極と遮蔽物との間は、両側面から形成さ
れる側壁で埋められる。その結果、絶縁不良の恐れのあ
った下地電極側面と上地電極内側面の間は、埋め込まれ
た誘電体絶縁膜及び遮蔽物によって隔てられ絶縁不良は
回避される。
ャパシタでは、下地電極の周囲を遮蔽物が囲んでいる。
この場合、ＭＩＭキャパシタの形成において下地電極上
に誘電体絶縁膜を形成する際、下地電極端部の側面には
誘電体絶縁膜からなる側壁が形成されるが、同時に遮蔽
物の側面にも誘電体絶縁膜からなる側壁が形成される。
従って、下地電極と遮蔽物との間は、両側面から形成さ
れる側壁で埋められる。その結果、絶縁不良の恐れのあ
った下地電極側面と上地電極内側面の間は、埋め込まれ
た誘電体絶縁膜及び遮蔽物によって隔てられ絶縁不良は
回避される。
【００１４】
【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。
面を用いて説明する。
【００１５】図１は本発明の第１の実施例であるＭＩＭ
キャパシタの断面図、図２（ａ）は本実施例のＭＩＭキ
ャパシタの上面図、図２（ｂ）は上地電極を形成する前
の本実施例のＭＩＭキャパシタの上面図である。これ等
各図において図１４と同等部分は同一符号にて示してい
る。
キャパシタの断面図、図２（ａ）は本実施例のＭＩＭキ
ャパシタの上面図、図２（ｂ）は上地電極を形成する前
の本実施例のＭＩＭキャパシタの上面図である。これ等
各図において図１４と同等部分は同一符号にて示してい
る。
【００１６】このＭＩＭキャパシタは絶縁体層１，下地
電極２，誘電体絶縁膜３，上地電極４及び下地電極と同
一材からなる遮蔽物５により構成されている。遮蔽物５
は誘電体絶縁膜３を隔てて下地電極の周辺部を囲む様に
配置される。
電極２，誘電体絶縁膜３，上地電極４及び下地電極と同
一材からなる遮蔽物５により構成されている。遮蔽物５
は誘電体絶縁膜３を隔てて下地電極の周辺部を囲む様に
配置される。
【００１７】下地電極上に誘電体絶縁膜を形成する際、
下地電極端部の側面７には誘電体絶縁膜３からなる側壁
が形成される。しかし、側面への誘電体絶縁膜の堆積は
しずらいため、この側壁の厚さは、下地電極上面を覆う
誘電体絶縁膜厚に比べて薄くなってしまう。その結果、
遮蔽物５のない従来のＭＩＭキャパシタでは（図１
４）、この下地電極端部の側面７と上地電極の内側面８
との間で絶縁不良を起し易くなる。
下地電極端部の側面７には誘電体絶縁膜３からなる側壁
が形成される。しかし、側面への誘電体絶縁膜の堆積は
しずらいため、この側壁の厚さは、下地電極上面を覆う
誘電体絶縁膜厚に比べて薄くなってしまう。その結果、
遮蔽物５のない従来のＭＩＭキャパシタでは（図１
４）、この下地電極端部の側面７と上地電極の内側面８
との間で絶縁不良を起し易くなる。
【００１８】しかし、本実施例のＭＩＭキャパシタで
は、下地電極端部の側面７と遮蔽物５の間に絶縁膜が埋
め込まれているため、下地電極端部の側面７と上地電極
の内側面８との間の絶縁不良を完全に防ぐことができ
る。
は、下地電極端部の側面７と遮蔽物５の間に絶縁膜が埋
め込まれているため、下地電極端部の側面７と上地電極
の内側面８との間の絶縁不良を完全に防ぐことができ
る。
【００１９】尚、遮蔽物５は下地電極２の外周全てを囲
む必要はなく、上地電極４との絶縁不良が懸念される領
域、すなわち両電極の交差部でありかつ下地電極端部で
ある領域にのみ形成されていれば良い。従って、例えば
両電極の交差部において下地電極２に比べて、上地電極
４の面積が同一か小さい場合には、遮蔽物５は図３
（（ａ）はＭＩＭキャパシタの上面図、（ｂ）は上地電
極形成前の上面図）に示す様に形成されていても良い。
む必要はなく、上地電極４との絶縁不良が懸念される領
域、すなわち両電極の交差部でありかつ下地電極端部で
ある領域にのみ形成されていれば良い。従って、例えば
両電極の交差部において下地電極２に比べて、上地電極
４の面積が同一か小さい場合には、遮蔽物５は図３
（（ａ）はＭＩＭキャパシタの上面図、（ｂ）は上地電
極形成前の上面図）に示す様に形成されていても良い。
【００２０】次に図１に示したＭＩＭキャパシタの製造
方法を図１０，図１１を用いて説明する。先ず、絶縁体
層１上に下地電極２と下地電極２の周囲を囲む様に配置
された遮蔽物５を同一材にて同時形成する。形成方法と
しては例えば、下地電極２及び遮蔽物５を形成する領域
以外を覆う様なパタンを有するホトレジスト膜９を形成
した（図１０（ａ））後、電極材を蒸着する（図１０
（ｂ））。有機溶剤にてホトレジストマスク９を溶かし
て除去すれば、ホトレジスト上に蒸着された電極材はリ
フトオフされ、絶縁体層１上に下地電極２と遮蔽物５が
形成される（図１０（ｃ））。
方法を図１０，図１１を用いて説明する。先ず、絶縁体
層１上に下地電極２と下地電極２の周囲を囲む様に配置
された遮蔽物５を同一材にて同時形成する。形成方法と
しては例えば、下地電極２及び遮蔽物５を形成する領域
以外を覆う様なパタンを有するホトレジスト膜９を形成
した（図１０（ａ））後、電極材を蒸着する（図１０
（ｂ））。有機溶剤にてホトレジストマスク９を溶かし
て除去すれば、ホトレジスト上に蒸着された電極材はリ
フトオフされ、絶縁体層１上に下地電極２と遮蔽物５が
形成される（図１０（ｃ））。
【００２１】また別の方法として、はじめに絶縁体層１
の全面を電極材からなる金属層１０で覆っておき（図１
１（ａ））、しかる後、下地電極２及び遮蔽物５を形成
する領域を覆う様なパタンを有するホトレジスト膜１１
を形成し（図１１（ｂ））、これをマスクとして金属層
１０をエッチングすればやはり絶縁体層１上に下地電極
２と遮蔽物５が形成される（図１１（ｃ））。
の全面を電極材からなる金属層１０で覆っておき（図１
１（ａ））、しかる後、下地電極２及び遮蔽物５を形成
する領域を覆う様なパタンを有するホトレジスト膜１１
を形成し（図１１（ｂ））、これをマスクとして金属層
１０をエッチングすればやはり絶縁体層１上に下地電極
２と遮蔽物５が形成される（図１１（ｃ））。
【００２２】次に、誘電体絶縁膜３をＣＶＤ法等を用い
て基板全面に滞積させる（図１０（ｄ），図１１
（ｄ））。この時、下地電極２の側面と遮蔽物５の側面
の双方に誘電体絶縁膜の側壁が形成されるため、下地電
極２と遮蔽物５とは絶縁性を保つのに十分な厚い誘電体
絶縁膜３で隔てられることになる。最後に上地電極を形
成すれば本発明のＭＩＭキャパシタが得られる（図１０
（ｅ），図１１（ｅ））。
て基板全面に滞積させる（図１０（ｄ），図１１
（ｄ））。この時、下地電極２の側面と遮蔽物５の側面
の双方に誘電体絶縁膜の側壁が形成されるため、下地電
極２と遮蔽物５とは絶縁性を保つのに十分な厚い誘電体
絶縁膜３で隔てられることになる。最後に上地電極を形
成すれば本発明のＭＩＭキャパシタが得られる（図１０
（ｅ），図１１（ｅ））。
【００２３】図４は本発明の第２の実施例であるＭＩＭ
キャパシタの断面図である。このＭＩＭキャパシタは絶
縁体層１，下地電極２，誘電体絶縁膜３，上地電極４及
び下地電極２と同一材からなる遮蔽物５，下地電極２と
遮蔽物５の間に予め埋め込まれた絶縁体１３により構成
されている。遮蔽物５は誘電体絶縁膜３を隔てて下地電
極の周辺部を囲む様に配置される。
キャパシタの断面図である。このＭＩＭキャパシタは絶
縁体層１，下地電極２，誘電体絶縁膜３，上地電極４及
び下地電極２と同一材からなる遮蔽物５，下地電極２と
遮蔽物５の間に予め埋め込まれた絶縁体１３により構成
されている。遮蔽物５は誘電体絶縁膜３を隔てて下地電
極の周辺部を囲む様に配置される。
【００２４】本実施例のＭＩＭキャパシタは、第１の実
施例のＭＩＭキャパシタと基本的には変わらないが、下
地電極２と遮蔽物５の間の絶縁性を確実にするため、両
者の間に予め絶縁体１３が埋め込まれている点が特徴で
ある。
施例のＭＩＭキャパシタと基本的には変わらないが、下
地電極２と遮蔽物５の間の絶縁性を確実にするため、両
者の間に予め絶縁体１３が埋め込まれている点が特徴で
ある。
【００２５】次に図４に示したＭＩＭキャパシタの製造
方法を図１２を用いて説明する。先ず絶縁体層１上に下
地電極２と、下地電極２の周囲を囲む様に配置された遮
蔽物５を同一材にて同時形成する（図１２（ａ））。形
成方法は実施例１の製造方法の説明の項で記載した方法
を用いる。次に全面に絶縁体層１３を厚く堆積させる
（図１２（ｂ））。その後、下地電極２が表出するまで
絶縁体層１３をエッチングすると、下地電極２と遮蔽物
５の間の溝に絶縁体１３が埋め込まれる（図１２
（ｃ））。次に誘電体絶縁膜３をＣＶＤ法等を用いて基
板全面に堆積させる（図１２（ｄ））。最後に上地電極
を形成すれば本発明のＭＩＭキャパシタが得られる（図
１２（ｅ））。
方法を図１２を用いて説明する。先ず絶縁体層１上に下
地電極２と、下地電極２の周囲を囲む様に配置された遮
蔽物５を同一材にて同時形成する（図１２（ａ））。形
成方法は実施例１の製造方法の説明の項で記載した方法
を用いる。次に全面に絶縁体層１３を厚く堆積させる
（図１２（ｂ））。その後、下地電極２が表出するまで
絶縁体層１３をエッチングすると、下地電極２と遮蔽物
５の間の溝に絶縁体１３が埋め込まれる（図１２
（ｃ））。次に誘電体絶縁膜３をＣＶＤ法等を用いて基
板全面に堆積させる（図１２（ｄ））。最後に上地電極
を形成すれば本発明のＭＩＭキャパシタが得られる（図
１２（ｅ））。
【００２６】本実施例は、誘電体絶縁膜３を形成する前
に予め絶縁体１３で下地電極２と遮蔽物５の間の溝を埋
めておく点が特徴であり、この方法は誘電体絶縁膜３の
膜厚に比べて、下地電極２と遮蔽物５の間隔を小さく取
れない場合、すなわち誘電体絶縁膜３からなる側壁では
下地電極２と遮蔽物５の間の溝を埋められない場合に有
効である。
に予め絶縁体１３で下地電極２と遮蔽物５の間の溝を埋
めておく点が特徴であり、この方法は誘電体絶縁膜３の
膜厚に比べて、下地電極２と遮蔽物５の間隔を小さく取
れない場合、すなわち誘電体絶縁膜３からなる側壁では
下地電極２と遮蔽物５の間の溝を埋められない場合に有
効である。
【００２７】図５は本発明の第３の実施例であるＭＩＭ
キャパシタの断面図、図６（ａ）はその上面図、図６
（ｂ）は上地電極を形成する前の上面図である。このＭ
ＩＭキャパシタは絶縁体層１，下地電極２，誘電体絶縁
膜３，上地電極４及び絶縁体層の一部からなる遮蔽物６
により構成されている。遮蔽物６は誘電体絶縁膜３を隔
てて下地電極の周辺部を囲む様に配置される。
キャパシタの断面図、図６（ａ）はその上面図、図６
（ｂ）は上地電極を形成する前の上面図である。このＭ
ＩＭキャパシタは絶縁体層１，下地電極２，誘電体絶縁
膜３，上地電極４及び絶縁体層の一部からなる遮蔽物６
により構成されている。遮蔽物６は誘電体絶縁膜３を隔
てて下地電極の周辺部を囲む様に配置される。
【００２８】実施例１に示したＭＩＭキャパシタと同様
に、本実施例のＭＩＭキャパシタでは、下地電極端部の
側面７と遮蔽物６の間に絶縁膜が埋め込まれているた
め、下地電極端部の側面７と上地電極の内側面８との間
の絶縁不良を完全に防ぐことができる。
に、本実施例のＭＩＭキャパシタでは、下地電極端部の
側面７と遮蔽物６の間に絶縁膜が埋め込まれているた
め、下地電極端部の側面７と上地電極の内側面８との間
の絶縁不良を完全に防ぐことができる。
【００２９】次に図５に示したＭＩＭキャパシタの製造
方法を図１３を用いて説明する。先ず絶縁体層１上に後
に下地電極が形成される領域の周囲を囲む様なパタンを
有するホトレジスト膜１２を形成し（図１３（ａ））、
これをマスクとして絶縁体層１をエッチングすると絶縁
体層の凸部からなる遮蔽物６が形成される（図１３
（ｂ））。しかる後、下地電極を形成する（図１３
（ｃ））。次に誘電体絶縁膜３をＣＶＤ法等を用いて基
板全面に堆積させる。この時、下地電極２の側面と遮蔽
物６の側面の双方に誘電体絶縁膜の側壁が形成されるた
め、下地電極２と遮蔽物６の間は誘電体絶縁膜３で満た
される（図１３（ｄ））。最後に上地電極を形成すれば
本発明のＭＩＭキャパシタが得られる（図１３
（ｅ））。
方法を図１３を用いて説明する。先ず絶縁体層１上に後
に下地電極が形成される領域の周囲を囲む様なパタンを
有するホトレジスト膜１２を形成し（図１３（ａ））、
これをマスクとして絶縁体層１をエッチングすると絶縁
体層の凸部からなる遮蔽物６が形成される（図１３
（ｂ））。しかる後、下地電極を形成する（図１３
（ｃ））。次に誘電体絶縁膜３をＣＶＤ法等を用いて基
板全面に堆積させる。この時、下地電極２の側面と遮蔽
物６の側面の双方に誘電体絶縁膜の側壁が形成されるた
め、下地電極２と遮蔽物６の間は誘電体絶縁膜３で満た
される（図１３（ｄ））。最後に上地電極を形成すれば
本発明のＭＩＭキャパシタが得られる（図１３
（ｅ））。
【００３０】尚、遮蔽物６は下地電極２の外周全てを囲
む必要はなく、上地電極４との絶縁不良が懸念される領
域、すなわち両電極の交差部でありかつ下地電極端部で
ある領域にのみ形成されていれば良い。従って、例えば
両電極の交差部において下地電極２に比べて、上地電極
４の面積が同一か小さい場合には、遮蔽物６は図７
（（ａ）はＭＩＭキャパシタの上面図、（ｂ）は上地電
極形成前の上面図）に示す様に形成されていても良い。
む必要はなく、上地電極４との絶縁不良が懸念される領
域、すなわち両電極の交差部でありかつ下地電極端部で
ある領域にのみ形成されていれば良い。従って、例えば
両電極の交差部において下地電極２に比べて、上地電極
４の面積が同一か小さい場合には、遮蔽物６は図７
（（ａ）はＭＩＭキャパシタの上面図、（ｂ）は上地電
極形成前の上面図）に示す様に形成されていても良い。
【００３１】また本実施例では遮蔽物６を絶縁体層１の
一部をエッチングして形成した凸部で構成しているが、
これに限ることはなく、図８に示す様に絶縁体層１以外
の絶縁体１４で遮蔽物６を形成しても良い。また図９に
示す様に絶縁体層１を積層する前に基板１６上に凸部を
形成しておき、その後絶縁体層１を積層しても遮蔽物６
を形成することができる。
一部をエッチングして形成した凸部で構成しているが、
これに限ることはなく、図８に示す様に絶縁体層１以外
の絶縁体１４で遮蔽物６を形成しても良い。また図９に
示す様に絶縁体層１を積層する前に基板１６上に凸部を
形成しておき、その後絶縁体層１を積層しても遮蔽物６
を形成することができる。
【００３２】
【発明の効果】本発明のＭＩＭキャパシタでは、下地電
極周囲に形成された遮蔽物により、下地電極と上地電極
の間の絶縁性を強化することができる。その結果、電気
的短絡や漏れ電流発生の恐れがなく、高耐圧のＭＩＭキ
ャパシタが得られる。特に遮蔽物を下地電極を同一の材
料を用いて同時に形成する場合は、従来のＭＩＭキャパ
シタと比べて工程数を増やさない。
極周囲に形成された遮蔽物により、下地電極と上地電極
の間の絶縁性を強化することができる。その結果、電気
的短絡や漏れ電流発生の恐れがなく、高耐圧のＭＩＭキ
ャパシタが得られる。特に遮蔽物を下地電極を同一の材
料を用いて同時に形成する場合は、従来のＭＩＭキャパ
シタと比べて工程数を増やさない。
【図１】本発明の第１の実施例の構造を示す断面図であ
る。
る。
【図２】（ａ）は図１の装置の上面図、（ｂ）はその上
地電極形成前の上面図である。
地電極形成前の上面図である。
【図３】（ａ）は図１の装置において両電極交差部にお
いて上地電極の面積が下地電極のそれより小の場合の上
面図、（ｂ）はその上地電極形成前の上面図である。
いて上地電極の面積が下地電極のそれより小の場合の上
面図、（ｂ）はその上地電極形成前の上面図である。
【図４】本発明の第２の実施例の構造を示す断面図であ
る。
る。
【図５】本発明の第３の実施例の構造を示す断面図であ
る。
る。
【図６】（ａ）は図５の構造の上面図、（ｂ）はその上
地電極形成前の上面図である。
地電極形成前の上面図である。
【図７】（ａ）は図５の装置において両電極交差部にお
いて上地電極の面積が下地電極のそれより小の場合の上
面図、（ｂ）はその上地電極形成前の上面図である。
いて上地電極の面積が下地電極のそれより小の場合の上
面図、（ｂ）はその上地電極形成前の上面図である。
【図８】本発明の第４の実施例の構造を示す断面図であ
る。
る。
【図９】本発明の第５の実施例の構造を示す断面図であ
る。
る。
【図１０】図１の構造の製造方法の一例を示す各工程順
の断面図である。
の断面図である。
【図１１】図１の構造の製造方法の他の例を示す各工程
順の断面図である。
順の断面図である。
【図１２】図４の構造の製造方法を示す各工程順の断面
図である。
図である。
【図１３】図５の構造の製造方法を示す各工程順の断面
図である。
図である。
【図１４】従来のＭＩＭキャパシタの一例の断面図であ
る。
る。
【図１５】従来のＭＩＭキャパシタの他の例の製造方法
を示す工程順の各断面図である。
を示す工程順の各断面図である。
１ 絶縁体 ２ 下地電極 ３ 誘電体絶縁膜 ４ 上地電極 ５，６ 遮蔽物 ７ 下地電極の側面 ８ 上地電極の側面 １１，１２ ホトレジスト膜 １０，１５ 金属層 １３，１４ 絶縁体 １６ 基板
Claims (6)
- 【請求項１】 下地電極、誘電体絶縁膜、上地電極がこ
の順に絶縁体層上に形成されたＭＩＭキャパシタであっ
て、前記下地電極と前記上地電極との交差部における前
記下地電極の端部に、前記下地電極と前記上地電極との
間の遮蔽をなす遮蔽物を有することを特徴とするＭＩＭ
キャパシタ。 - 【請求項２】 前記遮蔽物が前記下地電極と同一材料か
らなることを特徴とする請求項１記載のＭＩＭキャパシ
タ。 - 【請求項３】 前記遮蔽物が絶縁体からなることを特徴
とする請求項１記載のＭＩＭキャパシタ。 - 【請求項４】 絶縁体層上に下地電極の他に、後で形成
される上地電極と前記下地電極との交差部となるべき前
記下地電極の端部において当該下地電極と一定間隔をあ
けて遮蔽物を、同時に形成する工程と、しかる後に誘電
体絶縁膜を全面に形成する工程と、前記上地電極を前記
誘電体膜上に選択的に形成する工程とを含むことを特徴
とするＭＩＭキャパシタの製造方法。 - 【請求項５】 前記遮蔽物が前記下地電極と同一材料か
らなることを特徴とする請求項４記載のＭＩＭキャパシ
タ。 - 【請求項６】 絶縁体層上に凸部を形成する工程と、前
記凸部と一定の間隔をあけて下地電極を形成する工程
と、しかる後に誘電体絶縁膜を全面に形成する工程と、
上地電極を前記誘電体膜上に選択的に形成する工程とを
含むことを特徴とするＭＩＭキャパシタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9211090A JPH1154706A (ja) | 1997-08-06 | 1997-08-06 | Ｍｉｍキャパシタ及びその製造方法 |
| US09/128,780 US6091599A (en) | 1997-08-06 | 1998-08-04 | Capacitor with obstacle between side surfaces of lower electrode and upper electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9211090A JPH1154706A (ja) | 1997-08-06 | 1997-08-06 | Ｍｉｍキャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154706A true JPH1154706A (ja) | 1999-02-26 |
Family
ID=16600258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9211090A Pending JPH1154706A (ja) | 1997-08-06 | 1997-08-06 | Ｍｉｍキャパシタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6091599A (ja) |
| JP (1) | JPH1154706A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472034B1 (ko) * | 2002-11-08 | 2005-03-11 | 동부아남반도체 주식회사 | 박막 커패시터 및 그 제조 방법 |
| KR100478480B1 (ko) * | 2002-07-30 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2020188091A (ja) * | 2019-05-13 | 2020-11-19 | 株式会社村田製作所 | キャパシタ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996160A1 (en) * | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Contact structure for a semiconductor device |
| US20050009209A1 (en) * | 1999-11-10 | 2005-01-13 | Stmicroelectronics S.R.L. | Process for selectively sealing ferroelectric capactive elements incorporated in semiconductor integrated non-volatile memory cells |
| IT1314025B1 (it) * | 1999-11-10 | 2002-12-03 | St Microelectronics Srl | Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su |
| EP1207558A1 (en) | 2000-11-17 | 2002-05-22 | STMicroelectronics S.r.l. | Contact structure for ferroelectric memory device |
| US6576525B2 (en) | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
| JP2004522303A (ja) * | 2001-04-19 | 2004-07-22 | エスティーマイクロエレクトロニクス ソチエタ レスポンサビリタ リミテ | 集積された半導体デバイスのためのコンタクト構造 |
| US6717193B2 (en) * | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171157A (ja) * | 1983-03-18 | 1984-09-27 | Hitachi Ltd | 半導体装置 |
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| DE69326944T2 (de) * | 1992-04-13 | 2000-03-30 | Sharp Kk | Stapelelektroden für ferroelektrische vorrichtungen |
| US5590017A (en) * | 1995-04-03 | 1996-12-31 | Aluminum Company Of America | Alumina multilayer wiring substrate provided with high dielectric material layer |
| US5629229A (en) * | 1995-07-12 | 1997-05-13 | Sharp Kabushiki Kaisha | Metalorganic chemical vapor deposition of (Ba1-x Srx)RuO3 /(Ba1-x Srx)TIO3 /(Ba1-x Srx)TiO3 /(Ba1- Srx)RuO3 capacitors for high dielectric materials |
-
1997
- 1997-08-06 JP JP9211090A patent/JPH1154706A/ja active Pending
-
1998
- 1998-08-04 US US09/128,780 patent/US6091599A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478480B1 (ko) * | 2002-07-30 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100472034B1 (ko) * | 2002-11-08 | 2005-03-11 | 동부아남반도체 주식회사 | 박막 커패시터 및 그 제조 방법 |
| JP2020188091A (ja) * | 2019-05-13 | 2020-11-19 | 株式会社村田製作所 | キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6091599A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4937489B2 (ja) | 受動素子を有する半導体デバイスおよびそれを作製する方法 | |
| KR20010006086A (ko) | 집적 회로의 커패시터 | |
| US5639686A (en) | Method of fabricating circuit elements on an insulating substrate | |
| US5550068A (en) | Process of fabricating a circuit element for transmitting microwave signals | |
| JPH1154706A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| US5318925A (en) | Method of manufacturing a self-aligned interlayer contact in a semiconductor device | |
| KR20030026912A (ko) | 고전압 주변부 | |
| JP2001168285A (ja) | 半導体装置およびその製造方法 | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| US5492849A (en) | Method of forming a capacitor in a semiconductor device | |
| US5751019A (en) | Method and structure for reducing short circuits between overlapping conductors | |
| JP3163761B2 (ja) | 集積回路装置 | |
| KR19980040650A (ko) | 반도체메모리 장치의 커패시터 제조방법 | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| US7105451B2 (en) | Method for manufacturing semiconductor device | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR0170570B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100876880B1 (ko) | 실린더형 캐패시터 형성방법 | |
| KR100574911B1 (ko) | 반도체 소자의 도전성 배선층 형성방법 | |
| KR100523168B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| CN117577584A (zh) | 一种存储器的制造方法、存储器以及电子设备 | |
| JPH06232342A (ja) | キャパシタおよびその製造方法 | |
| JP2002368109A (ja) | 半導体装置及びその製造方法 | |
| JPH10284489A (ja) | 半導体装置およびその製造方法 | |
| JPH02271543A (ja) | 電荷転送素子の製造方法 |