JPH1155940A - チョッパ制御回路 - Google Patents
チョッパ制御回路Info
- Publication number
- JPH1155940A JPH1155940A JP20561897A JP20561897A JPH1155940A JP H1155940 A JPH1155940 A JP H1155940A JP 20561897 A JP20561897 A JP 20561897A JP 20561897 A JP20561897 A JP 20561897A JP H1155940 A JPH1155940 A JP H1155940A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chopper
- duty
- control signal
- pwm control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 チョッパ回路の出力電圧の異常昇圧を引き起
こすことのない安定した制御の行えるチョッパ制御回路
を提供する。 【解決手段】 チョッパ回路２０の出力電圧を検出する
電圧検出回路２と、電圧検出回路２０で検出された電圧
値に応じてチョッパ回路２０のチョッピングタイミング
を制御するＰＷＭ制御信号を出力するＰＷＭ制御回路３
と、ＰＷＭ制御信号によりチョッパ回路２０を駆動する
駆動信号を出力するドライブ回路４を有してなるチョッ
パ制御回路において、ＰＷＭ制御信号のデューティに制
限を与えるデューティ制限回路５を付加し、デューティ
制限回路５により、ＰＷＭ制御信号のデューティを所定
値と比較して、比較結果により、ＰＷＭ制御信号のデュ
ーティに制限を与えるようにした。
こすことのない安定した制御の行えるチョッパ制御回路
を提供する。 【解決手段】 チョッパ回路２０の出力電圧を検出する
電圧検出回路２と、電圧検出回路２０で検出された電圧
値に応じてチョッパ回路２０のチョッピングタイミング
を制御するＰＷＭ制御信号を出力するＰＷＭ制御回路３
と、ＰＷＭ制御信号によりチョッパ回路２０を駆動する
駆動信号を出力するドライブ回路４を有してなるチョッ
パ制御回路において、ＰＷＭ制御信号のデューティに制
限を与えるデューティ制限回路５を付加し、デューティ
制限回路５により、ＰＷＭ制御信号のデューティを所定
値と比較して、比較結果により、ＰＷＭ制御信号のデュ
ーティに制限を与えるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、チョッパ回路の制
御を行うチョッパ制御回路に関するものである。
御を行うチョッパ制御回路に関するものである。
【０００２】
【従来の技術】従来、図４に示すように、昇圧型のチョ
ッパ回路２０の制御を行うチョッパ制御回路１は、コイ
ル、コンデンサ、トランジスタ等からなる昇圧型のチョ
ッパ回路２０の出力電圧を検出する電圧検出回路２と、
電圧検出回路２で検出された電圧値に応じてチョッパ回
路１のチョッピングタイミングを制御するＰＷＭ制御信
号を出力するＰＷＭ制御回路３と、ＰＷＭ制御信号によ
りチョッパ回路２０を駆動する駆動信号を出力するドラ
イブ回路４とで構成されている。このチョッパ制御回路
１においては、電圧検出回路２の出力電圧により、ＰＷ
Ｍ制御回路３から出力されるＰＷＭ制御信号のデューテ
ィを変化させてチョッパ回路２０を駆動することにより
チョッパ回路２０の出力電圧を任意の電圧に安定させる
ようにしているのである。
ッパ回路２０の制御を行うチョッパ制御回路１は、コイ
ル、コンデンサ、トランジスタ等からなる昇圧型のチョ
ッパ回路２０の出力電圧を検出する電圧検出回路２と、
電圧検出回路２で検出された電圧値に応じてチョッパ回
路１のチョッピングタイミングを制御するＰＷＭ制御信
号を出力するＰＷＭ制御回路３と、ＰＷＭ制御信号によ
りチョッパ回路２０を駆動する駆動信号を出力するドラ
イブ回路４とで構成されている。このチョッパ制御回路
１においては、電圧検出回路２の出力電圧により、ＰＷ
Ｍ制御回路３から出力されるＰＷＭ制御信号のデューテ
ィを変化させてチョッパ回路２０を駆動することにより
チョッパ回路２０の出力電圧を任意の電圧に安定させる
ようにしているのである。
【０００３】
【発明が解決しようとする課題】上述のチョッパ制御回
路１にあっては、電圧検出回路２で検出される出力電圧
によってはＰＷＭ制御信号のパルス幅が極端に短くなっ
たり、パルスが歯抜け状態になり本来の周波数の２周期
に１回しかパルスが出力されなくなったりする場合があ
る。従って、チョッパ回路２０の制御周波数が変わった
ことになり制御が安定せず、負荷変動時に微妙なオン幅
制御が行えなくなり、チョッパ回路２０の出力電圧の異
常昇圧を引き起こすという問題があった。
路１にあっては、電圧検出回路２で検出される出力電圧
によってはＰＷＭ制御信号のパルス幅が極端に短くなっ
たり、パルスが歯抜け状態になり本来の周波数の２周期
に１回しかパルスが出力されなくなったりする場合があ
る。従って、チョッパ回路２０の制御周波数が変わった
ことになり制御が安定せず、負荷変動時に微妙なオン幅
制御が行えなくなり、チョッパ回路２０の出力電圧の異
常昇圧を引き起こすという問題があった。
【０００４】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、チョッパ回路の出力電
圧の異常昇圧を引き起こすことのない安定した制御の行
えるチョッパ制御回路を提供することにある。
あり、その目的とするところは、チョッパ回路の出力電
圧の異常昇圧を引き起こすことのない安定した制御の行
えるチョッパ制御回路を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
チョッパ回路の出力電圧を検出する電圧検出回路と、該
電圧検出回路で検出された電圧値に応じて前記チョッパ
回路のチョッピングタイミングを制御するＰＷＭ制御信
号を出力するＰＷＭ制御回路と、ＰＷＭ制御信号により
チョッパ回路を駆動する駆動信号を出力するドライブ回
路を有してなるチョッパ制御回路において、前記ＰＷＭ
制御信号のデューティに制限を与えるデューティ制限回
路を付加し、該デューティ制限回路により、前記ＰＷＭ
制御信号のデューティを所定値と比較して、比較結果に
より、前記ＰＷＭ制御信号のデューティに制限を与える
ようにしたことを特徴とするものである。
チョッパ回路の出力電圧を検出する電圧検出回路と、該
電圧検出回路で検出された電圧値に応じて前記チョッパ
回路のチョッピングタイミングを制御するＰＷＭ制御信
号を出力するＰＷＭ制御回路と、ＰＷＭ制御信号により
チョッパ回路を駆動する駆動信号を出力するドライブ回
路を有してなるチョッパ制御回路において、前記ＰＷＭ
制御信号のデューティに制限を与えるデューティ制限回
路を付加し、該デューティ制限回路により、前記ＰＷＭ
制御信号のデューティを所定値と比較して、比較結果に
より、前記ＰＷＭ制御信号のデューティに制限を与える
ようにしたことを特徴とするものである。
【０００６】請求項２記載の発明は、請求項１記載の発
明において、前記デューティ制限回路では、前記ＰＷＭ
制御信号のデューティが所定値より小さくなったとき、
チョッパ回路がオフするようなＰＷＭ制御信号にするよ
うにしたことを特徴とするものである。
明において、前記デューティ制限回路では、前記ＰＷＭ
制御信号のデューティが所定値より小さくなったとき、
チョッパ回路がオフするようなＰＷＭ制御信号にするよ
うにしたことを特徴とするものである。
【０００７】請求項３記載の発明は、請求項１記載の発
明において、前記デューティ制限回路では、前記ＰＷＭ
制御信号のデューティが所定値より小さくなったとき、
前記ＰＷＭ制御信号のデューティを固定するようにした
ことを特徴とするものである。
明において、前記デューティ制限回路では、前記ＰＷＭ
制御信号のデューティが所定値より小さくなったとき、
前記ＰＷＭ制御信号のデューティを固定するようにした
ことを特徴とするものである。
【０００８】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づき説明する。図１は本発明の一実施形態を示すブ
ロック図である。本実施形態の基本的構成は図４で示し
たチョッパ制御回路と同等であるので、同一箇所には同
一符号を付して説明を省略する。本実施形態のチョッパ
制御回路１０は、図４で示したチョッパ制御回路１にお
いて、ＰＷＭ制御回路３とドライブ回路４との間に、デ
ューティ制限回路５を付加したものである。デューティ
制限回路５は、ＰＷＭ制御回路３から出力されるＰＷＭ
制御信号を取り込んで、デューティを所定値と比較し
て、比較結果によりデューティに制限を与えるものであ
る。具体的には、ＰＷＭ制御信号のデューティが所定値
より小さくなったとき、チョッパ回路１がオフするよう
な制御信号をドライブ回路４に送るようにしているので
ある。
に基づき説明する。図１は本発明の一実施形態を示すブ
ロック図である。本実施形態の基本的構成は図４で示し
たチョッパ制御回路と同等であるので、同一箇所には同
一符号を付して説明を省略する。本実施形態のチョッパ
制御回路１０は、図４で示したチョッパ制御回路１にお
いて、ＰＷＭ制御回路３とドライブ回路４との間に、デ
ューティ制限回路５を付加したものである。デューティ
制限回路５は、ＰＷＭ制御回路３から出力されるＰＷＭ
制御信号を取り込んで、デューティを所定値と比較し
て、比較結果によりデューティに制限を与えるものであ
る。具体的には、ＰＷＭ制御信号のデューティが所定値
より小さくなったとき、チョッパ回路１がオフするよう
な制御信号をドライブ回路４に送るようにしているので
ある。
【０００９】本実施形態の動作を図２の波形図を用いて
説明する。図２（ａ）のように、チョッパ回路２０の負
荷インピーダンスが変化したとき、負荷インピーダンス
の増加区間では、ＰＷＭ制御回路３はオンデューティを
減少させチョッパ回路２０の出力電圧を減少させ、負荷
インピーダンスが増加してもチョッパ回路２０の出力電
圧が変化しないように制御される。負荷インピーダンス
の減少区間では、ＰＷＭ制御回路３はオンデューティを
増加させチョッパ回路２０の出力電圧を増加させ、負荷
インピーダンスが減少してもチョッパ回路２０の出力電
圧が変化しないように制御される。
説明する。図２（ａ）のように、チョッパ回路２０の負
荷インピーダンスが変化したとき、負荷インピーダンス
の増加区間では、ＰＷＭ制御回路３はオンデューティを
減少させチョッパ回路２０の出力電圧を減少させ、負荷
インピーダンスが増加してもチョッパ回路２０の出力電
圧が変化しないように制御される。負荷インピーダンス
の減少区間では、ＰＷＭ制御回路３はオンデューティを
増加させチョッパ回路２０の出力電圧を増加させ、負荷
インピーダンスが減少してもチョッパ回路２０の出力電
圧が変化しないように制御される。
【００１０】ここで、本実施形態では、図２（ｃ）に示
すように、チョッパ回路２０の負荷インピーダンスがあ
る値以上になったときに、デューティ制限回路５によ
り、ＰＷＭ制御回路３から出力されるＰＷＭ制御信号が
ドライブ回路４に送られるのを停止させる出力制限区間
が設けられる。つまり、ＰＷＭ制御信号のデューティが
ある値以下になったときに、ＰＷＭ制御回路３によるＰ
ＷＭ制御を停止させチョッパをオフにするのである。
すように、チョッパ回路２０の負荷インピーダンスがあ
る値以上になったときに、デューティ制限回路５によ
り、ＰＷＭ制御回路３から出力されるＰＷＭ制御信号が
ドライブ回路４に送られるのを停止させる出力制限区間
が設けられる。つまり、ＰＷＭ制御信号のデューティが
ある値以下になったときに、ＰＷＭ制御回路３によるＰ
ＷＭ制御を停止させチョッパをオフにするのである。
【００１１】従って、本実施形態によれば、チョッパ回
路２０の負荷インピーダンスが大きいときにＰＷＭ制御
回路３から出力されるオンデューティが非常に小さい髭
状のノイズ等によるチョッパのオンがなくなり、図２
（ｂ）に示すように、安定したチョッパ制御が行えるの
である。
路２０の負荷インピーダンスが大きいときにＰＷＭ制御
回路３から出力されるオンデューティが非常に小さい髭
状のノイズ等によるチョッパのオンがなくなり、図２
（ｂ）に示すように、安定したチョッパ制御が行えるの
である。
【００１２】図３は本発明の他の実施形態に係る波形図
である。本実施形態では、上述の実施形態において、デ
ューティ制限回路５によるデューティ制限方法を変えた
ものである。図３（ｃ）に示すように、チョッパ回路２
０の負荷インピーダンスがある値以上になったときに、
デューティ制限回路５により、ＰＷＭ制御回路３から出
力されるＰＷＭ制御信号のデューティを固定させるよう
にしている。つまり、ＰＷＭ制御信号のデューティがあ
る値以下になったときに、ＰＷＭ制御回路３によるＰＷ
Ｍ制御を停止し、固定デューティでチョッパ回路２０の
チョッピングを行うようにしているのである。
である。本実施形態では、上述の実施形態において、デ
ューティ制限回路５によるデューティ制限方法を変えた
ものである。図３（ｃ）に示すように、チョッパ回路２
０の負荷インピーダンスがある値以上になったときに、
デューティ制限回路５により、ＰＷＭ制御回路３から出
力されるＰＷＭ制御信号のデューティを固定させるよう
にしている。つまり、ＰＷＭ制御信号のデューティがあ
る値以下になったときに、ＰＷＭ制御回路３によるＰＷ
Ｍ制御を停止し、固定デューティでチョッパ回路２０の
チョッピングを行うようにしているのである。
【００１３】従って、本実施形態によれば、チョッパ回
路２０の負荷インピーダンスが大きいときにＰＷＭ制御
回路３から出力されるＰＷＭ制御信号のパルスが一周期
毎に抜けることによって起こるチョッパ回路２０の出力
電圧のふらつきを無くすことができ、図３（ｂ）に示す
ように、安定したチョッパ制御が行えるのである。
路２０の負荷インピーダンスが大きいときにＰＷＭ制御
回路３から出力されるＰＷＭ制御信号のパルスが一周期
毎に抜けることによって起こるチョッパ回路２０の出力
電圧のふらつきを無くすことができ、図３（ｂ）に示す
ように、安定したチョッパ制御が行えるのである。
【００１４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、チョッパ回路の出力電圧を検出する電圧検出回路
と、該電圧検出回路で検出された電圧値に応じて前記チ
ョッパ回路のチョッピングタイミングを制御するＰＷＭ
制御信号を出力するＰＷＭ制御回路と、ＰＷＭ制御信号
によりチョッパ回路を駆動する駆動信号を出力するドラ
イブ回路を有してなるチョッパ制御回路において、前記
ＰＷＭ制御信号のデューティに制限を与えるデューティ
制限回路を付加し、該デューティ制限回路により、前記
ＰＷＭ制御信号のデューティを所定値と比較して、比較
結果により、前記ＰＷＭ制御信号のデューティに制限を
与えるようにしたので、チョッパ回路の出力電圧の異常
昇圧を引き起こすことのない安定した制御の行えるチョ
ッパ制御回路が提供できた。
れば、チョッパ回路の出力電圧を検出する電圧検出回路
と、該電圧検出回路で検出された電圧値に応じて前記チ
ョッパ回路のチョッピングタイミングを制御するＰＷＭ
制御信号を出力するＰＷＭ制御回路と、ＰＷＭ制御信号
によりチョッパ回路を駆動する駆動信号を出力するドラ
イブ回路を有してなるチョッパ制御回路において、前記
ＰＷＭ制御信号のデューティに制限を与えるデューティ
制限回路を付加し、該デューティ制限回路により、前記
ＰＷＭ制御信号のデューティを所定値と比較して、比較
結果により、前記ＰＷＭ制御信号のデューティに制限を
与えるようにしたので、チョッパ回路の出力電圧の異常
昇圧を引き起こすことのない安定した制御の行えるチョ
ッパ制御回路が提供できた。
【００１５】請求項２記載の発明によれば、請求項１記
載の発明において、前記デューティ制限回路では、前記
ＰＷＭ制御信号のデューティが所定値より小さくなった
とき、チョッパ回路がオフするようなＰＷＭ制御信号に
するようすれば、チョッパ回路の負荷インピーダンスが
大きいときにＰＷＭ制御回路から出力されるオンデュー
ティが非常に小さい髭状のノイズ等によるチョッパのオ
ンがなくなり、安定したチョッパ制御が行えるのであ
る。
載の発明において、前記デューティ制限回路では、前記
ＰＷＭ制御信号のデューティが所定値より小さくなった
とき、チョッパ回路がオフするようなＰＷＭ制御信号に
するようすれば、チョッパ回路の負荷インピーダンスが
大きいときにＰＷＭ制御回路から出力されるオンデュー
ティが非常に小さい髭状のノイズ等によるチョッパのオ
ンがなくなり、安定したチョッパ制御が行えるのであ
る。
【００１６】請求項３記載の発明によれば、請求項１記
載の発明において、前記デューティ制限回路では、前記
ＰＷＭ制御信号のデューティが所定値より小さくなった
とき、前記ＰＷＭ制御信号のデューティを固定するよう
にすれば、チョッパ回路の負荷インピーダンスが大きい
ときにＰＷＭ制御回路から出力されるＰＷＭ制御信号の
パルスが一周期毎に抜けることによって起こるチョッパ
回路の出力電圧のふらつきを無くすことができ、安定し
たチョッパ制御が行えるのである。
載の発明において、前記デューティ制限回路では、前記
ＰＷＭ制御信号のデューティが所定値より小さくなった
とき、前記ＰＷＭ制御信号のデューティを固定するよう
にすれば、チョッパ回路の負荷インピーダンスが大きい
ときにＰＷＭ制御回路から出力されるＰＷＭ制御信号の
パルスが一周期毎に抜けることによって起こるチョッパ
回路の出力電圧のふらつきを無くすことができ、安定し
たチョッパ制御が行えるのである。
【図１】本発明の一実施形態に係るチョッパ制御回路の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図２】同上に係る波形図である。
【図３】本発明の他の実施形態に係る波形図である。
【図４】従来のチョッパ制御回路の概略構成を示すブロ
ック図である。
ック図である。
１ チョッパ制御回路 ２ 電圧検出回路 ３ ＰＷＭ制御回路 ４ ドライブ回路 ５ デューティ制限回路 １０ チョッパ制御回路 ２０ チョッパ回路
Claims (3)
- 【請求項１】 チョッパ回路の出力電圧を検出する電圧
検出回路と、該電圧検出回路で検出された電圧値に応じ
て前記チョッパ回路のチョッピングタイミングを制御す
るＰＷＭ制御信号を出力するＰＷＭ制御回路と、ＰＷＭ
制御信号によりチョッパ回路を駆動する駆動信号を出力
するドライブ回路を有してなるチョッパ制御回路におい
て、前記ＰＷＭ制御信号のデューティに制限を与えるデ
ューティ制限回路を付加し、該デューティ制限回路によ
り、前記ＰＷＭ制御信号のデューティを所定値と比較し
て、比較結果により、前記ＰＷＭ制御信号のデューティ
に制限を与えるようにしたことを特徴とするチョッパ制
御回路。 - 【請求項２】 前記デューティ制限回路では、前記ＰＷ
Ｍ制御信号のデューティが所定値より小さくなったと
き、チョッパ回路がオフするようなＰＷＭ制御信号にす
るようにしたことを特徴とする請求項１記載のチョッパ
制御回路。 - 【請求項３】 前記デューティ制限回路では、前記ＰＷ
Ｍ制御信号のデューティが所定値より小さくなったと
き、前記ＰＷＭ制御信号のデューティを固定するように
したことを特徴とする請求項１記載のチョッパ制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20561897A JPH1155940A (ja) | 1997-07-31 | 1997-07-31 | チョッパ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20561897A JPH1155940A (ja) | 1997-07-31 | 1997-07-31 | チョッパ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155940A true JPH1155940A (ja) | 1999-02-26 |
Family
ID=16509872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20561897A Pending JPH1155940A (ja) | 1997-07-31 | 1997-07-31 | チョッパ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221112B2 (en) | 2003-09-17 | 2007-05-22 | Samsung Electronics Co., Ltd. | Cathode ray tube display apparatus |
-
1997
- 1997-07-31 JP JP20561897A patent/JPH1155940A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221112B2 (en) | 2003-09-17 | 2007-05-22 | Samsung Electronics Co., Ltd. | Cathode ray tube display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3957019B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| US7292016B2 (en) | Buck/boost DC-DC converter control circuit with input voltage detection | |
| JP2007509593A (ja) | 全体的フィードフォワードスイッチング電源制御 | |
| JP2009118603A (ja) | モータ制御装置及びモータ制御方法 | |
| JPH11178329A (ja) | 電流モードスイッチング変換器 | |
| US20060132113A1 (en) | Synchronous buck DC/DC converter to perform an improved switching operation by adjusting variable resistor | |
| JPH1155940A (ja) | チョッパ制御回路 | |
| JP2008270012A (ja) | 放電灯点灯装置 | |
| US7061193B2 (en) | Motor drive apparatus | |
| JP4837352B2 (ja) | スイッチングレギュレータおよびその駆動方法 | |
| KR20020071616A (ko) | 인버터 시스템 | |
| JPH1141077A (ja) | 誤動作防止機能を備えた制御回路 | |
| JPH08280170A (ja) | スイッチング電源回路 | |
| JP2008131712A (ja) | モータ駆動装置 | |
| JPH097784A (ja) | 放電灯点灯装置 | |
| JP2006294694A (ja) | 負荷駆動装置及び負荷駆動方法 | |
| JP2788815B2 (ja) | 電源制御装置 | |
| US10924050B2 (en) | Motor control circuit and motor controller | |
| JP3322069B2 (ja) | 中性点クランプ形インバータのｐｗｍ制御回路 | |
| KR940005282Y1 (ko) | 센서리스 모터 구동장치 | |
| KR100693929B1 (ko) | 전자접촉기의 조작코일 제어회로 | |
| KR100217645B1 (ko) | 아이들 스피드 제어회로 | |
| JPH0733600Y2 (ja) | ステッピングモータ駆動装置 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| KR960028699A (ko) | 공진형 인버터의 출력 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010724 |