JPH1160395A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH1160395A JPH1160395A JP22467697A JP22467697A JPH1160395A JP H1160395 A JPH1160395 A JP H1160395A JP 22467697 A JP22467697 A JP 22467697A JP 22467697 A JP22467697 A JP 22467697A JP H1160395 A JPH1160395 A JP H1160395A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lattice
- compound semiconductor
- semiconductor device
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 基板と素子形成層との間の格子不整合による
歪みを緩和するとともに、表面にクロスハッチ状の凹凸
が発生することを防止できる格子緩和層を備えた化合物
半導体装置を提供する。 【解決手段】 緩和層１２を構成する複数の中間層１３
を、ＩｎＧａＡｓ層１４とＧａＡｓ層１５との２層構造
とし、上側に配置されるＩｎＧａＡｓ層１４ほどＩｎ含
有量を多くすることにより、各界面における結晶軸の傾
斜角度分布を０．０５°以下、又は格子緩和量を０．１
％以下、より好ましくは０．０７％以下とする。
歪みを緩和するとともに、表面にクロスハッチ状の凹凸
が発生することを防止できる格子緩和層を備えた化合物
半導体装置を提供する。 【解決手段】 緩和層１２を構成する複数の中間層１３
を、ＩｎＧａＡｓ層１４とＧａＡｓ層１５との２層構造
とし、上側に配置されるＩｎＧａＡｓ層１４ほどＩｎ含
有量を多くすることにより、各界面における結晶軸の傾
斜角度分布を０．０５°以下、又は格子緩和量を０．１
％以下、より好ましくは０．０７％以下とする。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体基板
と素子形成層との間に設けられて両者の間の格子定数の
差による歪みを緩和する格子緩和層を備えた化合物半導
体装置に関する。
と素子形成層との間に設けられて両者の間の格子定数の
差による歪みを緩和する格子緩和層を備えた化合物半導
体装置に関する。
【０００２】
【従来の技術】近年、化合物半導体は、高効率の発光ダ
イオードやレーザ素子に使用されている。これらの素子
では、ＩｎＰ又はＧａＡｓ等の化合物半導体からなる基
板の上に、基板と格子定数が異なるIII-Ｖ族混晶化合物
半導体からなる素子形成層を形成する必要が高まってき
た。
イオードやレーザ素子に使用されている。これらの素子
では、ＩｎＰ又はＧａＡｓ等の化合物半導体からなる基
板の上に、基板と格子定数が異なるIII-Ｖ族混晶化合物
半導体からなる素子形成層を形成する必要が高まってき
た。
【０００３】しかし、ＩｎＰ又はＧａＡｓ等の化合物半
導体基板の上にIII-Ｖ族混晶化合物からなる素子形成層
を直接形成すると、基板と素子形成層との格子不整合に
起因する歪みが大きく、素子形成層に欠陥（転移）が生
じたり、素子形成層やその上に形成する層の表面に凹凸
が発生して、素子特性の劣化の原因となる。このため、
ＩｎＰ又はＧａＡｓ等の化合物半導体基板の上にIII-Ｖ
族混晶化合物からなる素子形成層を形成する場合は、両
者の間に格子緩和層を介在させて、格子不整合に起因す
る歪みを低減している。
導体基板の上にIII-Ｖ族混晶化合物からなる素子形成層
を直接形成すると、基板と素子形成層との格子不整合に
起因する歪みが大きく、素子形成層に欠陥（転移）が生
じたり、素子形成層やその上に形成する層の表面に凹凸
が発生して、素子特性の劣化の原因となる。このため、
ＩｎＰ又はＧａＡｓ等の化合物半導体基板の上にIII-Ｖ
族混晶化合物からなる素子形成層を形成する場合は、両
者の間に格子緩和層を介在させて、格子不整合に起因す
る歪みを低減している。
【０００４】格子緩和層には、階段状構造のものと、連
続的組成傾斜構造のものとがある。図６は、横軸にＩｎ
含有量をとり、縦軸に格子緩和層の厚さ方向をとって、
従来の階段状構造の格子緩和層におけるＩｎ含有量の厚
さ方向の変化を示す模式図である。例えば、半導体基板
がＧａＡｓからなり、格子緩和層が複数のＩｎＧａＡｓ
層の積層体からなる場合、この図６に示すように、格子
緩和層を構成するＩｎＧａＡｓ層は、上側のものほどＩ
ｎ含有量が多くなるように形成されて、最上層のＩｎＧ
ａＡｓ層はその上に形成される素子形成層とほぼ同じ組
成に形成されている。
続的組成傾斜構造のものとがある。図６は、横軸にＩｎ
含有量をとり、縦軸に格子緩和層の厚さ方向をとって、
従来の階段状構造の格子緩和層におけるＩｎ含有量の厚
さ方向の変化を示す模式図である。例えば、半導体基板
がＧａＡｓからなり、格子緩和層が複数のＩｎＧａＡｓ
層の積層体からなる場合、この図６に示すように、格子
緩和層を構成するＩｎＧａＡｓ層は、上側のものほどＩ
ｎ含有量が多くなるように形成されて、最上層のＩｎＧ
ａＡｓ層はその上に形成される素子形成層とほぼ同じ組
成に形成されている。
【０００５】このように、半導体基板と素子形成層との
間にＩｎ含有量が徐々に変化する複数のＩｎＧａＡｓ層
を設けて各界面における水平方向の格子間隔を少しづつ
変化させることにより、半導体基板と素子形成層との間
の格子定数の差による歪みを緩和することができる。ま
た、連続的組成傾斜構造の格子緩和層においても、基板
側から素子形成層側にＩｎ含有量が連続的に変化するよ
うに格子緩和層が形成されており、階段状構造の場合と
同様に、貫通転位密度が低い緩和層が得られ、格子不整
合に起因する歪みを低減することができる。
間にＩｎ含有量が徐々に変化する複数のＩｎＧａＡｓ層
を設けて各界面における水平方向の格子間隔を少しづつ
変化させることにより、半導体基板と素子形成層との間
の格子定数の差による歪みを緩和することができる。ま
た、連続的組成傾斜構造の格子緩和層においても、基板
側から素子形成層側にＩｎ含有量が連続的に変化するよ
うに格子緩和層が形成されており、階段状構造の場合と
同様に、貫通転位密度が低い緩和層が得られ、格子不整
合に起因する歪みを低減することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
階段状構造又は連続的組成傾斜構造の格子緩和層では、
いずれも格子緩和層の表面にクロスハッチ状（格子状）
の凹凸が発生するという問題点がある。この凹凸によ
り、格子緩和層上に堆積する素子形成層にうねりが発生
するため、素子特性を改善する効果が十分ではない。
階段状構造又は連続的組成傾斜構造の格子緩和層では、
いずれも格子緩和層の表面にクロスハッチ状（格子状）
の凹凸が発生するという問題点がある。この凹凸によ
り、格子緩和層上に堆積する素子形成層にうねりが発生
するため、素子特性を改善する効果が十分ではない。
【０００７】本発明の目的は、基板と素子形成層との間
の格子不整合による歪みを緩和するとともに、表面にク
ロスハッチ状の凹凸が発生することを防止できる格子緩
和層を備えた化合物半導体装置を提供することである。
の格子不整合による歪みを緩和するとともに、表面にク
ロスハッチ状の凹凸が発生することを防止できる格子緩
和層を備えた化合物半導体装置を提供することである。
【０００８】
【課題を解決するための手段】上記した課題は、化合物
半導体基板と素子形成層との間に介在し、両者の間の格
子定数の差により生じる歪みを緩和する格子緩和層を有
する化合物半導体装置において、前記格子緩和層は、水
平方向の格子間隔が異なる複数の中間層により構成さ
れ、前記複数の中間層のうちの最下層の中間層と前記半
導体基板との界面、及び各中間層の界面における結晶軸
の傾斜角度分布がいずれも０．０５°以下であることを
特徴とする化合物半導体装置により解決する。
半導体基板と素子形成層との間に介在し、両者の間の格
子定数の差により生じる歪みを緩和する格子緩和層を有
する化合物半導体装置において、前記格子緩和層は、水
平方向の格子間隔が異なる複数の中間層により構成さ
れ、前記複数の中間層のうちの最下層の中間層と前記半
導体基板との界面、及び各中間層の界面における結晶軸
の傾斜角度分布がいずれも０．０５°以下であることを
特徴とする化合物半導体装置により解決する。
【０００９】また、上記した課題は、化合物半導体基板
と素子形成層との間に介在し、両者の間の格子定数の差
により生じる歪みを緩和する格子緩和層を有する化合物
半導体装置において、前記格子緩和層は、水平方向の格
子間隔が異なる複数の中間層により構成され、前記複数
の中間層のうちの最下層の中間層と前記半導体基板との
界面、及び各中間層の界面における格子緩和量がいずれ
も０．１％以下であること特徴とする化合物半導体装置
により解決する。
と素子形成層との間に介在し、両者の間の格子定数の差
により生じる歪みを緩和する格子緩和層を有する化合物
半導体装置において、前記格子緩和層は、水平方向の格
子間隔が異なる複数の中間層により構成され、前記複数
の中間層のうちの最下層の中間層と前記半導体基板との
界面、及び各中間層の界面における格子緩和量がいずれ
も０．１％以下であること特徴とする化合物半導体装置
により解決する。
【００１０】なお、本願において傾斜角度分布とは、界
面における結晶軸の傾斜角度の分布をＸ線装置を用いた
逆格子マッピング法等により調べ、その結果から求めた
結晶軸の傾斜角度の標準偏差をいう。以下、本発明の作
用について説明する。図１は、ＧａＡｓ基板１上にＩｎ
ＧａＡｓ層２を形成した場合のミスフィット転移とＩｎ
ＧａＡｓ層２の表面の凹凸との関係を示す模式図であ
る。この図１において、矢印は結晶軸の方向を示す。こ
の図１に示すように、ＧａＡｓ基板１上にＩｎＧａＡｓ
層２を形成すると、両者の間にミスフィット転移３が発
生し、ミスフィット転移３が発生した個所の近傍では結
晶軸が傾斜する。ＩｎＧａＡｓ層２が形成されるとき
は、ＩｎＧａＡｓ層２は結晶軸方向に成長するので、結
晶軸の傾斜角度が大きいと、ＩｎＧａＡｓ層２の表面に
クロスハッチ状の凹凸が発生する原因となる。
面における結晶軸の傾斜角度の分布をＸ線装置を用いた
逆格子マッピング法等により調べ、その結果から求めた
結晶軸の傾斜角度の標準偏差をいう。以下、本発明の作
用について説明する。図１は、ＧａＡｓ基板１上にＩｎ
ＧａＡｓ層２を形成した場合のミスフィット転移とＩｎ
ＧａＡｓ層２の表面の凹凸との関係を示す模式図であ
る。この図１において、矢印は結晶軸の方向を示す。こ
の図１に示すように、ＧａＡｓ基板１上にＩｎＧａＡｓ
層２を形成すると、両者の間にミスフィット転移３が発
生し、ミスフィット転移３が発生した個所の近傍では結
晶軸が傾斜する。ＩｎＧａＡｓ層２が形成されるとき
は、ＩｎＧａＡｓ層２は結晶軸方向に成長するので、結
晶軸の傾斜角度が大きいと、ＩｎＧａＡｓ層２の表面に
クロスハッチ状の凹凸が発生する原因となる。
【００１１】本願発明者らは、Ｘ線装置を用いた逆格子
マッピングによって、結晶軸の傾斜角度分布とクロスハ
ッチ状の凹凸との関係について調べた。逆格子マッピン
グにより、逆格子点の広がりを調べることができる。逆
格子点の広がりは結晶軸の傾斜角度分布に対応する。そ
こで、（００４）反射条件で逆格子マッピングを行い、
半値幅から結晶軸の傾斜角度を計算し、その結果を基に
傾斜角度分布を求めた。その結果、結晶軸の傾斜角度分
布が０．０５°以下であれば、クロスハッチ状の凹凸は
殆ど認められないとの知見を得た。
マッピングによって、結晶軸の傾斜角度分布とクロスハ
ッチ状の凹凸との関係について調べた。逆格子マッピン
グにより、逆格子点の広がりを調べることができる。逆
格子点の広がりは結晶軸の傾斜角度分布に対応する。そ
こで、（００４）反射条件で逆格子マッピングを行い、
半値幅から結晶軸の傾斜角度を計算し、その結果を基に
傾斜角度分布を求めた。その結果、結晶軸の傾斜角度分
布が０．０５°以下であれば、クロスハッチ状の凹凸は
殆ど認められないとの知見を得た。
【００１２】また、本願発明者らは、結晶軸の傾斜角度
分布と格子緩和量との関係を調べた。その結果を図２に
示す。但し、格子緩和量ｆは、ＧａＡｓ基板の水平方向
の格子間隔をａsub 、ＧａＡｓ基板上に形成されたＩｎ
ＧａＡｓ層の水平方向の平均格子間隔をａepi とする
と、下記（１）式により定義される。 ｆ＝（ａepi −ａsub ）／ａsub …（１） 図２から明らかなように、格子緩和量ｆの増大に伴っ
て、結晶軸の傾斜角度分布が大きくなる。また、格子緩
和量ｆが０．１％以下であれば、傾斜角度分布を０．０
５°以下にすることができ、格子緩和量ｆを０．０７％
以下とすると傾斜角度分布が著しく小さくなる。
分布と格子緩和量との関係を調べた。その結果を図２に
示す。但し、格子緩和量ｆは、ＧａＡｓ基板の水平方向
の格子間隔をａsub 、ＧａＡｓ基板上に形成されたＩｎ
ＧａＡｓ層の水平方向の平均格子間隔をａepi とする
と、下記（１）式により定義される。 ｆ＝（ａepi −ａsub ）／ａsub …（１） 図２から明らかなように、格子緩和量ｆの増大に伴っ
て、結晶軸の傾斜角度分布が大きくなる。また、格子緩
和量ｆが０．１％以下であれば、傾斜角度分布を０．０
５°以下にすることができ、格子緩和量ｆを０．０７％
以下とすると傾斜角度分布が著しく小さくなる。
【００１３】図３は、本発明の化合物半導体装置と、そ
の化合物半導体装置の格子緩和層を構成する中間層の各
界面における水平方向の格子間隔を示す模式図である。
この図３に示すように、本発明の化合物半導体装置は、
基板１上に複数の中間層９を積層してなる格子緩和層８
を有している。そして、例えばｋ番目の中間層９に対す
るｋ＋１番目の中間層９の格子緩和量ｆ1 は、ｋ番目の
中間層９及びｋ＋１番目の中間層９の水平方向の平均格
子間隔をそれぞれａk 、ａk+1 とすれば、近似的に下記
（２）式で求まる。
の化合物半導体装置の格子緩和層を構成する中間層の各
界面における水平方向の格子間隔を示す模式図である。
この図３に示すように、本発明の化合物半導体装置は、
基板１上に複数の中間層９を積層してなる格子緩和層８
を有している。そして、例えばｋ番目の中間層９に対す
るｋ＋１番目の中間層９の格子緩和量ｆ1 は、ｋ番目の
中間層９及びｋ＋１番目の中間層９の水平方向の平均格
子間隔をそれぞれａk 、ａk+1 とすれば、近似的に下記
（２）式で求まる。
【００１４】 ｆ1 ＝（ａk+1 −ａk ）／ａsub …（２） 本発明においては、基板１と最下層の中間層９との界
面、及び各中間層９の界面における格子緩和量を０．１
％以下、より好ましくは０．０７％以下とする。これに
より、各界面における結晶軸の傾斜角度分布が０．０５
°以下と極めて小さくなり、格子緩和層８の表面にクロ
スハッチ状の凹凸が形成されることが防止され、特性が
良好な化合物半導体装置が得られる。
面、及び各中間層９の界面における格子緩和量を０．１
％以下、より好ましくは０．０７％以下とする。これに
より、各界面における結晶軸の傾斜角度分布が０．０５
°以下と極めて小さくなり、格子緩和層８の表面にクロ
スハッチ状の凹凸が形成されることが防止され、特性が
良好な化合物半導体装置が得られる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図４は本発明の実
施の形態の化合物半導体装置と、その半導体装置の格子
緩和層を構成する複数の中間層の各界面における格子緩
和量とを示す模式図である。また、図５は横軸にＩｎ含
有量をとり、縦軸に格子緩和層の厚さ方向をとって、本
実施の形態の化合物半導体装置の緩和層中におけるＩｎ
含有量の厚さ方向の変化を示す図である。
て、添付の図面を参照して説明する。図４は本発明の実
施の形態の化合物半導体装置と、その半導体装置の格子
緩和層を構成する複数の中間層の各界面における格子緩
和量とを示す模式図である。また、図５は横軸にＩｎ含
有量をとり、縦軸に格子緩和層の厚さ方向をとって、本
実施の形態の化合物半導体装置の緩和層中におけるＩｎ
含有量の厚さ方向の変化を示す図である。
【００１６】ＧａＡｓ基板１１上には格子緩和層１２が
形成されている。格子緩和層１２は複数の中間層１３を
積層して構成され、各中間層１３は下側のＩｎＧａＡｓ
層１４と上側のＧａＡｓ層１５との２つの層により構成
されている。また、各中間層１３のＩｎＧａＡｓ層１４
は、上側に配置されたものほどＩｎ含有量が多くなって
いる。すなわち、最下層の中間層１３のＩｎＧａＡｓ層
１４はＩｎ0.06Ｇａ0. 94Ａｓからなり、次の中間層１３
のＩｎＧａＡｓ層１４はＩｎ0.07Ｇａ0.93Ａｓからなる
というように、各ＩｎＧａＡｓ層１４のＩｎとＧａとの
含有比は少しづつ異なっているこの図４に示すように、
本実施の形態の化合物半導体装置は、ＩｎＧａＡｓ層１
４とＧａＡｓ層１５とからなる複数の中間層１３を積層
して構成されており、各中間層１３のＩｎＧａＡｓ層中
１４のＩｎ含有量を上側に配置されるものほど多くする
ことにより水平方向の格子間隔を少しづつ変化させてい
るので、基板１１と最下層の中間層１３との界面、及び
各中間層１３の界面における格子緩和量がいずれも０．
０７％以下になっている。これにより、各界面における
結晶軸の傾斜角度分布が０．０５°以下になり、格子緩
和層１２の表面にクロスハッチ状の凹凸が発生すること
が防止され、半導体素子の特性劣化が回避されるという
効果が得られる。
形成されている。格子緩和層１２は複数の中間層１３を
積層して構成され、各中間層１３は下側のＩｎＧａＡｓ
層１４と上側のＧａＡｓ層１５との２つの層により構成
されている。また、各中間層１３のＩｎＧａＡｓ層１４
は、上側に配置されたものほどＩｎ含有量が多くなって
いる。すなわち、最下層の中間層１３のＩｎＧａＡｓ層
１４はＩｎ0.06Ｇａ0. 94Ａｓからなり、次の中間層１３
のＩｎＧａＡｓ層１４はＩｎ0.07Ｇａ0.93Ａｓからなる
というように、各ＩｎＧａＡｓ層１４のＩｎとＧａとの
含有比は少しづつ異なっているこの図４に示すように、
本実施の形態の化合物半導体装置は、ＩｎＧａＡｓ層１
４とＧａＡｓ層１５とからなる複数の中間層１３を積層
して構成されており、各中間層１３のＩｎＧａＡｓ層中
１４のＩｎ含有量を上側に配置されるものほど多くする
ことにより水平方向の格子間隔を少しづつ変化させてい
るので、基板１１と最下層の中間層１３との界面、及び
各中間層１３の界面における格子緩和量がいずれも０．
０７％以下になっている。これにより、各界面における
結晶軸の傾斜角度分布が０．０５°以下になり、格子緩
和層１２の表面にクロスハッチ状の凹凸が発生すること
が防止され、半導体素子の特性劣化が回避されるという
効果が得られる。
【００１７】以下、本実施の形態の化合物半導体層の製
造方法について説明する。まず、ＧａＡｓからなる基板
１１の上に、例えば有機金属気相成長法（ＭＯＣＶＤ
法）等の気相成長法によりＩｎＧａＡｓ層（Ｉｎ0.06Ｇ
ａ0.94Ａｓ）１４を約０．２μｍの厚さに形成する。そ
の後、十分な熱アニール処理を施す。これにより、基板
１１とＩｎＧａＡｓ層１４との界面における格子緩和量
が約０．０７％となり、結晶軸の傾斜角度分布が十分に
小さくなる。
造方法について説明する。まず、ＧａＡｓからなる基板
１１の上に、例えば有機金属気相成長法（ＭＯＣＶＤ
法）等の気相成長法によりＩｎＧａＡｓ層（Ｉｎ0.06Ｇ
ａ0.94Ａｓ）１４を約０．２μｍの厚さに形成する。そ
の後、十分な熱アニール処理を施す。これにより、基板
１１とＩｎＧａＡｓ層１４との界面における格子緩和量
が約０．０７％となり、結晶軸の傾斜角度分布が十分に
小さくなる。
【００１８】この時点で、ＩｎＧａＡｓ層１４は残留歪
みを有する。この残留歪みは圧縮歪みであり、その大き
さはミスフィット転移を発生させる臨界歪み量、又はそ
れ以上である。従って、ＩｎＧａＡｓ層１４上に直接Ｉ
ｎ含有量が異なるＩｎＧａＡｓ層を堆積した場合は臨界
歪みを超えるため、ＩｎＧａＡｓ１４と基板１１との界
面に更に新たなミスフィット転移が生じ、格子緩和量を
０．１％以下に保つことができなくなる。
みを有する。この残留歪みは圧縮歪みであり、その大き
さはミスフィット転移を発生させる臨界歪み量、又はそ
れ以上である。従って、ＩｎＧａＡｓ層１４上に直接Ｉ
ｎ含有量が異なるＩｎＧａＡｓ層を堆積した場合は臨界
歪みを超えるため、ＩｎＧａＡｓ１４と基板１１との界
面に更に新たなミスフィット転移が生じ、格子緩和量を
０．１％以下に保つことができなくなる。
【００１９】そこで、ＩｎＧａＡｓ層１４上には、その
圧縮歪みを打ち消すように、引っ張り歪みを有する材料
からなる層を形成する必要がある。この層として、本実
施の形態ではＧａＡｓ層１５を形成する。そして、この
ＩｎＧａＡｓ層１４とＧａＡｓ層１５との２つの層によ
り第１（最下層）の中間層１３を構成する。なお、引っ
張り歪みを有する材料とは、無歪み状態での格子間隔が
ＩｎＧａＡｓ層１４の水平方向の格子間隔より小さな材
料であればよく、Ｉｎ含有量が少ないＩｎＧａＡｓによ
り形成してもよい。
圧縮歪みを打ち消すように、引っ張り歪みを有する材料
からなる層を形成する必要がある。この層として、本実
施の形態ではＧａＡｓ層１５を形成する。そして、この
ＩｎＧａＡｓ層１４とＧａＡｓ層１５との２つの層によ
り第１（最下層）の中間層１３を構成する。なお、引っ
張り歪みを有する材料とは、無歪み状態での格子間隔が
ＩｎＧａＡｓ層１４の水平方向の格子間隔より小さな材
料であればよく、Ｉｎ含有量が少ないＩｎＧａＡｓによ
り形成してもよい。
【００２０】次に、第１の中間層１３上に、ＩｎＧａＡ
ｓ（Ｉｎ0.07Ｇａ0.93Ａｓ）層１４を形成し、このＩｎ
ＧａＡｓ層１４上にＧａＡｓ層１５を形成して、第２の
中間層１３とする。このようにして、基板１１上にＩｎ
ＧａＡｓ層１４とＧａＡｓ層１５とからなる中間層１３
を積層して格子緩和層１２を形成する。このようにして
形成された格子緩和層１２は、各中間層１３のＩｎＧａ
Ａｓ層１４中のＩｎ含有量が上側に配置されるものほど
多いので、最上層の中間層１３の水平方向の格子間隔
は、各中間層１３の緩和量の総和に相当する量だけ大き
くなる。
ｓ（Ｉｎ0.07Ｇａ0.93Ａｓ）層１４を形成し、このＩｎ
ＧａＡｓ層１４上にＧａＡｓ層１５を形成して、第２の
中間層１３とする。このようにして、基板１１上にＩｎ
ＧａＡｓ層１４とＧａＡｓ層１５とからなる中間層１３
を積層して格子緩和層１２を形成する。このようにして
形成された格子緩和層１２は、各中間層１３のＩｎＧａ
Ａｓ層１４中のＩｎ含有量が上側に配置されるものほど
多いので、最上層の中間層１３の水平方向の格子間隔
は、各中間層１３の緩和量の総和に相当する量だけ大き
くなる。
【００２１】これにより、格子緩和層の最上層の格子間
隔を素子形成層の格子間隔に合わせることができて、素
子形成層に形成される素子の特性を損なうおそれがな
い。また、格子緩和層の表面にクロスハッチ状の凹凸が
発生することを回避できる。
隔を素子形成層の格子間隔に合わせることができて、素
子形成層に形成される素子の特性を損なうおそれがな
い。また、格子緩和層の表面にクロスハッチ状の凹凸が
発生することを回避できる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
格子緩和層を構成する複数の中間層のうちの最下層の中
間層と半導体基板との界面、及び各中間層の界面におけ
る結晶軸の傾斜角度分布がいずれも０．０５°以下に設
定されているか、又は最下層の中間層と半導体基板との
界面、及び各中間層の界面における格子緩和量がいずれ
も０．１％以下に設定されているので、半導体基板と素
子形成層との間の格子定数の差による歪みを緩和できる
とともに、緩和層表面にクロスハッチ状の凹凸が発生す
ることを防止できて、素子特性の劣化が回避される。従
って、本発明は、化合物半導体装置の特性向上に大きな
貢献をなす。
格子緩和層を構成する複数の中間層のうちの最下層の中
間層と半導体基板との界面、及び各中間層の界面におけ
る結晶軸の傾斜角度分布がいずれも０．０５°以下に設
定されているか、又は最下層の中間層と半導体基板との
界面、及び各中間層の界面における格子緩和量がいずれ
も０．１％以下に設定されているので、半導体基板と素
子形成層との間の格子定数の差による歪みを緩和できる
とともに、緩和層表面にクロスハッチ状の凹凸が発生す
ることを防止できて、素子特性の劣化が回避される。従
って、本発明は、化合物半導体装置の特性向上に大きな
貢献をなす。
【図１】本発明の原理を示す図（その１）であり、Ｇａ
Ａｓ基板上にＩｎＧａＡｓ層を形成したときの状態を示
す。
Ａｓ基板上にＩｎＧａＡｓ層を形成したときの状態を示
す。
【図２】本発明の原理を示す図（その２）であり、格子
緩和量と傾斜角度分布との関係を示す図である。
緩和量と傾斜角度分布との関係を示す図である。
【図３】本発明の原理を示す図（その３）であり、化合
物半導体装置と、その化合物半導体装置の格子緩和層を
構成する中間層の各界面における水平方向の格子間隔を
示す図である。
物半導体装置と、その化合物半導体装置の格子緩和層を
構成する中間層の各界面における水平方向の格子間隔を
示す図である。
【図４】本発明の実施の形態の化合物半導体装置と、そ
の半導体装置の格子緩和層を構成する複数の中間層の各
界面における格子緩和量とを示す模式図である。
の半導体装置の格子緩和層を構成する複数の中間層の各
界面における格子緩和量とを示す模式図である。
【図５】実施の形態の化合物半導体装置の緩和層中のＩ
ｎ含有量の分布を示す図である。
ｎ含有量の分布を示す図である。
【図６】従来の階段状構造の格子緩和層におけるＩｎ含
有量の厚さ方向の変化を示す模式図である。
有量の厚さ方向の変化を示す模式図である。
１，１１ ＧａＡｓ基板 ２，１４ ＩｎＧａＡｓ層 ８，１２ 格子緩和層 ９，１３ 中間層 １５ ＧａＡｓ層
Claims (6)
- 【請求項１】 化合物半導体基板と素子形成層との間に
介在し、両者の間の格子定数の差により生じる歪みを緩
和する格子緩和層を有する化合物半導体装置において、 前記格子緩和層は、水平方向の格子間隔が異なる複数の
中間層により構成され、前記複数の中間層のうちの最下
層の中間層と前記半導体基板との界面、及び各中間層の
界面における結晶軸の傾斜角度分布がいずれも０．０５
°以下であることを特徴とする化合物半導体装置。 - 【請求項２】 前記複数の中間層は、いずれも圧縮歪み
を有する第１の層と、引っ張り歪みを有する第２の層と
からなることを特徴とする請求項１に記載の化合物半導
体装置。 - 【請求項３】 前記第１の層は、上側に配置されるもの
ほどＩｎ含有量が多いＩｎＧａＡｓからなり、前記第２
の層は前記基板と同一組成の材料からなることを特徴と
する請求項２に記載の化合物半導体装置。 - 【請求項４】 化合物半導体基板と素子形成層との間に
介在し、両者の間の格子定数の差により生じる歪みを緩
和する格子緩和層を有する化合物半導体装置において、 前記格子緩和層は、水平方向の格子間隔が異なる複数の
中間層により構成され、前記複数の中間層のうちの最下
層の中間層と前記半導体基板との界面、及び各中間層の
界面における格子緩和量がいずれも０．１％以下である
こと特徴とする化合物半導体装置。 - 【請求項５】 前記複数の中間層は、いずれも圧縮歪み
を有する第１の層と、引っ張り歪みを有する第２の層と
からなることを特徴とする請求項４に記載の化合物半導
体装置。 - 【請求項６】 前記第１の層は、上側に配置されるもの
ほどＩｎ含有量が多いＩｎＧａＡｓからなり、前記第２
の層は前記基板と同一組成の材料からなることを特徴と
する請求項５に記載の化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22467697A JPH1160395A (ja) | 1997-08-21 | 1997-08-21 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22467697A JPH1160395A (ja) | 1997-08-21 | 1997-08-21 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1160395A true JPH1160395A (ja) | 1999-03-02 |
Family
ID=16817482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22467697A Withdrawn JPH1160395A (ja) | 1997-08-21 | 1997-08-21 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1160395A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015618A1 (ja) * | 2003-08-12 | 2005-02-17 | Nippon Telegraph And Telephone Corporation | 窒化物半導体成長用基板 |
-
1997
- 1997-08-21 JP JP22467697A patent/JPH1160395A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015618A1 (ja) * | 2003-08-12 | 2005-02-17 | Nippon Telegraph And Telephone Corporation | 窒化物半導体成長用基板 |
| KR100690413B1 (ko) * | 2003-08-12 | 2007-03-12 | 니폰덴신뎅와 가부시키가이샤 | 질화물 반도체 성장용 기판 |
| US7244520B2 (en) | 2003-08-12 | 2007-07-17 | Nippon Telegraph And Telephone Corporation | Substrate for nitride semiconductor growth |
| CN100389481C (zh) * | 2003-08-12 | 2008-05-21 | 日本电信电话株式会社 | 氮化物半导体生长用衬底 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0329400B1 (en) | Semiconductor thin film and process for fabricating the same | |
| US7233610B2 (en) | Nitride based semiconductor laser diode device with a bar mask | |
| US4927471A (en) | Semiconductor substrate comprising wafer substrate and compound semiconductor layer | |
| JP6226627B2 (ja) | Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法 | |
| JPH07307259A (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JP3114809B2 (ja) | 半導体装置 | |
| TWI550921B (zh) | 氮化物半導體結構 | |
| TWI805649B (zh) | 應變平衡半導體結構及其製造方法 | |
| US4789421A (en) | Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal | |
| JPH02170413A (ja) | 化合物半導体装置 | |
| US5001521A (en) | Semiconductor substrate including strained layer superlattice structure layer | |
| DE102009004895A1 (de) | Optoelektronisches Halbleiterbauelement | |
| JPH1160395A (ja) | 化合物半導体装置 | |
| US8471264B2 (en) | Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer | |
| US20090065812A1 (en) | Compound semiconductor substrate | |
| US20240379906A1 (en) | Iii nitride light-emitting device, iii nitride epitaxial wafer, method of making iii nitride light-emitting device | |
| TW202007033A (zh) | 具有缺陷阻隔層的雷射二極體 | |
| JP4075867B2 (ja) | 窒化物半導体基板 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH09260787A (ja) | ＩｎＰ系半導体素子 | |
| JP2010141201A (ja) | 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法 | |
| JP3169064B2 (ja) | 半導体立体量子構造の作製方法 | |
| Cai et al. | High‐Quality Nonpolar a‐Plane AlGaN Film Grown on Si‐Doped AlN Template by Metal Organic Chemical Vapor Deposition | |
| JP3146457B2 (ja) | 量子細線構造体の製造方法 | |
| JPH0775222B2 (ja) | ＩｎＰ半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |