JPH1164874A - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JPH1164874A JPH1164874A JP22834297A JP22834297A JPH1164874A JP H1164874 A JPH1164874 A JP H1164874A JP 22834297 A JP22834297 A JP 22834297A JP 22834297 A JP22834297 A JP 22834297A JP H1164874 A JPH1164874 A JP H1164874A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- crystal panel
- common electrode
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 46
- 239000011159 matrix material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000002788 crimping Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】上下導通材の素子基板へのはみ出しを防止し、
製造歩留りを向上させる。 【解決手段】トランジスタにつながる画素電極を有する
基板１１と、共通電極を有する基板１２とを、互いに電
極を対向させスペーサーの混合されたシール１３により
適当な間隔をおいて固定し、この中に液晶１５を挟持し
てなる液晶パネルにおいて、前記共通電極に電位を与え
るために素子基板１１上に設けられる上下導通接続用の
端子１４が、対向基板端部位置より少なくとも２５０ミ
クロン以上内側に形成されている。
製造歩留りを向上させる。 【解決手段】トランジスタにつながる画素電極を有する
基板１１と、共通電極を有する基板１２とを、互いに電
極を対向させスペーサーの混合されたシール１３により
適当な間隔をおいて固定し、この中に液晶１５を挟持し
てなる液晶パネルにおいて、前記共通電極に電位を与え
るために素子基板１１上に設けられる上下導通接続用の
端子１４が、対向基板端部位置より少なくとも２５０ミ
クロン以上内側に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルに関
し、さらには投写型表示装置のライトバルブに用いられ
るアクティブマトリクス型液晶パネルに関する。
し、さらには投写型表示装置のライトバルブに用いられ
るアクティブマトリクス型液晶パネルに関する。
【０００２】
【従来の技術】従来、投写型表示装置のライトバルブに
用いられるアクティブマトリクス液晶パネルとしては、
ガラスまたは石英等の絶縁性基板上にアモルファスシリ
コンまたは多結晶シリコンを用いた薄膜トランジスタ
（以下、ＴＦＴという）を形成した構造のアクティブマ
トリクス型液晶パネルが実用化されている。しかし、こ
の方式によるとパネルのデバイスサイズが比較的大きい
ため、例えばこれをライトバルブとして組み込んだプロ
ジェクタのような投写型表示装置にあっては、装置全体
が大型化してしまうという不具合がある。そこでこれを
解決するために半導体基板上に形成された絶縁ゲート型
電界効果トランジスタ（以下、ＭＯＳＦＥＴという）で
画素電極をスイッチングするようにしたアクティブマト
リクス型液晶パネルが開発されている。
用いられるアクティブマトリクス液晶パネルとしては、
ガラスまたは石英等の絶縁性基板上にアモルファスシリ
コンまたは多結晶シリコンを用いた薄膜トランジスタ
（以下、ＴＦＴという）を形成した構造のアクティブマ
トリクス型液晶パネルが実用化されている。しかし、こ
の方式によるとパネルのデバイスサイズが比較的大きい
ため、例えばこれをライトバルブとして組み込んだプロ
ジェクタのような投写型表示装置にあっては、装置全体
が大型化してしまうという不具合がある。そこでこれを
解決するために半導体基板上に形成された絶縁ゲート型
電界効果トランジスタ（以下、ＭＯＳＦＥＴという）で
画素電極をスイッチングするようにしたアクティブマト
リクス型液晶パネルが開発されている。
【０００３】これら液晶パネルの構成の平面略図を図４
に示す。画素毎にトランジスタとこれにつながる画素電
極をマトリクス状に形成した絶縁性又は半導体の基板
（以下、素子基板という）４１と、これに対向するよう
にほぼ全面に共通電極４８が設けられた透明な対向基板
４２とを目標セル厚にするためのスぺーサーを入れたシ
ール４３で固定し、この間隙中に液晶４５が挟持されて
いる。また、この素子基板４１と透明なガラスからなる
対向基板４１を対向させて構成した端部の拡大断面図を
図５に示す。
に示す。画素毎にトランジスタとこれにつながる画素電
極をマトリクス状に形成した絶縁性又は半導体の基板
（以下、素子基板という）４１と、これに対向するよう
にほぼ全面に共通電極４８が設けられた透明な対向基板
４２とを目標セル厚にするためのスぺーサーを入れたシ
ール４３で固定し、この間隙中に液晶４５が挟持されて
いる。また、この素子基板４１と透明なガラスからなる
対向基板４１を対向させて構成した端部の拡大断面図を
図５に示す。
【０００４】また、共通電極４８に電位を与えるために
素子基板４１には前記共通電極４８と導通をとるための
上下導通接続用端子４４が、対向基板４２の隅に設けら
れ、端子４４と共通電極４８とを上下導通材４６を介在
させて導電接続する。これは、素子基板４１に実装端子
となるパッド群４７が設けられており、ここから液晶パ
ネルを駆動するための各種電圧（共通電極電位を含む）
及び各種信号が供給されるからであって、図４に示され
る４つの端子４４まで実装端子４７から配線され、この
端子４４から上下導通材４６を介して共通電極４８に共
通電極電位を供給している。このときの端子４４および
導通材４６は、液晶パネルの駆動回路に供給される配線
パターン等に影響の少ない液晶パネルの４隅の１個所乃
至４個所に設けられる。なお、上下導通材４６として
は、銀の粉末を導電フィラーとして樹脂に混入した周知
の銀ペーストを用いる。
素子基板４１には前記共通電極４８と導通をとるための
上下導通接続用端子４４が、対向基板４２の隅に設けら
れ、端子４４と共通電極４８とを上下導通材４６を介在
させて導電接続する。これは、素子基板４１に実装端子
となるパッド群４７が設けられており、ここから液晶パ
ネルを駆動するための各種電圧（共通電極電位を含む）
及び各種信号が供給されるからであって、図４に示され
る４つの端子４４まで実装端子４７から配線され、この
端子４４から上下導通材４６を介して共通電極４８に共
通電極電位を供給している。このときの端子４４および
導通材４６は、液晶パネルの駆動回路に供給される配線
パターン等に影響の少ない液晶パネルの４隅の１個所乃
至４個所に設けられる。なお、上下導通材４６として
は、銀の粉末を導電フィラーとして樹脂に混入した周知
の銀ペーストを用いる。
【０００５】図５に従来の端子４４周辺の拡大略図（図
は途中で破断している）を示す。通常、端子４４の大き
さはパネル設計により任意に設定されるが、一辺数百ミ
クロン程度の三から五角形をしているのが一般的であ
り、できる限り対向基板端部に近い位置に設けられてい
る。そのため図５に見られるように、上下導通材４６は
しばしば素子基板４１上にまではみ出して形成されてい
る。これは通常上下導通の安全性より導通材４６を端子
部４４より広めに塗布することによる。
は途中で破断している）を示す。通常、端子４４の大き
さはパネル設計により任意に設定されるが、一辺数百ミ
クロン程度の三から五角形をしているのが一般的であ
り、できる限り対向基板端部に近い位置に設けられてい
る。そのため図５に見られるように、上下導通材４６は
しばしば素子基板４１上にまではみ出して形成されてい
る。これは通常上下導通の安全性より導通材４６を端子
部４４より広めに塗布することによる。
【０００６】
【発明が解決しようとする課題】しかし、近年、投写型
表示装置の小型高画質化により、ライトバルブもより小
型高密度のものが要求されてきた。そのため素子基板４
１および対向基板４２のサイズが実装端子部４７を除き
ほぼ同一形状となり、従来の如く素子基板４１上に設け
られた上下導通材４６がはみ出すような構成では、素子
基板４１の寸法精度が低下するばかりか、時として後工
程で上下導通材４６が欠落し、ゴミまたはショート不良
の原因となる。
表示装置の小型高画質化により、ライトバルブもより小
型高密度のものが要求されてきた。そのため素子基板４
１および対向基板４２のサイズが実装端子部４７を除き
ほぼ同一形状となり、従来の如く素子基板４１上に設け
られた上下導通材４６がはみ出すような構成では、素子
基板４１の寸法精度が低下するばかりか、時として後工
程で上下導通材４６が欠落し、ゴミまたはショート不良
の原因となる。
【０００７】また、より小型高密度を目指すＭＯＳＦＥ
Ｔを半導体基板上に設けた液晶パネルにおいては、上下
導通材４６が図５よりされに外側にはみ出して、共通電
極４２と半導体基板４１の端面（側面）が直接上下導通
材により短絡し、共通電極電位が不安定となり動作不良
になるという問題点を有していた。
Ｔを半導体基板上に設けた液晶パネルにおいては、上下
導通材４６が図５よりされに外側にはみ出して、共通電
極４２と半導体基板４１の端面（側面）が直接上下導通
材により短絡し、共通電極電位が不安定となり動作不良
になるという問題点を有していた。
【０００８】そこで本発明は、上下導通接続用の端子４
４の位置を限定し、対向基板４２の端部位置より内側に
設け、上下導通材４６の素子基板４１へのはみ出しを極
力抑えそれによる基板寸法変化、導電材４６の欠落およ
び電極・基板間の短絡を防止し、優れた表示品位の液晶
パネルを提供することを目的とする。
４の位置を限定し、対向基板４２の端部位置より内側に
設け、上下導通材４６の素子基板４１へのはみ出しを極
力抑えそれによる基板寸法変化、導電材４６の欠落およ
び電極・基板間の短絡を防止し、優れた表示品位の液晶
パネルを提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の液晶パネ
ルは、ランジスタ及び該トランジスタに接続される画素
電極をマトリクス状に形成した第１の基板と、共通電極
を有する第２の基板とが互いに間隙を有して配置され、
この間隙に液晶を挟持してなる液晶パネルにおいて、前
記共通電極に電位を与えるために前記第１の基板上に設
けられる上下導通接続用の端子が、前記第２の基板の端
部より少なくとも２５０ミクロン以上内側に形成された
ことを特徴とする。上記構成によれば上下導通材の基板
へのはみ出しが防止できるため、第１の基板（素子基
板）の寸法精度が確保でき製造歩留りが向上する効果を
有する。
ルは、ランジスタ及び該トランジスタに接続される画素
電極をマトリクス状に形成した第１の基板と、共通電極
を有する第２の基板とが互いに間隙を有して配置され、
この間隙に液晶を挟持してなる液晶パネルにおいて、前
記共通電極に電位を与えるために前記第１の基板上に設
けられる上下導通接続用の端子が、前記第２の基板の端
部より少なくとも２５０ミクロン以上内側に形成された
ことを特徴とする。上記構成によれば上下導通材の基板
へのはみ出しが防止できるため、第１の基板（素子基
板）の寸法精度が確保でき製造歩留りが向上する効果を
有する。
【００１０】請求項２記載の液晶パネルは、上記第１の
基板が半導体基板であることを特徴とする。上記構成に
よれば半導体基板と共通電極とが、上下導通材を介して
短絡することを防止しでき、共通電極電位の不安定性を
除去し安定した電位を共通電極に印加することができ
る。
基板が半導体基板であることを特徴とする。上記構成に
よれば半導体基板と共通電極とが、上下導通材を介して
短絡することを防止しでき、共通電極電位の不安定性を
除去し安定した電位を共通電極に印加することができ
る。
【００１１】請求項３記載の液晶パネルは、前記第１の
基板と前記第２の基板の端部はほぼ一致され、前記上下
導通接続用の端子が当該端部より少なくとも５００ミク
ロン以上内側に形成されたことを特徴とする。上記構成
によれは、上下導通材が対向基板内に完全に納まり、半
導体基板端面（側面）に全くはみ出すことがないため、
素子基板端面（側面）と共通電極間で電気的に短絡する
こともなく設定通りの電位を共通電極に印加できた。
基板と前記第２の基板の端部はほぼ一致され、前記上下
導通接続用の端子が当該端部より少なくとも５００ミク
ロン以上内側に形成されたことを特徴とする。上記構成
によれは、上下導通材が対向基板内に完全に納まり、半
導体基板端面（側面）に全くはみ出すことがないため、
素子基板端面（側面）と共通電極間で電気的に短絡する
こともなく設定通りの電位を共通電極に印加できた。
【００１２】なお、本発明の上下導通接続用の端子の対
向基板の端部位置からの距離の限定理由について説明す
ると、対向基板端部位置から２５０ミクロンより外側だ
と上下導通材のはみ出し量が極端に増加し、また基板端
面（側面）との短絡が多発するため２５０ミクロン以上
内側に限定される。さらに、導通材の塗布量のばらつき
を考慮した製造マージンからは、好ましくは５００ミク
ロン以上内側に設けることが望ましい。
向基板の端部位置からの距離の限定理由について説明す
ると、対向基板端部位置から２５０ミクロンより外側だ
と上下導通材のはみ出し量が極端に増加し、また基板端
面（側面）との短絡が多発するため２５０ミクロン以上
内側に限定される。さらに、導通材の塗布量のばらつき
を考慮した製造マージンからは、好ましくは５００ミク
ロン以上内側に設けることが望ましい。
【００１３】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
基づいて説明する。
【００１４】（実施例１）図１は本発明に係る液晶パネ
ルの第１の実施例を示す液用パネルの平面略図である。
また、図２には素子基板と対向基板を対向させて構成し
た液晶パネルの端部の拡大断面図を示す。以下にその構
成を説明する。
ルの第１の実施例を示す液用パネルの平面略図である。
また、図２には素子基板と対向基板を対向させて構成し
た液晶パネルの端部の拡大断面図を示す。以下にその構
成を説明する。
【００１５】素子基板１１は、その上に、マトリクス状
に画素毎に画素電極を形成し、各々の画素電極に接続す
るように、多結晶シリコンにより構成したＴＦＴが形成
され、前記ＴＦＴを介して前記画素電極に電圧が印加さ
れるように構成された石英基板である。この素子基板１
１においては、走査線とデータ線が交差して配置され、
走査線及びデータ線に接続された画素がマトリクス状に
構成される。各画素には、走査線の走査信号によりゲー
トが制御されるＴＦＴと画素電極と保持容量が配置され
る。画素電極にはＴＦＴを介してデータ線から電圧が供
給され、蓄積容量にその電圧が蓄積されるように構成さ
れている。以上のようにして画素領域が構成される。ま
た、素子基板１１には、外部から液晶パネルを駆動する
ための各種電圧及び各種信号が印加される実装端子とな
るパッド群１７からの入力を受けて、画素領域部の素子
を駆動する走査線駆動回路及びデータ線駆動回路も構成
される。
に画素毎に画素電極を形成し、各々の画素電極に接続す
るように、多結晶シリコンにより構成したＴＦＴが形成
され、前記ＴＦＴを介して前記画素電極に電圧が印加さ
れるように構成された石英基板である。この素子基板１
１においては、走査線とデータ線が交差して配置され、
走査線及びデータ線に接続された画素がマトリクス状に
構成される。各画素には、走査線の走査信号によりゲー
トが制御されるＴＦＴと画素電極と保持容量が配置され
る。画素電極にはＴＦＴを介してデータ線から電圧が供
給され、蓄積容量にその電圧が蓄積されるように構成さ
れている。以上のようにして画素領域が構成される。ま
た、素子基板１１には、外部から液晶パネルを駆動する
ための各種電圧及び各種信号が印加される実装端子とな
るパッド群１７からの入力を受けて、画素領域部の素子
を駆動する走査線駆動回路及びデータ線駆動回路も構成
される。
【００１６】対向基板１２は、その上に共通電極１９と
してのＩＴＯ膜がほぼ全面に形成された石英基板であ
る。素子基板１１の各画素電極と対向基板１２の共通電
極１９の対向により各画素の液晶セルが構成される。
してのＩＴＯ膜がほぼ全面に形成された石英基板であ
る。素子基板１１の各画素電極と対向基板１２の共通電
極１９の対向により各画素の液晶セルが構成される。
【００１７】素子基板１１と対向基板１２にはそれぞれ
配向膜を塗布ラビング処理し、いずれか一方の基板にス
クリーン印刷によりスぺーサーの入ったシール１３をパ
ネル形状に印刷する。更に素子基板１１の対向基板１２
の端部位置より２５０ミクロン内側（図２中に矢印１８
で示す）に形成された上下導通用接続端子１４上に、導
電粒子を熱硬化型接着材に混合させた上下導通材１６
（例えば、銀粉末を導電フィラーとして樹脂に混入させ
た銀ペースト）をディスペンサー吐出装置で塗布付着し
た。この後前記両基板１１，１２を画素電極及び共通電
極を互いに間隙を持たせて対向させ位置合わせした後、
圧着機で圧力印加しながらシールおよび上下導通材１６
の硬化温度まで加熱硬化させ、最後に液晶１５を基板間
の間隙中に注入封止し液晶パネルを製造した。
配向膜を塗布ラビング処理し、いずれか一方の基板にス
クリーン印刷によりスぺーサーの入ったシール１３をパ
ネル形状に印刷する。更に素子基板１１の対向基板１２
の端部位置より２５０ミクロン内側（図２中に矢印１８
で示す）に形成された上下導通用接続端子１４上に、導
電粒子を熱硬化型接着材に混合させた上下導通材１６
（例えば、銀粉末を導電フィラーとして樹脂に混入させ
た銀ペースト）をディスペンサー吐出装置で塗布付着し
た。この後前記両基板１１，１２を画素電極及び共通電
極を互いに間隙を持たせて対向させ位置合わせした後、
圧着機で圧力印加しながらシールおよび上下導通材１６
の硬化温度まで加熱硬化させ、最後に液晶１５を基板間
の間隙中に注入封止し液晶パネルを製造した。
【００１８】このときの上下導通接続用端子１４および
上下導通材１６は、素子基板１１上の液晶パネルの駆動
回路に供給される配線パターン等に影響の少ない箇所に
設けられる。この上下導通される箇所は、対向基板１２
の隅部分に相当する。この上下導通接続用端子１４に
は、パッド１７から入力された共通電極電位が素子基板
１１上の配線を介して供給され、供給された共通電極電
位が上下導通材１６を介して対向基板１２の共通電極１
９に印加される。上下導通接続用端子１４は対向基板１
２の各隅または４隅のいずれか１つ又は複数に形成すれ
ばよいが、４隅の方が共通電極電位の画素領域内でのバ
ラツキを少なくできる。
上下導通材１６は、素子基板１１上の液晶パネルの駆動
回路に供給される配線パターン等に影響の少ない箇所に
設けられる。この上下導通される箇所は、対向基板１２
の隅部分に相当する。この上下導通接続用端子１４に
は、パッド１７から入力された共通電極電位が素子基板
１１上の配線を介して供給され、供給された共通電極電
位が上下導通材１６を介して対向基板１２の共通電極１
９に印加される。上下導通接続用端子１４は対向基板１
２の各隅または４隅のいずれか１つ又は複数に形成すれ
ばよいが、４隅の方が共通電極電位の画素領域内でのバ
ラツキを少なくできる。
【００１９】図２に得られたパネルの端子１４近傍の拡
大略図を示す。図２中に見られるように上下導通材１６
の素子基板１１へのはみ出しもなく、しかも良好な上下
電極の接続ができた。さらにこのパネルを実装し表示点
灯させたところコントラストの良好な表示が得られた。
大略図を示す。図２中に見られるように上下導通材１６
の素子基板１１へのはみ出しもなく、しかも良好な上下
電極の接続ができた。さらにこのパネルを実装し表示点
灯させたところコントラストの良好な表示が得られた。
【００２０】（実施例２）本発明の第２の実施例を図１
を参照して説明する。第２の実施例は、第１の実施例に
おいて、素子基板１１を半導体基板とし、ＴＦＴをＭＯ
ＳＦＥＴに置き換えた構成である。また、図３にはシリ
コン基板と対向基板を対向させて構成した液晶パネルの
端部の拡大断面図を示す。
を参照して説明する。第２の実施例は、第１の実施例に
おいて、素子基板１１を半導体基板とし、ＴＦＴをＭＯ
ＳＦＥＴに置き換えた構成である。また、図３にはシリ
コン基板と対向基板を対向させて構成した液晶パネルの
端部の拡大断面図を示す。
【００２１】素子基板１１は、シリコン基板上に反射電
極がマトリクス状に形成され、各反射電極に対応して各
々ＭＯＳＦＥＴが形成され、前記ＭＯＳＦＥＴを介して
前記反射電極に電圧が印加されるように構成された基板
である。この素子基板１１においては、走査線とデータ
線が交差して配置され、走査線及びデータ線に接続され
た画素がマトリクス状に構成される。各画素には、走査
線の走査信号によりゲートが制御されるＭＯＳＦＥＴと
反射電極からなる画素電極と保持容量が配置される。画
素電極にはＭＯＳＦＥＴを介してデータ線から電圧が供
給され、蓄積容量にその電圧が蓄積されるように構成さ
れている。以上のようにして画素領域が構成される。ま
た、素子基板１１には、外部から液晶パネルを駆動する
ための各種電圧及び各種信号が印加される実装端子とな
るパッド群１７からの入力を受けて、画素領域部の素子
を駆動する走査線駆動回路及びデータ線駆動回路も構成
される。
極がマトリクス状に形成され、各反射電極に対応して各
々ＭＯＳＦＥＴが形成され、前記ＭＯＳＦＥＴを介して
前記反射電極に電圧が印加されるように構成された基板
である。この素子基板１１においては、走査線とデータ
線が交差して配置され、走査線及びデータ線に接続され
た画素がマトリクス状に構成される。各画素には、走査
線の走査信号によりゲートが制御されるＭＯＳＦＥＴと
反射電極からなる画素電極と保持容量が配置される。画
素電極にはＭＯＳＦＥＴを介してデータ線から電圧が供
給され、蓄積容量にその電圧が蓄積されるように構成さ
れている。以上のようにして画素領域が構成される。ま
た、素子基板１１には、外部から液晶パネルを駆動する
ための各種電圧及び各種信号が印加される実装端子とな
るパッド群１７からの入力を受けて、画素領域部の素子
を駆動する走査線駆動回路及びデータ線駆動回路も構成
される。
【００２２】対向基板１２は共通電極１９としての透明
導電膜（例えばＩＴＯ）の形成されたガラス基板であ
る。素子基板１１の各画素電極と対向基板１２の供給電
極１９の対向により各画素の液晶セルが構成される。
導電膜（例えばＩＴＯ）の形成されたガラス基板であ
る。素子基板１１の各画素電極と対向基板１２の供給電
極１９の対向により各画素の液晶セルが構成される。
【００２３】素子基板１１と対向基板１２にはそれぞれ
垂直配向膜を塗布し対向基板のみラビング処理し、いず
れか一方の基板にディスペンサー塗布によりスぺーサー
の入ったシール１３をパネル形状に印刷する。さらに素
子基板１１の対向基板の端部位置より５００ミクロン内
側（図３中に矢印１８で示す）に形成された上下導通接
続用端子１４上に、ディスペンサーにより導電粒子を紫
外線硬化樹脂で混合させた上下導通材１６（例えば、銀
粉末を導電フィラーとして樹脂に混入させた銀ペース
ト）を吐出し接続端子１４上に付着する。そして、この
後前記両基板１１，１２を画素電極及び共通電極を互い
に間隙を持たせて対向させ位置合わせした後、圧着機で
圧力印加しながらシールおよび上下導通材を紫外線照射
し硬化させ、最後に基板間の間隙に液晶１５を注入封止
し液晶パネルを製造した。
垂直配向膜を塗布し対向基板のみラビング処理し、いず
れか一方の基板にディスペンサー塗布によりスぺーサー
の入ったシール１３をパネル形状に印刷する。さらに素
子基板１１の対向基板の端部位置より５００ミクロン内
側（図３中に矢印１８で示す）に形成された上下導通接
続用端子１４上に、ディスペンサーにより導電粒子を紫
外線硬化樹脂で混合させた上下導通材１６（例えば、銀
粉末を導電フィラーとして樹脂に混入させた銀ペース
ト）を吐出し接続端子１４上に付着する。そして、この
後前記両基板１１，１２を画素電極及び共通電極を互い
に間隙を持たせて対向させ位置合わせした後、圧着機で
圧力印加しながらシールおよび上下導通材を紫外線照射
し硬化させ、最後に基板間の間隙に液晶１５を注入封止
し液晶パネルを製造した。
【００２４】このときの上下導通接続用端子１４および
上下導通材１６は、素子基板１１上の液晶パネルの駆動
回路に供給される配線パターン等に影響の少ない箇所に
設けられる。この上下導通される箇所は、対向基板１２
の隅部分に相当する。この上下導通接続用端子１４に
は、パッド１７から入力された共通電極電位が素子基板
１１上の配線を介して供給され、供給された共通電極電
位が上下導通材１６を介して対向基板１２の共通電極１
９に印加される。上下導通接続用端子１４は対向基板１
２の各隅または４隅のいずれか１つ又は複数に形成すれ
ばよいが、４隅の方が共通電極電位の画素領域内でのバ
ラツキを少なくできる。
上下導通材１６は、素子基板１１上の液晶パネルの駆動
回路に供給される配線パターン等に影響の少ない箇所に
設けられる。この上下導通される箇所は、対向基板１２
の隅部分に相当する。この上下導通接続用端子１４に
は、パッド１７から入力された共通電極電位が素子基板
１１上の配線を介して供給され、供給された共通電極電
位が上下導通材１６を介して対向基板１２の共通電極１
９に印加される。上下導通接続用端子１４は対向基板１
２の各隅または４隅のいずれか１つ又は複数に形成すれ
ばよいが、４隅の方が共通電極電位の画素領域内でのバ
ラツキを少なくできる。
【００２５】本実施例においては実装端子部１７（ある
いは実装端子部とデータ線側駆動回路）の形成領域を除
いて素子基板１１のサイズはほぼ対向基板１２サイズと
同一であり、端子１４の配置される基板の隅部において
は、素子基板１１と対向基板１２の端部がほぼ一致し
て、デバイスサイズを小さくしている。つまり、第１の
実施例の図１においては、素子基板１１と対向基板１２
の３辺の端部が若干ずれているが、これを対向基板１２
の３辺の端部についてほぼ合わせた構成となる。得られ
た液晶パネルは、図３に端子部拡大略図に示したごと
く、上下導通材１６が対向基板内に完全に納まり、シリ
コン基板端面（側面）に全くはみ出すことがないため、
素子基板端面（側面）と共通電極間で電気的に短絡する
こともなく設定通りの電位を共通電極に印加できた。
いは実装端子部とデータ線側駆動回路）の形成領域を除
いて素子基板１１のサイズはほぼ対向基板１２サイズと
同一であり、端子１４の配置される基板の隅部において
は、素子基板１１と対向基板１２の端部がほぼ一致し
て、デバイスサイズを小さくしている。つまり、第１の
実施例の図１においては、素子基板１１と対向基板１２
の３辺の端部が若干ずれているが、これを対向基板１２
の３辺の端部についてほぼ合わせた構成となる。得られ
た液晶パネルは、図３に端子部拡大略図に示したごと
く、上下導通材１６が対向基板内に完全に納まり、シリ
コン基板端面（側面）に全くはみ出すことがないため、
素子基板端面（側面）と共通電極間で電気的に短絡する
こともなく設定通りの電位を共通電極に印加できた。
【００２６】尚、比較のために、実施例２の構成の液晶
パネルで、対向基板端部位置から導上下導通続用端子１
４までの距離を０、１００、２００、３００、５００ミ
クロンと変化させたものを各５０個づつ作成し、導通材
のはみ出しによる対向電極・基板端面との短絡率を測定
したところ、０ミクロンでは約９２％、１００ミクロン
では７０％、２００ミクロンでは３５％であり、３００
ミクロンではほぼ３％を示し２５０ミクロンあたりから
急激に歩留まりが改善されることが分かり、５００ミク
ロンにおいては１００％良好であった。
パネルで、対向基板端部位置から導上下導通続用端子１
４までの距離を０、１００、２００、３００、５００ミ
クロンと変化させたものを各５０個づつ作成し、導通材
のはみ出しによる対向電極・基板端面との短絡率を測定
したところ、０ミクロンでは約９２％、１００ミクロン
では７０％、２００ミクロンでは３５％であり、３００
ミクロンではほぼ３％を示し２５０ミクロンあたりから
急激に歩留まりが改善されることが分かり、５００ミク
ロンにおいては１００％良好であった。
【００２７】以上のように、第１の実施例及び第２の実
施例では、石英基板上に多結晶ＴＦＴおよびシリコン基
板上にＭＯＳＦＥＴを用いた基板にて説明されている
が、ガラス基板上にアモルファスＴＦＴを用いた液晶パ
ネルにおいても、また反射、透過パネルに関係なく同様
な効果が期待でき、上下導通接続用端子の形状も四角形
に限定されるものではなく端子の数も４隅全てに設けな
くてもよい。さらには、素子基板側をパネルが多数とれ
る形状の大板とし、これにパネルサイズの対向基板を貼
り合わせ後に素子基板をパネルサイズに切断する製造方
法においても、導通材のはみ出しによる後工程での欠落
不良を防止できるため同様の効果が期待できる。
施例では、石英基板上に多結晶ＴＦＴおよびシリコン基
板上にＭＯＳＦＥＴを用いた基板にて説明されている
が、ガラス基板上にアモルファスＴＦＴを用いた液晶パ
ネルにおいても、また反射、透過パネルに関係なく同様
な効果が期待でき、上下導通接続用端子の形状も四角形
に限定されるものではなく端子の数も４隅全てに設けな
くてもよい。さらには、素子基板側をパネルが多数とれ
る形状の大板とし、これにパネルサイズの対向基板を貼
り合わせ後に素子基板をパネルサイズに切断する製造方
法においても、導通材のはみ出しによる後工程での欠落
不良を防止できるため同様の効果が期待できる。
【００２８】
【発明の効果】以上述べたように、本発明の液晶パネル
によれば、上下導通のための端子を基板端部から一定間
隔以上離すことにより、上下導通材の安定した形成が可
能となりさらには導通材のはみ出しによる基板端面との
短絡を防止し、それにより安定した共通電極電位を印加
でき優れた表示品位の液晶パネルが提供できるものであ
る。従って本発明の液晶パネルを用いた投写型表示装置
はより小型でコンパクトな設計が可能となる。
によれば、上下導通のための端子を基板端部から一定間
隔以上離すことにより、上下導通材の安定した形成が可
能となりさらには導通材のはみ出しによる基板端面との
短絡を防止し、それにより安定した共通電極電位を印加
でき優れた表示品位の液晶パネルが提供できるものであ
る。従って本発明の液晶パネルを用いた投写型表示装置
はより小型でコンパクトな設計が可能となる。
【図１】本発明の第１、第２の実施例を示す平面略図。
【図２】本発明の第１の実施例の上下導通接続用端子周
辺の拡大図。
辺の拡大図。
【図３】本発明の第２の実施例の上下導通接続用端子周
辺の拡大図。
辺の拡大図。
【図４】従来の液晶パネルを示す平面略図。
【図５】従来の液晶パネルの上下導通接続用端子周辺の
拡大図。
拡大図。
１１,４１ 素子基板 １２,４２ 対向基板 １３,４３ シール １４,４４ 上下導通接続用端子 １５,４５ 液晶 １６,４６ 上下導通材 １７,４７ 実装端子部 １８ 対向基板端部と上下導通接続用端子の距
離
離
Claims (3)
- 【請求項１】 トランジスタ及び該トランジスタに接続
される画素電極をマトリクス状に形成した第１の基板
と、共通電極を有する第２の基板とが互いに間隙を有し
て配置され、この間隙に液晶を挟持してなる液晶パネル
において、前記共通電極に電位を与えるために前記第１
の基板上に設けられる上下導通接続用の端子が、前記第
２の基板の端部より少なくとも２５０ミクロン以上内側
に形成されたことを特徴とする液晶パネル。 - 【請求項２】 前記第１の基板が半導体基板であること
を特徴とする請求項１記載の液晶パネル。 - 【請求項３】 前記第１の基板と前記第２の基板の端部
はほぼ一致され、前記上下導通接続用の端子が当該端部
より少なくとも５００ミクロン以上内側に形成されたこ
とを特徴とする請求項２記載の液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22834297A JPH1164874A (ja) | 1997-08-25 | 1997-08-25 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22834297A JPH1164874A (ja) | 1997-08-25 | 1997-08-25 | 液晶パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1164874A true JPH1164874A (ja) | 1999-03-05 |
Family
ID=16874967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22834297A Withdrawn JPH1164874A (ja) | 1997-08-25 | 1997-08-25 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1164874A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125498A (ja) * | 1999-08-23 | 2001-05-11 | Agilent Technol Inc | 表示装置 |
| JP2002214627A (ja) * | 2000-11-17 | 2002-07-31 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに投射型表示装置 |
| US6750937B2 (en) | 2000-11-17 | 2004-06-15 | Seiko Epson Corporation | Electro-optical device, method for manufacturing the same, and projection display apparatus having an electrically conductive sealing member |
| US6867832B2 (en) | 2000-07-06 | 2005-03-15 | Nec Lcd Technologies, Ltd. | Reflector formed with highly reliable conductive pattern, process for fabricating reflector and liquid crystal display unit using the same |
| JP2010145546A (ja) * | 2008-12-16 | 2010-07-01 | Tesucomu Kk | 液晶表示装置 |
-
1997
- 1997-08-25 JP JP22834297A patent/JPH1164874A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125498A (ja) * | 1999-08-23 | 2001-05-11 | Agilent Technol Inc | 表示装置 |
| EP1079258A3 (en) * | 1999-08-23 | 2001-10-10 | Agilent Technologies, Inc. (a Delaware corporation) | Electro-optical material-based display device |
| US6721029B2 (en) | 1999-08-23 | 2004-04-13 | Agilent Technologies, Inc. | Electro-optical material-based display device |
| US6867832B2 (en) | 2000-07-06 | 2005-03-15 | Nec Lcd Technologies, Ltd. | Reflector formed with highly reliable conductive pattern, process for fabricating reflector and liquid crystal display unit using the same |
| US7136123B2 (en) | 2000-07-06 | 2006-11-14 | Nec Lcd Technologies, Ltd. | Reflector formed with highly reliable conductive pattern, process for fabricating reflector and liquid crystal display unit using the same |
| JP2002214627A (ja) * | 2000-11-17 | 2002-07-31 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに投射型表示装置 |
| US6750937B2 (en) | 2000-11-17 | 2004-06-15 | Seiko Epson Corporation | Electro-optical device, method for manufacturing the same, and projection display apparatus having an electrically conductive sealing member |
| JP2010145546A (ja) * | 2008-12-16 | 2010-07-01 | Tesucomu Kk | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8421973B2 (en) | Liquid crystal display device | |
| US5798812A (en) | Active matrix substrate and display device using the same with extending protrusions between gate and source line terminals | |
| US6859247B2 (en) | Electro-optical apparatus and projection-type display apparatus | |
| US6989879B1 (en) | Liquid crystal panel and method of fabricating the same | |
| US7298448B2 (en) | Liquid crystal display with a uniform common voltage and method thereof | |
| CN109521610A (zh) | 显示装置及其制作方法 | |
| KR20070122145A (ko) | 전기 광학 장치 및 전자 기기 | |
| KR20050068855A (ko) | 액정표시장치용 어레이 기판 | |
| JP5392975B2 (ja) | 液晶表示装置およびその作製方法 | |
| CN114721192A (zh) | 阵列基板及其制备方法、显示面板 | |
| JP2002196355A (ja) | 液晶表示装置 | |
| JPH1164874A (ja) | 液晶パネル | |
| JPH07311385A (ja) | 液晶表示装置およびその製造方法 | |
| JP3265687B2 (ja) | 液晶表示装置 | |
| US11218673B2 (en) | Projection-type display apparatus | |
| JP3219232B2 (ja) | 液晶表示装置 | |
| JP4116775B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3105187B2 (ja) | カラー液晶パネルおよびその製造方法 | |
| JP2002244592A (ja) | 表示素子及び表示装置及びその製造方法 | |
| JP2548569B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2000066181A (ja) | 液晶表示素子 | |
| JPH11142884A (ja) | カラー液晶パネルおよびその製造方法 | |
| KR100911464B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| JPH1152424A (ja) | 液晶パネル | |
| JP2001281691A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |