JPH1167832A - 半導体装置を有する電子装置および半導体装置の実装方法 - Google Patents

半導体装置を有する電子装置および半導体装置の実装方法

Info

Publication number
JPH1167832A
JPH1167832A JP9222598A JP22259897A JPH1167832A JP H1167832 A JPH1167832 A JP H1167832A JP 9222598 A JP9222598 A JP 9222598A JP 22259897 A JP22259897 A JP 22259897A JP H1167832 A JPH1167832 A JP H1167832A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
semiconductor device
connection terminal
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9222598A
Other languages
English (en)
Inventor
Seishi Imasu
誠士 今須
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9222598A priority Critical patent/JPH1167832A/ja
Publication of JPH1167832A publication Critical patent/JPH1167832A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の表面に設けられた接続端子とプ
リント配線基板の配線との電気的接続の信頼性を向上す
る。 【解決手段】 配線接続部２を有する配線がプリントさ
れたプリント配線基板１に、配線接続部２に対応して形
成されたＡｕスタッドバンプ４を半導体基板３の表面に
有する半導体装置をフリップチップアタッチにより実装
する。プリント配線基板１と半導体基板３との接合材料
として異方性導電樹脂フィルム５を形成し、異方性導電
樹脂フィルム５として、Ａｕスタッドバンプ４の材料で
ある金の熱膨張係数と同等、またはそれ以下の熱膨張係
数を有する材料を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、ＦＣＡ（Flip ChipAttac
h）構造のアウターリード（接続端子）を有する半導体
装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】近年の多種多様なエレクトロニクス製
品、特にパーソナルコンピュータや携帯電話等の情報機
器の小型化、薄型化あるいは軽量化、および高機能化の
進展は著しい。このような技術の流れを支える主要技術
の一つとして高密度実装技術が注目されている。
【０００３】高密度実装技術には、パッケージの小型
化、薄型化により高密度実装を達成しようとするパッケ
ージングの技術とベアチップのプリント配線基板への実
装による小型化、薄型化の実現を図るベアチップ実装の
技術とが知られている。特にベアチップ実装は、ワイヤ
ボンディング工法によるフェイスアップ実装からフリッ
プチップ工法によるフェイスダウン実装へと変化しつつ
あり、ＫＧＤ（Known Good Die）技術や高密度プリント
配線基板製造技術の確立が待たれるものの、実装スペー
スを極限まで省略できる実装技術として期待されてい
る。
【０００４】代表的なフリップチップ実装（ＦＣＡ;Fli
p Chip Attach 構造）について説明すれば以下の通りで
ある。
【０００５】第１に、半導体装置のボンディングパッド
上にアウターリードとしてはんだバンプを形成し、半導
体装置をプリント配線基板上にマウントした後、はんだ
バンプをリフローして半導体装置とプリント配線基板と
の電気的な接続を行い、半導体装置とプリント配線基板
との間に樹脂からなるアンダーフィルを形成するＣ４
（Controlled Collapse Chip Connection ）工法が知ら
れている。
【０００６】また、第２に、その先端部が鋭利な形状を
有するスタッドバンプ（主に金（Ａｕ）からなる）を半
導体装置のボンディングパッド上に形成し、スタッドバ
ンプの先端部に導電性ペーストたとえば銀（Ａｇ）ペー
ストを塗布してプリント配線基板上にマウントし、キュ
アした後にアンダーフィルを形成するＳＢＢ（Stad Bum
p Bonding ）工法が知られている。
【０００７】さらに、第３に、スタッドバンプを有する
半導体装置を、異方性導電樹脂フィルム（ＡＣＦ;Aniso
tropic Conductive Film）が貼付されたプリント配線基
板上にマウントし、加圧状態で加熱して電気的接続を得
ると同時に半導体基板とプリント配線基板との接着およ
び接続部の保護を行うＡＣＦ工法が知られている。この
ＡＣＦ工法では、後にアンダーフィルの形成が必要でな
いという利点がある。
【０００８】なお、上記したフリップチップ実装の技術
については、たとえば、第２０回松下クリエイトショー
（１９９６年１２月）、セミナ予稿集、「最新フリップ
チップ実装プロセス」、ｐ１〜ｐ７に記載されている。
【０００９】
【発明が解決しようとする課題】しかし、前記した従来
技術には、以下に説明するような問題点があることを本
発明者らは認識した。
【００１０】前記アンダーフィルあるいは異方性導電樹
脂フィルムは、加圧しながら加熱して形成されるもので
あり、このため、室温に温度が降下した場合にはアンダ
ーフィルあるいは異方性導電樹脂フィルムの硬化収縮ま
たは熱収縮による応力のため半導体基板とプリント配線
基板との間に引っ張り応力が発生し、両部材が接着され
ることとなる。すなわち、接続端子（アウターリード）
であるバンプあるいはスタッドバンプとプリント配線基
板の配線との間には圧縮応力が発生し、これにより電気
的な接続が保持されることとなる。
【００１１】しかしながら、一般的に接着部材であるア
ンダーフィル（樹脂）あるいは異方性導電樹脂フィルム
の熱膨張係数は、接続端子（アウターリード）であるは
んだバンプあるいは金からなるスタッドバンプの熱膨張
係数よりも大きく、このため半導体装置が実装されたプ
リント配線基板に熱サイクルが加わった場合には、アン
ダーフィルあるいは異方性導電樹脂フィルムと接続端子
との熱膨張係数の相違による熱歪みが接続端子の先端部
分とプリント配線基板の配線の接続部との間に集中す
る。したがって、低温時には接続端子が配線の接続部に
押しつけられることによる塑性変形あるいは破断、亀裂
が発生し、高温時には接続端子の配線接続部からの剥離
等が発生して接続の信頼性を低下する。著しい場合には
接続端子と配線との間の電気的接続が保てず断線状態と
なる。
【００１２】本発明の目的は、半導体装置の表面に設け
られた接続端子（アウターリード）と、プリント配線基
板の配線との電気的接続の信頼性を向上することにあ
る。
【００１３】本発明の他の目的は、その表面にバンプ等
の接続端子（アウターリード）が設けられた半導体装置
がプリント配線基板にマウントされた電子装置の信頼性
を向上することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１６】（１）本発明の電子装置は、その表面のボ
ンディングパッドに接続端子が設けられた半導体装置
と、接続端子が接続される接続部を含む配線が形成され
たプリント配線基板とを有し、半導体装置とプリント配
線基板との隙間に設けられた接合材料により半導体装置
とプリント配線基板とが接着された電子装置であって、
接合材料の熱膨張係数を、接続端子の熱膨張係数と比較
して同等またはそれ以下としたものである。
【００１７】このような電子装置によれば、接合材料の
熱膨張係数が接続端子の熱膨張係数と比較して同等また
はそれ以下であるため、半導体装置に熱サイクルが加わ
っても接続端子は常にプリント配線基板の配線に押しつ
けられた状態となる。つまり、熱サイクルによる加熱が
加わっても接合材料の熱膨張は接続端子の熱膨張と等し
いかまたは小さいため接続端子の応力は常にプリント配
線基板の配線に押しつけられる方向に作用する。一方熱
サイクルによる冷却が加わっても接合材料と接続端子と
の熱収縮差による接続部分の引っ張り応力は本来の室温
状態における接合材料の熱収縮による圧縮応力が存在す
るため打ち消され、やはり接続端子はプリント配線基板
の配線に押しつけられた状態となる。このため、接続端
子とプリント配線基板の配線との電気的接続は常に保持
され、電子装置の信頼性を高く保つことが可能となる。
【００１８】なお、上記のような熱膨張係数の関係は、
接続端子を、金（Ａｕ）を主成分とし、あるいは錫・銀
系（Ｓｎ−Ａｇ系）もしくは鉛・錫系（Ｐｂ−Ｓｎ系）
はんだを主成分とするスタッドバンプまたははんだバン
プとする場合には、接合部材の熱膨張係数を２０×１０
-6［ｄｅｇ-1］以下とすることにより実現できる。金、
錫・銀系（Ｓｎ−Ａｇ系）もしくは鉛・錫系（Ｐｂ−Ｓ
ｎ系）はんだの熱膨張係数は、各々、１４×１０-6［ｄ
ｅｇ-1］、２０×１０-6［ｄｅｇ-1］、２０×１０
-6［ｄｅｇ-1］であるためである。
【００１９】また、接合部材の熱膨張係数を２０×１０
-6［ｄｅｇ-1］以下とするためには、接合部材の母材
を、綿布積層フェノール樹脂、フェノリック系メラミン
樹脂、ガラス繊維布積層不飽和ポリエステル、ガラス繊
維充填エポキシ樹脂、アリル樹脂、ポリイミド、珪素樹
脂から選択された１の材料またはその複合材料からなる
ものとすることができ、あるいは、接合部材に、シリカ
またはガラス繊維からなるフィラーを混入することがで
きる。
【００２０】このような材料を母材として用いることに
より、あるいは母材にフィラーを混入することにより、
その熱膨張係数を１５×１０-6［ｄｅｇ-1］程度に低減
することが可能である。
【００２１】また、接合部材としては、異方性導電樹脂
フィルムを用いることができ、また、接続端子と配線の
接続部との界面には銀（Ａｇ）ペーストを形成し、アン
ダーフィルに絶縁性の樹脂を用いることができる。これ
により、接続端子と配線間の電気的接続を確保しつつ半
導体装置とプリント配線基板間の接着性と端子部分の保
護を図ることができる。
【００２２】（２）本発明の半導体装置の実装方法は、
その表面のボンディングパッドに接続端子が設けられた
半導体装置を、接続端子に対応する接続部を有する配線
が形成されたプリント配線基板に実装する半導体装置の
実装方法であって、（ａ）半導体基板のボンディングパ
ッド領域に接続端子を形成し、その高さレベルのレベリ
ングを行う工程、（ｂ）配線が形成されたプリント配線
基板上に、接続端子の熱膨張係数に比較して同等または
それ以下の熱膨張係数を有する異方性導電樹脂フィルム
を貼付する工程、（ｃ）接続端子が対応する接続部に接
続されるように半導体装置をプリント配線基板にマウン
トし、半導体装置とプリント配線基板との間に圧力を加
えつつ加熱する工程、を含むものである。
【００２３】また、本発明の半導体装置の実装方法は、
その表面のボンディングパッドに接続端子が設けられた
半導体装置を、接続端子に対応する接続部を有する配線
が形成されたプリント配線基板に実装する半導体装置の
実装方法であって、（ａ）半導体基板のボンディングパ
ッド領域に接続端子を形成し、接続端子の先端に銀（Ａ
ｇ）ペーストを塗布する工程、（ｂ）接続端子が対応す
る接続部に接続されるように半導体装置をプリント配線
基板にマウントし、半導体装置とプリント配線基板との
間に圧力を加えつつ銀（Ａｇ）ペーストを乾燥する工
程、（ｃ）半導体装置とプリント配線基板との間に圧力
を加えつつ、半導体装置とプリント配線基板との隙間
に、接続端子の熱膨張係数に比較して同等またはそれ以
下の熱膨張係数を有する樹脂を充填する工程、（ｄ）半
導体装置とプリント配線基板との間に圧力を加えつつ、
樹脂に熱処理を施し、樹脂を硬化する工程、を含むもの
である。
【００２４】このような半導体装置の実装方法によれ
ば、前記した半導体装置を有する電子装置を製造するこ
とができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２６】（実施の形態１）図１は、本発明の一実施
の形態である電子装置の一部を示した断面図であり、半
導体装置がプリント配線基板にマウントされた状態を拡
大して示したものである。
【００２７】プリント配線基板１には配線がプリントさ
れ、配線の一部には配線接続部２が形成されている。配
線接続部２には金メッキが施されていることが好まし
い。これにより接続信頼性を向上できる。
【００２８】本実施の形態の電子装置に用いられる半導
体装置は、半導体基板３の表面にアウターリードとして
Ａｕスタッドバンプ４が形成されている。いうまでもな
いが半導体基板３の主面上にはＭＩＳＦＥＴあるいはバ
イポーラトランジスタ等の半導体素子が形成されており
図示は省略している。Ａｕスタッドバンプ４は、それら
半導体素子により構成される電子回路の入力あるいは出
力端子、もしくは電源端子となるものである。
【００２９】配線接続部２とＡｕスタッドバンプ４とは
互いに接触され、電気的な接続が確保されている。すな
わち、あらかじめＡｕスタッドバンプ４に対応する位置
に配線接続部２を設けた配線をプリント配線基板１に形
成しておく。
【００３０】プリント配線基板１と半導体基板３との間
には、異方性導電樹脂フィルム５が接合材料として形成
されている。後に説明するように、異方性導電樹脂フィ
ルム５は、加圧されながら加熱されて形成されるもので
あるため、室温状態においてはその熱収縮によりプリン
ト配線基板１と半導体基板３とを引っ張る応力が発生し
ており、この応力によりＡｕスタッドバンプ４が配線接
続部２に押しつけられた状態となっている。すなわち、
異方性導電樹脂フィルム５は、プリント配線基板１と半
導体基板３との接合材料として機能している。
【００３１】異方性導電樹脂フィルム５には、導電性の
粒子としてニッケル粒子が分散されている。このように
ニッケル粒子が分散された異方性導電樹脂フィルム５を
用いることにより、配線接続部２とＡｕスタッドバンプ
４との間にニッケル粒子が介在し、接続の信頼性を向上
することができる。ただし、ニッケル粒子に限定される
わけではなく、他の金属粒子であってもよい。また、ニ
ッケル粒子の存在は必須ではなく、接続信頼性が確保さ
れる限りにおいてはニッケル粒子はなくてもよい。
【００３２】また、従来主に用いられている異方性導電
樹脂フィルムの母材は、エポキシ系の樹脂であるが、本
実施の形態においては、異方性導電樹脂フィルム５の母
材として、綿布積層フェノール樹脂、フェノリック系メ
ラミン樹脂、ガラス繊維布積層不飽和ポリエステル、ガ
ラス繊維充填エポキシ樹脂、アリル樹脂、ポリイミド、
珪素樹脂を用いることができる。これらの材料は、その
材料自体の熱膨張係数が低いもので１０×１０-6［ｄｅ
ｇ-1］であり、金の熱膨張係数１４×１０-6［ｄｅ
ｇ-1］と同等またはそれよりも低くすることが可能であ
る。このように、異方性導電樹脂フィルム５の熱膨張係
数をＡｕスタッドバンプ４の熱膨張係数よりも低くある
いは同等とすることにより熱サイクルをかけても配線接
続部２とＡｕスタッドバンプ４との間には常に圧縮応力
が印加されることとなり、接続の信頼性を向上して電子
装置の信頼性を高めることができる。なお、異方性導電
樹脂フィルム５の母材は、前記に列記した材料の単体で
もよいがそれらの積層体であってもよい。
【００３３】また、異方性導電樹脂フィルム５には、シ
リカまたはガラス繊維からなるフィラーを混入すること
ができる。これにより、母材となる樹脂自体の熱膨張係
数が大きくても、フィラーの混入により熱膨張係数を１
６×１０-6［ｄｅｇ-1］程度まで低下することができ
る。
【００３４】次に、図２を用いて前記した電子装置の製
造方法を説明する、図２は、本実施の形態の電子装置の
製造工程をその工程順に示した断面である。
【００３５】まず、半導体基板３の主面上に周知の技術
を用いて半導体素子を形成し、シリコン窒化膜あるいは
ポリイミド等の樹脂膜によりパッシベーション膜を形成
した後にボンディングパッド部を開口し、そのボンディ
ングパッド部にＡｕスタッドバンプ４を形成する（図２
（ａ））。Ａｕスタッドバンプ４は、公知のワイヤボン
ダによりＡｕ線をボンディングパッド部にボールボンデ
ィングし、このボール部を切断することにより形成する
ことができる。これにより先端部を鋭利な形状（スタッ
ド形状）に形成して接続信頼性を向上できる。ただし、
接続部分での接続信頼性が確保できる限りスタッド形状
に限定されず、ボール形状であってもよい。
【００３６】一方、配線が形成されたプリント配線基板
１を準備する。配線には配線接続部２が含まれている。
この配線接続部２が形成された側のプリント配線基板１
に異方性導電樹脂フィルム５を貼付する（図２
（ｂ））。異方性導電樹脂フィルム５は、前記したとお
り熱膨張係数が金の熱膨張係数と同等またはそれ以下の
ものを用いる。なお、本工程と図２（ａ）に示した工程
との前後は問わない。
【００３７】次に、図２（ａ）に示したＡｕスタッドバ
ンプ４の高さのレベリングを行う（図２（ｃ））。レベ
リングは、Ａｕスタッドバンプ４が設けられた半導体基
板３をたとえばガラス板等の平坦性が確保されている定
盤６に対向して設置し、Ａｕスタッドバンプ４の高さレ
ベルが揃う程度まで半導体基板３を定盤６に押しつける
ことにより行う。
【００３８】次に、Ａｕスタッドバンプ４の位置が対応
する配線接続部２の位置に対向するように位置合わせを
行い、半導体基板３をプリント配線基板１に押しつけて
マウントする（図２（ｄ））。マウントの際には、加圧
すると同時に加熱し、異方性導電樹脂フィルム５を軟化
させて接着させる。これにより半導体基板３とプリント
配線基板１との間に異方性導電樹脂フィルム５が完全に
充填されるようにする（図２（ｅ））。なお、この加圧
の作用によりＡｕスタッドバンプ４の先端部が潰れ、配
線接続部２に確実に接続されることとなる。また、半導
体基板３とプリント配線基板１との間隔はできるだけ狭
いことが好ましい。間隔を狭くすることにより熱ストレ
スによる半導体基板３のプリント配線基板１からの剥離
強度を向上できることが本発明者らの実験検討により判
明している。
【００３９】このようにして半導体基板３が接着された
プリント配線基板１が冷却され、室温に低下することに
より、異方性導電樹脂フィルム５が熱収縮し半導体基板
３がプリント配線基板１に押しつけられ、Ａｕスタッド
バンプ４が配線接続部２に押しつけられて電気的接続が
保たれることとなる。
【００４０】また、本実施の形態では、異方性導電樹脂
フィルム５に金よりも熱膨張係数の小さいものまたは同
等なものを用いるため、熱サイクルを加えてもＡｕスタ
ッドバンプ４と配線接続部２との接続信頼性が低下する
ことがなく、電子装置の信頼性を向上することができ
る。
【００４１】（実施の形態２）図３は、本発明の他の実
施の形態である電子装置の一部を示した断面図であり、
半導体装置がプリント配線基板にマウントされた状態を
拡大して示したものである。
【００４２】本実施の形態の電子装置は、実施の形態１
と同様な配線接続部２を有するプリント配線基板１と、
半導体基板３上にＡｕスタッドバンプ４が設けられた半
導体装置とを有するものであるが、アンダーフィルとし
て絶縁性の樹脂７が設けられ、配線接続部２とＡｕスタ
ッドバンプ４との接続部に銀ペースト８が形成されてい
る点が実施の形態１と相違する。したがって、以下の説
明では実施の形態１と相違する部分についてのみ説明
し、同様の部分については説明を省略する。
【００４３】アンダーフィルとして形成される樹脂７
は、プリント配線基板１と半導体基板３との間の接合材
料として機能するものである。本実施の形態では、樹脂
７を用いるため、材料の選択の幅が広がり、設計の自由
度を増し、コストの低減を図ることが可能となる。樹脂
７として、その母材を、綿布積層フェノール樹脂、フェ
ノリック系メラミン樹脂、ガラス繊維布積層不飽和ポリ
エステル、ガラス繊維充填エポキシ樹脂、アリル樹脂、
ポリイミド、珪素樹脂とすることができる。また、それ
らの積層体であってもよく、シリカまたはガラス繊維か
らなるフィラーを混入することができる。これにより、
樹脂７の熱膨張係数を金と同等もしくはそれ以下として
接続信頼性を向上することができる。
【００４４】また、銀ペースト８は、配線接続部２とＡ
ｕスタッドバンプ４との電気的接続を確実なものにする
作用を有する。
【００４５】次に、図４を用いて前記した電子装置の製
造方法を説明する、図４は、本実施の形態の電子装置の
製造工程をその工程順に示した断面である。
【００４６】まず、半導体基板３の主面上に周知の技術
を用いて半導体素子を形成し、シリコン窒化膜あるいは
ポリイミド等の樹脂膜によりパッシベーション膜を形成
した後にボンディングパッド部を開口し、そのボンディ
ングパッド部にＡｕスタッドバンプ４を形成する（図４
（ａ））。Ａｕスタッドバンプ４は、公知のワイヤボン
ダにより形成することができることは実施の形態１と同
様である。
【００４７】次に、Ａｕスタッドバンプ４の先端部に銀
ペースト８を塗布する（図４（ｂ））。銀ペースト８に
よりＡｕスタッドバンプ４と配線接続部２との電気的接
続を安定して行うことができる。
【００４８】次に、Ａｕスタッドバンプ４の位置が対応
する配線接続部２の位置に対向するように位置合わせを
行い、半導体基板３をプリント配線基板１に押しつけて
マウントする（図４（ｃ））。マウントの際には、加圧
しつつ乾燥を行って、銀ペースト８を固化する。
【００４９】次に、アンダーフィルとなる樹脂７を充填
する（図４（ｄ））。樹脂７の充填は、加圧したまま行
う。その後、プリント配線基板１の全体をベーク（熱処
理）して樹脂７を固化する。ベークは加圧したまま行
う。なお、加圧の作用によりＡｕスタッドバンプ４の先
端部が潰れ、配線接続部２に確実に接続されることとな
る点は実施の形態１と同様である。また、半導体基板３
とプリント配線基板１との間隔はできるだけ狭いことが
好ましいことも実施の形態１と同様である。
【００５０】このようにして半導体基板３が接着された
プリント配線基板１が冷却され、室温に低下することに
より、樹脂７が熱収縮し半導体基板３がプリント配線基
板１に押しつけられ、Ａｕスタッドバンプ４が配線接続
部２に押しつけられて電気的接続が保たれることとな
る。
【００５１】また、本実施の形態では、樹脂７に金より
も熱膨張係数の小さいものまたは同等なものを用いるた
め、熱サイクルを加えてもＡｕスタッドバンプ４と配線
接続部２との接続信頼性が低下することがなく、電子装
置の信頼性を向上することができる。
【００５２】（実施の形態３）図５は、本発明のさらに
他の実施の形態であるノート型パーソナルコンピュータ
の一例を示した正面図である。図５において内部構造の
一部が見えるように破断部を示している。
【００５３】本実施の形態のノート型パーソナルコンピ
ュータは、本体部分に入力装置であるキーボード１１お
よび指示入力装置１２を有し、表示部として液晶モニタ
１３を有するものである。
【００５４】本体内部にはプリント配線基板であるマザ
ーボード１４を有し、マザーボード１４上には、前記し
た実施の形態１または２に記載した方法でマウントされ
た半導体基板３を有する。すなわち、半導体基板３は、
マザーボード１４上にフリップチップ実装されている。
半導体基板３としてはＣＰＵ（Central Processing Uni
t ）であるマイクロプロセッサ、ＤＲＡＭ（Dynamic Ra
ndum Access Memory）、ＳＲＡＭ（Static Randum Acce
ss Memory ）、ＲＯＭ（Read Only Memory）、ＭＭＵ
（Memory Manegement Unit）等を例示できる。
【００５５】このように半導体基板３がマザーボード１
４上にフリップチップ実装されているため、ノート型パ
ーソナルコンピュータを薄型化し、また、小型化するこ
とが可能となる。また、フリップチップ実装することに
より半導体基板３間の距離を近接してマザーボード１４
の配線距離を短縮し、ノート型パーソナルコンピュータ
の性能を向上することができる。また、前記した実施の
形態１または２に記載した方法で半導体基板３を実装す
るため、ノート型パーソナルコンピュータの使用環境等
により熱サイクルが加わったとしても半導体基板３の接
続信頼性が向上しているため、ノート型パーソナルコン
ピュータの信頼性を高く保つことができる。
【００５６】また、表示部を構成する液晶モニタ１３
は、液晶モジュール１５としてノート型パーソナルコン
ピュータに設置されている。液晶モジュール１５は液晶
パネル１６とその液晶パネル１６を駆動する周辺回路の
駆動回路モジュール１７とからなる。液晶パネル１６と
してはＴＦＴ（Thin Film Transitor ）を用いたアクテ
ィブマトリックス型の液晶パネル、ＳＴＮ（Super Twis
ted Nematic ）液晶等を用いた単純マトリックス型の液
晶パネルを例示できる。駆動回路モジュール１７には、
プリント配線基板上に前記した実施の形態１または２に
記載した方法で実装された半導体基板３を有する。すな
わち、半導体基板３は、駆動回路モジュール１７のプリ
ント配線基板上にフリップチップ実装されている。な
お、駆動回路モジュール１７は、プリント配線基板上に
半導体基板３が実装されたものではなく、ガラス基板上
に直接実装されたＣＯＧ（Chip On Glass ）方式のもの
であってもよい。
【００５７】このように半導体基板３がプリント配線基
板上にフリップチップ実装されているため、駆動回路モ
ジュール１７を小型化および薄型化して液晶モジュール
１５の小型化および薄型化を図ることができる。この結
果、ノート型パーソナルコンピュータを薄型化し、小型
化することが可能となる。また、前記した実施の形態１
または２に記載した方法で半導体基板３を実装するた
め、ノート型パーソナルコンピュータの使用環境等によ
り熱サイクルが加わったとしても半導体基板３の接続信
頼性が向上しているため、液晶モジュール１５のの信頼
性を向上し、ノート型パーソナルコンピュータの信頼性
を高く保つことができる。
【００５８】（実施の形態４）図６は、本発明のさらに
他の実施の形態である情報携帯端末の一例を示した斜視
図である。図６において内部構造の一部が見えるように
破断部を示している。
【００５９】本実施の形態の情報携帯端末は、本体部分
に入力装置と出力装置を兼ねた液晶表示部１８有する。
情報入力はペン１９を用いて液晶表示部１８に直接座標
入力することにより行うことができる。座標入力は圧力
を検知する方式、あるいは、光学的に位置を検知する方
式にいずれの方式であってもよい。
【００６０】本体内部にはプリント配線基板であるマザ
ーボード１４を有し、マザーボード１４上には、前記し
た実施の形態１または２に記載した方法でマウントされ
た半導体基板３を有する。すなわち、半導体基板３は、
マザーボード１４上にフリップチップ実装されている。
半導体基板３としてはＣＰＵ（Central Processing Uni
t ）であるマイクロプロセッサ、ＤＲＡＭ（Dynamic Ra
ndum Access Memory）、ＳＲＡＭ（Static Randum Acce
ss Memory ）、ＲＯＭ（Read Only Memory）、ＭＭＵ
（Memory Manegement Unit）等を例示できる。
【００６１】このように半導体基板３がマザーボード１
４上にフリップチップ実装されているため、情報携帯端
末を薄型化し、小型化することが可能となる。また、フ
リップチップ実装することにより半導体基板３間の距離
を近接してマザーボード１４の配線距離を短縮し、情報
携帯端末の性能を向上することができる。また、前記し
た実施の形態１または２に記載した方法で半導体基板３
を実装するため、情報携帯端末の使用環境等により熱サ
イクルが加わったとしても半導体基板３の接続信頼性が
向上しているため、情報携帯端末の信頼性を高く保つこ
とができる。
【００６２】（実施の形態５）図７は、本発明のさらに
他の実施の形態である携帯電話機の一例を示した斜視図
である。図７において内部構造の一部が見えるように破
断部を示している。
【００６３】本実施の形態の携帯電話機は、受信用スピ
ーカ部２０、受発信操作あるいは発信番号選択用のキー
２１、通話用マイク（図示せず）を有する。また、本体
内部にはプリント配線基板２２を有し、プリント配線基
板２２上には、前記した実施の形態１または２に記載し
た方法でマウントされた半導体基板３を有する。すなわ
ち、半導体基板３は、プリント配線基板２２上にフリッ
プチップ実装されている。半導体基板３としては、デー
タプロセッシング用のマイクロプロセッサ、発信番号記
憶用のＥＥＰＲＯＭ（Electoricaly Erasable Read Onl
y Memory）、信号処理用のアナログＬＳＩ等を例示でき
る。
【００６４】このように半導体基板３がプリント配線基
板２２上にフリップチップ実装されているため、携帯電
話機を薄型化し、小型化することが可能となる。また、
前記した実施の形態１または２に記載した方法で半導体
基板３を実装するため、携帯電話機の使用環境等により
熱サイクルが加わったとしても半導体基板３の接続信頼
性が向上しているため、携帯電話機の信頼性を高く保つ
ことができる。
【００６５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００６６】たとえば、実施の形態１および２ではＡｕ
スタッドバンプの例を示したが、錫・銀系（Ｓｎ−Ａｇ
系）もしくは鉛・錫系（Ｐｂ−Ｓｎ系）はんだを主成分
とするはんだバンプであってもよい。
【００６７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００６８】（１）半導体装置の表面に設けられた接続
端子（アウターリード）と、プリント配線基板の配線と
の電気的接続の信頼性を向上することができる。
【００６９】（２）その表面にバンプ等の接続端子（ア
ウターリード）が設けられた半導体装置がプリント配線
基板にマウントされた電子装置の信頼性を向上すること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である電子装置の一部を
示した断面図である。
【図２】（ａ）〜（ｅ）は、本発明の一実施の形態であ
る電子装置の製造工程をその工程順に示した断面であ
る。
【図３】本発明の他の実施の形態である電子装置の一部
を示した断面図である。
【図４】（ａ）〜（ｄ）は、本発明の一実施の形態であ
る電子装置の製造工程をその工程順に示した断面であ
る。
【図５】本発明のさらに他の実施の形態であるノート型
パーソナルコンピュータの一例を示した正面図である。
【図６】本発明のさらに他の実施の形態である情報携帯
端末の一例を示した斜視図である。
【図７】本発明のさらに他の実施の形態である携帯電話
機の一例を示した斜視図である。
【符号の説明】
１ プリント配線基板 ２ 配線接続部 ３ 半導体基板 ４ Ａｕスタッドバンプ ５ 異方性導電樹脂フィルム ６ 定盤 ７ 樹脂 ８ 銀ペースト １１ キーボード １２ 指示入力装置 １３ 液晶モニタ １４ マザーボード １５ 液晶モジュール １６ 液晶パネル １７ 駆動回路モジュール １８ 液晶表示部 １９ ペン ２０ 受信用スピーカ部 ２１ キー ２２ プリント配線基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 その表面のボンディングパッドに接続端
    子が設けられた半導体装置と、前記接続端子が接続され
    る接続部を含む配線が形成されたプリント配線基板とを
    有し、前記半導体装置と前記プリント配線基板との隙間
    に設けられた接合材料により前記半導体装置と前記プリ
    ント配線基板とが接着された電子装置であって、 前記接合材料の熱膨張係数は、前記接続端子の熱膨張係
    数と比較して同等またはそれ以下であることを特徴とす
    る電子装置。
  2. 【請求項２】 請求項１記載の電子装置であって、 前記接続端子は、金（Ａｕ）を主成分としその先端部が
    鋭利な形状を有するスタッドバンプ、または錫・銀系
    （Ｓｎ−Ａｇ系）もしくは鉛・錫系（Ｐｂ−Ｓｎ系）は
    んだを主成分とするバンプであり、 前記接合部材は、その熱膨張係数が２０×１０-6［ｄｅ
    ｇ-1］以下であることを特徴とする電子装置。
  3. 【請求項３】 請求項１または２記載の電子装置であっ
    て、 前記接合部材の母材は、綿布積層フェノール樹脂、フェ
    ノリック系メラミン樹脂、ガラス繊維布積層不飽和ポリ
    エステル、ガラス繊維充填エポキシ樹脂、アリル樹脂、
    ポリイミド、珪素樹脂から選択された１の材料またはそ
    の複合材料からなることを特徴とする電子装置。
  4. 【請求項４】 請求項１または２記載の電子装置であっ
    て、 前記接合部材には、シリカまたはガラス繊維からなるフ
    ィラーが混入されていることを特徴とする電子装置。
  5. 【請求項５】 請求項１〜４の何れか１項に記載の電子
    装置であって、 前記接合部材は異方性導電樹脂フィルムからなる第１の
    構成、前記接続端子と前記配線の前記接続部との界面に
    は銀（Ａｇ）ペーストが形成されている第２の構成、の
    何れかの構成を有することを特徴とする電子装置。
  6. 【請求項６】 その表面のボンディングパッドに接続端
    子が設けられた半導体装置を、前記接続端子に対応する
    接続部を有する配線が形成されたプリント配線基板に実
    装する半導体装置の実装方法であって、（ａ）前記半導
    体基板のボンディングパッド領域に前記接続端子を形成
    し、その高さレベルのレベリングを行う工程、（ｂ）前
    記配線が形成されたプリント配線基板上に、前記接続端
    子の熱膨張係数に比較して同等またはそれ以下の熱膨張
    係数を有する異方性導電樹脂フィルムを貼付する工程、
    （ｃ）前記接続端子が対応する前記接続部に接続される
    ように前記半導体装置を前記プリント配線基板にマウン
    トし、前記半導体装置と前記プリント配線基板との間に
    圧力を加えつつ加熱する工程、 を含むことを特徴とする半導体装置の実装方法。
  7. 【請求項７】 その表面のボンディングパッドに接続端
    子が設けられた半導体装置を、前記接続端子に対応する
    接続部を有する配線が形成されたプリント配線基板に実
    装する半導体装置の実装方法であって、（ａ）前記半導
    体基板のボンディングパッド領域に前記接続端子を形成
    し、前記接続端子の先端に銀（Ａｇ）ペーストを塗布す
    る工程、（ｂ）前記接続端子が対応する前記接続部に接
    続されるように前記半導体装置を前記プリント配線基板
    にマウントし、前記半導体装置と前記プリント配線基板
    との間に圧力を加えつつ前記銀（Ａｇ）ペーストを乾燥
    する工程、（ｃ）前記半導体装置と前記プリント配線基
    板との間に圧力を加えつつ、前記半導体装置と前記プリ
    ント配線基板との隙間に、前記接続端子の熱膨張係数に
    比較して同等またはそれ以下の熱膨張係数を有する樹脂
    を充填する工程、（ｄ）前記半導体装置と前記プリント
    配線基板との間に圧力を加えつつ、前記樹脂に熱処理を
    施し、前記樹脂を硬化する工程、 を含むことを特徴とする半導体装置の実装方法。
JP9222598A 1997-08-19 1997-08-19 半導体装置を有する電子装置および半導体装置の実装方法 Pending JPH1167832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9222598A JPH1167832A (ja) 1997-08-19 1997-08-19 半導体装置を有する電子装置および半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9222598A JPH1167832A (ja) 1997-08-19 1997-08-19 半導体装置を有する電子装置および半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH1167832A true JPH1167832A (ja) 1999-03-09

Family

ID=16784990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9222598A Pending JPH1167832A (ja) 1997-08-19 1997-08-19 半導体装置を有する電子装置および半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH1167832A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388321B1 (en) 1999-06-29 2002-05-14 Kabushiki Kaisha Toshiba Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
US6677664B2 (en) 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP2007184344A (ja) * 2006-01-05 2007-07-19 Epson Imaging Devices Corp 電気光学装置、実装構造体、電子機器及び実装用接着材
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品
CN114730720A (zh) * 2019-06-11 2022-07-08 脸谱科技有限责任公司 使用可变形接触部和预涂敷底部填充物以经由激光键合led器件
CN120356880A (zh) * 2021-08-09 2025-07-22 华为技术有限公司 一种功率模块、电源电路及芯片

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388321B1 (en) 1999-06-29 2002-05-14 Kabushiki Kaisha Toshiba Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
US6677664B2 (en) 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
EP1150324A3 (en) * 2000-04-25 2004-06-23 Fujitsu Hitachi Plasma Display Limited Display driver module and mounting structure therefor
JP2007184344A (ja) * 2006-01-05 2007-07-19 Epson Imaging Devices Corp 電気光学装置、実装構造体、電子機器及び実装用接着材
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品
CN114730720A (zh) * 2019-06-11 2022-07-08 脸谱科技有限责任公司 使用可变形接触部和预涂敷底部填充物以经由激光键合led器件
CN120356880A (zh) * 2021-08-09 2025-07-22 华为技术有限公司 一种功率模块、电源电路及芯片

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP2596960B2 (ja) 接続構造
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
JP3910527B2 (ja) 液晶表示装置およびその製造方法
JPWO1998030073A1 (ja) 回路基板への電子部品の実装方法及びその装置
JPH10270496A (ja) 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP2002270717A (ja) 半導体装置
JP2002124607A (ja) ディスプレイドライバモジュール
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
JPH1167832A (ja) 半導体装置を有する電子装置および半導体装置の実装方法
JP2000286299A (ja) 半導体装置の接続方法
JP2001326879A (ja) ディスプレイドライバモジュールおよびその製造方法
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP2751427B2 (ja) 半導体装置の製造方法
JP2000150584A (ja) 半導体素子実装装置
JP3791431B2 (ja) 実装構造体の製造装置
JP2003092464A (ja) 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法
JP2002170850A (ja) 電子部品実装構造体とその製造方法
JPH08111437A (ja) 半導体装置の実装方法
US20080237850A1 (en) Compliant bump structure and bonding structure
JP2817425B2 (ja) 半導体装置の実装方法
TWI261327B (en) Method for bonding a chip for chip-on-film package
JP3272772B2 (ja) 液晶装置