JPH1168159A - 3族窒化物半導体素子の製造方法 - Google Patents

3族窒化物半導体素子の製造方法

Info

Publication number
JPH1168159A
JPH1168159A JP4455198A JP4455198A JPH1168159A JP H1168159 A JPH1168159 A JP H1168159A JP 4455198 A JP4455198 A JP 4455198A JP 4455198 A JP4455198 A JP 4455198A JP H1168159 A JPH1168159 A JP H1168159A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
well
nitride semiconductor
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4455198A
Other languages
English (en)
Other versions
JP3646502B2 (ja
Inventor
Norikatsu Koide
典克 小出
Masayoshi Koike
正好 小池
Shinya Asami
慎也 浅見
Makoto Asai
誠 浅井
Katsuhisa Sawazaki
勝久 澤崎
Naoki Kaneyama
直樹 兼山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP4455198A priority Critical patent/JP3646502B2/ja
Publication of JPH1168159A publication Critical patent/JPH1168159A/ja
Application granted granted Critical
Publication of JP3646502B2 publication Critical patent/JP3646502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】量子井戸構造を有する3族窒化物半導体におけ
るバリア層形成時の井戸層の昇華を防止し,膜厚を制御
し,結晶性を良好とし,発光効率を高めること。 【解決手段】基板温度900℃にてN2又はH2を20liter/分,
NH3を10liter/分,TMGを2.0×10-4モル/分で供給し,膜厚
約35ÅのGaN から成るバリア層51を形成した。次に,基
板温度を600℃まで低下させ,N2又はH2,NH3の供給量を一
定として,TMGを7.2 ×10-5モル/分,TMIを0.19×10-4モ
ル/分で供給し,膜厚約35ÅのIn0.20Ga0.80Nから成る井
戸層52を形成した。次に,基板温度を600℃に保持し,N2
又はH2を20liter /分,NH3を10liter/分,TMGを2.0×10-4
モル/分で供給し, 膜厚約35ÅのGaNから成るキャップ層
53を形成した((a)図)。次に,基板温度を600℃から900℃
に昇温し,この昇温過程でキャップ層53が熱分解により
消失する((b)図)。基板温度が900℃になった時点で,井
戸層52上に次のバリア層51を上記条件にて形成した((c)
図)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、3族窒化物半導
体、例えばAlXGaYIn1-X-YNから成る素子の製造方法に関
する。特に、井戸層とバリア層とが積層された量子井戸
構造を有した素子の製造方法に関する。
【0002】
【従来の技術】従来、3族窒化物半導体においては、発
光ダイオードの発光層、半導体レーザの活性層として、
井戸層と、井戸層よりバンドギャップの広いバリア層と
から成る量子井戸構造を用い、発光強度を向上させた技
術がある。例えば、Ga0.57In0.43Nから成る井戸層を Ga
0.95In0.05NとAl0.1Ga0.9Nから成るバリア層で挟んだ単
一量子井戸(SQW)構造を有した素子(JAPANESE JOUR
NAL OF APPLIED PHYSICS(JJAP),Vol.34(1995)pp.L797-L
799)や、Ga0.8In0.2N から成る井戸層とGa0.95In0.05N
から成るバリア層とが所定周期で積層された多重量子井
戸(MQW)構造を有した素子(JJAP,Vol.35(1996)pp.L
74-L76)等が知られている。これら3族窒化物半導体の
製造における成長温度は井戸層<バリア層となってお
り、発光効率の向上のためには量子井戸構造を構成する
各層の結晶性と共に、各々の膜厚制御が重要なファクタ
ーとなっている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、井戸層の成長後にバリア層を成長させるた
めの昇温過程において、熱分解により井戸層の一部が昇
華し、バリア層を成長させる際には井戸層が当初の膜厚
より薄くなってしまう。又、昇華により井戸層表面の結
晶性が悪化するという問題がある。加えて、井戸層の面
内の一部分にInの蒸発による組成の不均一な部分ができ
る。又、昇温時間にバラツキがあると、結果として量子
井戸構造、特にMQW構造の場合では各井戸層の膜厚が
不均一になり、不均一な量子準位の形成に伴う発光効率
の低下、不要な発光中心の発生等の問題がある。
【0004】従って、本発明の目的は、上記課題に鑑
み、バリア層を成長させる際に井戸層の昇華を防止し、
不要な発光中心の発生を防止し、発光効率を向上させる
ことである。
【0005】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の手段によれば、3族窒化物半導
体から成る井戸層とバリア層との積層構造を少なくとも
1周期有する量子井戸構造を有した3族窒化物半導体素
子の製造方法において、井戸層の形成後に、井戸層の形
成温度付近で井戸層よりバンドギャップが広く、バリア
層と同じ若しくは狭いバンドギャップを有するキャップ
層を形成し、その後、バリア層の形成時の温度まで昇温
する過程において熱分解によりキャップ層を除去し、井
戸層上にバリア層を形成する。これにより、バリア層の
形成時に、井戸層の昇華を防止して井戸層上にバリア層
を形成できるので、各井戸層の膜厚が均一になり、良好
な結晶性を維持することができる。これにより、不要な
発光中心の発生を防止し、発光効率を向上させることが
できる。
【0006】望ましくは、請求項2に記載の手段の如
く、井戸層をAlX1GaY1In1-X1-Y1N(0≦X1≦1,0≦Y1≦1,
0≦X1+Y1≦1)で構成し、バリア層をAlX2GaY2In1-X2-Y2N
(0≦X2≦1,0≦Y2≦1, 0≦X2+Y2≦1)で構成し、キャップ
層をAlX3GaY3In1-X3-Y3N(0≦X3≦1,0≦Y3≦1, 0≦X3+Y3
≦1)で構成することである。又、請求項3に記載の手段
の如く、井戸層をGaX4In1-X4N(0≦X4≦1)で構成し、バ
リア層をAlX2GaY2In1-X2-Y2N(0≦X2≦1,0≦Y2≦1,0≦X2
+Y2≦1)で構成すること、請求項4に記載の手段の如
く、井戸層をGaX5In1-X5N(0≦X5<1)で構成し、バリア
層をAlX6Ga1-X6N(0≦X6≦1)で構成し、キャップ層をAl
X7Ga1-X7N(0≦X7≦1,X7≦X6)で構成すること、請求項5
に記載の手段の如く、井戸層をGaX5In1-X5N (0≦X5<1)
で構成し、バリア層をAlX6Ga1-X6N(0≦X6≦1)で構成
し、キャップ層をGaX8In1-X8N(0<X8≦1,X5<X8)で構成
すること、請求項6に記載の手段の如く、井戸層をGaX9
In1-X9N(0<X9<1)で構成し、バリア層とキャップ層をG
aN で構成することで、より良好が効果が得られる。
【0007】請求項7に記載の手段によれば、キャップ
層の厚さを、バリア層の形成温度への昇温が完了し、バ
リア層の形成開始時点において消滅できる厚さとするこ
とにより、井戸層の膜厚をより精度良く均一化できる。
請求項8に記載の手段によれば、キャップ層の成長速度
を10Å/分以上としたので、結晶状態の良好な発光層
(井戸層)が得られるため、発光出力が弱かったり、発
光層の発光にムラが生じたりすることがない。成長速度
を10Å/分以上とした理由は、キャップ層の結晶成長
温度下においても、Inが昇華し易い等の理由で、発光
層が結晶構造上不安定であるため、発光層を短い時間内
にキャップ層で覆う必要があるためである。この成長条
件は、青色発光に望ましい。請求項9に記載の手段によ
れば、キャップ層の成長速度を15Å/分以上、30Å
/分以下としたので、結晶状態の良好な発光層(井戸
層)が得られるため、発光出力が弱かったり、発光層の
発光にムラが生じたりすることがない。成長速度を15
Å/分以上とした理由は、キャップ層の結晶成長温度下
においても、Inが昇華し易い等の理由で、発光層が結
晶構造上不安定であるため、発光層を短い時間内にキャ
ップ層で覆う必要があるためである。また、キャップ層
の成長速度が30Å/分以上となると、キャップ層の結
晶成長速度が速過ぎ、キャップ層が均一に成長しにくく
なり、キャップ層の厚み若しくは構造にムラができ易く
なるため、キャップ層熱分解状態にもムラが生じ、これ
が発光強度の発光層内における空間的ムラの発生原因に
なったり、発光波長に色彩上望ましくないムラを生じさ
せる原因になったりする。このため、キャップ層の成長
速度は30Å/分以下が望ましい。この成長条件は、緑
色発光に望ましい。また、緑色LEDを製造する場合の
方が、青色LEDを製造する場合よりもキャップ層の結
晶成長速度に対する条件が厳しくなる理由は、緑色LE
Dの井戸層のほうが、インジウム(In)の組成比が大
きいため、結晶構造上より不安定であるためである。
【0008】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図1は、サファイア基板1上に形成
された3族窒化物半導体で形成された発光素子10の模
式的な断面構成図である。基板1の上には窒化アルミニ
ウム(AlN)から成る膜厚約25nmのバッファ層2が設けら
れ、その上にはシリコン(Si)ドープのGaN から成る膜厚
約4.0 μmの高キャリア濃度層3が形成されている。
【0009】そして、高キャリア濃度層3の上に膜厚約
35ÅのGaN から成るバリア層51と膜厚約35ÅのIn0.20
Ga0.80N から成る井戸層52とが交互に積層されたMQ
W構造の発光層5が形成されている。バリア層51は6
層、井戸層52は5層で構成されている。発光層5の上
にはp型Al0.15Ga0.85N から成る膜厚約50nmのクラッド
層6が形成されている。さらに、クラッド層6の上には
p型GaN から成る膜厚約100nm のコンタクト層7が形成
されている。
【0010】又、コンタクト層7の上には金属蒸着によ
る透光性の電極9が、高キャリア濃度層3上には電極8
が形成されている。透光性の電極9は、コンタクト層7
に接合する膜厚約40Åのコバルト(Co)と、このCoに接合
する膜厚約60Åの金(Au)とで構成されている。電極8は
膜厚約200 Åのバナジウム(V) と膜厚約1.8 μmのアル
ミニウム(Al)又はAl合金で構成されている。
【0011】次に、この発光素子10の製造方法につい
て説明する。上記発光素子10は、有機金属気相成長法
(以下「MOVPE」と略す)による気相成長により製
造された。用いられたガスは、アンモニア(NH3) 、キャ
リアガス(H2,N2) 、トリメチルガリウム(Ga(CH3)3)(以
下「TMG 」と記す)、トリメチルアルミニウム(Al(CH3)
3)(以下「TMA 」と記す)、トリメチルインジウム(In
(CH3)3)(以下「TMI 」と記す)、シラン(SiH4)とシク
ロペンタジエニルマグネシウム(Mg(C5H5)2) (以下「CP
2Mg 」と記す)である。
【0012】まず、有機洗浄及び熱処理により洗浄した
a面を主面とした単結晶の基板1をMOVPE装置の反
応室に載置されたサセプタに装着する。次に、常圧でH2
を流速2 liter/分で約30分間反応室に流しながら温度11
00℃で基板1をベーキングした。次に、温度を400 ℃ま
で低下させて、H2を20liter/分、NH3 を10liter/分、TM
A を1.8 ×10-5モル/分で供給してAlN から成るバッフ
ァ層2を約25nmの膜厚に形成した。次に、基板1の温度
を1150℃に保持し、H2を20liter/分、NH3 を10liter/
分、TMG を1.7 ×10-4モル/分、H2ガスにより0.86ppm
に希釈されたシランを20×10-8モル/分で供給し、膜厚
約4.0 μm、電子濃度2 ×1018/cm3、Si濃度4 ×1018/c
m3のGaN から成る高キャリア濃度層3を形成した。
【0013】上記の高キャリア濃度層3を形成した後、
図2に模式的に示す方法によりMQW構造の発光層5を
形成した。まず、基板1の温度を900 ℃にしてN2又はH2
を20liter/分、NH3 を10liter/分、TMG を2.0 ×10-4モ
ル/分で供給して、膜厚約35ÅのGaN から成るバリア層
51を形成した。次に、基板1の温度を600 ℃まで低下
させ、N2又はH2、NH3 の供給量を一定として、TMG を7.
2 ×10-5モル/分、TMI を0.19×10-4モル/分で供給し
て、膜厚約35ÅのIn0.20Ga0.80N から成る井戸層52を
形成した。次に、基板1の温度を600 ℃に保持し、N2又
はH2を20liter/分、NH3 を10liter/分、TMG を2.0 ×10
-4モル/分で供給して、膜厚約35ÅのGaN から成るキャ
ップ層53を形成した(図2(a)参照)。そして、基
板1の温度を600 ℃から900 ℃に昇温する。この昇温の
過程でキャップ層53が熱分解により消失する(図2
(b)参照)。基板1の温度が900 ℃になった時点で、
井戸層52上に次のバリア層51を上記条件にて形成し
た(第5の工程、図2(c)参照)。図2に示される方
法により、バリア層51と井戸層52を5周期形成し、
その上にGaN から成るバリア層51を形成した。このよ
うにして5周期のMQW構造の発光層5を形成した。
【0014】次に、基板1の温度を1100℃に保持し、N2
又はH2を10liter/分、NH3 を10liter/分、TMG を1.0 ×
10-4モル/分、TMA を1.0 ×10-4モル/分、CP2Mg を2
×10-5モル/分で供給して、膜厚約50nm、濃度5 ×1019
/cm3のマグネシウム(Mg)をドープしたp型Al0.15Ga0.85
N から成るクラッド層6を形成した。次に、基板1の温
度を1100℃に保持し、N2又はH2を20liter/分、NH3 を10
liter/分、TMG を1.12×10-4モル/分、CP2Mg を2 ×10
-5モル/分で供給して、膜厚約100nm 、濃度5 ×1019/c
m3のMgをドープしたp型GaN から成るコンタクト層7を
形成した。
【0015】次に、コンタクト層7の上にエッチングマ
スクを形成し、所定領域のエッチングマスクを除去し
て、エッチングマスクで覆われていない部分のコンタク
ト層7、クラッド層6、発光層5及び高キャリア濃度層
3の一部を塩素を含むガスによる反応性イオンエッチン
グによりエッチングし、高キャリア濃度層3の表面を露
出させた。次に、エッチングマスクを残した状態で、全
面にフォトレジストを塗布し、フォトリソグラフィによ
り高キャリア濃度層3の露出面上の所定領域に窓を形成
し、10-6Torrオーダ以下の高真空に排気した後、膜厚約
200 Åのバナジウム(V) と膜厚約1.8 μmのAlを蒸着す
る。この後、フォトレジスト及びエッチングマスクを除
去する。
【0016】続いて、表面上にフォトレジストを塗布
し、フォトリソグラフによりコンタクト層7上の電極形
成部分のフィトレジストを除去して窓を形成し、コンタ
クト層7を露出させる。露出させたコンタクト層7の上
に、10-6Torrオーダ以下の高真空に排気した後、Coを膜
厚約40Åに成膜し、このCo上にAuを膜厚約60Åに成膜す
る。次に、試料を蒸着装置から取り出し、リフトオフ法
によりフォトレジスト上に堆積したCoとAuとを除去し、
コンタクト層7に対する透光性の電極9を形成する。
【0017】この後、試料雰囲気を真空ポンプで排気
し、O2ガスを供給して圧力3Paとし、その状態で雰囲気
温度を約550 ℃にして、3分程度、加熱し、コンタクト
層7、クラッド層6をp型低抵抗化すると共にコンタク
ト層7と電極9との合金化処理、高キャリア濃度層3と
電極8との合金化処理を行った。このようにして、高キ
ャリア濃度層3に対する電極8とコンタクト層7に対す
る電極9を形成した。
【0018】上記に示されるように、井戸層52上にキ
ャップ層53を形成した後にバリア層51を形成するこ
とにより、昇温過程でキャップ層53が熱分解して除去
されるが、井戸層52はダメージを受けることがないの
で、各井戸層52の結晶性を損なうことなく、均一な膜
厚を形成することができる。これにより、不要な発光中
心の発生を防止でき、発光効率を向上させることができ
る。
【0019】青色LEDについては、キャップ層53の
成長速度を各種変化させた試料を多数作成し、それぞれ
発光出力を測定した。その結果を図3に示す。図3から
も判るように、キャップ層の結晶成長速度を10Å/分
以上にすると、結晶状態の良好な発光層(井戸層)が得
られるため、発光出力が弱かったり、発光層の発光にム
ラが生じたりすることがなく、望ましいLEDが製造で
きる。より望ましくは、キャップ層の結晶成長速度を1
2Å/分以上にすると、最も高い発光出力が得られる。
また、緑色LEDについても、キャップ層53の成長速
度を各種変化させた試料を多数作成し、それぞれ発光出
力を測定した。その結果を図4に示す。図4からも判る
ように、キャップ層の結晶成長速度を15〜30Å/分
にすると、結晶状態の良好な発光層(井戸層)が得られ
るため、発光出力が弱かったり、発光層の発光にムラが
生じたりすることがなく、望ましいLEDが製造でき
る。より望ましくは、キャップ層の結晶成長速度を20
〜25Å/分にすると、最も高い発光出力が得られる。
例えば、上記の実施例において、キャップ層の結晶成長
速度を10〜30Å/分とするためには、井戸層52を
形成後基板1の温度を600 ℃に保持し、N2又はH2を15
〜23liter/分、NH3 を8〜12liter/分、TMG を8×
10-6〜2.4 ×10-5モル/分の割合で供給すればよい。
【0020】本実施例ではバリア層51の組成をGaN と
したが、AlX2GaY2In1-X2-Y2N(0≦X2≦1,0≦Y2≦1,0≦X2
+Y2≦1)を満たしていればよい。又、井戸層52の組成
をIn0.20Ga0.80Nとしたが、AlX1GaY1In1-X1-Y1N(0≦X1
≦1,0≦Y1≦1, 0≦X1+Y1≦1)を満たしていればよい。例
えば、井戸層52をGaX4In1-X4N (0≦X4≦1)で構成し、
バリア層51をAlX2GaY2In1-X2-Y2N(0≦X2≦1,0≦Y2≦
1, 0≦X2+Y2≦1)で構成してもよい。又、キャップ層5
3の組成をGaNとしたが、AlX3GaY3In1-X3-Y3N(0≦X3≦
1,0≦Y3≦1,0≦X3+Y3≦1)を満たしていればよい。例え
ば、井戸層52をGaX5In1-X5N(0≦X5<1)で構成し、バ
リア層51をAlX6Ga1-X6N(0≦X6≦1)で構成し、キャッ
プ層53をAlX7Ga1-X7N(0≦X7≦1,X7≦X6)で構成しても
よい。又、井戸層52をGaX5In1-X5N(0≦X5<1)で構成
し、バリア層51をAlX6Ga1-X6N(0≦X6≦1)で構成し、
キャップ層53をGaX8In1-X8N(0<X8≦1,X5<X8)で構成
してもよく、井戸層52をGaX9In1-X9N(0<X9<1)で構
成し、バリア層51とキャップ層53をGaNで構成して
もよい。又、本実施例では、キャップ層53は昇温の過
程で熱分解により消失する厚さにしたが、これより厚く
てもよい。この場合には、バリア層51形成温度に達し
た後、キャップ層53が消失するまでその温度を保持す
ればよい。又、本実施例では、発光素子10の発光層5
をMQW構造としたが、SQW構造でもよい。又、本実
施例では、キャップ層53の形成時の温度を井戸層52
の形成温度と同一の600 ℃にしたが、600 〜650 ℃の範
囲で形成してもよい。又、本発明はLEDやLDなどの
発光素子や受光素子に適用できる。
【図面の簡単な説明】
【図1】本発明の具体的な実施例に係わるGaN 系化合物
半導体の製造方法を用いて得られた発光素子の構成を示
した模式図。
【図2】本発明の具体的な実施例に係わるGaN 系化合物
半導体の製造方法を示した模式図。
【図3】本発明を適用して試作した青色LED用半導体
発光素子のキャップ層の結晶成長速度を変えて測定した
発光出力の測定結果を示すグラフ。
【図4】本発明を適用して試作した緑色LED用半導体
発光素子のキャップ層の結晶成長速度を変えて測定した
発光出力の測定結果を示すグラフ。
【符号の説明】
1 サファイア基板 2 バッファ層 3 高キャリア濃度層 5 発光層 51 バリア層 52 井戸層 53 キャップ層 6 クラッド層 7 コンタクト層 8 電極 9 透光性電極 10 発光素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅見 慎也 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 浅井 誠 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 澤崎 勝久 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 兼山 直樹 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 3族窒化物半導体から成る井戸層とバリ
    ア層との積層構造を少なくとも1周期有する量子井戸構
    造を有した3族窒化物半導体の製造方法において、 前記井戸層の形成後に、前記井戸層の形成温度付近で前
    記井戸層よりバンドギャップが広く、前記バリア層と同
    じ若しくは狭いバンドギャップを有するキャップ層を形
    成し、 その後、前記バリア層の形成時の温度まで昇温する過程
    において熱分解により前記キャップ層を除去し、前記井
    戸層上に前記バリア層を形成することを特徴とする3族
    窒化物半導体素子の製造方法。
  2. 【請求項2】 前記井戸層がAlX1GaY1In1-X1-Y1N(0≦X1
    ≦1,0≦Y1≦1,0≦X1+Y1≦1)から成り、前記バリア層がA
    lX2GaY2In1-X2-Y2N(0≦X2≦1,0≦Y2≦1,0≦X2+Y2≦1)か
    ら成り、前記キャップ層がAlX3GaY3In1-X3-Y3N(0≦X3≦
    1,0≦Y3≦1,0≦X3+Y3≦1) から成ることを特徴する請求
    項1に記載の3族窒化物半導体素子の製造方法。
  3. 【請求項3】 前記井戸層がGaX4In1-X4N (0≦X4≦1)か
    ら成り、前記バリア層がAlX2GaY2In1-X2-Y2N(0≦X2≦1,
    0≦Y2≦1, 0≦X2+Y2≦1)から成ることを特徴とする請求
    項2に記載の3族窒化物半導体素子の製造方法。
  4. 【請求項4】 前記井戸層がGaX5In1-X5N (0≦X5<1)か
    ら成り、前記バリア層がAlX6Ga1-X6N(0≦X6≦1)から成
    り、前記キャップ層がAlX7Ga1-X7N(0≦X7≦1,X7≦X6)
    から成ることを特徴とする請求項2に記載の3族窒化物
    半導体素子の製造方法。
  5. 【請求項5】 前記井戸層がGaX5In1-X5N (0≦X5<1)か
    ら成り、前記バリア層がAlX6Ga1-X6N(0≦X6≦1)から成
    り、前記キャップ層がGaX8In1-X8N(0<X8≦1,X5<X8)
    から成ることを特徴を特徴とする請求項2に記載の3族
    窒化物半導体素子の製造方法。
  6. 【請求項6】 前記井戸層がGaX9In1-X9N (0<X9<1)か
    ら成り、前記バリア層と前記キャップ層がGaN から成る
    ことを特徴とする請求項2に記載の3族窒化物半導体素
    地の製造方法。
  7. 【請求項7】 前記キャップ層の厚さは、前記バリア層
    の形成温度への昇温が完了し、前記バリア層の形成開始
    時点において消滅できる厚さであることを特徴とする請
    求項1乃至6のいずれか1項に記載の3族窒化物半導体
    素子の製造方法。
  8. 【請求項8】 前記キャップ層の結晶成長速度は、10
    Å/分以上であることを特徴とする請求項1乃至7のい
    ずれか1項に記載の3族窒化物半導体素子の製造方法。
  9. 【請求項9】 前記キャップ層の結晶成長速度は、15
    Å/分以上、30Å/分以下であることを特徴とする請
    求項1乃至8のいずれか1項に記載の3族窒化物半導体
    素子の製造方法。
JP4455198A 1997-06-13 1998-02-09 3族窒化物半導体素子の製造方法 Expired - Fee Related JP3646502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4455198A JP3646502B2 (ja) 1997-06-13 1998-02-09 3族窒化物半導体素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-173033 1997-06-13
JP17303397 1997-06-13
JP4455198A JP3646502B2 (ja) 1997-06-13 1998-02-09 3族窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH1168159A true JPH1168159A (ja) 1999-03-09
JP3646502B2 JP3646502B2 (ja) 2005-05-11

Family

ID=26384492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4455198A Expired - Fee Related JP3646502B2 (ja) 1997-06-13 1998-02-09 3族窒化物半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3646502B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
WO2003021012A1 (fr) * 2001-09-03 2003-03-13 Toyoda Gosei Co., Ltd. Procede de production de cristal semiconducteur
JP2006279025A (ja) * 2005-03-25 2006-10-12 Univ Of Tokushima 非極性a面窒化ガリウム単結晶の製造方法
JP2006310819A (ja) * 2005-03-31 2006-11-09 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2007201146A (ja) * 2006-01-26 2007-08-09 Toyoda Gosei Co Ltd 発光素子及びその製造方法
JP2009260397A (ja) * 2001-05-30 2009-11-05 Cree Inc 量子井戸と超格子とを有するiii族窒化物系発光ダイオード構造
DE112005001337B4 (de) 2004-06-10 2010-07-01 Toyoda Gosei Co., Ltd., Nishikasugai-gun Verfahren zur Herstellung eines FET
US9252325B2 (en) 2012-12-04 2016-02-02 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
CN110957403A (zh) * 2019-12-24 2020-04-03 湘能华磊光电股份有限公司 一种led外延结构生长方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
US9112083B2 (en) 2001-05-30 2015-08-18 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US9054253B2 (en) 2001-05-30 2015-06-09 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US8546787B2 (en) 2001-05-30 2013-10-01 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US8227268B2 (en) 2001-05-30 2012-07-24 Cree, Inc. Methods of fabricating group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2009260397A (ja) * 2001-05-30 2009-11-05 Cree Inc 量子井戸と超格子とを有するiii族窒化物系発光ダイオード構造
WO2003021012A1 (fr) * 2001-09-03 2003-03-13 Toyoda Gosei Co., Ltd. Procede de production de cristal semiconducteur
US6946370B2 (en) 2001-09-03 2005-09-20 Toyoda Gosei Co., Ltd. Semiconductor crystal producing method
DE112005001337B4 (de) 2004-06-10 2010-07-01 Toyoda Gosei Co., Ltd., Nishikasugai-gun Verfahren zur Herstellung eines FET
US7981744B2 (en) 2004-06-10 2011-07-19 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
US7348200B2 (en) * 2005-03-25 2008-03-25 Samsung Electro-Mechanics Co. Ltd. Method of growing non-polar a-plane gallium nitride
JP2006279025A (ja) * 2005-03-25 2006-10-12 Univ Of Tokushima 非極性a面窒化ガリウム単結晶の製造方法
JP2006310819A (ja) * 2005-03-31 2006-11-09 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2007201146A (ja) * 2006-01-26 2007-08-09 Toyoda Gosei Co Ltd 発光素子及びその製造方法
US9252325B2 (en) 2012-12-04 2016-02-02 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
CN110957403A (zh) * 2019-12-24 2020-04-03 湘能华磊光电股份有限公司 一种led外延结构生长方法
CN110957403B (zh) * 2019-12-24 2022-09-30 湘能华磊光电股份有限公司 一种led外延结构生长方法

Also Published As

Publication number Publication date
JP3646502B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ledおよびその製造方法
US6861663B2 (en) Group III nitride compound semiconductor light-emitting device
JPH11251632A (ja) GaN系半導体素子の製造方法
JP4724901B2 (ja) 窒化物半導体の製造方法
JP3675044B2 (ja) 3族窒化物半導体発光素子
US6562646B2 (en) Method for manufacturing light-emitting device using a group III nitride compound semiconductor
JP3646502B2 (ja) 3族窒化物半導体素子の製造方法
JP4214859B2 (ja) 窒化ガリウム(GaN)基板の製造方法
JP3836245B2 (ja) 窒化ガリウム系化合物半導体素子
JPH11145063A (ja) 窒化ガリウム半導体層を有する半導体装置及びその製造方法
JP3336855B2 (ja) 3族窒化物化合物半導体発光素子
JPH09129929A (ja) 青色発光素子及びその製造方法
JP2000091629A (ja) 窒化ガリウム系化合物半導体発光素子
JPH09266327A (ja) 3族窒化物化合物半導体発光素子
JPH10303458A (ja) 窒化ガリウム系化合物半導体素子
JPH1126812A (ja) 3族窒化物半導体素子及びその製造方法
JP3288300B2 (ja) 半導体の製造方法
JP3575657B2 (ja) 窒化ガリウム系化合物半導体素子の製造方法
JP3555419B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法
JP2004087565A (ja) 窒化ガリウム系半導体発光素子の製造方法
JP2004363401A (ja) 半導体素子の製造方法
JPH09186362A (ja) 3族窒化物半導体発光素子
US20070015306A1 (en) Manufacturing method of P type group III nitride semiconductor layer and light emitting device
JPH08125222A (ja) 3族窒化物半導体の製造方法
JP2000091630A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees