JPH116888A - 測定時間補正方式 - Google Patents

測定時間補正方式

Info

Publication number
JPH116888A
JPH116888A JP9159608A JP15960897A JPH116888A JP H116888 A JPH116888 A JP H116888A JP 9159608 A JP9159608 A JP 9159608A JP 15960897 A JP15960897 A JP 15960897A JP H116888 A JPH116888 A JP H116888A
Authority
JP
Japan
Prior art keywords
clock
time
interrupt request
measurement
timer interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9159608A
Other languages
English (en)
Other versions
JP3112862B2 (ja
Inventor
Mitsunobu Tanigawa
充伸 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP09159608A priority Critical patent/JP3112862B2/ja
Priority to US09/099,880 priority patent/US5917777A/en
Publication of JPH116888A publication Critical patent/JPH116888A/ja
Application granted granted Critical
Publication of JP3112862B2 publication Critical patent/JP3112862B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G3/00Producing timing pulses
    • G04G3/02Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】 【課題】 表示時間測定時に、タイマ割り込み要求信号
のカウント回数を任意に可変とすることで、表示時間誤
差を補正し、性能を向上させることにある。 【解決手段】 予め定められた所定周期を有する第1の
システムクロックでプログラムを動作させ、周期に誤差
を有する第2のシステムクロックでタイマを動作させ、
タイマ割り込み要求が発生するまでの時間をプログラム
により測定し、その結果から第2のシステムクロックの
発信周波数を算出する。第2のシステムクロックの発信
周波数を基にタイマ割り込み要求信号カウント回数とソ
フトウェアウェイト回数を設定し、タイマ割り込み要求
信号をタイマ割り込み要求信号カウント回数分カウント
すると共に、ソフトウェアウェイトをソフトウェアウェ
イト回数分実行し、微調整するように構成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、測定時間補正方式
に関し、特に予め発信周波数の誤差を測定し、発信周波
数誤差に応じてタイマカウント回数を任意に可変し測定
時間を補正するようにした測定時間補正方式に関するも
のである。
【0002】
【従来の技術】従来技術に関して、本発明を適用するI
Cカードリーダに関し、説明する。図7はICカードリ
ーダのシステム構成図である。ICカードリーダは、電
子マネーであるICカードと共に使用されるシステムで
ある。ICカードリーダは、ICカード4をカードリー
ダライト3に挿入すると、マイクロコンピュータ2によ
りICカード4に入金されている金額情報をICカード
との通信により読み出し、LCDパネル1に表示するシ
ステムである。
【0003】ICカードリーダは、ICカード購入時に
カードの付属品としてユーザに供給され、電源電池5が
消耗した時点で廃棄される、使い捨てシステムである。
このため、可能な限り原価を低く抑える必要があり、マ
イクロコンピュータのシステムクロックに用いられる発
振子として、高価な水晶発振子ではなく、発振周波数誤
差の精度が低いが低価格であるRC発振回路を使用す
る。
【0004】図8はlCカードリーダにて使用するマイ
クロコンピュータ2の、クロック回路周辺部のブロック
図である。メインシステムクロック用RC発振回路20
には、発振を停止させるためのCPU・STOP信号3
6が接続されており、STOP命令を実行することによ
って発生するSTOP命令実行時発生信号40、または
CPU停止レジスタビット41を入力すると、OR回路
31によって論理加算されたCPU・STOP信号36
がメインシステムクロック用RC発振回路20に入力さ
れ、発振が停止するように構成されている。
【0005】このマイクロコンピュータでは、さらに原
価を下げるため、メインシステムクロツク用RC発振回
路20についてはコンデンサ33を、サブシステムクロ
ック用RC発振回路21については抵抗35、コンデン
サ34共にマイクロコンピュータのシリコンチップ上に
作り込まれている。
【0006】マイクロコンピュータのシリコンチップ上
に作り込まれる抵抗35、コンデンサ33、34は製造
過程でのバラツキにより、誤差が大きくなるが、特にサ
ブシステムクロック用RC発振回路21は、抵抗35、
コンデンサ34共に内蔵しているため、あるマイクロコ
ンピュータにおいては製造ロットによって発振周波数の
誤差が±50%程度にもなる。
【0007】一方、メインシステムクロック20は抵抗
32がチップに外付けされており、精度の高い任意の抵
抗を使用することが可能であるため、発振周波数の誤差
は比較的小さいが、あるマイクロコンピュータにおいて
は、メインシステムクロック20でマイクロコンピュー
タを動作させた場合に、サブシステムクロツク21で動
作させた場合と比較して消費電流が約25倍にもなる。
【0008】ICカードリーダは2〜3年間は動作させ
る必要があり、システムの電源電池5の寿命をのばすた
めに、ICカード4との通信時以外はCPU停止レジス
タビット41を入力することによりメインシステムクロ
ック20の発振を停止させるようにしている。
【0009】以上の理由から、LCD表示時間の制御は
サブシステムクロック21でタイマを動作させて行って
おり、発振周波数の誤差が大きいためにLCD表示時間
のバラツキが大きくなる。
【0010】しかし、ICカードリーダは、ICカード
に入金されている金額情報をカードから受信し、その情
報をLCDパネルに表示することのみが目的のシステム
であるため、LCD表示時間の精度がシステムとしての
性能に大きく関わる要因となることから、一般的に表示
時間誤差は±20%程度以内に納める必要がある。
【0011】例えば、LCD表示時間が決められた時間
より短くなり、1画面の表示時間が2秒間必要であるの
に対し、1.3秒間程度しか画面が表示されない(発振
周波数誤差が+50%である場合)場合、表示内容を視
認しにくくなる。
【0012】逆に、LCD表示時間が長くなった場合、
例えば発振周波数誤差が−50%である場合、単純計算
で電流消費量が最高約1.5倍になるため、電源電池寿
命がそのぶん短くなる。
【0013】上記の問題が発生する従来の表示時間測定
方式について説明する。図9は従来の時間制御方式のブ
ロック図である。従来の表示時間測定方式ではまず、表
示時間設定処理でタイマ割り込み要求信号カウント回数
を設定し、サプシステムクロックで動作するタイマをス
タートさせる。そして、タイマ割り込み要求信号カウン
ト回数分のタイマ割り込み要求信号をカウントし、カウ
ントが終了した時点で表示を終了する。
【0014】図10(a)、(b)は従来の時間制御方
式のフローチャートである。まず、表示時間設定処理に
ついて説明する。タイマ割り込み要求信号のカウント回
数を設定し(170)、サブシステムクロックで動作す
るタイマをスタートさせる(171)。
【0015】次に、表示時間測定処理について説明す
る。表示時間測定処理では、タイマ割り込み要求信号を
監視し(180)、割り込み要求が発生すれば割り込み
要求信号カウント回数をデクリメントする(181)。
そして、タイマ割り込み要求信号カウント回数が0であ
るかを見て(182)、0であれば表示を終了する(1
83)。図11に示すように、タイマ割り込み要求発生
時間が500ms、表示時間が2000msである場
合、タイマ割り込み要求信号を4回カウントすることで
表示時間を測定する。
【0016】ここで、マイクロコンピュータのサブシス
テムクロツクに誤差が発生した場合について説明する。
サブシステムクロックの発振周波数が構成素子の誤差に
よって高くなる方向に誤差が発生し、図12に示すよう
に、タイマ割り込み要求発生時間が370msとなった
場合(発振周波数誤差が+35%)、タイマ割り込み要
求信号を4回カウントすると表示時間は1480msと
なる。
【0017】逆に、発振周波数が低くなる方向に誤差が
発生し、図13に示すように、タイマ割り込み要求発生
時間が770msとなった場合(発振周波数誤差が−3
5%)、 タイマ割り込み要求信号を4回カウントする
と表示時間は3080msとなる。
【0018】
【発明が解決しようとする課題】このように、抵抗とコ
ンデンサをシステムクロックとして内蔵するマイクロコ
ンピュータを使用した場合、発振子を構成するコンデン
サ、抵抗値の誤差により、システムクロックに誤差が発
生し、タイマのカウントアップタイミング信号に誤差が
含まれ、表示時間測定用タイマを正確に動作させること
ができず、表示時間測定用処理の処理時間にバラツキが
発生する。表示時間測定用処理の処理時間にバラツキが
発生すると、表示内容の視認性の低下、消費電力の増大
が発生することになる。
【0019】この場合、タイマスタートからタイマ割り
込み要求発生までの時間が長いタイマしか有していない
マイクロコンピュータにおいて、前記タイマを表示時間
測定用に使用する場合、タイマ割り込み要求信号をカウ
ントする回数を可変としても、短い表示時間誤差を補正
することができない。
【0020】本発明の課題は、表示時間測定時に、タイ
マ割り込み要求信号のカウント回数を任意に可変とする
ことで、表示時間誤差を補正し、性能を向上させること
にある。
【0021】
【課題を解決するための手段】上述課題を解決するため
に、本発明は、次のような手段を採用した。本発明の測
定時間補正方式は、少なくとも第1、第2のクロツクを
発生するクロック発生手段と、前記第2のクロックのク
ロック数を計数する計数手段と、任意に定められた測定
時間と前記第2のクロックn周期分の時間とを比較する
比較手段とを有し、任意に定めた測定時間と前記第2の
クロックの周期分との時間を比較して測定時間の補正を
する測定時間補正方式において、前記第1のクロック
が、前記第2のクロックより相対的に発振精度が高くか
つ発振周期が大きい場合、前記第1のクロックの発振周
期時間に対し、前記第2のクロックが何周期に相当する
か測定し、前記第2のクロックの発振周期時間を求める
ことにより、前記第2のクロックの発振誤差を補正する
ようにしたことを特徴としている。
【0022】好ましくは、任意に定められた測定時間に
対し、前記第2のクロックが何クロックに相当するか求
め、該クロック数を前記計数手段に設定し、該クロック
数に相当する回数前記第2のクロックを発振し時間測定
する。
【0023】更に好ましくは、第1のクロックでプログ
ラムを動作させ、周期に誤差を有する第2のクロックで
タイマを動作させ、タイマ割り込み要求が発生するまで
の時間を第1のクロックによって測定し、その測定結果
から第2のクロックの発振周波数を測定するる。
【0024】更に好ましくは、前記測定時間補正方式の
タイマカウント定数設定手順において、発振周波数測定
結果を基にしてタイマ割り込み要求発生時間を算出し、
タイマ割り込み要求信号カウント回数、およびウェイト
処理実行回数を求めて設定する。
【0025】また、好ましくは、前記設定定数により、
時間測定処理においてタイマ割り込み要求信号、および
オンリーウェイト実行回数をカウントすることによっ
て、時間計測を行う。
【0026】本発明は、上記のように構成したので、タ
イマ割り込み要求信号カウント回数、およびオンリーウ
ェイト実行回数を、サブシステムクロックの発振周波数
測定結果を基にして設定し、表示時間測定処理時にタイ
マ割り込み要求信号をタイマ割り込み要求信号カウント
回数分カウントし、オンリーウェイトをオンリーウェイ
ト実行回数分実行することにより処理時間を補正する。
このため、本発明を表示時間補正処理に適用することに
より、マイクロコンピュータのサブシステムクロックの
発振周波数がどのように変化しても、表示時間測定処理
の処理時間を一定にすることができる。
【0027】また、短い処理時間のオンリーウェイトを
用意することで、タイマ割り込み要求発生時間よりも短
い時間を補正することができるため、タイマスタートか
らタイマ割り込み要求発生時間が長いタイマしか有して
いないマイクロコンピュータを使用している場合でも、
短い表示時間の誤差を補正することができる。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
【0029】本発明の実施例1について図面を参照して
詳細に説明する。従来技術および本発明において、ハー
ドウェア構成は同一である。図4は表示時間測定用タイ
マのブロック図であり、図8のタイマ割り込み要求信号
2(38)を発生させるためのタイマ部を抜き出した図
である。21はサブシステムクロツク、39はクロツク
分周手段、29はカウントレジスタ、30はコンペアレ
ジスタ、38はタイマ割り込み要求信号である。
【0030】コンペアレジスタ53に値を設定してタイ
マをスタートさせると、クロック分周手段51によって
分周されたサプシステムクロツクによってカウントレ
ジスタ52をカウントアップしていき、コンぺアレジス
タ53と一致したタイミングでタイマ割り込み要求信号
54を出力する。
【0031】発振周波数測定処理では、タイマをスター
トさせてからタイマ割り込み要求信号54が出力される
までの時間を、メインシステムクロツクで動作するプロ
グラムによって測定している。
【0032】図1(a)、(b)、(c)は、本発明の
第1の実施形態例である測定時間補正方式を、ICカー
ドリーダの表示時間制御に適用した場合の処理を示した
フローチャートある。予め定められた所定周期を有する
システムクロックはメインシステムクロック、周期に誤
差を有するシステムクロックはサプシステムクロック、
補正する時間制御処理は表示時間測定処理である。ま
ず、サプシステムクロックの発振周波数測定処理につい
て説明する。
【0033】まず、プログラム動作クロックをメインシ
ステムクロックに設定し(100)、サブシステムクロ
ックの発振周波数を表す、本実施例の説明では図示して
いない区分値の格納用RAMをクリアする(101)。
次に、誤差を測定するためのタイマのコンペアレジスタ
を設定し(102)、タイマをスタートさせる(10
3)。
【0034】そして、タイマ割り込み要求信号を監視し
(104)、タイマ割り込み要求が発生すれば発振周波
数測定処理を終了し、割り込み要求が発生していなけれ
ば、発振周波数区分値をインクリメントして(10
5)、タイマ割り込み要求監視処理(104)に戻る。
発振周波数測定処理が終了した時点での発振周波数区分
値から、以下の式でサブシステムクロックの発振周波数
を算出することができる。
【0035】 実際のサブシステムクロック発振周波数=正常時のサブシステムクロツク発振 周波数×(タイマ設定時間÷(104〜105の処理時間×区分値)) ・・・式1
【0036】次に、表示時間設定処理について説明す
る。表示時間はタイマ割り込み要求信号のカウント、お
よびオンリーウェイトの実行によって制御する。タイマ
割り込み要求信号カウント回数、およびオンリーウェイ
トの実行回数は、前記発振周波数測定処理にて求められ
た発振周波数から以下の計算式で算出する。
【0037】 割り込み要求信号カウント回数=表示時間÷(タイマ設定時間×正常時のサプ システムクロック発振周波数÷サブシステムクロック発振周波数測定結果) ・・・式2 なお、割り込み要求信号カウント回数は小数第1位以下
切り捨てる。
【0038】 オンリーウェイト実行回数=(表示時間−タイマ設定時間×(正常時のサブシ ステムクロック発振周波数÷サブシステムクロツク発振周波数測定結果)×割り 込み要求信号カウント回数)÷オンリーウェイト時間・・・式3 なお、オンリーウェイト実行回数は小数第1位四捨五入
する。
【0039】前記計算式により求められた割り込み要求
信号カウント回数、およびオンリーウェイト実行回数を
ソフトウェアタイマカウント値として設定する(11
0、111)。そして、サプシステムクロックにより動
作するタイマをスタートさせる(112)。
【0040】次に、表示時間補正処理について説明す
る。タイマ割り込み要求信号を監視し(120)、割り
込み要求が発生すれぽ割り込み要求信号カウント回数を
デクリメントする(121)。そして、カウント回数が
0かどうかを見て(122)、0であればオンリウェイ
トを実行する(123)。そして、オンリーウェイト実
行回数をデクリメントし(124)、実行回数が0であ
れば(125)表示を終了する(126)。
【0041】図2に示すように、タイマ割り込み要求発
生時間が短くなり、370msになった場合(発振周波
数誤差が+35%)では、正常時のサブシステムクロッ
ク発振周波数を32.0KHzとした場合、実際のサプ
システムクロツクの発振周波数は、以下のように計算で
きる。
【0042】 実際のサブシステムクロック発振周波数=32.0×1.35=43.2[K Hz]・・・式4
【0043】表示時間は2000ms、タイマ設定時間
は500msであり、オンリーウェイト時間を3.7m
sとすると、割り込み要求信号カウント回数、およびオ
ンリーウェイト実行回数は、式2、式3より以下のよう
に計算できる。
【0044】 割り込み要求信号カウント回数=2000÷(500×32.0÷43.2) =5・・・式5
【0045】 オンリーウェイト実行回数=(2000−(500×32.0÷43.2)× 5)÷3.7ms)=40・・・式6
【0046】前記計算結果に従い、タイマ割り込み要求
信号を5回カウントし、3.7msのオンリーウェイト
を40回実行する。このときの表示時間は、以下の式に
より計算できる。
【0047】 表示時間=(370ms×5)+( 3.7ms×40)= 1998ms・ ・・式7
【0048】また、図3に示すように、タイマ割り込み
要求発生時間が長くなり、770msになった場合(発
振周波数誤差が−35%)、正常時のサブシステムクロ
ック発振周波数を32.0KHzとした場合、実際のサ
ブシステムクロックの発振周波数は、以下のように計算
できる。
【0049】 実際のサブシステムクロック発振周波数=32×0.65=20.8[KHz ]・・・式8
【0050】表示時間は2000ms、タイマ設定時間
は500msであり、オンリーウェイト時間を7.7m
sとすると、割り込み要求信号カウント回数、およびオ
ンリーウェイト実行回数は、式2、式3より 以下のよ
うに計算できる。
【0051】 割り込み要求信号カウント回数=2000÷(500×32.0÷20.8= 2・・・ 式9
【0052】 オンリーウェイト実行回数=(2000−(500×32.0÷20.8)× 2)÷7.7ms)=60・・・ 式10
【0053】前記計算結果に従い、タイマ割り込み要求
信号を2回カウントし、7.7msのオンリーウェイト
を60回実行する。このときの表示時間は、以下の式に
より計算できる。
【0054】 表示時間=(770ms×2)+(7.7ms×60)= 2002ms・・ ・式11
【0055】以上の動作をまとめると、サブステムクロ
ックで動作するタイマ割り込み要求発生までの時間を、
メインシステムクロックで動作するプログラムにて測定
し、その測定結果からタイマ割り込み要求信号カウント
回数、およびオンリーウェイト実行回数を算出し、表示
時間補正時にタイマ割り込み要求信号カウント回数分の
割り込み要求信号をカウントし、オンリーウェイト実行
回数分のオンリーウェイトを実行することで表示時間の
補正を行う。
【0056】本発明の第2の実施形態例について図面を
参照して詳細に説明する。従来技術および本発明におい
て、ハードウェア構成は同一である。図5は本発明の第
2の実施形態例である測定時間補正方式を、ICカード
リーダの表示時間制御に適用した場合の処理を示したフ
ローチャートである。
【0057】前記フローチャートにおいて、図5
(b)、(c)と図1(b)、(c)は同一である。予
め定められた所定周期を有するシステムクロックはメイ
ンシステムクロツク、周期に誤差を有するシステムクロ
ックはサプシステムクロック、補正する時間制御処理は
表示時間測定処理である。
【0058】まず、サブシステムクロツクの発振周波数
測定処理について説明する。まず、プログラム動作クロ
ックをメインシステムクロックに設定する(130)。
次に、誤差を測定するためのタイマのコンペアレジスタ
を設定し(131)、基準時間を測定するカウンタに値
を設定し(132)、タイマをスタートさせる(13
3)。そして、カウンタが0になるまでカウンタをデク
リメントする(134、135)。カウンタが0になっ
た時点で誤差を測定するためのタイマを停止させる(1
36)。
【0059】発振周波数測定処理が終了した時点でのタ
イマカウントレジスタ値から、以下の式でサブシステム
クロックの発振周波数を算出することができる。
【0060】 実際のサブシステムクロツク発振周波数=正常時のサブシステムクロック発振 周波数×(基準時間÷(カウントレジスタ値×タイマカウントアップ時間))・ ・・式12
【0061】前記式12で算出した実際のサブシステム
クロック発振周波数を使用して、実施例1と同一の表示
時間設定処理、および表示時間補正処理を行う。発明の
効果については、先の実施形態例と同一である。
【0062】
【発明の効果】以上説明したように、本発明によれば、
タイマ割り込み要求信号カウント回数、およびオンリー
ウェイト実行回数を、サブシステムクロックの発振周波
数測定結果を基にして設定し、表示時間測定処理時にタ
イマ割り込み要求信号をタイマ割り込み要求信号カウン
ト回数分カウントし、オンリーウェイトをオンリーウェ
イト実行回数分実行することにより処理時間を補正する
ようにしたので、本発明を表示時間補正処理に適用すれ
ば、マイクロコンピュータのサブシステムクロックの発
振周波数がどのように変化しても、表示時間測定処理の
処理時間を一定にすることができる。
【0063】また、短い処理時間のオンリーウェイトを
用意することで、タイマ割り込み要求発生時間よりも短
い時間を補正することができるので、タイマスタートか
らタイマ割り込み要求発生時間が長いタイマしか有して
いないマイクロコンピュータを使用している場合でも、
短い表示時間の誤差を補正することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態例の動作フローチャー
トである。
【図2】クロック発信周波数が高くなる方向へ誤差が発
生した場合での表示時間説明図である。
【図3】クロック発信周波数が低くなる方向へ誤差が発
生した場合での表示時間説明図である。
【図4】サブシステムクロックで動作するタイマのブロ
ック図である。
【図5】本発明の第2の実施形態例の動作フローチャー
トである。
【図6】時間補正方式のブロック図である。
【図7】ICカードリーダのシステム構成図である。
【図8】ICカードリーダにて使用するマイクロコンピ
ュータのクロック回路周辺部のブロック図である。
【図9】従来技術における時間制御方式のブロック図で
ある。
【図10】従来技術での表示時間測定処理の動作フロー
チャートである。
【図11】従来技術において、システムクロック発信周
波数に誤差が発生していない場合での表示時間説明図で
ある。
【図12】従来技術において、システムクロック発信周
波数が高くなる方向へ誤差が発生した場合での表示時間
説明図である。
【図13】従来技術において、システムクロック発信周
波数が低くなる方向へ誤差が発生した場合での表示時間
説明図である。
【符号の説明】
1 LCDパネル 2 マイクロコンピュータ 3 カードリーダライタ 4 ICカード 5 電源電池 20 メインシステムクロック 21 サブシステムクロック 22、26、27 分周回路 29 カウントレジスタ 30 コンペアレジスタ 31 OR回路 32 外付け抵抗 33、34 内蔵コンデンサ 35 内蔵抵抗

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも第1、第2のクロツクを発生
    するクロック発生手段と、前記第2のクロックのクロッ
    ク数を計数する計数手段と、任意に定められた測定時間
    と前記第2のクロックn周期分の時間とを比較する比較
    手段とを有し、任意に定めた測定時間と前記第2のクロ
    ックの周期分との時間を比較して測定時間の補正をする
    測定時間補正方式において、前記第1のクロックが、前
    記第2のクロックより相対的に発振精度が高くかつ発振
    周期が大きい場合、前記第1のクロックの発振周期時間
    に対し、前記第2のクロックが何周期に相当するか測定
    し、前記第2のクロックの発振周期時間を求めることに
    より、前記第2のクロックの発振誤差を補正するように
    したことを特徴とした測定時間補正方式。
  2. 【請求項2】 前記任意に定められた測定時間に対し、
    前記第2のクロックが何クロックに相当するか求め、該
    クロック数を前記計数手段に設定し、該クロック数に相
    当する回数前記第2のクロックを発振し時間測定するよ
    うにしたことを特徴とする請求項1に記載の測定時間補
    正方式。
  3. 【請求項3】 第1のクロックでプログラムを動作さ
    せ、周期に誤差を有する第2のクロックでタイマを動作
    させ、タイマ割り込み要求が発生するまでの時間を第1
    のクロックによって測定し、その測定結果から第2のク
    ロックの発振周波数を測定するようにしたことを特徴と
    する請求項1又は2に記載の測定時間補正方式。
  4. 【請求項4】 前記第2項記載の測定時間補正方式のタ
    イマカウント定数設定手順において、前記請求項3記載
    の発振周波数測定結果を基にしてタイマ割り込み要求発
    生時間を算出し、タイマ割り込み要求信号カウント回
    数、およびウェイト処理実行回数を求めて設定するよう
    にしたことを特徴とする測定時間補正方式。
  5. 【請求項5】 前記請求項4記載の設定定数により、時
    間測定処理においてタイマ割り込み要求信号、およびオ
    ンリーウェイト実行回数をカウントすることによって、
    時間計測を行うようにしたことを特徴とする測定時間捕
    正方式。
JP09159608A 1997-06-17 1997-06-17 情報処理装置 Expired - Fee Related JP3112862B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09159608A JP3112862B2 (ja) 1997-06-17 1997-06-17 情報処理装置
US09/099,880 US5917777A (en) 1997-06-17 1998-06-17 Apparatus and a method for control operating time of information display means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09159608A JP3112862B2 (ja) 1997-06-17 1997-06-17 情報処理装置

Publications (2)

Publication Number Publication Date
JPH116888A true JPH116888A (ja) 1999-01-12
JP3112862B2 JP3112862B2 (ja) 2000-11-27

Family

ID=15697437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09159608A Expired - Fee Related JP3112862B2 (ja) 1997-06-17 1997-06-17 情報処理装置

Country Status (2)

Country Link
US (1) US5917777A (ja)
JP (1) JP3112862B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950261B2 (ja) * 1996-11-28 1999-09-20 日本電気株式会社 液晶表示装置
US6285406B1 (en) * 1997-03-28 2001-09-04 Compaq Computer Corporation Power management schemes for apparatus with converged functionalities
JPH11262063A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd 電池残量表示装置
JP5696117B2 (ja) * 2012-09-27 2015-04-08 京セラドキュメントソリューションズ株式会社 画像形成装置
US10522210B2 (en) * 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610627A (en) * 1990-08-10 1997-03-11 Sharp Kabushiki Kaisha Clocking method and apparatus for display device with calculation operation

Also Published As

Publication number Publication date
US5917777A (en) 1999-06-29
JP3112862B2 (ja) 2000-11-27

Similar Documents

Publication Publication Date Title
CN113346881B (zh) 数字时钟校准方法、无线遥控器及存储介质
US5398007A (en) Low-power baud rate generator including two oscillators
US4987363A (en) Electric energy meter with power outage recovery circuit
JP2868472B2 (ja) マイクロコントローラ及びその制御方法
KR0138058B1 (ko) 맥박측정장치
JP3112862B2 (ja) 情報処理装置
US6326825B1 (en) Accurate time delay system and method utilizing an inaccurate oscillator
EP0409568B1 (en) Electronic timepiece
JP2002311173A (ja) 電子時計、電子時計の時刻誤差補正方法および時刻誤差補正プログラム
JP2001183478A (ja) マイコンシステム及び電子式電力量計
KR950013602B1 (ko) 주파수 측정장치
JPH07244540A (ja) 高精度時計装置
JP5037755B2 (ja) 温度変化測定装置及びその方法
JPH06265646A (ja) クロノグラフ機能付アナログ電子時計
JP3383437B2 (ja) 時間計測方法及び時計
JP3308866B2 (ja) マイクロコンピュータ装置
US5712832A (en) Electronic clock and time setting method
JP3726480B2 (ja) 計測器およびその表示方法
JP3763199B2 (ja) 計測器およびその表示方法
JP2513046B2 (ja) アワ―メ―タ
KR0128142Y1 (ko) 전력 수급용 복합계기의 시간콘트롤 회로
JPH034888Y2 (ja)
JP3611788B2 (ja) マイクロコンピュータのタイマ校正システム
JPH0751631Y2 (ja) Cpuの暴走検出回路
JP3079807B2 (ja) 時計機能確認装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees