JPH1173249A - 電源電圧検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータが正常動作できる電源
電圧の範囲内で、電源電圧の低下を確実に検出する。 【解決手段】 マイクロコンピュータの中で最も遅延時
間の長い遅延回路１を設け、遅延回路１の論理値「１」
の出力をフラッシュメモリ５の特定アドレスの１ビット
（以下フラグと言う）に書き込む。ＣＰＵ６は、フラグ
が論理値「１」にセットされた状態を検出した時、演算
処理速度を高速から低速へ変更し、電池交換等の警告を
促す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯用の電子機器
等に内蔵されるマイクロコンピュータに用いて好適な電
源電圧検出回路に関する。

【０００２】

【従来の技術】一般に、携帯用の電子機器（例えばビデ
オカメラレコーダ等）は、マイクロコンピュータを内蔵
し、電源として電池を装着して動作するものである。従
って、携帯用の電子機器を使用すると、電池が消耗し電
源電圧は徐々に低下してしまう。そこで、従来は、マイ
クロコンピュータに電源電圧検出回路を内蔵し、電源電
圧がマイクロコンピュータの正常動作を保証できる範囲
にあるかどうかを検出している。具体的には、電源電圧
がマイクロコンピュータの正常動作の保証範囲内で最低
電圧の近傍まで低下した時、電源電圧検出回路の検出信
号により、マイクロコンピュータをリセットしたり、電
池交換を促したりしていた。

【０００３】

【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータの機能と電源電圧検出回路の機能とを同
一チップ上に設けた集積回路を製造する場合、電源電圧
検出回路を構成する半導体素子（抵抗、トランジスタ、
コンデンサ等）の特性ばらつきに伴い、電源電圧検出回
路の検出レベルがばらついてしまう問題があった。例え
ば、電源電圧検出回路の検出レベルがマイクロコンピュ
ータの正常動作を保証する最低電圧より低いレベルに設
定された場合、電源電圧検出回路が電源電圧の低下を検
出する前にマイクロコンピュータが既に誤動作してお
り、これでは、電源電圧検出回路を設けた意味がない。

【０００４】そこで、従来は以下の対策を施していた。 ［対策１］マイクロコンピュータの正常動作を保証でき
る電源電圧の範囲内で、電源電圧検出回路の検出レベル
を高めに設定する。しかし、この対策は、電源電圧の有
効範囲が狭まってしまい、マイクロコンピュータを使用
した携帯用電子機器の電池寿命が短くなってしまう問題
がある。 ［対策２］マイクロコンピュータを出荷する時、電源電
圧検出回路の検出レベルを測定し、電源電圧検出回路の
特性ばらつきが小さいマイクロコンピュータを選別す
る。しかし、この対策は、手間がかかり実用的ではない
問題がある。また、死蔵在庫の問題も見逃せない。

【０００５】そこで、本発明は、マイクロコンピュータ
が正常動作する電源電圧の範囲を広く確保できると共
に、マイクロコンピュータが正常動作している時に電源
電圧の低下を確実に検出できる電源電圧検出回路を提供
することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、電源電圧が第１レベ
ル及び第２レベルの範囲内の時に正常動作するマイクロ
コンピュータに設けられ、前記電源電圧が前記第２レベ
ルまで低下しようとしていることを検出する電源電圧検
出回路において、前記マイクロコンピュータの中で信号
を最も遅延させ、前記電源電圧が第１レベル及び第２レ
ベルの範囲内で第２レベルの近傍まで低下した時に一方
の論理値を出力する遅延回路と、データを電気消去でき
且つデータを繰り返し書き込み及び読み出しできるメモ
リであって、前記遅延回路の一方の論理値が書き込まれ
る不揮発性メモリと、前記不揮発性メモリに一方の論理
値が書き込まれた状態を検出し、前記電源電圧が第１レ
ベル及び第２レベルの範囲内で第２レベル近傍まで低下
している状態であることを示す信号を出力する制御回路
と、を備えたことを特徴とする。

【０００７】また、前記制御回路から出力される信号を
用いて、前記マイクロコンピュータの動作速度を遅くす
ることを特徴とする。

【０００８】

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の電源電圧検出回路を示す
ブロック図であり、マイクロコンピュータの周辺回路と
してマイクロコンピュータと同一チップ上に集積化され
るものとする。

【０００９】図１において、（１）は遅延回路であり、
マイクロコンピュータ内部で周期的に発生するパルス信
号Ａを遅延させるものである。遅延回路（１）の論理構
造の基本単位はＭＯＳトランジスタである為、遅延回路
（１）の遅延の度合いはマイクロコンピュータの電源電
圧の大きさに依存する。詳しくは、電源電圧が高い状態
の時は、ＭＯＳトランジスタのドレインソース間のチャ
ネルが形成されやすい為、遅延時間は短い。ところが、
電源電圧が低下すると、ＭＯＳトランジスタのドレイン
ソース間のチャネルが形成されにくくなる為、遅延時間
は長くなる。例えば、遅延回路（１）は、パルス信号Ａ
の遅延が一定時間より短い時はローレベル（論理値
「１」）の遅延信号Ａ’を出力し、パルス信号Ａの遅延
が一定時間より長い時はハイレベル（論理値「０」）の
遅延信号Ａ’を出力する。

【００１０】遅延回路（１）の一具体例を図２に示す。
図２において、破線で括ったインバータ（２）の段数
は、マイクロコンピュータ内部で論理値「１」又は論理
値「０」の演算出力を得る際に最も多く必要な段数とす
る（本発明の実施の形態では４段であるが、これに限定
されるものではない）。インバータ（３）はインバータ
（２）の出力に直列接続され、パルス信号Ａの遅延時間
を更に長くするものである。インバータ（２）（３）は
Ｐチャネル型及びＮチャネル型のＭＯＳトランジスタか
ら成る為、電源電圧が低下するほど、パルス信号Ａの遅
延時間は長くなる。ＮＡＮＤゲート（４）は、パルス信
号Ａそのものと当該パルス信号Ａをインバータ（２）
（３）で遅延した信号との論理積を演算するものであ
る。

【００１１】例えば、遅延回路（１）において、パルス
信号Ａとインバータ（２）（３）を介した遅延信号とが
重ならなくなる時の電源電圧レベルの方が、遅延回路
（１）からインバータ（３）を除いた状態において、パ
ルス信号Ａとインバータ（２）を介した遅延信号とが重
ならなくなる時の電源電圧レベルよりも、高く設定され
ることが分かる。従って、電源電圧がマイクロコンピュ
ータの正常動作を保証する最低電圧まで低下する前に、
電源電圧の低下状態を識別する為の検出レベルを確実に
設定できる。即ち、マイクロコンピュータが誤動作を起
こす前に電源電圧の低下を検出できる。

【００１２】図１に戻り、（５）はフラッシュメモリ
（不揮発性メモリ）であり、データを一括又はページ単
位（例えば１２８ワード）で電気消去でき、且つ、デー
タを繰り返し書き込み及び読み出しできる特性を有して
いる。フラッシュメモリ（５）の特定アドレスの１ビッ
トは、遅延回路（１）の遅延信号Ａ’（論理値「１」又
は論理値「０」の何れか）が書き込まれる領域に割り当
てられ、フラグとして機能する。

【００１３】（６）はマイクロコンピュータのＣＰＵで
あり、プログラム命令の解読結果に従って、フラッシュ
メモリ（５）の特定領域の１ビットの状態が論理値
「１」になっていることを検出し、ＣＰＵ（６）の演算
処理速度を高速から低速へ変更させるものである。前記
プログラム命令は、マスクＲＯＭ（図示せず）に格納し
ても、フラッシュメモリ（５）の特定領域をプログラム
領域に割り当てて格納しても、何れでもよい。前記プロ
グラム命令は、電源投入後、フラッシュメモリ（５）の
特定アドレスの１ビットの状態を確認する様にプログラ
ミングされているものとする。

【００１４】図１のフローチャートを図３に示す。先
ず、フラッシュメモリ（５）の特定アドレスの１ビット
（以下フラグと言う）の状態を検出する（ステップ
１）。フラグが論理値「０」の場合（ステップ１Ｎ
Ｏ）、電源電圧がマイクロコンピュータの正常動作を保
証する最低電圧近傍まで低下していない為、ＣＰＵ
（６）の演算処理速度を高速のままとし、現状の演算処
理を継続させる（ステップ２）。一方、フラグが論理値
「１」の場合（ステップ１ＹＥＳ）、電源電圧がマイク
ロコンピュータの正常動作を保証する最低電圧近傍まで
低下しており、これ以上ＣＰＵ（６）が高速動作を継続
するとマイクロコンピュータが誤動作するものと判断し
（ステップ３）、ＣＰＵ（６）の演算処理速度を高速か
ら低速へ変更し、電池交換を促す等の警告を行う（ステ
ップ４）。警告動作はＣＰＵ（６）の演算処理速度が低
速であっても何ら支障はない。

【００１５】以上より、マイクロコンピュータの中で信
号を最も遅延させる遅延回路を設けることにより、マイ
クロコンピュータが正常動作する電源電圧の範囲内で、
電源電圧が低下したことを確実に検出でき、使用者に電
池交換等の警告を促すことができる。また、電池交換等
の警告を促しているにも関わらず、電池交換を行わない
で電源投入した場合であっても、先ず電源を切っても変
化しないフラグの状態を確認する為、ＣＰＵ（６）の演
算処理速度は初めから低速となり、電池の消耗を長引か
せてマイクロコンピュータが誤動作するのを防止でき
る。

【００１６】

【発明の効果】本発明によれば、マイクロコンピュータ
が正常動作する電源電圧の範囲内で、電源電圧が最低動
作電圧の近傍まで低下したことを確実に検出できる。ま
た、マイクロコンピュータが正常動作できる電源電圧の
範囲を広く確保でき、電池寿命を長くできる。また、電
池交換等の警告を促しているにも関わらず、電池交換を
行わないで電源投入した場合であっても、先ずフラッシ
ュメモリの特定アドレスの１ビットの状態を確認する
為、マイクロコンピュータの演算処理速度は初めから低
速となり、電池の消耗を長引かせてマイクロコンピュー
タの誤動作を防止できる利点が得られる。

【図面の簡単な説明】

【図１】本発明の電源電圧検出回路を示す回路ブロック
図である。

【図２】図１の遅延回路の一具体回路を示す回路図であ
る。

【図３】図１の動作を示すフローチャートである。

【符号の説明】

（１） 遅延回路 （５） フラッシュメモリ （６） ＣＰＵ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源電圧が第１レベル及び第２レベルの
   範囲内の時に正常動作するマイクロコンピュータに設け
   られ、前記電源電圧が前記第２レベルまで低下しようと
   していることを検出する電源電圧検出回路において、 前記マイクロコンピュータの中で信号を最も遅延させ、
   前記電源電圧が第１レベル及び第２レベルの範囲内で第
   ２レベルの近傍まで低下した時に一方の論理値を出力す
   る遅延回路と、 データを電気消去でき且つデータを繰り返し書き込み及
   び読み出しできるメモリであって、前記遅延回路の一方
   の論理値が書き込まれる不揮発性メモリと、 前記不揮発性メモリに一方の論理値が書き込まれた状態
   を検出し、前記電源電圧が第１レベル及び第２レベルの
   範囲内で第２レベル近傍まで低下している状態であるこ
   とを示す信号を出力する制御回路と、 を備えたことを特徴とする電源電圧検出回路。
2. 【請求項２】 前記制御回路から出力される信号を用い
   て、前記マイクロコンピュータの動作速度を遅くするこ
   とを特徴とする請求項１記載の電源電圧検出回路。