JPH1173330A

JPH1173330A - コンピュータシステム

Info

Publication number: JPH1173330A
Application number: JP9234285A
Authority: JP
Inventors: Hiroshi Yamazaki; 浩山崎; Manabu Koarai; 学小荒井; Naonobu Fujiwara; 尚伸藤原
Original assignee: Toshiba Corp; Toshiba Computer Engineering Corp
Current assignee: Toshiba Corp; Toshiba Computer Engineering Corp
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 1999-03-16
Anticipated expiration: 2017-08-29
Also published as: JP3930116B2

Abstract

(57)【要約】【課題】ＣＰＵが、ＳＭＭ中に入っている間、コンピ
ュータシステムからＣＰＵに対して新たに割り込み（Ｉ
ＲＱ、ＩＮＴＲやＳＭＩ等）を要求することが出来な
い。従って、割り込み制御処理は、一連の処理を直接的
に実行しなければならず、Ｉ／Ｏデバイスに発行した所
定のコマンド処理で時間待ちが必要な場合、割り込み制
御処理中の他の処理を実行できず、時間待ちを行う必要
がある。【解決手段】システムの初期化動作時、Ｉ／Ｏトラッ
プＳＭＩをＣＰＵ１１に発行し、ＣＰＵステートマップ
情報をＳＭ−ＲＡＭ１３２内の所定エリアに格納する。
ＯＳ起動中に割り込み制御処理が発生した時、初期化動
作時作成されたＣＰＵステートマップ情報をＣＰＵ１１
に設定し、ＣＰＵ１１の動作モードを各種Ｉ／Ｏデバイ
スからの割り込み可能な独自モードにする。ＣＰＵ１１
の独自モードで、割り込みを用いた処理の並列化を実行
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、コンピュータシ
ステムの割り込み制御処理に係わり、特に、その割り込
み制御処理中での各処理の並列化に関する。

【０００２】

【従来の技術】近年、携帯が容易でバッテリーにより動
作可能なラップトップタイプまたはノートブックタイプ
のパーソナルコンピュータが種々開発される。このパー
ソナルコンピュータの割り込み制御処理、例えば、現在
の動作環境を保存し、次回コンピュータシステムの起動
時に動作環境をもとに戻すラピットレジューム／サスペ
ンド処理や、ドッキングステーションやデバイスベイ対
応の外部デバイスをコンピュータシステムの通電中に接
続及び切り離すドック／アンドック処理は、オペレーテ
ィングシステム（以下、ＯＳと称す）動作中の割り込み
制御処理として実行された。

【０００３】従来技術の割り込み制御処理の手順は、コ
ンピュータシステム内蔵の電源マイコンが電源スイッチ
が押圧されたことを検出した場合、電源マイコンは割り
込み要求線を通じて割り込み制御ロジックに対して割り
込み要求を発行する。又は、ＯＳ動作中にドッキングス
テーションがコンピュータシステム本体の拡張バスコネ
クタ及び拡張デバイスがデバイスベイにドッキングした
場合、同様に、ドッキングの制御を行う各回路は割り込
み制御ロジックに対して割り込み要求を発行する。

【０００４】割り込み制御ロジックは、前記割り込み要
求を受信後、中央処理装置（以下、ＣＰＵと称す）に対
してシステムマネージメント割り込み（以下、ＳＭＩと
称す）を発行する。

【０００５】ＣＰＵがＳＭＩ信号受信後、ＣＰＵの動作
モードをシステムマネージメントモード（以下、ＳＭＭ
と称する）に移行し、ＢＩＯＳ―ＲＯＭに格納されてい
る割り込み制御処理を起動する。割り込み制御処理は、
ＣＰＵに要求された割り込み信号に対応した割り込み制
御処理を実行する。

【０００６】ここで、ＳＭＭとは、米国インテル社製造
のＣＰＵに於いて、コンピュータシステムからＣＰＵへ
ＳＭＩ＃信号が入力された場合、ＣＰＵがＢＩＯＳ―Ｒ
ＯＭ内の割り込み制御処理に移行するときに設定される
ＣＰＵの動作モードである。

【０００７】ＣＰＵが、ＳＭＭ中に入っている間、コン
ピュータシステムからＣＰＵに対して新たに割り込み
（ＩＲＱ、ＩＮＴＲやＳＭＩ等）を要求することが出来
ない。従って、割り込み制御処理は、一連の処理を直接
的に実行しなければならず、各種Ｉ／Ｏデバイスに発行
した所定のコマンド処理で時間待ちが必要な場合、割り
込み制御処理中の他の処理を実行できず、時間待ちを行
う必要があった。

【０００８】次に、割り込み制御処理の例として、図１
０に示される通り、ラピットサスペンド処理を説明す
る。ラピットサスペンド処理は、以下の５つの処理から
構成される。

【０００９】（１）パネルライトオフシーケンス処理（Ｓ６００）（２）ＨＤＤモータオフシーケンス処理（Ｓ６１０）（３）各種Ｉ／Ｏデバイスのレジスタ保存シーケンス処
理（Ｓ６２０）（４）メモリチェックサム（Ｓ６３０）（５）フラッシュＲＯＭ書き換え（Ｓ６４０）ここで、（１）〜（３）のシーケンス処理に於いては、
コマンドを受信した各種Ｉ／Ｏデバイスがそのコマンド
に対応する処理を完了するまでにはある一定時間が必要
となる。各シーケンスの処理が完了しない限り、次のシ
ーケンスを実行することは出来ない。

【００１０】このように、各シーケンスの処理に於いて
は、そのデバイスのコマンド処理に要する時間だけ、次
のシーケンス処理のタイミングが遅延されることにな
る。従って、ＳＭＭを用いたシステムの割り込み制御処
理（ラピットサスペンド処理）を実行する時間は、各シ
ーケンス処理のコマンドに対応する時間（待ち時間を含
む）の総和となり、多くの時間が要した。

【００１１】更に、上記ラピットサスペンド処理中に、
コンピュータシステムのＩ／Ｏデバイス（電源マイコ
ン）からの電源オフ・オンの要求を受け付けるために、
ラピットサスペンド処理中に電源マイコンからの要求の
有無をポーリング（Ｓ６６０）してチェックしていたの
で、タイムリーな処理ができなかった。

【００１２】

【発明が解決しようとする課題】上記した従来技術で
は、ＳＭＭ中で割り込み制御処理を実行する場合、他の
割り込み要求を受け付けられないので、割り込み制御処
理に時間がかかるという問題があった。

【００１３】また、割り込み制御処理中に他のＩ／Ｏデ
バイスからの割り込み要求が受け付けられないので、各
種Ｉ／Ｏデバイスに対してポーリングして要求の有無を
チェックする別途特別な処理を必要としていた。

【００１４】そこで、本発明は上記の問題を解決するた
めになされたものであり、割り込み要求を受付ないＳＭ
Ｍで、ＣＰＵの動作モードを割り込み可能とし、割り込
み制御処理中で必要な処理を並列化することにより割り
込み制御処理全体の処理時間の短縮を提供することを目
的とする。

【００１５】

【課題を解決するための手段】この発明は、割り込み要
求を受付ないシステム管理モードで所定の処理を実行す
るコンピュータシステムに於いて、ＯＳ動作中にシステ
ム管理割り込み要求を発生する手段と、前記システム管
理割り込み要求に応答して、ＣＰＵの動作モードをシス
テム管理モードに変更する手段と、前記ＣＰＵのモード
をシステム管理モード変更後、前記ＣＰＵの動作モード
を割り込みが使用可能なモードに設定する手段と、前記
割り込み制御処理を前記割り込み要求が使用可能なモー
ドで実行する手段とを具備したことを特徴とする。

【００１６】このような構成によれば、システムの初期
化時、ＣＰＵステートマップ情報をメモリ上に保存する
ことによって、ＯＳ起動中にシステム管理割り込み要求
を受けた場合、ＣＰＵの動作モードをシステム管理モー
ドから割り込み可能なモードへ変更し、割り込み制御処
理を割り込み可能なモードで実行することによって、割
り込み制御処理中で必要な処理を並列化することがで
き、割り込み制御処理全体の処理時間を短縮することが
できる。

【００１７】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係るコンピュータシステムの構成が示される。このコ
ンピュータシステムは、バッテリ駆動可能なノートブッ
クタイプまたはラップトップタイプのポータブルコンピ
ュータであり、そのシステムボード上には、プロセッサ
バス１、内部ＰＣＩバス２、内部ＩＳＡバス３、および
Ｉ２Ｃバス４が配設される。また、このポータブルコン
ピュータ本体に設けられたドッキングコネクタ１０に
は、機能拡張のための拡張ユニットとして、図２のドッ
キングステーション３０がユーザによって必要に応じて
接続される。ドッキングコネクタ１０は、図示のよう
に、３つのコネクタ要素１０１，１０２，１０３から構
成される。

【００１８】コンピュータ本体内に、ＣＰＵ１１、ホス
ト−ＰＣＩブリッジ装置１２、メモリ１３、ディスプレ
イコントローラ１４、ＤＳＰインタフェースゲートアレ
イ（以下、ＤＳＰＩＦＧＡと称す）１５、内部ＰＣ
Ｉ−ＩＳＡブリッジ装置１６、デバイスベイコントロー
ラ１７、ＰＣＩ−ＤＳ（ＤＳ：ドッキングステーショ
ン）ブリッジ装置１８、ＢＩＯＳ―ＲＯＭ１９、ハード
ディスクドライブ２０、キーボードコントローラ２１、
リアルタイムクロック（以下、ＲＴＣと称す）２２、Ｉ
／Ｏコントロールゲートアレイ２３、電源コントローラ
（以下、ＰＳＣと称す）２４などが設けられる。

【００１９】ドッキングステーション３０は、ＰＣＩ拡
張カード、ＩＳＡ拡張カード、ＰＣカード、ハードディ
スクドライブ、ＣＤ−ＲＯＭドライブなどの拡張デバイ
スの増設のために使用されるものであり、このドッキン
グステーション３０内には、図２に示されているよう
に、外部ＰＣＩバス５および外部ＩＳＡバス６が拡張バ
スとして配設されており、そこにはＰＣＩ拡張スロット
およびＩＳＡ拡張スロットなどが接続される。ここで
は、この外部ＩＳＡバス６にハードディスクドライブ３
６が接続される。

【００２０】また、このドッキングステーション３０内
には、ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１、ＤＳコ
ントローラ３３、ＥＥＰＲＯＭ３４なども設けられる。
次に、図１のコンピュータ本体に設けられた各コンポー
ネントの機能および構成について説明する。

【００２１】ＣＰＵ１１は、たとえば、米インテル社に
よって製造販売されているマイクロプロセッサ“ｐｅｎ
ｔｉｕｍ”などによって実現される。このＣＰＵ１１の
入出力ピンに直結されているプロセッサバス１は、６４
ビット幅のデータバスを有す。

【００２２】ホスト−ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト−ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ１３をアクセス制
御する機能などを有す。

【００２３】更に、ホスト−ＰＣＩブリッジ装置１２
は、ＣＰＵ１１に対する割り込みを発行する割り込み制
御回路を内蔵し、該回路はＳＭＩ発生回路１２１、ＳＭ
Ｉ要因レジスタ１２２、ソフトＳＭＩタイマーイネーブ
ルレジスタ１２３と、カウンタレジスタ１２４から構成
される。

【００２４】ＳＭＩ発生回路１２１は、電源スイッチの
オン／オフ動作、ドッキングステーションのドック／ア
ンドック動作、ホットキーからのＨ／Ｗ割り込みに応じ
てＣＰＵ１１のＳＭＩ＃ピンに対してＳＭＩ＃信号を発
行する。

【００２５】ＳＭＩ要因レジスタ１２２は、ＳＭＩ発生
回路１２１に接続され、ＳＭＩ発生の要因を識別するた
めのレジスタであり、ここでは、電源スイッチのオン／
オフ動作、ドッキングステーションのドック／アンドッ
ク動作、ホットキーからのＨ／Ｗ割り込みの状態を示す
ステータスビットを格納する。

【００２６】ソフトＳＭＩタイマーイネーブルレジスタ
１２３は、カウンタレジスタ１１２３のダウンカウント
の開始をイネーブルするレジスタである。カウンタレジ
スタ１２４は、後述する各シーケンステーブルのうち、
次回起動時間が最も早い時刻から現在の時間を引いた値
が設定され、カウンタ値が“０”に達した時、ＣＰＵ１
１に対してＳＭＩ＃信号を発行する。

【００２７】メモリ１３は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のＤＲＡＭモジュールによって構成さ
れる。

【００２８】また、このメモリ１３は、システムボード
上に予め実装されるシステムメモリ１３１と、システム
メモリの一部として使用されるＳＭ−ＲＡＭ１３２から
構成される。

【００２９】これらシステムメモリ１３１およびＳＭ−
ＲＡＭ１３２を構成するＤＲＡＭモジュールとしては、
シンクロナスＤＲＡＭやＲａｍｂｕｓなど、バンク毎に
メモリクロックの供給が必要な高速メモリが利用され
る。

【００３０】ＳＭ−ＲＡＭ１３２には、不揮発性メモリ
又はバックアップされた６４ｋバイトメモリで構成さ
れ、後述するＣＰＵステートマップを格納するエリアＡ
及びエリアＢや割り込み制御処理の並列化を行う為のシ
ーケンステーブルの各々が設けられる。

【００３１】更に、ＳＭ−ＲＡＭ１３２には、ユーザが
システム起動時に入力したパスワード情報やＳＭＭ起動
時のＳＭ−ＢＩＯＳ１９への飛び先を指定するＳＭＩハ
ンドラーを格納する。

【００３２】このメモリ１３は、３２ビット幅または６
４ビット幅のデータバスを有する専用のメモリバスを介
してホスト−ＰＣＩブリッジ装置１２に接続される。メ
モリバスのデータバスとしてはプロセッサバス１のデー
タバスを利用することもできる。この場合、メモリバス
は、アドレスバスと各種メモリ制御信号線とから構成さ
れる。

【００３３】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行われる。ＰＣＩバスク
ロックの周波数は最大３３ＭＨZ である。ＰＣＩバス２
は、時分割的に使用されるアドレス／データバスを有
す。このアドレス／データバスは、３２ビット幅であ
る。

【００３４】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。

【００３５】デイスプレイコントローラ１４は、ホスト
ーＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３
の画像データをＬＣＤ１４１や外部のＣＲＴディスプレ
イ１４２に表示する。

【００３６】ＤＳＰインタフェースゲートアレイ１５
は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、モデ
ム（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥＣ１
５３と共同して各種サウンド処理や電話／データの通信
処理を行なうためのＤＳＰシステムを構成する。

【００３７】このＤＳＰインタフェースゲートアレイ１
５は、メモリ１３に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下でＤＳＰ１５１、Ｍ
ＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤ
ＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号処
理機能を利用したサウンド処理や通信処理を制御する。

【００３８】内部ＰＣＩ−ＩＳＡブリッジ装置１６は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩであり、ＰＣＩデバイスの１つとして機能す
る。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、Ｐ
ＣＩバスアービタ、およびＤＭＡコントローラなどが内
蔵される。内部ＩＳＡバス３には、ＢＩＯＳ―ＲＯＭ１
９、ＨＤＤ２０、キーボードコントローラ２１、ＲＴＣ
２２、Ｉ／Ｏコントロールゲートアレイ２３が接続され
る。

【００３９】デバイスベイコントローラ１７は、ＰＣＩ
デバイスの１つであり、ドッキングされたデバイスベイ
仕様の外部拡張デバイスを制御する。ＰＣＩ−ＤＳブリ
ッジ装置１８は、ドッキングステーション３０との間で
バスの接続および切断を制御する。すなわち、ＰＣＩ−
ＤＳブリッジ装置１８は、内部ＰＣＩバス２とＰＣＩバ
ス相当のドッキングバスとを繋ぐブリッジＬＳＩであ
り、ＰＣＩデバイスの１つとして機能する。このドッキ
ングバス７は、ドッキングコネクタ１０のコネクタ要素
１０１を介して外部に導出され、ドッキングステーショ
ン３０に接続される。

【００４０】ＢＩＯＳ―ＲＯＭ１９は、システムＢＩＯ
Ｓ（ＢａｓｉｃＩ／ＯＳｙｓｔｅｍ）を記憶するた
めのものであり、プログラム書き替えが可能なようにフ
ラッシュメモリ（ＥＥＰＲＯＭ）によって構成される。
このシステムＢＩＯＳには、システムブート時に実行さ
れるＩＲＴルーチン（ＰＯＳＴ）と、各種Ｉ／Ｏデバイ
スを制御するためのデバイスドライバ（ランタイム）
と、割り込み制御処理を実行するシステム管理プログラ
ム（ＳＭ−ＢＩＯＳ）と、セットアップルーチンやユー
ザが設定したパスワード情報が含まれる。

【００４１】システム管理プログラムは、ＳＭＭにおい
て実行される割り込みプログラムであり、ＳＭＩハンド
ラー、およびホットキー処理ルーチンなどの各種ＳＭＩ
サービスルーチンを含む。ＳＭＩハンドラーは、ＳＭＩ
の発生要因に応じてＳＭＩサービスルーチンを起動する
ためのものであり、ホットキーによるＳＭＩが発生した
場合にはホットキー処理ルーチンを起動し、他の要因に
よるＳＭＩが発生した場合にはその要因に対応するＳＭ
Ｉサービスルーチンを起動する。本願発明の実施形態に
於いては、ＳＭ−ＢＩＯＳは、Ｉ／Ｏトラップ命令とソ
フトＳＭＩタイマーによりＣＰＵ１１にＳＭＩ＃信号を
発行し、ＳＭＩサービスルーチンから割り込み制御処理
を実行する。

【００４２】ハードディスクドライブ（ＨＤＤ）２０
は、内部ＩＳＡバス３に接続され、オペレーティングシ
ステム（以降、ＯＳと称す）を格納したプライマリーな
ＨＤＤであり、このハードディスクドライブ２０はアク
セスロック機構によりアクセスロック状態である。更
に、ハードディスクドライブ２０は、システムとの入出
力を制御するハードディスクコントローラと、パスワー
ドを格納するメモリと、コンピュータシステムのデータ
を格納可能なメディアから構成される。

【００４３】Ｉ／Ｏコントロールゲートアレイ２３は、
内部ＩＳＡバス３とＩ２Ｃバス４とを繋ぐブリッジＬＳ
Ｉであり、ＣＰＵ１１によってリード／ライト可能な複
数のレジスタ群を内蔵する。これらレジスタ群を使用す
ることにより、ＣＰＵ１１とＩ２Ｃバス４上の電源コン
トローラ２４やＤＳコントローラ３３との通信が可能と
なる。

【００４４】このＩ／Ｏコントロールゲートアレイ２３
からは、ドッキングステーション３０と接続される制御
信号線がドッキングコネクタ１０のコネクタ要素１０２
を介して複数本外部に導出される。また、Ｉ／Ｏコント
ロールゲートアレイ２３は、コンピュータ本体とドッキ
ングステーション３０とのドッキング／アンドッキング
を検出し、さらにコンピュータ本体が電源オン状態のま
までドッキングステーション３０の接続が行われたとき
に、活線挿抜などによってドッキングステーション３０
内の拡張ユニットの破壊やシステムの誤動作が生じない
ように制御する。

【００４５】更に、Ｉ／Ｏコントロールゲートアレイ２
３は、割り込みレジスタ２３１を内蔵し、電源スイッチ
のオン／オフを示すデータを電源コントローラ２４経由
およびドッキングステーション３０内のドッキング／ア
ンドックを示すデータをＤＳコントローラ３３経由で設
定される。

【００４６】Ｉ２Ｃバス４は、１本のクロック信号線と
１本のデータ線（ＳＤＡ）から構成される双方向バスで
あり、これはドッキングコネクタ１０のコネクタ要素１
０３を介して外部に導出される。

【００４７】電源コントローラ２４は、電源スイッチの
オン／オフなどに応じてコンピュータ本体をパワーオン
／パワーオフするためのものであり、また、ドッキング
ステーション３０とのドック／アンドック応じた電源制
御も行う。

【００４８】次に、図２のドッキングステーション３０
のコンポーネントについて説明する。前述したように、
ドッキングステーション３０は、ポータブルコンピュー
タ本体に取り外し可能に装着できる拡張ユニットであ
る。図３はコンピュータ本体がドッキングステーション
３０に装着される様子を示すものである。

【００４９】このような外観を持つドッキングステーシ
ョン３０内部に設けられたＤＳ−ＰＣＩ／ＩＳＡブリッ
ジ装置３１は、コンピュータ本体からドッキングステー
ション３０に導出されるドッキングバス７と外部ＰＣＩ
バス５および外部ＩＳＡバス６とを繋ぐブリッジＬＳＩ
である。このＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１は
ＰＣＩデバイスの１つである。

【００５０】ＤＳコントローラ３３は、ドッキングステ
ーション３０の電源のオン／オフ、およびポータブルコ
ンピュータ本体とドッキングステーション３０とのドッ
キング／アンドッキングを制御するためのマイコンであ
り、Ｉ２Ｃバス４を使用してコンピュータ本体のＩ／Ｏ
コントロールゲートアレイ２３と通信する。

【００５１】ＥＥＰＲＯＭ３４は、ドッキングステーシ
ョン３０の拡張スロットに装着されている拡張カードな
どの属性（アドレス、ＤＭＡチャンネル、ＩＲＱ番号、
その他）など、プラグ・アンド・プレイ（Ｐｌｕｇａ
ｎｄＰｌａｙ）に必要なＰｎＰ情報が格納される。こ
のＰｎＰ情報は、コンピュータ本体とドッキングステー
ション３０とがドッキングされた時や、コンピュータ本
体又はドッキングステーション３０のパワーオン時など
に、ＢＩＯＳ―ＲＯＭ１９のシステムＢＩＯＳの制御の
下、Ｉ２Ｃバス４を介してＩ／Ｏコントロールゲートア
レイ２３によってＥＥＰＲＯＭ３４からリードされる。

【００５２】カードコントローラ３５は、コンピュータ
本体内のカードコントローラ１７と同様に、ＰＣＭＣＩ
Ａ／カードバス準拠のＰＣカードを制御する。次に、図
４と図５のフローチャートと図６のＣＰＵメモリマップ
を参照して、図１のコンピュータシステムの電源投入時
（初期化処理時）の動作について説明する。

【００５３】図１のコンピュータシステムがパワーオン
されると、ＣＰＵ１１はリセットされ、リアルモードで
動作を開始する（Ｓ２１０）。システムパワーオン時に
は、ＢＩＯＳ―ＲＯＭ１９内のシステムＢＩＯＳがＣＰ
ＵメモリアドレスＦ００００〜ＦＦＦＦＦに割当てられ
ており、ＣＰＵ１１は、アドレスＦＦＦＦ０の命令をフ
ェッチする。これにより、システムＢＩＯＳのＰＯＳＴ
（ＰｏｗｅｒＯｎＳｅｌｆＴｅｓｔ）ルーチンの実
行がリアルモード環境で開始される。

【００５４】ＰＯＳＴルーチンは、ＣＰＵ１１のＭＳＷ
レジスタの設定などによってＣＰＵ１１の動作モードを
リアルモードに変更する（Ｓ２２０）。この後、プロテ
クトモードにおいて、コンピュータシステムの各種ゲー
トアレイ等の初期化処理やシステムメモリ１３１／ＳＭ
−ＲＡＭ１３２のリード／ライトコンペアチェックを実
行する（Ｓ２３０〜２４０）。

【００５５】次に、図６に示される通り、ＳＭ−ＲＡＭ
１３２は、ＰＯＳＴルーチンの初期化開始時、ＳＭ−Ｂ
ＡＳＥレジスタによって、３００００Ｈに割り付けられ
ており、ＣＰＵ１１にＳＭＩ＃信号が発行された際のＳ
Ｍ−ＢＩＯＳへのファージャンプ先を設定する為に、３
８０００Ｈに割り付けられたＳＭＩハンドラーにファー
ジャンプ先の設定を実行する（Ｓ２５０）。

【００５６】ＰＯＳＴルーチンは、ＣＰＵ１１に対する
ＳＭＩ＃信号発行後のＳＭ−ＲＡＭ１３２のＣＰＵメモ
リマップの割り付け変更の為に、ＳＭＩ発生回路１２１
のイネーブル化を行い、ＳＭＩ発生回路からＣＰＵ１１
に対するＳＭＩ＃信号を発行可能とする（Ｓ３１０）。

【００５７】ＰＯＳＴルーチンは、ＣＰＵのＡＨレジス
タにＢＩＯＳファンクションコールを設定し、特定のＩ
／Ｏアドレスで割り込みトラップを仕掛け、ＣＰＵ１１
に対してＳＭＩ＃信号（以下、Ｉ／ＯトラップＳＭＩと
称す）を発行する（Ｓ３２０）。

【００５８】ＣＰＵ１１に対するＳＭＩ＃信号発行に伴
い、割込み発生時のＣＰＵステートマップが３ＦＥ００
Ｈ以降５１２Ｋバイトに自動的に格納され、ＳＭＩハン
ドラーが呼び出される。ＳＭＩハンドラーは、ＳＭＩハ
ンドラーに設定されたファージャンプ先のＳＭ−ＢＩＯ
Ｓを起動し、ＳＭ−ＲＡＭ１３２のＣＰＵメモリマップ
の割り付け変更を実行する。

【００５９】ここで、ＣＰＵステートマップとは、ＣＰ
Ｕ１１にＳＭＩ＃信号を発行して、ＣＰＵ１１の動作モ
ードをＳＭＭに移行する際、ＳＭＩ＃信号発行時のＣＰ
Ｕの現在の状態をＳＭ−ＲＡＭ１３２内の所定エリアに
保存し、ＳＭＭから抜ける際に、前記エリアに保存して
いた情報をＣＰＵ１１にストアーするために使用され
る。

【００６０】ＳＭ−ＢＩＯＳは、ＳＭ−ＢＡＳＥレジス
タ値をＦＦＦＥ００００Ｈに書き換える（Ｓ３３０）。
ＳＭ―ＢＡＳＥレジスタ値の書き換えで設定されたＳＭ
−ＲＡＭ１３２のＣＰＵメモリマップは、図６に示され
る通り、ＦＦＦＥ００００Ｈ以降の６４Ｋバイトに割り
付けられる。

【００６１】ＳＭ−ＢＩＯＳは、ＳＭ−ＢＡＳＥレジス
タの値を書換え後、ＲＳＭ命令を実行し、以降のＳＭＩ
＃信号の発生を禁止する（Ｓ３４０〜Ｓ３５０）。ＳＭ
−ＢＡＳＥレジスタ値の書換え割り込み処理から復帰し
たＰＯＳＴルーチンは、ＣＰＵ１１が割り込み可能な独
自モードを作成する為、３ＦＥ００Ｈ以降５１２Ｋバイ
トに格納されたＣＰＵステートマップをＳＭ−ＲＡＭ１
３２のＦＦＦＥＦＥ００Ｈ以降の５１２バイトのエリア
Ｂに書き込む（Ｓ２７０）。

【００６２】ここで、ＣＰＵ１１が割り込み可能な独自
モードとは、ＳＭＩを含めた全割り込み（ＩＲＱ、ＮＭ
Ｉ等）が可能であり、その割り込みをシステムＢＩＯＳ
が管理可能な状態である。

【００６３】次に、ＰＯＳＴルーチンは、ＯＳ起動後、
ＳＭＩ発生回路からＣＰＵ１１に対するＳＭＩ＃信号
を発行可能とする為、ＳＭＩ発生回路１２１のイネーブ
ル化を実行し、各種デバイスの初期化（各種デバイスへ
の既定値設定）を実行する（Ｓ２８０〜Ｓ２９０）。

【００６４】各種デバイスの既定値設定処理終了後、Ｐ
ＯＳＴルーチンは、ＣＰＵ１１のＭＳＷレジスタの設定
などによってＣＰＵ１１の動作モードをプロテクトモー
ドからリアルモードに変更し、ＯＳを起動する（Ｓ３０
０）。

【００６５】次に、図７のフローチャートを参照して、
ＯＳ起動中の割り込み制御処理の動作を説明する。シス
テムＢＩＯＳのＰＯＳＴルーチン完了後、ＯＳに制御を
移行した後、サスペンド／レジューム要求の発生、又
は、デスクステーションのドッキング／アンドッキング
要求の発生、即ち、Ｉ／Ｏコントロールゲートアレイ２
３内の割り込みレジスタ２３１に電源スイッチのオン／
オフ、又は、ドッキングステーション３０のドック／ア
ンドックの状態変化を設定すると、ポイント−ポイント
の割り込み線を介してＳＭＩ発生回路１２１にＳＭＩ＃
信号発行を要求する。ＳＭＩ発生回路１２１は、ＳＭＩ
要因レジスタ１２２に対応する要因ビットを設定し、Ｃ
ＰＵ１１に対してＳＭＩ＃信号を発行する。

【００６６】ＣＰＵ１１がＳＭＩ＃信号を受信すると、
ＣＰＵ１１の動作モードをＳＭＭに変更し、割り込み時
のＣＰＵステートをＳＭ−ＲＡＭ内のエリアＢに格納す
る（Ｓ４１０）。

【００６７】次に、ＳＭ−ＲＡＭ内のＳＭＩハンドラー
に設定されたファージャンプ先のＳＭ―ＢＩＯＳが起動
され、ＳＭ−ＢＩＯＳは、ＳＭＩ発生要因のチェックを
行う。ＳＭ―ＢＩＯＳは、ＳＭＩ要因レジスタ１２２の
内容をチェックし、もしＳＭ−ＢＩＯＳが電源スイッチ
のオン／オフ動作に伴う状態変化であると判断したなら
ば、ＳＭ−ＲＡＭ１３２のエリアＢに格納されたＣＰＵ
ステートマップ情報を初期化時保存したエリアＡのＣＰ
Ｕステートマップ情報と相互に入れ替える（Ｓ４２０〜
Ｓ４３０）。

【００６８】ＣＰＵ１１の動作モードを独自モードに切
り替え、ラピットサスペンド処理を並列処理する為、Ｓ
Ｍ−ＢＩＯＳは、初期化時設定したＣＰＵステートマッ
プ情報中のプログラムカウンタ（以降、ＰＣと称す）の
値をラピットサスペンド処理が格納されたＢＩＯＳ―Ｒ
ＯＭ番地に設定し、ＲＳＭ命令を実行する。ＣＰＵ１１
は、ＲＳＭ命令に応答して、ＳＭ−ＲＡＭ１３２内のエ
リアＢに格納されたＣＰＵステートマップ情報をＣＰＵ
１１内の各レジスタにリストアーする（Ｓ４４０）。

【００６９】ＣＰＵ１１が独自モードに変更後、ＣＰＵ
１１のＰＣに設定されたアドレス値から次の命令を実行
し、図８に示された通り、後述するラピットサスペンド
処理の並列化を実行する（Ｓ４５０）。

【００７０】ラピットサスペンド処理の並列化実行終了
後、システムＢＩＯＳはＩ／ＯトラップＳＭＩをＣＰＵ
１１に発行する。システムＢＩＯＳは、このＳＭＩ＃信
号を発行する前に、ＣＰＵ１１のＡＨレジスタにＳＭＭ
モードでのＢＩＯＳファンクションを設定する（Ｓ４６
０）。

【００７１】ＣＰＵ１１がＳＭＭモードに遷移後、ＳＭ
−ＢＩＯＳが起動される。ＳＭ−ＢＩＯＳは、ＳＭＩ要
因レジスタ１２２をチェックし、ＳＭＩ発生の要因を確
認する。ＳＭ−ＢＩＯＳは、ＳＭＩがＩ／ＯトラップＳ
ＭＩで発行されたことを確認後、ＣＰＵステートマップ
情報が格納されたエリアＢのＡＨレジスタの値を確認
し、ＳＭ―ＢＩＯＳは、独自モードからのＳＭＩ発行と
判断し、ＳＭ−ＲＡＭ１３２内のエリアＢに格納された
ＣＰＵステートマップ情報をエリアＡの内容と相互に入
れ替える（Ｓ４７０）。

【００７２】ＳＭ−ＢＩＯＳは、ＲＳＭ命令を実行後、
ＳＭ−ＲＡＭ１３２内のエリアＢに格納されたＣＰＵス
テートマップ情報をＣＰＵ１１にリストアーし、ラピッ
トサスペンド処理に係わる割り込み制御処理の全て終了
する（Ｓ４８０）。

【００７３】次に、図８のＣＰＵ処理の進行状況タイミ
ング、図９のシーケンステーブル内の各ワーキングエリ
ア情報と、図１０の各シーケンス処理のフローチャート
を参照して、割り込みを用いた並列処理の動作を説明す
る。

【００７４】システムＢＩＯＳは、ラピットサスペンド
処理のパネルオフシーケンス処理を起動する為に、ＣＰ
Ｕ１１のＡＨレジスタにＢＩＯＳファンクションを設定
し、Ｉ／ＯトラップＳＭＩをＣＰＵ１１に発行する（Ｓ
５００）。

【００７５】ＣＰＵ１１の動作モードが、ＳＭＭに遷移
後、パネルオフシーケンス処理が呼び出される。パネル
オフシーケンス処理は、初めに、電源コントローラ２４
のビジーチェックを要求する（Ｓ５１０）。電源コント
ローラ２４のビジーチェックは、所定インターバル（待
ち時間）を費やすので、パネルオフシーケンス処理は電
源コントローラ２４のビジーチェック要求後、ＳＭ−Ｒ
ＡＭ１３２内のシーケンステーブル１２５に現在のプロ
グラムカウンタ値“Ａ”、パネルオフシーケンス処理が
動作中であることを示すフラグと、インターバルタイマ
値（次回起動時間：インターバル１）を設定する（Ｓ５
２０）。

【００７６】パネルオフシーケンス処理は、各シーケン
ステーブル１２５内の次回起動時間の値を読み出し、最
も早い起動時間のシーケンスを判断し、現在時刻から選
択された最も早い起動時間を引いた値をカウンタレジス
タ１２４に設定する（Ｓ５３０〜Ｓ５５０）。この場
合、パネルオフシーケンス処理の動作フラグしか立って
いないので、最も早い次回起動時間は、パネルオフシー
ケンスの起動時間である。

【００７７】カウンタレジスタ１２４に次回起動時間を
設定後、パネルオフシーケンス処理は、ＳＭＩタイマー
イネーブルレジスタ１２３を設定し、カウンタレジスタ
１２４のダウンカウントを開始する（Ｓ５６０）。

【００７８】パネルオフシーケンス処理は、ＲＳＭ命令
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する（Ｓ５７０）。ラピットサスペンド処理のメ
インルーチンに復帰後、ラピットサスペンド処理は、Ｃ
ＰＵ１１のＡＨレジスタにＳＭ−ＢＩＯＳファンクショ
ンを設定後、Ｉ／ＯトラップＳＭＩをＣＰＵ１１に発行
して、ＨＤＤモータオフシーケンス処理を起動する（Ｓ
５００）。

【００７９】起動されたＨＤＤモータオフシーケンス処
理は、最初に、ＨＤＤ２０内蔵のハードディスクコント
ローラのビジーチェックを要求する（Ｓ５１０）。ハー
ドディスクコントローラのビジーチェックは、所定イン
ターバル（待ち時間）を費やすので、ＨＤＤモータオフ
シーケンス処理はハードディスクコントローラのビジー
チェック要求後、ＳＭ−ＲＡＭ１３２内のシーケンステ
ーブル１２５に現在のプログラムカウンタ値“Ｂ”、ハ
ードディスクコントローラオフシーケンス処理が動作中
であることを示すフラグと、インターバルタイマ値（次
回起動時間：インターバル１）を設定する（Ｓ５２
０）。

【００８０】ハードディスクコントローラオフシーケン
ス処理は、各シーケンステーブル内の次回起動時間の値
を読み出し、最も早い起動時間のシーケンスを判断し、
現在時刻から選択された最も早い起動時間を引いた値を
カウンタレジスタ１２４に設定する（Ｓ５３０〜Ｓ５５
０）。この場合、パネルオフシーケンス処理の次回起動
時間の方が、ＨＤＤモータオフシーケンス処理の次回起
動時間より早いので、最も早い次回起動時間は、パネル
オフシーケンスの起動時間である。

【００８１】ＨＤＤモータオフシーケンス処理は、カウ
ンタレジスタ１２４にパネルオフシーケンスの次回起動
時間を設定後、ＳＭＩタイマーイネーブルレジスタ１２
３を設定し、カウンタレジスタ１２５のダウンカウント
を開始する（Ｓ５６０）。

【００８２】ＨＤＤモータオフシーケンス処理は、ＲＳ
Ｍ命令を実行して、ラピットサスペンド処理のメインル
ーチンに復帰する（Ｓ５７０）。ラピットサスペンド処
理のメインルーチンに復帰後、ラピットサスペンド処理
は、ＣＰＵ１１のＡＨレジスタにＳＭ−ＢＩＯＳファン
クションを設定後、Ｉ／ＯトラップＳＭＩをＣＰＵ１１
に発行して、各種Ｉ／Ｏレジスタの保存シーケンス処理
を起動する（Ｓ５００）。

【００８３】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、各種Ｉ／Ｏレジスタに格納されているデータの出力
を要求する為にコマンドを発行する（Ｓ５１０）。各種
Ｉ／Ｏレジスタのデータ出力要求の処理は、所定インタ
ーバル（待ち時間）を費やすので、各種Ｉ／Ｏレジスタ
の保存シーケンス処理はコマンド出力後、ＳＭ−ＲＡＭ
１３２内のシーケンステーブル１２５に現在のプログラ
ムカウンタ値“Ｃ”、各種Ｉ／Ｏレジスタの保存シーケ
ンス処理が動作中であることを示すフラグと、インター
バルタイマ値（次回起動時間：インターバル１）を設定
する（Ｓ５２０）。

【００８４】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、各シーケンステーブル１２５内の次回起動時間の値
を読み出し、最も早い起動時間のシーケンスを判断し、
現在時刻から選択された最も早い起動時間を引いた値を
カウンタレジスタ１２４に設定する（Ｓ５３０〜Ｓ５５
０）。この場合、パネルオフシーケンス処理の次回起動
時間の方が、ＨＤＤモータオフシーケンス処理の次回起
動時間や各種Ｉ／Ｏレジスタの保存シーケンス処理の次
回起動時間より早いので、最も早い次回起動時間は、パ
ネルオフシーケンスの起動時間である。

【００８５】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、カウンタレジスタ１２４にパネルオフシーケンスの
次回起動時間を設定後、ＳＭＩタイマーイネーブルレジ
スタ１２３を設定し、カウンタレジスタ１２４のダウン
カウントを開始する（Ｓ５６０）。

【００８６】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、ＲＳＭ命令を実行して、ラピットサスペンド処理の
メインルーチンに復帰する（Ｓ５７０）。この場合、既
に、パネルオフシーケンス処理の起動時間が経過してい
るので、各種Ｉ／Ｏレジスタの保存シーケンス処理がＲ
ＳＭ命令実行後、直ぐに、カウンタレジスタ１２４はゼ
ロカウントとなる。カウンタレジスタ１２４のゼロカウ
ント到達に応答して、Ｉ／ＯトラップＳＭＩがＣＰＵ１
１に発行される。ＳＭ―ＢＩＯＳは、ＳＭ−ＲＡＭ１３
２内の各シーケンステーブルから最も早い起動時間であ
るパネルオフシーケンス処理の処理を実行する（Ｓ５０
０）。

【００８７】パネルオフシーケンス処理は、初めに、電
源コントローラ２４のビジーチェック後、電源コントロ
ーラ２４に対してパネルオフコマンドを出力する（Ｓ５
１０）。電源コントローラ２４はパネルオフコマンドの
処理を実行するために所定インターバル（待ち時間）を
費やすので、パネルオフシーケンス処理は電源コントロ
ーラ２４にパネルオフコマンド出力後、ＳＭ−ＲＡＭ１
３２内のシーケンステーブル１２５に現在のプログラム
カウンタ値“Ａ２”、パネルオフシーケンス処理が動作
中であることを示すフラグと、インターバルタイマ値
（次回起動時間：インターバル２）を設定する（Ｓ５２
０）。

【００８８】パネルオフシーケンス処理は、各シーケン
ステーブル１２５内の次回起動時間の値を読み出し、最
も早い起動時間のシーケンスを判断し、現在時刻から選
択された最も早い起動時間を引いた値をカウンタレジス
タ１２４に設定する（Ｓ５３０〜Ｓ５５０）。この場
合、パネルオフシーケンス処理とＨＤＤモータオフシー
ケンス処理と各種Ｉ／Ｏレジスタの保存シーケンス処理
の動作フラグが立っている。最も早い次回起動時間は、
ＨＤＤモータオフシーケンスの起動時間である。

【００８９】カウンタレジスタ１２４に次回起動時間を
設定後、パネルオフシーケンス処理は、ＳＭＩタイマー
イネーブルレジスタ１２３を設定し、カウンタレジスタ
１２４のダウンカウントを開始する（Ｓ５６０）。

【００９０】パネルオフシーケンス処理は、ＲＳＭ命令
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する（Ｓ５７０）。既に、ＨＤＤモータオフシー
ケンス処理の起動時間が経過しているので、パネルオフ
シーケンス処理がＲＳＭ命令実行後、直ぐに、カウンタ
レジスタ１２４はゼロカウントとなる。カウンタレジス
タ１２４のゼロカウント到達に応答して、Ｉ／Ｏトラッ
プＳＭＩがＣＰＵ１１に発行される。ＳＭ―ＢＩＯＳ
は、ＳＭ−ＲＡＭ１３２内の各シーケンステーブルから
最も早い起動時間であるＨＤＤモータオフ処理の処理を
実行する（Ｓ５００）。

【００９１】ＨＤＤモータオフシーケンス処理は、ハー
ドディスクコントローラのビジーチェック後、ハードデ
ィスクコントローラに対してハードディスクコントロー
ラモータオフコマンドを出力する（Ｓ５１０）。ハード
ディスクコントローラはモータオフコマンドの処理を実
行するために所定インターバル（待ち時間）を費やすの
で、ＨＤＤモータオフシーケンス処理はハードディスク
コントローラにモータオフコマンド出力後、ＳＭ−ＲＡ
Ｍ１３２内のシーケンステーブル１２５に現在のプログ
ラムカウンタ値“Ｂ２”、ＨＤＤモータオフシーケンス
処理が動作中であることを示すフラグと、インターバル
タイマ値（次回起動時間：インターバル２）を設定する
（Ｓ５２０）。

【００９２】ＨＤＤモータオフシーケンス処理は、各シ
ーケンステーブル１２５内の次回起動時間の値を読み出
し、最も早い起動時間のシーケンスを判断し、現在時刻
から選択された最も早い起動時間を引いた値をカウンタ
レジスタ１２４に設定する（Ｓ５３０〜Ｓ５５０）。こ
の場合、パネルオフシーケンス処理、ＨＤＤモータオフ
シーケンス処理と各種Ｉ／Ｏレジスタの保存シーケンス
処理の動作フラグが立っている。最も早い次回起動時間
は、各種Ｉ／Ｏレジスタの保存シーケンスの起動時間で
ある。

【００９３】カウンタレジスタ１２４に次回起動時間を
設定後、パネルオフシーケンス処理は、ＳＭＩタイマー
イネーブルレジスタ１２３を設定し、カウンタレジスタ
１２４のダウンカウントを開始する（Ｓ５６０）。

【００９４】パネルオフシーケンス処理は、ＲＳＭ命令
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する（Ｓ５７０）。既に、各種Ｉ／Ｏレジスタの
保存シーケンス処理の起動時間が経過しているので、Ｈ
ＤＤモータオフシーケンス処理がＲＳＭ命令実行後、直
ぐに、カウンタレジスタ１２４はゼロカウントとなる。
カウンタレジスタ１２４のゼロカウント到達に応答し
て、Ｉ／ＯトラップＳＭＩがＣＰＵ１１に発行される。
ＳＭ―ＢＩＯＳは、ＳＭ−ＲＡＭ１３２内の各シーケン
ステーブルから最も早い起動時間である各種Ｉ／Ｏレジ
スタの保存シーケンス処理の処理を実行する（Ｓ５０
０）。

【００９５】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、レジスタデータ要求のコマンド出力に応答して、各
種Ｉ／Ｏからレディー信号を受信する。各種Ｉ／Ｏレジ
スタの保存シーケンス処理は、各種Ｉ／Ｏ内のレジスタ
データを読み出し、システムメモリ内のバックアップさ
れた所定領域に該データを保存する（Ｓ５１０）。各種
Ｉ／Ｏレジスタの保存シーケンス処理は、ＳＭ−ＲＡＭ
１３２内のシーケンステーブル１２５に各種Ｉ／Ｏレジ
スタの保存シーケンス処理が終了したことを示すフラグ
を設定する（Ｓ５２０）。

【００９６】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、各シーケンステーブル内の次回起動時間の値を読み
出し、最も早い起動時間のシーケンスを判断し、現在時
刻から選択された最も早い起動時間を引いた値をカウン
タレジスタ１２４に設定する（Ｓ５３０〜Ｓ５５０）。
この場合、パネルオフシーケンス処理とＨＤＤモータオ
フシーケンス処理の動作フラグが立っている。最も早い
次回起動時間は、ＨＤＤモータオフシーケンスの起動時
間である。

【００９７】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、カウンタレジスタ１２４に次回起動時間を設定後、
ソフトＳＭＩタイマーイネーブルレジスタ１２３を設定
し、カウンタレジスタ１２４のダウンカウントを開始す
る（Ｓ５６０）。

【００９８】各種Ｉ／Ｏレジスタの保存シーケンス処理
は、ＲＳＭ命令を実行して、ラピットサスペンド処理の
メインルーチンに復帰する（Ｓ５７０）。既に、ＨＤＤ
モータオフシーケンス処理の起動時間が経過しているの
で、各種Ｉ／Ｏレジスタの保存シーケンス処理がＲＳＭ
命令実行後、直ぐに、カウンタレジスタ１２４はゼロカ
ウントとなる。カウンタレジスタ１２４のゼロカウント
到達に応答して、Ｉ／ＯトラップＳＭＩがＣＰＵ１１に
発行される。起動されたＳＭ―ＢＩＯＳは、ＳＭ−ＲＡ
Ｍ１３２内の各シーケンステーブル１２５から最も早い
起動時間であるパネルオフシーケンス処理の処理を実行
する（Ｓ５００）。

【００９９】パネルオフシーケンス処理は、パネルオフ
コマンド出力に応答して、電源コントローラ２４からレ
ディー信号を受信する。パネルオフシーケンス処理は、
レディー信号受信後、２２０ｍｓのウエイト処理を実行
する（Ｓ５１０）。パネルオフシーケンス処理は、ＳＭ
−ＲＡＭ１３２内のシーケンステーブル１２５に現在の
プログラムカウンタ値“Ａ３”、パネルオフオフシーケ
ンス処理が動作中であることを示すフラグと、インター
バルタイマ値（次回起動時間：インターバル３）を設定
する（Ｓ５２０）パネルオフシーケンス処理は、各シーケンステーブル１
２５内の次回起動時間の値を読み出し、最も早い起動時
間のシーケンスを判断し、現在時刻から選択された最も
早い起動時間を引いた値をカウンタレジスタ１２４に設
定する（Ｓ５３０〜Ｓ５５０）。この場合、パネルオフ
シーケンス処理とＨＤＤモータオフシーケンス処理の動
作フラグが立っている。最も早い次回起動時間は、ＨＤ
Ｄモータオフシーケンスの起動時間である。

【０１００】パネルオフシーケンス処理は、カウンタレ
ジスタ１２４に次回起動時間を設定後、ソフトＳＭＩタ
イマーイネーブルレジスタ１２３を設定し、カウンタレ
ジスタ１２４のダウンカウントを開始する（Ｓ５６
０）。

【０１０１】パネルオフシーケンス処理は、ＲＳＭ命令
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する（Ｓ５７０）。既に、ＨＤＤモータオフシー
ケンス処理の起動時間が経過しているので、パネルオフ
シーケンス処理がＲＳＭ命令実行後、直ぐに、カウンタ
レジスタ１２４はゼロカウントとなる。カウンタレジス
タ１２４のゼロカウント到達に応答して、Ｉ／Ｏトラッ
プＳＭＩがＣＰＵ１１に発行される。起動されたＳＭ―
ＢＩＯＳは、ＳＭ−ＲＡＭ１３２内の各シーケンステー
ブル１２５から最も早い起動時間であるＨＤＤモータオ
フシーケンス処理の処理を実行する（Ｓ５００）。

【０１０２】ＨＤＤモータオフシーケンス処理は、ハー
ドディスクコントローラオフコマンド出力に応答して、
ハードディスクコントローラからレディー信号を受信す
る（Ｓ５１０）。ＨＤＤモータオフシーケンス処理は、
ＨＤＤモータオフオフシーケンス処理が終了したことを
示すフラグを設定する（Ｓ５２０）ＨＤＤモータオフシーケンス処理は、各シーケンステー
ブル１２５内の次回起動時間の値を読み出し、最も早い
起動時間のシーケンスを判断し、現在時刻から選択され
た最も早い起動時間を引いた値をカウンタレジスタ１２
４に設定する（Ｓ５３０〜Ｓ５５０）。この場合、パネ
ルオフシーケンス処理の動作フラグのみが立っている。
最も早い次回起動時間は、パネルオフシーケンスの起動
時間である。

【０１０３】ＨＤＤモータオフシーケンス処理は、カウ
ンタレジスタ１２４に次回起動時間を設定後、ソフトＳ
ＭＩタイマーイネーブルレジスタ１２３を設定し、カウ
ンタレジスタ１２４のダウンカウントを開始する（Ｓ５
６０）。

【０１０４】パネルオフシーケンス処理は、ＲＳＭ命令
を実行して、ラピットサスペンド処理のメインルーチン
に復帰する（Ｓ５７０）。ラピットサスペンド処理のメ
インルーチンは、メモリ１３のチェックサムを実行し、
その結果をメモリの所定領域に保存する。次に、ラピッ
トサスペンド処理のメインルーチンは、パスワード情報
やＰｎＰ情報をＢＩＯＳ―ＲＯＭ１９に保存する。ＢＩ
ＯＳ―ＲＯＭ１９の書き換え中に、カウンタレジスタ１
２４のカウントがゼロに達した場合、ＣＰＵ１１に対し
てＩ／ＯトラップＳＭＩが発行される（Ｓ５００）。Ｂ
ＩＯＳ−ＲＯＭ１９の書き換え処理は一時中断され、Ｃ
ＰＵ１１のステータスマップ情報は、ＳＭ−ＲＡＭ内の
エリアＢに格納される。ＣＰＵのＡＨレジスタにセット
されたファンクションに基づき、ＳＭ−ＢＩＯＳ処理が
起動される。

【０１０５】起動されたＳＭ−ＢＩＯＳは、ＳＭＩ要因
レジスタ１２２等の内容を確認し、パネルオフシーケン
ス処理を実行する。パネルオフシーケンス処理は、２２
０ｍｓのウエイト後、ＬＣＤパネルをディスエーブル処
理し、パネルオフオフシーケンス処理が終了したことを
示すフラグを設定する（Ｓ５１０〜Ｓ５２０）パネルオフシーケンス処理は、各シーケンステーブル１
２５内の動作中フラグが全て終了しているので、カウン
タレジスタ１２４にはなにも設定せず、ＲＳＭ命令を実
行して、ＳＭ−ＲＡＭ１３２内のエリアＢに格納されて
いたＣＰＵステートマップ情報をＣＰＵにリストアーし
て、ラピットサスペンド処理のメインルーチンに復帰す
る（Ｓ５３０〜Ｓ５７０）。

【０１０６】ＢＩＯＳ―ＲＯＭ１９の書き換え処理は、
中断された個所から処理を継続し、その処理を終了す
る。更に、ラピットサスペンド処理のメインは、各シー
ケンス処理が全て終了しているかＳＭ−ＲＡＭ１３２内
の動作フラグを確認し、各シーケンス処理が全て終了し
ていることを確認後、割り込みを用いた処理並列化（ラ
ピットサスペンド処理）を終了する。

【０１０７】本願実施形態の様な構成にすれば、ＣＰＵ
１１を独自モードに切り替え後、Ｉ／Ｏデバイスからの
応答を割り込み制御処理で受け付けられるので、ポーリ
ング処理で検出するより確実な検出が可能となる。

【０１０８】例えば、ＯＳ起動中に電源スイッチが押圧
され、ラピットサスペンド処理の実行中に、再度、電源
スイッチが押圧されたとしても、電源コントローラ２４
は、Ｉ／ＯコントローラＧＡ２３内の割り込みレジスタ
に電源スイッチのオン／オフ状態を設定する。割り込み
レジスタ２３１は、ＳＭＩ１２１発生回路１２１にポイ
ン−ポイントの割り込み専用線を介して接続されている
ので、割り込みレジスタ２３１に状態変化に対応したビ
ットを設定することによって、ＳＭＩ＃信号をＣＰＵ１
１に発行することが出来る。

【０１０９】尚、本願発明の実施形態では、ラピットサ
スペンド処理の並列化の動作を説明したが、通常のサス
ペンド／レジューム処理、ドック／アンドッキング処理
もＣＰＵを独自モードに切り替えることによって並列化
処理が出来る。

【０１１０】

【発明の効果】以上説明したように、この発明によれ
ば、割り込み要求を受付ないＳＭＭで、ＣＰＵの動作モ
ードを割り込み可能とし、割り込み制御処理中で必要な
処理を並列化することにより割り込み制御処理全体の処
理時間を短縮できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係わるコンピュータシス
テムのシステム構成を示すブロック図。

【図２】同実施形態のシステムで使用されるドッキング
ステーションの構成を示すブロック図。

【図３】同実施形態のコンピュータ本体がドッキングス
テーションに装着される様子を示す図。

【図４】同実施形態のシステムで電源投入時（初期化処
理時）の動作の手順を示すフローチャート。

【図５】同実施形態のシステムでＳＭ−ＢＡＳＥレジス
タ値の書換え処理の動作の手順を示すフローチャート。

【図６】同実施形態のシステムでＣＰＵのメモリマップ
を示すブロック図。

【図７】同実施形態のシステムでＯＳ起動中の割り込み
制御処理の手順を示すフローチャート。

【図８】同実施形態のシステムで並列化されたラピット
サスペンド処理のＣＰＵ進行状況を示すタイミング図。

【図９】同実施形態のシステムでＳＭ−ＲＡＭ中に設け
られたシーケンステーブルの構成を示すブロック図。

【図１０】同実施形態のシステムでラピットサスペンド
処理中の各シーケンス処理の手順を示すフローチャー
ト。

【図１１】従来のＯＳ起動中の割り込み制御処理の手順
を示すフローチャート。

【符号の説明】

１…プロセッサバス、２…内部ＰＣＩバス、３…内部Ｉ
ＳＡバス、４…Ｉ２Ｃバス、５…外部ＰＣＩバス、６…
外部ＩＳＡバス、１０…ドッキングコネクタ、１１…Ｃ
ＰＵ、１２…ホスト−ＰＣＩブリッジ装置、１３…メモ
リ、１４…ディスプレイコントローラ、１５…ＤＳＰイ
ンタフェースゲートアレイ、１６…内部ＰＣＩ−ＩＳＡ
ブリッジ装置、１７…デバイスベイコントローラ、１８
…ＰＣＩ−ＤＳブリッジ装置、１９…ＢＩＯＳ―ＲＯ
Ｍ、２０…ＨＤＤ、２１…キーボードコントローラ、２
２…ＲＴＣ、２３…Ｉ／Ｏコントロールゲートアレイ、
２４…電源コントローラ（ＰＳＣ）、３０…ドッキング
ステーション、３１…ＤＳ−ＰＣＩ／ＩＳＡブリッジ装
置、３３…ＤＳコントローラ、３５…カードコントロー
ラ、３６…ＨＤＤ、１００…コンピュータ本体、１３１
…システムメモリ、１３２…ＳＭ−ＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者小荒井学東京都青梅市新町1381番地１東芝コンピュータエンジニアリング株式会社内 (72)発明者藤原尚伸東京都青梅市新町1381番地１東芝コンピュータエンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】割り込み要求を受付ないシステム管理モ
ードで所定の処理を実行するコンピュータシステムに於
いて、ＯＳ動作中にシステム管理割り込み要求を発生す
る手段と、前記システム管理割り込み要求に応答して、
ＣＰＵのモードをシステム管理モードに変更する手段
と、前記ＣＰＵのモードをシステム管理モード変更後、
前記ＣＰＵのモードを割り込みが使用可能なモードに設
定する手段と、前記割り込み制御処理を前記割り込み要
求が使用可能なモードで実行する手段とを具備すること
を特徴とするコンピュータシステム。
【請求項２】前記ＣＰＵのモードをシステム管理モー
ドに設定する手段は、システム管理割り込み要求時のＣ
ＰＵステートマップ情報をメモリ中の第１のエリアに保
存する手段とを具備することを特徴とする請求項１記載
のコンピュータシステム。
【請求項３】前記割り込み制御処理は、少なくともサ
スペンド／レジューム処理、又は、外部デバイスのドッ
キング／アンドッキング処理であることを特徴とする請
求項１記載のコンピュータシステム。
【請求項４】前記割り込み制御処理を割り込み要求が
使用可能なモードで実行する手段は、割り込み制御処理
を並列して実行する手段とを具備することを特徴とする
請求項２記載のコンピュータシステム。
【請求項５】前記ＣＰＵを割り込みが使用可能なモー
ドに設定する手段は、システムの初期化時、ＣＰＵステ
ートマップ情報をメモリの第２のエリアに保存する手段
とを具備することを特徴とする請求項４記載のコンピュ
ータシステム。
【請求項６】前記ＣＰＵを割り込みが使用可能なモー
ドに設定する手段は、前記メモリ中の第１のエリアに保
存されたＣＰＵステートマップ情報と前記第２のエリア
に保存されたＣＰＵステートマップ情報を入れ替える手
段とを特徴とする請求項５記載のコンピュータシステ
ム。
【請求項７】前記ＣＰＵを割り込みが使用可能なモー
ドに設定する手段は、前記ＣＰＵのモードをシステム管
理モード上で、復帰（ＲＳＭ）命令を実行し、前記メモ
リ中の第１のエリアに保存されたＣＰＵステートマップ
情報をＣＰＵに設定する手段とを具備することを特徴と
する請求項６記載のコンピュータシステム。
【請求項８】前記コンピュータシステムは、割り込み
要求が使用可能なＣＰＵのモードで割り込み制御処理を
実行終了後、再度、前記ＣＰＵのモードをシステム管理
モードに変更するために、システム管理割り込み要求を
発生する手段と、前記システム管理割り込み要求に応答
して、前記メモリ中の第１のエリアにＣＰＵステートマ
ップ情報を保存する手段と、前記メモリ中の第１のエリ
アに保存されたＣＰＵステートマップ情報と前記第２の
エリアに保存されたＣＰＵステートマップ情報を入れ替
える手段とを具備することを特徴とする請求項７記載の
コンピュータシステム。
【請求項９】前記コンピュータシステムは、前記シス
テム管理モードから前記割り込み要求を発生する手段以
前のＣＰＵモードへ復帰する時、前記メモリ中の第１の
エリアに格納されたＣＰＵステートマップ情報を前記Ｃ
ＰＵに設定する手段とを具備することを特徴とする請求
項８記載のコンピュータシステム。