JPH1173443A - プリント配線板のパターン設計処理方法 - Google Patents

プリント配線板のパターン設計処理方法

Info

Publication number
JPH1173443A
JPH1173443A JP9233883A JP23388397A JPH1173443A JP H1173443 A JPH1173443 A JP H1173443A JP 9233883 A JP9233883 A JP 9233883A JP 23388397 A JP23388397 A JP 23388397A JP H1173443 A JPH1173443 A JP H1173443A
Authority
JP
Japan
Prior art keywords
clock signal
wiring
line
line width
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9233883A
Other languages
English (en)
Inventor
Chonswannapaisaan Poonshai
チョンスワンナパイサーン ポーンシャイ
Yuji Kamisaka
裕士 神阪
Satoshi Sakai
聡 酒井
Kiminari Ogura
仁成 小椋
Yasumasa Honjo
康正 本城
Tomohiro Kai
智裕 甲斐
Eiji Kanetani
英治 金谷
Toshio Yasutake
敏夫 安武
Yumi Hirasawa
ゆみ 平澤
Mitsuru Sasaki
充 佐々木
Masato Semii
昌人 瀬見井
Akiko Otoshi
明子 大年
Hiroki Miyata
宏紀 宮田
Masahiro Komatsu
正浩 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP9233883A priority Critical patent/JPH1173443A/ja
Publication of JPH1173443A publication Critical patent/JPH1173443A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】本発明はクロック信号線を含むプリント配線板
のパターン設計処理方法に関し,クロック系信号線のよ
うに信号線長や隣接するパターンとの平行線長がノイズ
等の関係で制限された信号線の配線を人手による作業を
少なくすることを目的とする。 【解決手段】プリント配線板上にクロック信号線を通常
の線幅で配線し,その線の線幅を少なくとも隣接する通
常の配線位置(グリッド)より広く拡大する。続いて,
他の一般信号線を通常の線幅で配線し,その後上記クロ
ック信号線を元の通常の線幅に戻し,求められた配線デ
ータを元にプリント板の製造データを作成するよう構成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプリント配線板(P
T板)のパターン配線設計処理方法に関する。プリント
板は多種の電子装置において使用されており,その中で
もクロック信号を入力の一つとする各種の論理処理を行
うデジタル回路を搭載したプリント板は情報処理装置等
において広く利用されている。
【0002】このようなクロック系信号の配線は隣接す
る他の信号線のパターンとの間で相互干渉を行うため,
他の信号線のパターンと平行となる線長ができるだけ短
くなるよう厳しく制限されている。このような平行線長
が厳しい信号についてどう配線すればよいかについての
設計方法の確立が望まれている。
【0003】
【従来の技術】図7はクロック系信号を含む回路の例で
あり,発振器の出力はクロックドライバに入力されて基
準となる周波数のクロック信号が発生する。この基準と
なるクロック信号から分周器により各種の周波数のクロ
ック信号が発生する。クロック信号は,デジタル処理を
行う各種の回路に供給されて,各回路におけるデジタル
信号の処理の同期をとる。図7の例では,分周器から出
力されたクロック信号はFF1(フリップフロップ回路
1)に供給され,他のFF2から出力された信号と同期
動作を行う構成を備えている。このようなクロック系信
号を含む回路は通信,情報処理の分野では一般に広く使
用されている。
【0004】プリント配線板は,配線を行う層を多数備
えた多層板が広く使用され,クロック信号系の配線は外
部からの影響を受けにくい内層に設けられる場合が多
い。その場合,クロック信号は各種の回路に対して使用
されるため複数の層に供給される。また,クロック信号
系だけを一つの層に集めて配線すると,他の層の配線数
が増大して,配線が困難になり,装置の小型化や,コス
トの面から問題がある。そのため,クロック信号系と一
般信号(制御信号,データ信号等)とが同一の層で混在
させている場合が多い。
【0005】プリント配線板ではクロック系配線は厳し
く制約されており,線長については遅延の関係から規定
されており,また隣接するパターンとの平行線長も平行
線からのノイズの影響を受けないよう制約されている。
【0006】このように配線長に厳しいネットに対して
従来は次の図8,図9に示すように方法を用いていた。
図8は従来例1の説明図であり,A.は配線パターンを
示し,B.は処理フローを示す。従来例1は,最初に
クロック系パターン(クロック信号線)を配線長の規定
どおりに人手で先に引く。このクロック系パターンは
A.においてaとして示す。なお,プリント配線板に
は,予めプリント板の仕様に対応して配線を引くことが
可能な一定間隔毎に配置された多数の並行な垂直方向ま
たは水平方向の多数の直線(グリッド,またはトラック
という)が用意されており,クロック信号線もこの中の
一つの線を用いて設定される。
【0007】次に一般信号線を自動配線により設け
る。この自動配線は従来から知られたプログラムにより
実行される。この一般信号線のパターンはA.において
b1,b2として示す。この場合,クロック信号線のグ
リッドに対して,一般信号線は隣接するグリッド(1グ
リッド間の距離をdという)または,隣接するグリッド
の次のグリッドの線(2dの距離だけ離れる)に一定の
線幅で張る。
【0008】自動配線の後,ディスプレイに結果を表
示する等により隣接するパターンと平行線チェックを行
って,規定された平行線長を超えた場合には,隣接する
パターンを移動する等の修正を行う。図8のA.の例で
は一般信号線b1,b2が規定に反することが分かり,
それぞれ線移動によりb1’,b2’に示す線に修正さ
れる。
【0009】図9は従来例2の説明図であり,A.は配
線パターンを示し,B.は処理フローを示す。従来例2
は,クロック系パターンを配線長の規定に従って人手
で引く。図9のA.の例では,aに示すクロック系パタ
ーンが引かれる。次にクロック系パターンaの直ぐ両
隣のグリッドに一般信号パターンが走れないようその回
りにある程度広い線幅のグランド(GND)パターンを
張る。図9のA.の例ではc1,c2がグランドパター
ンである。その後一般信号線を自動配線する。この場
合,グランドパターンを避けて配線される。次にグラ
ンドパターンを取る作業を行う。
【0010】
【発明が解決しようとする課題】上記従来例1の方法で
は,自動配線の後のパターン修正に手間がかかり,複雑
な配線の場合には移動先を見つけることが困難になる場
合があるという問題がある。
【0011】また,従来例2の方法では,クロック系信
号の一本ずつに対し両隣にグランドパターンを張らなけ
ればならないため,その作業が煩雑である。また,最後
にそのグランドパターンを取り去る作業が必要であり,
設計者の負担が大きいという問題がある。
【0012】本発明はクロック系信号線のように信号線
長や隣接するパターンとの平行線長がノイズ等の関係で
制限された信号線の配線を人手による作業を少なくする
ことができるプリント配線板のパターン設計処理方法及
び記録媒体を提供することを目的とする。
【0013】
【課題を解決するための手段】図1は本発明の原理構成
を示す図である。図1のA.は構成を示し,B.はクロ
ック信号線の元の線幅と拡大した線幅を示す。図1の
A.において,1はクロック系信号線の配線を行うクロ
ック配線手段,2はクロック系信号線の配線幅を拡大す
るクロック配線幅拡大手段,3は一般信号線について自
動配線を行う一般信号線自動配線手段,4はクロック系
信号線を元の線幅に戻すクロック配線幅復帰手段であ
る。
【0014】この原理構成では,信号線長や隣接するパ
ターンとの平行線長が制限される信号がクロック系信号
である場合について示すが,同様の性質を持つ信号線に
ついても同様に適用することができる。
【0015】最初にクロック配線手段1により配線パタ
ーン設計データに基づいて,プリント配線板上にクロッ
ク系信号線の配線パターンを通常の一般信号線と同様の
線幅で設定する。このクロック系信号線の配線パターン
は図1のB.のaに示す。次にクロック系信号線が設定
されたプリント配線板のパターンデータについて,クロ
ック系信号線の線幅を拡大する処理をクロック配線幅拡
大手段2により行う。この場合,クロック系信号線の拡
大した線幅は,少なくともクロック系信号線に隣接する
両側の1つのグリッドより広い幅を持つようにする。こ
の拡大した信号線幅の中には他の配線が禁止される。図
1のB.に拡大したクロック系信号線幅が少なくとも隣
接する1つのグリッドより広い場合の例を斜線を施して
示す。
【0016】また,このクロック配線幅拡大手段2にお
いて,線幅の拡大により部品の隣接するピンの配線がで
きなくなる状態が検出されると,その一部分について線
幅を元の線幅に戻し,その部分について配線を可能とす
る。この後,他の一般信号線の配線を従来と同様の自動
配線手段3により行う。この時,拡大したクロック系信
号線幅の範囲外に配線が行われるため,規定された平行
線長の制限を超えることがない。自動配線が終了する
と,クロック配線幅復帰手段4が起動され,上記自動配
線により得られた配線データの中の拡大されたクロック
信号線を通常の信号線幅に戻す。この結果得られた配線
設定データを用いて,プリント配線板の製造データを作
成する。
【0017】
【発明の実施の形態】図2は実施例のフローチャートを
示す。図3は本発明が適用される8層のプリント配線
板,図4はクロック系信号線幅の拡大の例,図5は線幅
拡大後の隣接ピンとの関係を説明する図,図6は線幅拡
大後の他のクロック系信号線との関係を説明する図であ
る。
【0018】この実施例はCPU,メモリ,ディスプレ
イ,キーボード,マウス,タブレット等を備える情報処
理装置により実施することができる。図2において,回
路図入力に応じて,プリント配線板の仕様(プリント配
線板の層,サイズ,実装部品ピンや外部との接続ピンの
幅や間隔,グリッドの間隔等)に従って各種の信号線の
名称や配線の接続関係が設計プログラムを用いてプリン
ト配線板の設計が行われ,設計されて配線設計データ2
0が得られる(図2のS1)。具体例により説明する
と,例えば,プリント配線板は図3に示すように8層の
プリント配線板を用い,信号線を設ける層は第1層,第
2層,第7層,第8層とし,クロック系信号線を内層で
ある第2層と第7層に設け(これらの層に一般信号線も
設けられる),通常の信号線の線幅をd1(例えば,1
00μm(ミクロン)),グリッドの間隔をd2(例え
ば,300μm)とする。
【0019】次にこの配線設計データ20を用いて,ク
ロック系信号の配線を決められた層の上で配置する(図
2のS2)。この時,クロック系信号の配線は上記図3
に示すようにプリント配線板の第2層,第7層に線幅d
1で,配線長規定に従った長さとなるように配置され,
このクロック系信号の配線を含むデータが配線データ2
1として得られる。次に配線データ21のクロック系信
号の配線に対して線幅拡大の処理を行い(図2のS
3),配線データ21のクロック系信号線のデータが更
新される。具体的には,クロック系信号線(幅d1)の
直ぐ近くに他の線を同層で走らせないようにするため,
クロック系信号線幅をグリッドを何個分までか拡大す
る。拡大する幅は,プリント配線板,グリッド間隔等に
応じて異なり,直ぐ隣の線だけ配線禁止にしたい場合
は,両隣のグリッドを含む2グリッド分の幅に拡大すれ
ばよい。図4の例では,隣とその隣のグリッド(2グリ
ッド分)までを配線禁止にした例であり,線幅はd1か
ら4グリッド分の範囲に拡大されている。
【0020】この線幅の拡大に続いて,配線設計データ
20を用いて,拡大した線幅による,部品のピン接続や
層間を接続するためのビアの配置の関係のチェックと修
正をの処理を行う(図2のS4)。
【0021】部品の隣接ピンとの関係について図5を用
いて説明すると,図5のA.は部品32のピンをプリン
ト配線板に実装する場合に,プリント配線板のクロック
系信号線30を拡大して,その両側の2つのグリッドを
含む合計4つのグリッドを含む拡大線幅31を設けた状
態を示す。この場合,クロック系信号線30とピンp1
を接続すると,ピンp1に隣接するピンp2,p3はピ
ンp1との間隔が狭いため拡大線幅31の範囲に含まれ
ることが判り,このままではピンp2やp3をプリント
配線板に配線することが不可能となる。そこで,これら
のピンの配線部分だけについて,拡大したクロック系信
号線30を元の通常の線幅d1に戻す処理を行い,図5
のB.に戻した状態を示す。
【0022】また,図6を用いて隣接するクロック線と
の関係について説明する。これは同一の層でクロック信
号線CL1の近くに他のクロック信号線CL2が配置さ
れている例である。A.はそれぞれの線幅を,4グリッ
ド分に拡大した状態を示す。この状態では,各クロック
信号線CL1,CL2はそれぞれ他の層でパターンを展
開することができるが,クロック信号線CL1,CL2
の拡大された線幅の境界に空きの領域が極めて狭くな
る。この時,例えば,他の層の配線,例えば,第1層と
第8層の間を特定の信号を接続するためのビアをこの境
界部分に設ける必要がある等の設計上の要求がある場
合,このままでは他の層間の接続ができない可能性があ
る。この場合にも,該当する部分の拡大されたクロック
信号線の線幅を,元の線幅d1に戻す処理を行い,クロ
ック信号線の近くにビアを置けるようにしてから,再度
(クロック系で使わない)外層のみで他の配線を行うこ
とで,更に配線率を上げることができる。
【0023】次に,配線設計データ20を用いてクロッ
ク系信号線を除いた一般信号線の配線を従来の自動配線
処理により実行する(図2のS5)。この場合,拡大さ
れたクロック線の線幅の領域は配線禁止となっているの
で,そこを除いた領域に一般信号線のパターンが設けら
れる。こうして,クロック系信号線と一般信号線を含む
配線パターンデータ21が得られる。続いて,配線パタ
ーンデータ21について,拡大された全てのクロック系
信号線の線幅を元の線幅に戻す処理を行う(図2のS
6)。
【0024】この結果得られた,配線パターンデータ2
1を用いて,プリント配線板の製造データ22が作成さ
れる(図2のS7)。上記の実施例では,クロック系信
号線の拡大後に,部品の隣接するピンとの接続の障害が
検出された時や,層間の信号接続のためのビアの配置に
障害がある時等に,拡大された線幅を元に戻している
が,最初のクロック系信号線の拡大処理の時に,各障害
が存在する部分を予め検出して,それらの部分を除いて
線幅の拡大を行うようにしてもよい。
【0025】
【発明の効果】本発明によれば,他の配線を行う前にク
ロック系信号線を線長規定どおりに配置し,予めこれら
の線を太くして他の配線をこれらの線の近くに配線しな
いようにした上で一般信号線を自動配線することによ
り,クロック系信号線に対する線路長の規定や,隣接パ
ターンからの影響を受けにくくするという厳しい条件を
満足させるのと同時に設計における人手の負担を軽減ま
たは無くすことができる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】実施例のフローチャートを示す図である。
【図3】本発明が適用される8層のプリント配線板を示
す図である。
【図4】クロック系信号線幅の拡大の例を示す図であ
る。
【図5】線幅拡大後の隣接ピンとの関係を説明する図で
ある。
【図6】線幅拡大後の他のクロック系信号線との関係の
説明図である。
【図7】クロック系信号を含む回路の例を示す図であ
る。
【図8】従来例1の説明図である。
【図9】従来例2の説明図である。
【符号の説明】
1 クロック配線手段 2 クロック配線幅拡大手段 3 一般信号線自動配線手段 4 クロック配線幅復帰手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神阪 裕士 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 酒井 聡 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 小椋 仁成 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 本城 康正 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 甲斐 智裕 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 安武 敏夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 平澤 ゆみ 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 佐々木 充 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 瀬見井 昌人 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 大年 明子 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 宮田 宏紀 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内 (72)発明者 小松 正浩 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 クロック信号線を含むプリント配線板の
    パターン設計処理方法において,最初にプリント配線板
    上にクロック信号線を通常の線幅で配線し,その線の線
    幅を少なくとも隣接する通常の配線位置(グリッド)よ
    り広く拡大し,次に他の一般信号線を通常の線幅で配線
    し,その後上記クロック信号線を元の通常の線幅に戻
    し,求められた配線データを元にプリント板の製造デー
    タを作成することを特徴とするプリント配線板のパター
    ン設計処理方法。
  2. 【請求項2】 請求項1において,上記クロック信号線
    の線幅の拡大後に,拡大した線幅内に障害物の存在が検
    出されると,その部分を通常の線幅に戻して,前記他の
    一般信号線の配線を行うことを特徴とするプリント配線
    板のパターン設計処理方法。
  3. 【請求項3】 請求項1において,上記クロック信号線
    の線幅の拡大前に,予め他の部品や接続のために障害と
    なる部分を検出し,検出された部分を除いてクロック信
    号線の線幅を拡大することを特徴とするプリント配線板
    のパターン設計処理方法。
JP9233883A 1997-08-29 1997-08-29 プリント配線板のパターン設計処理方法 Withdrawn JPH1173443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9233883A JPH1173443A (ja) 1997-08-29 1997-08-29 プリント配線板のパターン設計処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233883A JPH1173443A (ja) 1997-08-29 1997-08-29 プリント配線板のパターン設計処理方法

Publications (1)

Publication Number Publication Date
JPH1173443A true JPH1173443A (ja) 1999-03-16

Family

ID=16962062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233883A Withdrawn JPH1173443A (ja) 1997-08-29 1997-08-29 プリント配線板のパターン設計処理方法

Country Status (1)

Country Link
JP (1) JPH1173443A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112906339A (zh) * 2021-03-30 2021-06-04 天津飞腾信息技术有限公司 物理设计布线和优化方法、系统、设备、介质和程序
CN117178365A (zh) * 2022-03-31 2023-12-05 京东方科技集团股份有限公司 阵列基板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112906339A (zh) * 2021-03-30 2021-06-04 天津飞腾信息技术有限公司 物理设计布线和优化方法、系统、设备、介质和程序
US12373629B2 (en) 2021-03-30 2025-07-29 Phytium Technology Co., Ltd. Method, system, apparatus, medium, and program for physical design wiring and optimization
CN117178365A (zh) * 2022-03-31 2023-12-05 京东方科技集团股份有限公司 阵列基板及显示装置

Similar Documents

Publication Publication Date Title
US7709300B2 (en) Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks
US7458053B2 (en) Method for generating fill and cheese structures
JP2785684B2 (ja) 配線間隔決定方法
JPH02140952A (ja) 集積回路の電源配線方法
US20090100399A1 (en) Design structure for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks
JP2927319B2 (ja) 配線情報加工方式
JPH05289312A (ja) 半導体集積回路のマスクパターン処理方法および処理装置
US6605397B2 (en) Method of preparing pattern data to be used for different exposure methods
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JP3105857B2 (ja) 半導体集積回路装置のレイアウト方法及び半導体集積回路装置
US7131083B2 (en) Optimization of clock network capacitance on an integrated circuit
JP3288336B2 (ja) 半導体集積回路の設計方法
JPH06124322A (ja) 等長指定ネットの配線方法
JP2985261B2 (ja) プリント板配線設計装置
JP2653013B2 (ja) 計算機利用設計システム
JPH10283378A (ja) 部品自動配置方法
JPH03118665A (ja) デザインルールチェック方式
JP3320401B2 (ja) 半導体装置の製造方法
JPH0831526B2 (ja) 信号遅延調整用導体を有する配線構造
JPH05250441A (ja) 配線設計方法
JPH1140672A (ja) 集積回路とそのパターン設計方法及び設計装置
JPH10124560A (ja) Cadシステム
JPH1092944A (ja) 半導体集積回路のレイアウト方法
JPH04360274A (ja) 領域パターン自動生成処理方式
JPH05266134A (ja) 設計データの部分修正方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102