JPH1174230A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH1174230A JPH1174230A JP9233799A JP23379997A JPH1174230A JP H1174230 A JPH1174230 A JP H1174230A JP 9233799 A JP9233799 A JP 9233799A JP 23379997 A JP23379997 A JP 23379997A JP H1174230 A JPH1174230 A JP H1174230A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- support plate
- semiconductor element
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
- H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の厚みが１００μｍ以下でも製造
工程で割れや欠けが生じることがない薄膜半導体装置の
製造方法を提供する。 【解決手段】 半導体基板２１の回路形成面２１ａに接
着後に接着力を低下させることが可能な第１の接着剤２
２によって第１の支持板２３を接着する。半導体基板２
１に裏面側から薄膜化処理を施した後、接着後に接着力
を低下させることが可能な第２の接着剤２４によって半
導体基板裏面に第２の支持板２５を接着する。第１の接
着剤２２および第１の支持板２３を剥離した後、第２の
支持板２５の裏面にダイシング用テープを貼着して半導
体基板２１を分割し、第２の支持板２５を剥離する。
工程で割れや欠けが生じることがない薄膜半導体装置の
製造方法を提供する。 【解決手段】 半導体基板２１の回路形成面２１ａに接
着後に接着力を低下させることが可能な第１の接着剤２
２によって第１の支持板２３を接着する。半導体基板２
１に裏面側から薄膜化処理を施した後、接着後に接着力
を低下させることが可能な第２の接着剤２４によって半
導体基板裏面に第２の支持板２５を接着する。第１の接
着剤２２および第１の支持板２３を剥離した後、第２の
支持板２５の裏面にダイシング用テープを貼着して半導
体基板２１を分割し、第２の支持板２５を剥離する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜状に形成した
半導体素子を実装基板に実装する薄膜半導体装置の製造
方法に関するものである。
半導体素子を実装基板に実装する薄膜半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子は、半導体基板（ウエ
ハ）に集積回路を多数形成し、これらの集積回路毎に半
導体基板を分割することによって形成している。集積回
路は、半導体基板に表面から内部へ不純物を拡散させた
後に半導体基板の表面上に絶縁膜や導電膜を設けること
によって形成している。半導体素子の集積回路部分の厚
みは数μｍ程度で、半導体素子の種類によっては１μｍ
に満たない場合もある。これに対して、半導体基板の厚
みは数百μｍである。このように半導体基板を集積回路
部分に対して大幅に厚く形成するのは、半導体素子に強
度をもたせてハンドリング時に破損するのを阻止するた
めである。
ハ）に集積回路を多数形成し、これらの集積回路毎に半
導体基板を分割することによって形成している。集積回
路は、半導体基板に表面から内部へ不純物を拡散させた
後に半導体基板の表面上に絶縁膜や導電膜を設けること
によって形成している。半導体素子の集積回路部分の厚
みは数μｍ程度で、半導体素子の種類によっては１μｍ
に満たない場合もある。これに対して、半導体基板の厚
みは数百μｍである。このように半導体基板を集積回路
部分に対して大幅に厚く形成するのは、半導体素子に強
度をもたせてハンドリング時に破損するのを阻止するた
めである。
【０００３】半導体基板の厚みが厚いと半導体素子毎に
分割し難いばかりか、形成された半導体素子も厚くなっ
てこれを封止するパッケージも厚くなってしまう。従来
の半導体装置のパッケージの一例を図５に示す。
分割し難いばかりか、形成された半導体素子も厚くなっ
てこれを封止するパッケージも厚くなってしまう。従来
の半導体装置のパッケージの一例を図５に示す。
【０００４】図５は従来の半導体装置の断面図である。
同図において、符号１はパッケージを示し、２は半導体
素子を示す。前記パッケージ１は、凹陥部１ａに半導体
素子２を接着し、凹陥部１ａの開口部分を蓋体３によっ
て閉塞する構造を採っている。また、半導体素子２の電
極（図示せず）は、金あるいはアルミニウムなどからな
るボンディングワイヤ４によってパッケージ内の端子
（図示せず）に接続している。
同図において、符号１はパッケージを示し、２は半導体
素子を示す。前記パッケージ１は、凹陥部１ａに半導体
素子２を接着し、凹陥部１ａの開口部分を蓋体３によっ
て閉塞する構造を採っている。また、半導体素子２の電
極（図示せず）は、金あるいはアルミニウムなどからな
るボンディングワイヤ４によってパッケージ内の端子
（図示せず）に接続している。
【０００５】このように構成したパッケージ１は、半導
体素子２の厚みに対応させて凹陥部１ａを深く形成しな
ければならないので、半導体素子２の厚みが厚ければ厚
いほどパッケージ１の厚みが厚くなってしまう。このた
め、従来では、半導体基板を半導体素子毎に分割する以
前に研削によって半導体基板の裏面を削り、半導体基板
の厚みを薄くしている。半導体基板の裏面に研削を施す
半導体装置の製造方法を図６（ａ）〜（ｆ）によって説
明する。
体素子２の厚みに対応させて凹陥部１ａを深く形成しな
ければならないので、半導体素子２の厚みが厚ければ厚
いほどパッケージ１の厚みが厚くなってしまう。このた
め、従来では、半導体基板を半導体素子毎に分割する以
前に研削によって半導体基板の裏面を削り、半導体基板
の厚みを薄くしている。半導体基板の裏面に研削を施す
半導体装置の製造方法を図６（ａ）〜（ｆ）によって説
明する。
【０００６】図６（ａ）〜（ｆ）は従来の半導体装置の
製造方法を説明するための断面図である。これらの図に
おいて、符号５は集積回路が形成された半導体基板を示
し、６は表面保護用テープ、７はダイシング用テープを
示す。また、８は半導体素子、９はパッケージ、１０は
ボンディングワイヤを示す。
製造方法を説明するための断面図である。これらの図に
おいて、符号５は集積回路が形成された半導体基板を示
し、６は表面保護用テープ、７はダイシング用テープを
示す。また、８は半導体素子、９はパッケージ、１０は
ボンディングワイヤを示す。
【０００７】研削によって半導体基板５を薄くするため
には、先ず、図６（ａ）に示すように、集積回路を多数
形成した半導体基板５の回路形成面に表面保護用テープ
６を貼着する。この表面保護用テープ６は、研削中に回
路形成面が傷つくのを阻止する機能と、研削時の押圧力
を緩和する緩衝材としての機能とを有し、ポリエステル
や塩化ビニールなどを基材として厚みが１００〜２００
μｍになるように形成している。
には、先ず、図６（ａ）に示すように、集積回路を多数
形成した半導体基板５の回路形成面に表面保護用テープ
６を貼着する。この表面保護用テープ６は、研削中に回
路形成面が傷つくのを阻止する機能と、研削時の押圧力
を緩和する緩衝材としての機能とを有し、ポリエステル
や塩化ビニールなどを基材として厚みが１００〜２００
μｍになるように形成している。
【０００８】次に、この半導体基板５を図示してない研
削機に装填する。研削機による研削は、半導体基板５の
回路形成面側の表面保護用テープ６にスピンドルと呼称
されるドリルを押付けるとともに、半導体基板５の裏面
にバックグラインダーの研削砥石を押付けて行う。研削
後の半導体基板５を図６（ｂ）に示す。
削機に装填する。研削機による研削は、半導体基板５の
回路形成面側の表面保護用テープ６にスピンドルと呼称
されるドリルを押付けるとともに、半導体基板５の裏面
にバックグラインダーの研削砥石を押付けて行う。研削
後の半導体基板５を図６（ｂ）に示す。
【０００９】研削後、図６（ｃ）に示すように、半導体
基板５上の表面保護用テープ６を剥離する。この剥離
は、表面保護用テープ６の表面にこれより接着力が大き
い剥離用テープ（図示せず）を貼着し、この剥離用テー
プを半導体基板５に対して剥がすことによって行う。次
に、図６（ｄ）に示すように、半導体基板５の研削後の
裏面にダイシング用テープ７を貼着する。このダイシン
グ用テープ７は、次工程のダイシング工程で半導体素子
が脱落するのを阻止するために使用する。
基板５上の表面保護用テープ６を剥離する。この剥離
は、表面保護用テープ６の表面にこれより接着力が大き
い剥離用テープ（図示せず）を貼着し、この剥離用テー
プを半導体基板５に対して剥がすことによって行う。次
に、図６（ｄ）に示すように、半導体基板５の研削後の
裏面にダイシング用テープ７を貼着する。このダイシン
グ用テープ７は、次工程のダイシング工程で半導体素子
が脱落するのを阻止するために使用する。
【００１０】ダイシング工程では、半導体基板５に回路
形成面側からダイシングソーを押付け、集積回路毎に半
導体基板５を分割して半導体素子８を形成する。このよ
うに形成した半導体素子８は、ダイシング用テープ７か
らそれぞれ取外して図６（ｆ）に示すようにパッケージ
９に実装し、ワイヤボンディングを実施してから樹脂封
止を施す。この封止工程が終了することによって半導体
装置が形成される。
形成面側からダイシングソーを押付け、集積回路毎に半
導体基板５を分割して半導体素子８を形成する。このよ
うに形成した半導体素子８は、ダイシング用テープ７か
らそれぞれ取外して図６（ｆ）に示すようにパッケージ
９に実装し、ワイヤボンディングを実施してから樹脂封
止を施す。この封止工程が終了することによって半導体
装置が形成される。
【００１１】この種の半導体装置を多用する携帯電話機
やビデオカメラのような電子機器においては、小型化、
軽量化を図るために、半導体装置をさらに小型かつ軽量
に形成して半導体装置の実装密度の向上を図ることが要
請されている。
やビデオカメラのような電子機器においては、小型化、
軽量化を図るために、半導体装置をさらに小型かつ軽量
に形成して半導体装置の実装密度の向上を図ることが要
請されている。
【００１２】半導体装置の実装密度は、図５に示したよ
うな半導体装置、すなわち半導体素子２をパッケージ１
に収容する形態を採る半導体装置では、パッケージ１の
大きさで決まる。パッケージ１を使用する限り、実装密
度を向上させるためには限界がある。パッケージを使用
せずに半導体素子を実装基板に接続する構造、いわゆる
フリップチップ構造を採ることによって、パッケージを
使用する場合よりも実装密度を高くすることができる。
フリップチップ構造によって接続した半導体素子と実装
基板を図７に示す。
うな半導体装置、すなわち半導体素子２をパッケージ１
に収容する形態を採る半導体装置では、パッケージ１の
大きさで決まる。パッケージ１を使用する限り、実装密
度を向上させるためには限界がある。パッケージを使用
せずに半導体素子を実装基板に接続する構造、いわゆる
フリップチップ構造を採ることによって、パッケージを
使用する場合よりも実装密度を高くすることができる。
フリップチップ構造によって接続した半導体素子と実装
基板を図７に示す。
【００１３】図７はフリップチップ構造を示す断面図で
ある。同図において、符号１１は半導体素子を示し、１
２は実装基板を示す。半導体素子１１は、回路形成面１
１ａを実装基板１２に対向させ、バンプ１３によって電
極（図示せず）を実装基板１２の端子（図示せず）に接
続している。
ある。同図において、符号１１は半導体素子を示し、１
２は実装基板を示す。半導体素子１１は、回路形成面１
１ａを実装基板１２に対向させ、バンプ１３によって電
極（図示せず）を実装基板１２の端子（図示せず）に接
続している。
【００１４】図７に示したフリップチップ構造を採るこ
とにより、パッケージの分だけ実装基板１２の実装面の
面積を小さくすることができ、実装基板１２の軽量化が
可能になる。実装基板１２の軽量化により、これを使用
する電子機器の軽量化を図ることができる。
とにより、パッケージの分だけ実装基板１２の実装面の
面積を小さくすることができ、実装基板１２の軽量化が
可能になる。実装基板１２の軽量化により、これを使用
する電子機器の軽量化を図ることができる。
【００１５】
【発明が解決しようとする課題】しかるに、上述した電
子機器においては更なる軽量化の要請があり、この要請
に応えるために半導体素子の重量も問題になってきた。
半導体素子の厚みは、図５に示したようにパッケージに
半導体素子を実装する場合には４００μｍ程度であり、
図７に示したフリップチップ構造を採る場合には２００
μｍ程度である。
子機器においては更なる軽量化の要請があり、この要請
に応えるために半導体素子の重量も問題になってきた。
半導体素子の厚みは、図５に示したようにパッケージに
半導体素子を実装する場合には４００μｍ程度であり、
図７に示したフリップチップ構造を採る場合には２００
μｍ程度である。
【００１６】半導体素子の厚みを薄くして半導体素子を
薄膜状に形成するためには、前記図６（ａ）〜（ｂ）に
よって説明した研削工程での研削量を増大させることに
よって実施する。しかし、研削量を増大させると、研削
砥石から加えられる押圧力によって半導体基板が割れた
り欠けたりし易くなるとともに、研削砥石が当たる部分
が僅かに湾曲した状態で研削されることに起因して半導
体基板の厚みのばらつきが大きくなってしまう。また、
図６（ｃ）で説明した表面保護用テープの剥離工程で表
面保護用テープを半導体基板から剥離するときに、半導
体基板が割れてしまうおそれもある。さらに、薄膜状の
半導体基板を分割することによって形成した半導体素子
は、割れないように取扱いが慎重にならざるを得ず、半
導体素子を実装基板に実装する工程などでの作業性が悪
い。
薄膜状に形成するためには、前記図６（ａ）〜（ｂ）に
よって説明した研削工程での研削量を増大させることに
よって実施する。しかし、研削量を増大させると、研削
砥石から加えられる押圧力によって半導体基板が割れた
り欠けたりし易くなるとともに、研削砥石が当たる部分
が僅かに湾曲した状態で研削されることに起因して半導
体基板の厚みのばらつきが大きくなってしまう。また、
図６（ｃ）で説明した表面保護用テープの剥離工程で表
面保護用テープを半導体基板から剥離するときに、半導
体基板が割れてしまうおそれもある。さらに、薄膜状の
半導体基板を分割することによって形成した半導体素子
は、割れないように取扱いが慎重にならざるを得ず、半
導体素子を実装基板に実装する工程などでの作業性が悪
い。
【００１７】このため、作業性、歩留りを考慮すると、
薄膜化するときの半導体基板の厚みは２００μｍ程度が
限界である。なお、作業性や歩留りを無視すれば半導体
基板の厚みを１００μｍ程度まで薄くすることはできる
が、歩留りが著しく低下してコストアップになってしま
う。すなわち、従来では、工業製品として成り立つ半導
体装置を製造するに当たり、半導体基板（半導体素子）
を厚みが１００μｍ以下になるように形成することは困
難であった。
薄膜化するときの半導体基板の厚みは２００μｍ程度が
限界である。なお、作業性や歩留りを無視すれば半導体
基板の厚みを１００μｍ程度まで薄くすることはできる
が、歩留りが著しく低下してコストアップになってしま
う。すなわち、従来では、工業製品として成り立つ半導
体装置を製造するに当たり、半導体基板（半導体素子）
を厚みが１００μｍ以下になるように形成することは困
難であった。
【００１８】本発明はこのような問題点を解消するため
になされたもので、半導体素子の厚みが１００μｍ以下
でも製造工程で割れや欠けが生じることがない薄膜半導
体装置の製造方法を提供することを目的とする。
になされたもので、半導体素子の厚みが１００μｍ以下
でも製造工程で割れや欠けが生じることがない薄膜半導
体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明に係る薄膜半導体
装置の製造方法は、半導体基板の回路形成面に接着後に
接着力を低下させることが可能な第１の接着剤によって
第１の支持板を接着し、半導体基板に裏面側から薄膜化
処理を施した後、接着後に接着力を低下させることが可
能な第２の接着剤によって半導体基板裏面に第２の支持
板を接着し、第１の接着剤および第１の支持板を剥離し
た後、第２の支持板の裏面にダイシング用テープを貼着
して半導体基板を分割し、第２の支持板を剥離すること
によって実施する。
装置の製造方法は、半導体基板の回路形成面に接着後に
接着力を低下させることが可能な第１の接着剤によって
第１の支持板を接着し、半導体基板に裏面側から薄膜化
処理を施した後、接着後に接着力を低下させることが可
能な第２の接着剤によって半導体基板裏面に第２の支持
板を接着し、第１の接着剤および第１の支持板を剥離し
た後、第２の支持板の裏面にダイシング用テープを貼着
して半導体基板を分割し、第２の支持板を剥離すること
によって実施する。
【００２０】本発明によれば、半導体基板の薄膜化処理
を実施するときから半導体素子を実装基板に実装するま
での間の全ての工程において、半導体基板および半導体
素子を第１の支持板あるいは第２の支持板が補強する。
また、第１の支持板や第２の支持板を剥離するときに半
導体基板あるいは半導体素子に無理な力が加わることは
ない。
を実施するときから半導体素子を実装基板に実装するま
での間の全ての工程において、半導体基板および半導体
素子を第１の支持板あるいは第２の支持板が補強する。
また、第１の支持板や第２の支持板を剥離するときに半
導体基板あるいは半導体素子に無理な力が加わることは
ない。
【００２１】他の発明に係る薄膜半導体装置の製造方法
は、上述した発明に係る薄膜半導体装置の製造方法にお
いて、半導体基板を分割して半導体素子を形成した後、
第２の接着剤の接着力を低下させる以前に、バンプを介
して半導体素子を実装基板に実装することによって実施
する。
は、上述した発明に係る薄膜半導体装置の製造方法にお
いて、半導体基板を分割して半導体素子を形成した後、
第２の接着剤の接着力を低下させる以前に、バンプを介
して半導体素子を実装基板に実装することによって実施
する。
【００２２】本発明によれば、実装工程で第２の支持板
を把持しながら実装作業を実施することができる。
を把持しながら実装作業を実施することができる。
【００２３】他の発明に係る薄膜半導体装置の製造方法
は、半導体基板の回路形成面に半導体素子を囲むように
凹溝を格子状に形成し、接着後に接着力を低下させるこ
とが可能な第１の接着剤によって前記回路形成面に第１
の支持板を接着し、半導体基板に裏面側から薄膜化処理
を前記凹溝が露出するまで実施した後、接着後に接着力
を低下させることが可能な第２の接着剤によって半導体
基板の裏面に第２の支持板を接着し、しかる後、第１の
接着剤および前記第１の支持板を半導体素子から剥離
し、バンプを介して前記半導体素子を実装基板に実装し
てから第２の支持板を剥離することによって実施する。
は、半導体基板の回路形成面に半導体素子を囲むように
凹溝を格子状に形成し、接着後に接着力を低下させるこ
とが可能な第１の接着剤によって前記回路形成面に第１
の支持板を接着し、半導体基板に裏面側から薄膜化処理
を前記凹溝が露出するまで実施した後、接着後に接着力
を低下させることが可能な第２の接着剤によって半導体
基板の裏面に第２の支持板を接着し、しかる後、第１の
接着剤および前記第１の支持板を半導体素子から剥離
し、バンプを介して前記半導体素子を実装基板に実装し
てから第２の支持板を剥離することによって実施する。
【００２４】本発明によれば、半導体基板の薄膜化処理
工程から実装工程に至る全ての工程において、半導体基
板および半導体素子を第１の支持板あるいは第２の支持
板が補強する。また、第１の支持板や第２の支持板を剥
離するときに半導体基板あるいは半導体素子に無理な力
が加わることはない。さらに、全ての半導体素子を一つ
の第２の支持板によって保持させた状態で実装基板に実
装することができる。
工程から実装工程に至る全ての工程において、半導体基
板および半導体素子を第１の支持板あるいは第２の支持
板が補強する。また、第１の支持板や第２の支持板を剥
離するときに半導体基板あるいは半導体素子に無理な力
が加わることはない。さらに、全ての半導体素子を一つ
の第２の支持板によって保持させた状態で実装基板に実
装することができる。
【００２５】ここで、第１の接着剤や第２の接着剤は、
加熱されることによって接着力が低下するものや、紫外
線が照射されることによって接着力が低下するものや、
水に触れることによって接着力が低下するものなどを使
用する。また、第１の接着剤と第２の接着剤とで接着力
を低下させる手法が異なるようにすることによって、第
１の接着剤を剥離するときに第２の接着剤が剥離しない
ようにすることができる。
加熱されることによって接着力が低下するものや、紫外
線が照射されることによって接着力が低下するものや、
水に触れることによって接着力が低下するものなどを使
用する。また、第１の接着剤と第２の接着剤とで接着力
を低下させる手法が異なるようにすることによって、第
１の接着剤を剥離するときに第２の接着剤が剥離しない
ようにすることができる。
【００２６】
第１の実施の形態 以下、本発明に係る薄膜半導体装置の製造方法を図１お
よび図２によって詳細に説明する。図１および図２は本
発明に係る薄膜半導体装置の製造方法を説明するための
断面図で、図１は製造工程の前半を示し、図２は製造工
程の後半を示す。
よび図２によって詳細に説明する。図１および図２は本
発明に係る薄膜半導体装置の製造方法を説明するための
断面図で、図１は製造工程の前半を示し、図２は製造工
程の後半を示す。
【００２７】これらの図において、符号２１は集積回路
を形成した半導体基板を示す。この半導体基板２１は、
図面の上側が回路形成面２１ａになっている。２２は第
１の接着剤、２３は第１の支持板、２４は第２の接着
剤、２５は第２の支持板を示す。
を形成した半導体基板を示す。この半導体基板２１は、
図面の上側が回路形成面２１ａになっている。２２は第
１の接着剤、２３は第１の支持板、２４は第２の接着
剤、２５は第２の支持板を示す。
【００２８】前記第１の接着剤２２および第２の接着剤
２４は、接着後に何らかの処理を施すことによって接着
力が低下するものを採用している。例えば、加熱される
ことによって発泡して接着力が低下する性質のものや、
紫外線が照射されることによって硬化して接着力が低下
する性質のものや、水に触れることによって接着力が低
下する性質のものを使用する。なお、これらの接着剤２
２，２４は、接着前にはどのような形態でもよい。例え
ば、液状、ゲル状、シート状の何れでもよい。
２４は、接着後に何らかの処理を施すことによって接着
力が低下するものを採用している。例えば、加熱される
ことによって発泡して接着力が低下する性質のものや、
紫外線が照射されることによって硬化して接着力が低下
する性質のものや、水に触れることによって接着力が低
下する性質のものを使用する。なお、これらの接着剤２
２，２４は、接着前にはどのような形態でもよい。例え
ば、液状、ゲル状、シート状の何れでもよい。
【００２９】前記第１の支持板２３および第２の支持板
２５は、例えばガラス板やシリコンウエハのような半導
体基板と同等の硬度をもつ材料によって形成する。ま
た、これらの支持板２３，２５の厚みは、薄膜化する以
前の半導体基板２１と同等程度が望ましい。
２５は、例えばガラス板やシリコンウエハのような半導
体基板と同等の硬度をもつ材料によって形成する。ま
た、これらの支持板２３，２５の厚みは、薄膜化する以
前の半導体基板２１と同等程度が望ましい。
【００３０】図２において符号２６はダイシング用テー
プを示し、２７は半導体基板２１を分割してなる半導体
素子を示す。また、図２（ｃ），（ｄ）において符号２
８は実装基板を示し、２９はバンプを示す。
プを示し、２７は半導体基板２１を分割してなる半導体
素子を示す。また、図２（ｃ），（ｄ）において符号２
８は実装基板を示し、２９はバンプを示す。
【００３１】次に、この実施の形態による薄膜半導体装
置の製造方法を説明する。先ず、図１（ａ）に示すよう
に半導体基板２１の回路形成面２１ａに第１の接着剤２
２の層を設ける。このとき、第１の接着剤２２の接着前
の形態が液状やゲル状であればこれを回路形成面２１ａ
に塗布し、接着前の形態がシート状であれば回路形成面
２１ａに押付けて接着する。第１の接着剤２２を塗布す
る場合には、刷毛を使用したり、スピンコート法を採用
することができる。
置の製造方法を説明する。先ず、図１（ａ）に示すよう
に半導体基板２１の回路形成面２１ａに第１の接着剤２
２の層を設ける。このとき、第１の接着剤２２の接着前
の形態が液状やゲル状であればこれを回路形成面２１ａ
に塗布し、接着前の形態がシート状であれば回路形成面
２１ａに押付けて接着する。第１の接着剤２２を塗布す
る場合には、刷毛を使用したり、スピンコート法を採用
することができる。
【００３２】その後、図１（ｂ）に示すように、前記第
１の接着剤２２を介して回路形成面２１上に第１の支持
板２３を接着する。次いで、この半導体基板２１を第１
の支持板２３とともに研削機（図示せず）に装填し、バ
ックグラインダーで半導体基板２１の裏面に研削を施
す。研削終了後、前記裏面に研磨あるいは化学的エッチ
ングを施し、半導体基板２１を厚みが１００μｍ以下の
薄膜状に形成する。従来では、ここまでの工程で半導体
基板２１に割れや欠けが生じることなく歩留りよく厚み
を１００μｍ以下にすることは困難であった。しかし、
この製造方法によれば、第１の支持板２３が半導体基板
２１を補強するから、半導体基板２１を厚みが１００μ
ｍ以下になるまで薄膜化することができる。なお、この
薄膜化処理工程では、バックグラインダーによる研削を
実施せずに最初から研磨あるいは化学的エッチングを施
してもよい。
１の接着剤２２を介して回路形成面２１上に第１の支持
板２３を接着する。次いで、この半導体基板２１を第１
の支持板２３とともに研削機（図示せず）に装填し、バ
ックグラインダーで半導体基板２１の裏面に研削を施
す。研削終了後、前記裏面に研磨あるいは化学的エッチ
ングを施し、半導体基板２１を厚みが１００μｍ以下の
薄膜状に形成する。従来では、ここまでの工程で半導体
基板２１に割れや欠けが生じることなく歩留りよく厚み
を１００μｍ以下にすることは困難であった。しかし、
この製造方法によれば、第１の支持板２３が半導体基板
２１を補強するから、半導体基板２１を厚みが１００μ
ｍ以下になるまで薄膜化することができる。なお、この
薄膜化処理工程では、バックグラインダーによる研削を
実施せずに最初から研磨あるいは化学的エッチングを施
してもよい。
【００３３】このように薄膜状に半導体基板２１を形成
した後、第１の支持板２３を把持した状態で図１（ｄ）
に示すように半導体基板２１の裏面に第２の接着剤２４
からなる層を設ける。この層の形成方法は、第１の接着
剤２２の層を設ける場合と同じである。しかし、第２の
接着剤２４は、第１の接着剤２２とは接着力を低下させ
る手法が異なるものを使用する。例えば、第１の接着剤
２２として加熱されることにより接着力が低下する性質
のものを用いた場合には、第２の接着剤２４は、加熱に
よっては接着力が低下することがない性質のもの、すな
わち紫外線照射や水との反応などで接着力が低下する性
質のものを用いる。
した後、第１の支持板２３を把持した状態で図１（ｄ）
に示すように半導体基板２１の裏面に第２の接着剤２４
からなる層を設ける。この層の形成方法は、第１の接着
剤２２の層を設ける場合と同じである。しかし、第２の
接着剤２４は、第１の接着剤２２とは接着力を低下させ
る手法が異なるものを使用する。例えば、第１の接着剤
２２として加熱されることにより接着力が低下する性質
のものを用いた場合には、第２の接着剤２４は、加熱に
よっては接着力が低下することがない性質のもの、すな
わち紫外線照射や水との反応などで接着力が低下する性
質のものを用いる。
【００３４】次に、図１（ｅ）に示すように、半導体基
板２１の裏面に前記第２の接着剤２４を介して第２の支
持板２５を接着し、第１の接着剤２２の接着力が低下す
る処理を施して第１の接着剤２２および第１の支持板２
３を半導体基板２１から剥離し、図１（ｆ）に示すよう
に、半導体基板２１の回路形成面２１を露出させる。第
１の接着剤２２および第１の支持板２３の剥離は、第２
の支持板２５を把持した状態で行う。なお、第２の接着
剤２４は、第１の接着剤２２とは異なる性質のものを使
用しているため、第１の接着剤２２に対して接着力が低
下する処理を施しても接着力が低下することはない。
板２１の裏面に前記第２の接着剤２４を介して第２の支
持板２５を接着し、第１の接着剤２２の接着力が低下す
る処理を施して第１の接着剤２２および第１の支持板２
３を半導体基板２１から剥離し、図１（ｆ）に示すよう
に、半導体基板２１の回路形成面２１を露出させる。第
１の接着剤２２および第１の支持板２３の剥離は、第２
の支持板２５を把持した状態で行う。なお、第２の接着
剤２４は、第１の接着剤２２とは異なる性質のものを使
用しているため、第１の接着剤２２に対して接着力が低
下する処理を施しても接着力が低下することはない。
【００３５】その後、図２（ａ）に示すように、第２の
支持板２５の裏面にダイシング用テープ２６を貼着し、
図２（ｂ）に示すように、従来周知のダイシングソーな
どによって半導体基板２１を集積回路毎に分割する。こ
のとき、ダイシングソーの刃（図示せず）が第２の支持
板２５にも達するようにして第２の支持板２５も半導体
基板２１と同時に分割する。このように半導体基板２１
を分割することによって半導体素子２７が形成される。
支持板２５の裏面にダイシング用テープ２６を貼着し、
図２（ｂ）に示すように、従来周知のダイシングソーな
どによって半導体基板２１を集積回路毎に分割する。こ
のとき、ダイシングソーの刃（図示せず）が第２の支持
板２５にも達するようにして第２の支持板２５も半導体
基板２１と同時に分割する。このように半導体基板２１
を分割することによって半導体素子２７が形成される。
【００３６】そして、分割後の第２の支持板２５をダイ
シング用テープ２６から外す。第２の支持板２５を外し
た後の実装工程では、半導体素子２７の代わりに第２の
支持板２５を把持して実装を行う。この実装は、従来周
知のフリップチップ構造が実現されるように行う。すな
わち、図２（ｃ）に示すように、半導体素子２７の回路
形成面を実装基板２８の実装面に対向させ、バンプ２９
を介して半導体素子２７を実装基板２８に接続する。
シング用テープ２６から外す。第２の支持板２５を外し
た後の実装工程では、半導体素子２７の代わりに第２の
支持板２５を把持して実装を行う。この実装は、従来周
知のフリップチップ構造が実現されるように行う。すな
わち、図２（ｃ）に示すように、半導体素子２７の回路
形成面を実装基板２８の実装面に対向させ、バンプ２９
を介して半導体素子２７を実装基板２８に接続する。
【００３７】実装終了後、第２の接着剤２４に対して接
着力が低下する処理を施し、図２（ｄ）に示すように、
第２の接着剤２４および第２の支持板２５を半導体素子
２７から剥離する。なお、このときには、第２の支持板
２５のみを剥離して第２の接着剤２４を半導体素子２７
の裏面に残しておいてもよい。重量軽減の観点からは第
２の接着剤２４も剥離することが望ましい。
着力が低下する処理を施し、図２（ｄ）に示すように、
第２の接着剤２４および第２の支持板２５を半導体素子
２７から剥離する。なお、このときには、第２の支持板
２５のみを剥離して第２の接着剤２４を半導体素子２７
の裏面に残しておいてもよい。重量軽減の観点からは第
２の接着剤２４も剥離することが望ましい。
【００３８】このように半導体素子２７を実装基板２８
に実装した後、従来周知の封止構造により半導体素子２
７を封止することによって、半導体素子２７の厚みが１
００μｍ以下の薄膜半導体装置を製造することができ
る。
に実装した後、従来周知の封止構造により半導体素子２
７を封止することによって、半導体素子２７の厚みが１
００μｍ以下の薄膜半導体装置を製造することができ
る。
【００３９】したがって、上述した製造方法によれば、
半導体基板２１に薄膜化処理を実施する工程から実装工
程までの間の全ての工程において、半導体基板２１およ
び半導体素子２７を第１の支持板２３あるいは第２の支
持板２５が補強するから、製造工程の途中で薄膜状の半
導体基板２１や半導体素子２７が割れたり欠けたりする
ことはない。また、第１の支持板２３や第２の支持板２
５を剥離するときに半導体基板２１あるいは半導体素子
２７に無理な力が加わることはない。
半導体基板２１に薄膜化処理を実施する工程から実装工
程までの間の全ての工程において、半導体基板２１およ
び半導体素子２７を第１の支持板２３あるいは第２の支
持板２５が補強するから、製造工程の途中で薄膜状の半
導体基板２１や半導体素子２７が割れたり欠けたりする
ことはない。また、第１の支持板２３や第２の支持板２
５を剥離するときに半導体基板２１あるいは半導体素子
２７に無理な力が加わることはない。
【００４０】さらに、第２の支持板２５を把持しながら
実装作業を実施することができるから、半導体素子２７
が薄膜状でも実装作業の作業性がよく、しかも、実装作
業中に半導体素子２７が割れることもない。
実装作業を実施することができるから、半導体素子２７
が薄膜状でも実装作業の作業性がよく、しかも、実装作
業中に半導体素子２７が割れることもない。
【００４１】なお、この実施の形態では、半導体素子２
７を実装基板２８に接続するためにフリップチップ構造
を採用したが、図５に示したように、パッケージに半導
体素子２７を接着してボンディングワイヤで接続する構
造を採ることもできる。
７を実装基板２８に接続するためにフリップチップ構造
を採用したが、図５に示したように、パッケージに半導
体素子２７を接着してボンディングワイヤで接続する構
造を採ることもできる。
【００４２】第２の実施の形態 他の発明に係る薄膜半導体装置の製造方法の一実施の形
態を図３および図４によって詳細に説明する。図３およ
び図４は他の発明に係る薄膜半導体装置の製造方法を説
明するための断面図で、図３は製造工程の前半を示し、
図４は製造工程の後半を示す。これらの図において前記
図１および図２で説明したものと同一もしくは同等部材
については、同一符号を付し詳細な説明は省略する。
態を図３および図４によって詳細に説明する。図３およ
び図４は他の発明に係る薄膜半導体装置の製造方法を説
明するための断面図で、図３は製造工程の前半を示し、
図４は製造工程の後半を示す。これらの図において前記
図１および図２で説明したものと同一もしくは同等部材
については、同一符号を付し詳細な説明は省略する。
【００４３】この実施の形態による薄膜半導体装置の製
造方法を実施するためには、先ず、図３（ａ）に示すよ
うに、半導体基板２１の回路形成面２１ａに集積回路
（半導体素子になる部分）を囲むように凹溝３１を格子
状に形成する。この凹溝３１は、ダイシングソー（図示
せず）の刃を回路形成面２１ａ上のスクライブライン
（図示せず）に沿って移動させることによって形成す
る。
造方法を実施するためには、先ず、図３（ａ）に示すよ
うに、半導体基板２１の回路形成面２１ａに集積回路
（半導体素子になる部分）を囲むように凹溝３１を格子
状に形成する。この凹溝３１は、ダイシングソー（図示
せず）の刃を回路形成面２１ａ上のスクライブライン
（図示せず）に沿って移動させることによって形成す
る。
【００４４】凹溝３１の深さは、形成する半導体素子の
厚みと同じにする。例えば、厚みが５０μｍの半導体素
子を形成する場合には、凹溝３１を深さが５０μｍにな
るように形成する。なお、凹溝３１はダイシングソーで
形成する他に、化学的エッチングなどの他の手法によっ
て形成することもできる。
厚みと同じにする。例えば、厚みが５０μｍの半導体素
子を形成する場合には、凹溝３１を深さが５０μｍにな
るように形成する。なお、凹溝３１はダイシングソーで
形成する他に、化学的エッチングなどの他の手法によっ
て形成することもできる。
【００４５】次に、図３（ｂ）に示すように、回路形成
面２１ａ上に第１の接着剤２２からなる層を設ける。こ
の層の形成方法は第１の実施の形態を採るときと同じで
ある。そして、図３（ｃ）に示すように、半導体基板２
１上に前記第１の接着剤２２を介して第１の支持板２３
を接着する。
面２１ａ上に第１の接着剤２２からなる層を設ける。こ
の層の形成方法は第１の実施の形態を採るときと同じで
ある。そして、図３（ｃ）に示すように、半導体基板２
１上に前記第１の接着剤２２を介して第１の支持板２３
を接着する。
【００４６】第１の支持板２３を接着した後、半導体基
板２１を第１の支持板ともに研削機（図示せず）に装填
し、バックグラインダーで半導体基板２１の裏面に研削
を施す。この研削は、図３（ｄ）に示すように、前記凹
溝３１が露出するまで実施する。この研削工程が終了す
ることにより、半導体基板２１から集積回路部分を残し
て余分な部分が削除され、半導体素子２７が形成され
る。
板２１を第１の支持板ともに研削機（図示せず）に装填
し、バックグラインダーで半導体基板２１の裏面に研削
を施す。この研削は、図３（ｄ）に示すように、前記凹
溝３１が露出するまで実施する。この研削工程が終了す
ることにより、半導体基板２１から集積回路部分を残し
て余分な部分が削除され、半導体素子２７が形成され
る。
【００４７】半導体基板２１を薄膜状に形成するために
は、研磨や化学的エッチングによっても実施することが
できるし、前記研削とこれらとを組合わせて実施するこ
ともできる。この実施の形態を採るときでも第１の支持
板２３が半導体基板２１を補強するから、半導体基板２
１を厚みが１００μｍ以下になるまで薄膜化することが
できる。
は、研磨や化学的エッチングによっても実施することが
できるし、前記研削とこれらとを組合わせて実施するこ
ともできる。この実施の形態を採るときでも第１の支持
板２３が半導体基板２１を補強するから、半導体基板２
１を厚みが１００μｍ以下になるまで薄膜化することが
できる。
【００４８】このように半導体基板２１に薄膜化処理を
施して半導体素子２７を形成した後、第１の支持板２３
を把持した状態で図３（ｅ）に示すように半導体素子２
７の裏面に第２の接着剤２４からなる層を設ける。この
層の形成方法や、第２の接着剤２４の性質を選択する手
法も第１の実施の形態を採るときと同じである。そし
て、図４（ａ）に示すように、半導体素子２７の裏面に
前記第２の接着剤２４を介して第２の支持板２５を接着
する。
施して半導体素子２７を形成した後、第１の支持板２３
を把持した状態で図３（ｅ）に示すように半導体素子２
７の裏面に第２の接着剤２４からなる層を設ける。この
層の形成方法や、第２の接着剤２４の性質を選択する手
法も第１の実施の形態を採るときと同じである。そし
て、図４（ａ）に示すように、半導体素子２７の裏面に
前記第２の接着剤２４を介して第２の支持板２５を接着
する。
【００４９】次いで、第１の接着剤２２の接着力が低下
する処理を施して第１の接着剤２２および第１の支持板
２３を半導体素子２７から剥離し、図４（ｂ）に示すよ
うに、半導体素子２７の回路形成面を露出させる。第１
の接着剤２２および第１の支持板２３の剥離は、第２の
支持板２５を把持した状態で行う。
する処理を施して第１の接着剤２２および第１の支持板
２３を半導体素子２７から剥離し、図４（ｂ）に示すよ
うに、半導体素子２７の回路形成面を露出させる。第１
の接着剤２２および第１の支持板２３の剥離は、第２の
支持板２５を把持した状態で行う。
【００５０】その後、図４（ｃ）に示すように、第２の
支持板２５上に全ての半導体素子２７が固定される状態
で、各半導体素子２７を実装基板２８にバンプ２９を介
して実装する。従来では、テープ状に形成した実装基板
に半導体素子を一つずつ実装していたが、この実施の形
態では、複数の半導体素子２７，２７‥‥を一度に実装
基板２８に実装する。このため、この実施の形態を採る
ときに用いる実装基板２８は、半導体素子２７を実装す
る実装部２８ａをシート２８ｂ上にマトリックス状に多
数配設した構造を採っている。なお、半導体素子２７の
実装基板２８への実装は、上述した実装方法を採る他
に、第２の支持板２５上の半導体素子２７を複数の実装
基板２８に実装させることによっても行うことができ
る。この場合には、例えば、実装部２８ａが一列に並ぶ
テープ状に実装基板２８を形成する。
支持板２５上に全ての半導体素子２７が固定される状態
で、各半導体素子２７を実装基板２８にバンプ２９を介
して実装する。従来では、テープ状に形成した実装基板
に半導体素子を一つずつ実装していたが、この実施の形
態では、複数の半導体素子２７，２７‥‥を一度に実装
基板２８に実装する。このため、この実施の形態を採る
ときに用いる実装基板２８は、半導体素子２７を実装す
る実装部２８ａをシート２８ｂ上にマトリックス状に多
数配設した構造を採っている。なお、半導体素子２７の
実装基板２８への実装は、上述した実装方法を採る他
に、第２の支持板２５上の半導体素子２７を複数の実装
基板２８に実装させることによっても行うことができ
る。この場合には、例えば、実装部２８ａが一列に並ぶ
テープ状に実装基板２８を形成する。
【００５１】上述したように半導体素子２７を実装基板
２８に実装した後、第２の接着剤２４に対して接着力が
低下する処理を施し、図４（ｄ）に示すように、第２の
接着剤２４および第２の支持板２５を半導体素子２７か
ら剥離する。なお、このときには、第２の支持板２５の
みを剥離して第２の接着剤２４を半導体素子２７の裏面
に残しておいてもよい。重量軽減の観点からは第２の接
着剤２４も剥離することが望ましい。
２８に実装した後、第２の接着剤２４に対して接着力が
低下する処理を施し、図４（ｄ）に示すように、第２の
接着剤２４および第２の支持板２５を半導体素子２７か
ら剥離する。なお、このときには、第２の支持板２５の
みを剥離して第２の接着剤２４を半導体素子２７の裏面
に残しておいてもよい。重量軽減の観点からは第２の接
着剤２４も剥離することが望ましい。
【００５２】次に、図４（ｅ）に示すように実装基板２
８を実装部２８ａ毎に分割し、従来周知の封止構造によ
り半導体素子２７を封止することによって、半導体素子
２７の厚みが１００μｍ以下の薄膜半導体装置を製造す
ることができる。
８を実装部２８ａ毎に分割し、従来周知の封止構造によ
り半導体素子２７を封止することによって、半導体素子
２７の厚みが１００μｍ以下の薄膜半導体装置を製造す
ることができる。
【００５３】したがって、この実施の形態による製造方
法によれば、半導体基板２１に薄膜化処理を実施する工
程から実装工程までの間の全ての工程において、半導体
基板２１および半導体素子２７を第１の支持板２３ある
いは第２の支持板２５が補強するから、製造工程の途中
で薄膜状の半導体基板２１や半導体素子２７が割れたり
欠けたりすることはない。また、第１の支持板２３や第
２の支持板２５を剥離するときに半導体基板２１あるい
は半導体素子２７に無理な力が加わることはない。
法によれば、半導体基板２１に薄膜化処理を実施する工
程から実装工程までの間の全ての工程において、半導体
基板２１および半導体素子２７を第１の支持板２３ある
いは第２の支持板２５が補強するから、製造工程の途中
で薄膜状の半導体基板２１や半導体素子２７が割れたり
欠けたりすることはない。また、第１の支持板２３や第
２の支持板２５を剥離するときに半導体基板２１あるい
は半導体素子２７に無理な力が加わることはない。
【００５４】したがって、半導体基板２１の厚みを１０
０μｍ以下にしても歩留りがよく、しかも、薄膜状の半
導体基板２１や半導体素子２７の代わりに第１の支持板
２３や第２の支持板２５を把持して取扱うことができる
ので作業性もよい。また、全ての半導体素子２７を一つ
の第２の支持板２５によって保持させた状態で実装基板
２８に実装することができるから、分割した半導体素子
を一つずつ実装基板に実装する場合に較べて実装作業の
作業時間を短縮することができる。
０μｍ以下にしても歩留りがよく、しかも、薄膜状の半
導体基板２１や半導体素子２７の代わりに第１の支持板
２３や第２の支持板２５を把持して取扱うことができる
ので作業性もよい。また、全ての半導体素子２７を一つ
の第２の支持板２５によって保持させた状態で実装基板
２８に実装することができるから、分割した半導体素子
を一つずつ実装基板に実装する場合に較べて実装作業の
作業時間を短縮することができる。
【００５５】
【実施例】本発明の製造方法を実施するために用いる接
着剤、すなわち接着後に接着力を低下させることが可能
な接着剤としては、合成樹脂からなる基材に、接着後に
接着力を低下させることが可能な物質を添加したものが
ある。基材は、アクリル系樹脂、ポリエステル系樹脂、
エポキシ系樹脂、ウレタン系樹脂、ポリチオール系樹
脂、ポリイミド系樹脂など、どのような合成樹脂でもよ
い。
着剤、すなわち接着後に接着力を低下させることが可能
な接着剤としては、合成樹脂からなる基材に、接着後に
接着力を低下させることが可能な物質を添加したものが
ある。基材は、アクリル系樹脂、ポリエステル系樹脂、
エポキシ系樹脂、ウレタン系樹脂、ポリチオール系樹
脂、ポリイミド系樹脂など、どのような合成樹脂でもよ
い。
【００５６】加熱されることによって接着力が低下する
接着剤は、熱膨張係数が大きい物質をマイクロカプセル
に詰め、このマイクロカプセルを前記基材の中に均一に
添加した接着剤、いわゆる熱発泡型接着剤を使用した。
紫外線が照射されることによって接着力が低下する接着
剤は、光重合剤を前記基材に添加してなる紫外線照射硬
化型接着剤を使用した。
接着剤は、熱膨張係数が大きい物質をマイクロカプセル
に詰め、このマイクロカプセルを前記基材の中に均一に
添加した接着剤、いわゆる熱発泡型接着剤を使用した。
紫外線が照射されることによって接着力が低下する接着
剤は、光重合剤を前記基材に添加してなる紫外線照射硬
化型接着剤を使用した。
【００５７】水に触れることにより接着力が低下する接
着剤は、ポリイミド系樹脂からなる接着剤を使用した。
ポリイミド系樹脂は、それ自体の吸湿性から水に触れる
ことによって接着力が低下する。
着剤は、ポリイミド系樹脂からなる接着剤を使用した。
ポリイミド系樹脂は、それ自体の吸湿性から水に触れる
ことによって接着力が低下する。
【００５８】
【発明の効果】以上説明したように本発明によれば、半
導体基板の薄膜化処理を実施するときから半導体素子を
実装基板に実装するまでの間の全ての工程において、半
導体基板および半導体素子を第１の支持板あるいは第２
の支持板が補強するから、製造工程の途中で薄膜状の半
導体基板や半導体素子が割れたり欠けたりすることはな
い。しかも、第１の支持板や第２の支持板を剥離すると
きに半導体基板あるいは半導体素子に無理な力が加わる
ことはない。
導体基板の薄膜化処理を実施するときから半導体素子を
実装基板に実装するまでの間の全ての工程において、半
導体基板および半導体素子を第１の支持板あるいは第２
の支持板が補強するから、製造工程の途中で薄膜状の半
導体基板や半導体素子が割れたり欠けたりすることはな
い。しかも、第１の支持板や第２の支持板を剥離すると
きに半導体基板あるいは半導体素子に無理な力が加わる
ことはない。
【００５９】したがって、半導体基板の厚みを１００μ
ｍ以下にしても歩留りがよく、しかも、薄膜状の半導体
基板や半導体素子の代わりに第１の支持板や第２の支持
板を把持して取扱うことができるので作業性もよい。
ｍ以下にしても歩留りがよく、しかも、薄膜状の半導体
基板や半導体素子の代わりに第１の支持板や第２の支持
板を把持して取扱うことができるので作業性もよい。
【００６０】半導体基板を分割してから第２の接着剤を
低下させる以前に半導体素子を実装基板に実装する他の
発明によれば、第２の支持板を把持しながら実装作業を
実施することができるから、半導体素子が薄膜状でも実
装作業の作業性がよく、しかも、実装作業中に半導体素
子が割れることもない。
低下させる以前に半導体素子を実装基板に実装する他の
発明によれば、第２の支持板を把持しながら実装作業を
実施することができるから、半導体素子が薄膜状でも実
装作業の作業性がよく、しかも、実装作業中に半導体素
子が割れることもない。
【００６１】半導体基板の回路形成面に凹溝を形成して
第１の支持板を接着し、薄膜化処理を実施した後に裏面
に第２の支持板を接着する他の発明によれば、半導体基
板の薄膜化処理工程から実装工程に至る全ての工程にお
いて、半導体基板および半導体素子を第１の支持板ある
いは第２の支持板が補強するから、製造工程の途中で薄
膜状の半導体基板や半導体素子が割れたり欠けたりする
ことはない。しかも、第１の支持板や第２の支持板を剥
離するときに半導体基板あるいは半導体素子に無理な力
が加わることはない。
第１の支持板を接着し、薄膜化処理を実施した後に裏面
に第２の支持板を接着する他の発明によれば、半導体基
板の薄膜化処理工程から実装工程に至る全ての工程にお
いて、半導体基板および半導体素子を第１の支持板ある
いは第２の支持板が補強するから、製造工程の途中で薄
膜状の半導体基板や半導体素子が割れたり欠けたりする
ことはない。しかも、第１の支持板や第２の支持板を剥
離するときに半導体基板あるいは半導体素子に無理な力
が加わることはない。
【００６２】したがって、半導体基板の厚みを１００μ
ｍ以下にしても歩留りがよく、しかも、薄膜状の半導体
基板や半導体素子の代わりに第１の支持板や第２の支持
板を把持して取扱うことができるので作業性もよい。ま
た、全ての半導体素子を一つの第２の支持板によって保
持させた状態で実装基板に実装することができるから、
分割した半導体素子を一つずつ実装基板に実装する場合
に較べて実装作業の作業時間を短縮することができ、コ
ストを低減することができる。
ｍ以下にしても歩留りがよく、しかも、薄膜状の半導体
基板や半導体素子の代わりに第１の支持板や第２の支持
板を把持して取扱うことができるので作業性もよい。ま
た、全ての半導体素子を一つの第２の支持板によって保
持させた状態で実装基板に実装することができるから、
分割した半導体素子を一つずつ実装基板に実装する場合
に較べて実装作業の作業時間を短縮することができ、コ
ストを低減することができる。
【図１】 本発明に係る薄膜半導体装置の製造方法を説
明するための断面図である。
明するための断面図である。
【図２】 本発明に係る薄膜半導体装置の製造方法を説
明するための断面図である。
明するための断面図である。
【図３】 他の発明に係る薄膜半導体装置の製造方法を
説明するための断面図である。
説明するための断面図である。
【図４】 他の発明に係る薄膜半導体装置の製造方法を
説明するための断面図である。
説明するための断面図である。
【図５】 従来の半導体装置の断面図である。
【図６】 従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図７】 フリップチップ構造を示す断面図である。
２１…半導体基板、２２…第１の接着剤、２３…第１の
支持板、２４…第２の接着剤、２５…第２の支持板、２
６…ダイシング用テープ、２７…半導体素子、２８…実
装基板、２９…バンプ、３１…凹溝。
支持板、２４…第２の接着剤、２５…第２の支持板、２
６…ダイシング用テープ、２７…半導体素子、２８…実
装基板、２９…バンプ、３１…凹溝。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大藤 晋一 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (7)
- 【請求項１】 薄膜状に形成した半導体素子を実装基板
に実装する薄膜半導体装置の製造方法において、半導体
基板を半導体素子毎に分割する以前であって回路を形成
した後に、接着後に接着力を低下させることが可能な第
１の接着剤を介して第１の支持板を前記半導体基板の回
路形成面に接着し、この半導体基板に裏面側から薄膜化
処理を施した後、接着後に接着力を低下させることが可
能な第２の接着剤を介して前記裏面に第２の支持板を接
着し、次に、前記第１の接着剤の接着力を低下させてこ
の第１の接着剤および前記第１の支持板を半導体基板か
ら剥離し、次いで、前記第２の支持板の裏面にダイシン
グ用テープを貼着して半導体基板を第２の支持板と共に
分割することによって半導体素子を形成し、しかる後、
第２の接着剤の接着力を低下させて前記半導体素子から
第２の支持板を剥離することを特徴とする薄膜半導体装
置の製造方法。 - 【請求項２】 請求項１記載の薄膜半導体装置の製造方
法において、半導体基板を第２の支持板と共に分割して
半導体素子を形成した後、第２の接着剤の接着力を低下
させる以前に、バンプを介して半導体素子を実装基板に
実装することを特徴とする薄膜半導体装置の製造方法。 - 【請求項３】 薄膜状に形成した半導体素子を実装基板
に実装する薄膜半導体装置の製造方法において、半導体
基板を半導体素子毎に分割する以前であって回路を形成
した後に、この半導体基板の回路形成面に半導体素子を
囲むように凹溝を格子状に形成し、前記回路形成面に、
接着後に接着力を低下させることが可能な第１の接着剤
を介して第１の支持板を接着し、半導体基板に裏面側か
ら薄膜化処理を前記凹溝が露出するまで実施することに
よって個々に分割された半導体素子を形成し、次いで、
接着後に接着力を低下させることが可能な第２の接着剤
を介して前記半導体素子の裏面に第２の支持板を接着
し、しかる後、前記第１の接着剤の接着力を低下させて
この第１の接着剤および前記第１の支持板を半導体素子
から剥離して半導体素子の回路形成面を露出させ、バン
プを介して前記半導体素子を実装基板に実装し、第２の
接着剤の接着力を低下させて前記半導体素子から第２の
支持板を剥離することを特徴とする薄膜半導体装置の製
造方法。 - 【請求項４】 請求項１または請求項２記載の薄膜半導
体装置の製造方法において、加熱処理を施すことによっ
て接着力が低下する接着剤を使用することを特徴とする
薄膜半導体装置の製造方法。 - 【請求項５】 請求項１または請求項２記載の薄膜半導
体装置の製造方法において、紫外線が照射されることに
よって接着力が低下する接着剤を使用することを特徴と
する薄膜半導体装置の製造方法。 - 【請求項６】 請求項１または請求項２記載の薄膜半導
体装置の製造方法において、水に触れることによって接
着力が低下する接着剤を使用することを特徴とする薄膜
半導体装置の製造方法。 - 【請求項７】 請求項１または請求項２記載の薄膜半導
体装置の製造方法において、第１の接着剤と第２の接着
剤は、接着力を低下させる手法が互いに異なるものを使
用することを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9233799A JPH1174230A (ja) | 1997-08-29 | 1997-08-29 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9233799A JPH1174230A (ja) | 1997-08-29 | 1997-08-29 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174230A true JPH1174230A (ja) | 1999-03-16 |
Family
ID=16960768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9233799A Pending JPH1174230A (ja) | 1997-08-29 | 1997-08-29 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174230A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064040A (ja) * | 2002-06-03 | 2004-02-26 | Three M Innovative Properties Co | 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置 |
| WO2004030079A1 (ja) * | 2002-09-26 | 2004-04-08 | Toray Engineering Co., Ltd. | 接合方法および装置 |
| JP2006012914A (ja) * | 2004-06-22 | 2006-01-12 | Canon Inc | 集積回路チップの製造方法及び半導体装置 |
| JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2008078679A (ja) * | 2001-07-26 | 2008-04-03 | Denso Corp | 半導体装置 |
| KR100924269B1 (ko) * | 2007-05-09 | 2009-10-30 | (주) 포코 | 타일형 웨이퍼 및 그 제조방법 |
| JP2013505559A (ja) * | 2009-09-18 | 2013-02-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウエハにチップを結合する方法 |
| JP2014124626A (ja) * | 2012-12-27 | 2014-07-07 | 3M Innovative Properties Co | 被膜形成方法、被膜形成装置及び半導体チップの作製方法 |
| JP2014183097A (ja) * | 2013-03-18 | 2014-09-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JPWO2021210047A1 (ja) * | 2020-04-13 | 2021-10-21 |
-
1997
- 1997-08-29 JP JP9233799A patent/JPH1174230A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2008078679A (ja) * | 2001-07-26 | 2008-04-03 | Denso Corp | 半導体装置 |
| JP2004064040A (ja) * | 2002-06-03 | 2004-02-26 | Three M Innovative Properties Co | 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置 |
| WO2004030079A1 (ja) * | 2002-09-26 | 2004-04-08 | Toray Engineering Co., Ltd. | 接合方法および装置 |
| JP2006012914A (ja) * | 2004-06-22 | 2006-01-12 | Canon Inc | 集積回路チップの製造方法及び半導体装置 |
| JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
| KR100924269B1 (ko) * | 2007-05-09 | 2009-10-30 | (주) 포코 | 타일형 웨이퍼 및 그 제조방법 |
| US8927335B2 (en) | 2009-09-18 | 2015-01-06 | Ev Group E. Thallner Gmbh | Method for bonding of chips on wafers |
| JP2013505559A (ja) * | 2009-09-18 | 2013-02-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウエハにチップを結合する方法 |
| JP2014124626A (ja) * | 2012-12-27 | 2014-07-07 | 3M Innovative Properties Co | 被膜形成方法、被膜形成装置及び半導体チップの作製方法 |
| JP2014183097A (ja) * | 2013-03-18 | 2014-09-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JPWO2021210047A1 (ja) * | 2020-04-13 | 2021-10-21 | ||
| WO2021210047A1 (ja) * | 2020-04-13 | 2021-10-21 | 三菱電機株式会社 | 半導体素子の製造方法 |
| KR20220143741A (ko) * | 2020-04-13 | 2022-10-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 소자의 제조 방법 |
| CN115428127A (zh) * | 2020-04-13 | 2022-12-02 | 三菱电机株式会社 | 半导体元件的制造方法 |
| US12387934B2 (en) | 2020-04-13 | 2025-08-12 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
| KR101043836B1 (ko) | 반도체 장치의 제조 방법 | |
| US7285864B2 (en) | Stack MCP | |
| US6882036B2 (en) | Apparatuses for forming thin microelectronic dies | |
| AU718934B2 (en) | Semiconductor device and method for making same | |
| US6548376B2 (en) | Methods of thinning microelectronic workpieces | |
| TWI284960B (en) | Manufacturing method of semiconductor device | |
| JP4856328B2 (ja) | 半導体装置の製造方法 | |
| JP4100936B2 (ja) | 半導体装置の製造方法 | |
| JP2001127206A (ja) | チップスケールパッケージの製造方法及びｉｃチップの製造方法 | |
| KR20130000211A (ko) | 기판 가공 방법 | |
| JP4296052B2 (ja) | 半導体装置の製造方法 | |
| JP2000040773A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
| TWI384522B (zh) | 半導體間隙壁結構、用於將一半導體間隙壁晶粒黏著於一支撐表面之方法及用於組合一多晶片半導體封裝之方法 | |
| JP2000040711A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2005191508A (ja) | 半導体装置およびその製造方法 | |
| JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
| TWI879390B (zh) | 複合封裝件以及形成半導體結構的方法 | |
| CN111599694B (zh) | 半导体封装方法 | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN121908901A (zh) | 封装器件及其形成方法 | |
| JPH11243081A (ja) | 薄膜半導体装置の製造方法 | |
| JP2008187177A (ja) | 半導体装置 |