JPH1174325A - Semiconductor surface evaluating method and device by surface photovoltage - Google Patents

Semiconductor surface evaluating method and device by surface photovoltage

Info

Publication number
JPH1174325A
JPH1174325A JP9235007A JP23500797A JPH1174325A JP H1174325 A JPH1174325 A JP H1174325A JP 9235007 A JP9235007 A JP 9235007A JP 23500797 A JP23500797 A JP 23500797A JP H1174325 A JPH1174325 A JP H1174325A
Authority
JP
Japan
Prior art keywords
light
semiconductor
voltage
pulse
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9235007A
Other languages
Japanese (ja)
Other versions
JP3650917B2 (en
Inventor
Tadasuke Munakata
忠輔 棟方
Hiroyuki Takamatsu
弘行 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOHOKU KOGYO UNIV
Kobe Steel Ltd
Original Assignee
TOHOKU KOGYO UNIV
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOHOKU KOGYO UNIV, Kobe Steel Ltd filed Critical TOHOKU KOGYO UNIV
Priority to JP23500797A priority Critical patent/JP3650917B2/en
Publication of JPH1174325A publication Critical patent/JPH1174325A/en
Application granted granted Critical
Publication of JP3650917B2 publication Critical patent/JP3650917B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a surface evaluating method by means of photovoltage and device capable of evaluating the crystalline surface easily and precisely. SOLUTION: Laser beams in the transmission length sufficiently shorter than the diffusion length of the minor carrier in semiconductor crystalline while in the same as or less than that of a depletion layer formed on the surface of the crystalline surface is emitted from an Ar laser beam source to be modulated into pulse beams by an AOM(audio optical modulator) 11 for irradiating a semiconductor crystal (specimen wafer 1) to detect the generated photovoltage by a transparent electrode 3 in the capacity coupling. Finally, the crystalline characteristics of the semiconductor crystalline surface is evaluated according to the attenuation time of this surface photovoltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコン基板上に半
導体素子を作り込む半導体素子製造分野において、素子
製造工程が適正であるか否か、換言すれば、製造工程が
所望の仕様を満たしているか否かを検査するための表面
光電圧による半導体表面評価方法及び装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing field in which a semiconductor device is formed on a silicon substrate, and whether or not the device manufacturing process is appropriate, in other words, whether the manufacturing process satisfies a desired specification. The present invention relates to a method and an apparatus for evaluating a semiconductor surface by using a surface photovoltage for inspecting whether or not the semiconductor surface is defective.

【0002】[0002]

【従来の技術】近時、高性能の半導体素子は所謂プレー
ナ型の構造を有し、半導体表面とその上に形成された酸
化膜が素子性能を左右することが多い。一例を上げる
と、大規模集積回路(LSI)等に広く使われているM
OS(金属・酸化膜・半導体)トランジスタでは、半導
体表面(酸化膜と半導体との界面及び結晶表面から内部
に向かって数μm程度の深さ迄の範囲を意味する)の特
性がトランジスタの性能に大きな影響を与えることは広
く知られている。また、最近テレビカメラ等の撮像素子
として広く利用されている電荷結合素子においては、半
導体表面の特性が、光で励起された所謂光担体(過剰担
体)の輸送効率に直接影響を及ぼす。
2. Description of the Related Art Recently, high-performance semiconductor devices have a so-called planar type structure, and the performance of the device often depends on the semiconductor surface and an oxide film formed thereon. As an example, M which is widely used in large-scale integrated circuits (LSI), etc.
In the case of an OS (metal / oxide / semiconductor) transistor, the characteristics of the semiconductor surface (meaning the range from the interface between the oxide film and the semiconductor and from the crystal surface to the depth of about several μm) affect the performance of the transistor. It is widely known that it has a significant effect. Further, in a charge-coupled device widely used recently as an imaging device of a television camera or the like, the characteristics of the semiconductor surface directly affect the transport efficiency of a so-called optical carrier (excess carrier) excited by light.

【0003】具体的には、半導体と酸化膜の界面に存在
する界面トラップ及び半導体表面近傍の結晶の不完全性
が半導体表面の特性を決定している。即ち、界面トラッ
プが多いと、例えば、半導体表面付近の光担体は界面ト
ラップを介して再結合し、消滅する。このことは、電荷
結合素子にあっては、光担体が輸送途中で失われること
を意味し、撮像素子の特性が著しく劣化する。電荷結合
素子の場合は、半導体表面にいわゆる表面電位(図1参
照)が発生し、光担体はその表面電位で形成される電位
の井戸、即ち表面電位に見合って形成される空乏層に保
存されるが、表面特性が悪いと光担体の量は保存される
間もなく減少してしまう。MOSトランジスタにおいて
は、ソースとドレインとの間の電流が流れにくくなる。
なお、一般に界面トラップの多少は界面トラップ密度D
itの高低(大小)で表す。
More specifically, interface traps existing at the interface between a semiconductor and an oxide film and crystal imperfections near the semiconductor surface determine characteristics of the semiconductor surface. That is, when there are many interface traps, for example, the optical carriers near the semiconductor surface recombine via the interface traps and disappear. This means that in the case of the charge-coupled device, the optical carrier is lost during transportation, and the characteristics of the imaging device are significantly deteriorated. In the case of a charge-coupled device, a so-called surface potential (see FIG. 1) is generated on the semiconductor surface, and the photocarrier is stored in a potential well formed by the surface potential, that is, a depletion layer formed corresponding to the surface potential. However, if the surface properties are poor, the amount of optical carrier will decrease shortly after storage. In a MOS transistor, it becomes difficult for a current to flow between a source and a drain.
In general, the number of interface traps depends on the interface trap density D.
It is represented by the level of it (large or small).

【0004】前述の如く、界面トラップ密度Ditの高
低は、プレーナ型の多くの素子においては、素子性能を
左右するという意味で極めて重要である。この界面トラ
ップ密度Ditは、半導体表面の研磨状態に依存するの
は当然として、酸化膜の形成工程にも極めて敏感に依存
する。例えば、乾式酸化法で酸化膜を形成した場合は界
面トラップ密度Ditは極めて高くなるのに対して、湿
式酸化法では桁違いに界面トラップ密度Ditが低くな
る。
[0004] As described above, the level of the interface trap density Dit is extremely important in many planar-type devices in that it affects device performance. The interface trap density Dit naturally depends not only on the polishing state of the semiconductor surface but also on the oxide film forming process very sensitively. For example, when an oxide film is formed by a dry oxidation method, the interface trap density Dit is extremely high, whereas in the wet oxidation method, the interface trap density Dit is extremely low.

【0005】界面トラップの発生は、酸素が半導体原子
と結合する状態に依存するため、酸化膜の厚さにも依存
する。近年、素子の微細化に伴い、相似則に応じて酸化
膜も次第に薄くなっているが、酸化膜厚の変化は当然界
面トラップの発生にも影響を与える。自然酸化膜は大気
中の汚染物質を含むことから、異物混入の観点からも、
界面トラップが増える。酸化膜形成当初に界面トラップ
密度Ditが低くても、半導体素子製造工程で広く利用
されている気体プラズマに半導体基盤(ウエハ)が曝さ
れると、放射線損傷等の理由で、界面トラップ密度Di
tが著しく増大する。
[0005] The occurrence of interface traps depends on the state of bonding of oxygen to semiconductor atoms, and thus also depends on the thickness of the oxide film. In recent years, with the miniaturization of elements, the oxide film has been gradually reduced in accordance with the similarity rule. However, a change in the oxide film thickness naturally affects the generation of interface traps. Since the natural oxide film contains pollutants in the atmosphere, from the viewpoint of contamination,
Interface traps increase. Even when the interface trap density Dit is low at the beginning of the oxide film formation, when the semiconductor substrate (wafer) is exposed to gas plasma widely used in the semiconductor device manufacturing process, the interface trap density Di is reduced due to radiation damage or the like.
t increases significantly.

【0006】このように、素子製造工程において界面ト
ラップが増大する原因が多数存在しており、界面トラッ
プの増減は極めて流動的である。半導体表面の結晶性に
ついても類似の懸念が付きまとう。つまり、各種工程で
薄い酸化膜を介して不純物が結晶表面に到達することが
あれば、当然結晶の表面特性は劣化の方向に変化する。
従って、素子製造工程の完全性を保証するためには、素
子製造工程途上で表面特性を検査することが望ましいこ
とは明かである。
As described above, there are many causes of the increase of the interface traps in the device manufacturing process, and the increase and decrease of the interface traps are extremely fluid. Similar concerns are attached to the crystallinity of the semiconductor surface. That is, if impurities reach the crystal surface via a thin oxide film in various processes, the surface characteristics of the crystal naturally change in the direction of deterioration.
Therefore, it is clear that it is desirable to inspect the surface characteristics during the device manufacturing process in order to guarantee the integrity of the device manufacturing process.

【0007】実際、界面トラップ密度Ditの大小及び
表面特性を検査する方法が実用化されており、半導体製
造素子工程の評価に用いられている。現在、界面トラッ
プの評価を主目的に、半導体製造工程で使用されている
代表的な2種類の方法を以下に説明する。
Actually, a method for inspecting the magnitude of the interface trap density Dit and the surface characteristics has been put to practical use, and is used for evaluating a semiconductor manufacturing element process. At present, two typical methods used in a semiconductor manufacturing process for the purpose of evaluating interface traps will be described below.

【0008】(1)C−V(容量−電圧)法 界面トラップ密度を測定する標準的な方法としてC−V
(容量−電圧)法が早くから実用化されている。この方
法はMOSトランジスタのゲート電極部と同じ構成を用
いて界面トラップ密度Ditを測定するもので、ゲート
電圧を変化させながらゲート電極と半導体層との間の電
気容量(キャパシタンス;C)を高周波電圧と準静的電
圧の二者で測定し、容量(C)のゲート電圧(V)依存
性から界面トラップ密度Ditを決定するものである。
界面トラップは光担体をトラップ(捕獲)するので、界
面において一種の電気容量を形成する。この電気容量と
界面トラップ密度Ditの関係は理論的に決定されてい
るので、理論と実験との対応から界面トラップ密度Di
tを決定できる。
(1) CV (Capacitance-Voltage) Method CV is a standard method for measuring the interface trap density.
The (capacity-voltage) method has been practically used from an early stage. In this method, the interface trap density Dit is measured using the same configuration as that of the gate electrode portion of the MOS transistor. The capacitance (capacitance; C) between the gate electrode and the semiconductor layer is changed while changing the gate voltage. And a quasi-static voltage, and the interface trap density Dit is determined from the gate voltage (V) dependence of the capacitance (C).
Since the interface trap traps (captures) the optical carrier, it forms a kind of capacitance at the interface. Since the relationship between the electric capacity and the interface trap density Dit is theoretically determined, the interface trap density Di is determined from the correspondence between theory and experiment.
t can be determined.

【0009】この方法は界面トラップ密度Ditを正確
に決定できるが、測定を実行するためには酸化膜上に金
属電極を形成する必要がある。このように、素子製造工
程途上の半導体基盤(ウエハ)を工程から抜出してC−
V(容量−電圧)測定を行えば、そのウエハには素子製
造には不要な金属電極が付加されるから、同じウエハを
再び製造工程に戻すことはできない。即ち、この方法は
基本的に破壊検査法であり、製造工程途上のウエハの全
数検査は不可能である。
Although this method can accurately determine the interface trap density Dit, it is necessary to form a metal electrode on an oxide film in order to perform the measurement. As described above, the semiconductor substrate (wafer) in the course of the device manufacturing process is extracted from the process and the C-
If V (capacitance-voltage) measurement is performed, metal electrodes that are unnecessary for element manufacture are added to the wafer, so that the same wafer cannot be returned to the manufacturing process. That is, this method is basically a destructive inspection method, and it is impossible to inspect all the wafers during the manufacturing process.

【0010】近時、金属電極を酸化膜上に形成せず、空
隙を介して電極を酸化膜に対向させる非接触型のC−V
法が提案されている。この方法は、ウエハ上に金属電極
を形成しないという点では非破壊検査であるが、C−V
法を使用する限り、酸化膜に強い直流電場が印加される
ことになる。このことは、酸化膜中の電荷を強制的に移
動させることを意味しており、工程から取出したウエハ
の状態を変化させることになる。しかし、イオン等が半
導体表面に到達すれば、界面トラップの状態が変わり、
従来のC−V法は、計測過程において、界面の状態を変
化させてしまう危険性がある。従って、非接触型のC−
V法は、本質的に破壊検査である。
Recently, a non-contact type CV in which a metal electrode is not formed on an oxide film but the electrode is opposed to the oxide film via a gap.
A law has been proposed. This method is a non-destructive inspection in that a metal electrode is not formed on a wafer.
As long as the method is used, a strong DC electric field will be applied to the oxide film. This means that the charge in the oxide film is forcibly moved, and changes the state of the wafer taken out of the process. However, when ions and the like reach the semiconductor surface, the state of the interface trap changes,
In the conventional CV method, there is a risk of changing the state of the interface during the measurement process. Therefore, non-contact C-
The V method is essentially a destructive test.

【0011】また、半導体表面の特性は界面トラップの
みで決まるわけではなく、素子特性は、空乏層の結晶性
によっても極めて重要な影響を受ける。ところが、C−
V法によっては空乏層の結晶の完全性については何の情
報も得られない。これもC−V法の欠点となる。
In addition, the characteristics of the semiconductor surface are not determined only by the interface traps, and the device characteristics are extremely significantly affected by the crystallinity of the depletion layer. However, C-
No information can be obtained on the crystal integrity of the depletion layer by the V method. This is also a disadvantage of the CV method.

【0012】(2)μ波光導電減衰法 界面トラップ密度Ditの評価法として最近μ(マイク
ロ)波光導電減衰法が利用されている。元来この方法は
半導体結晶中の少数担体寿命時間を測定するために開発
された。寿命時間には幾つかの定義があるが、結晶表面
の影響を受けていない結晶内部の寿命を一般にバルク寿
命時間又は体積寿命時間と呼び、単に少数担体寿命時間
といえば、この体積寿命時間を意味する。
(2) μ-wave photoconductive decay method The μ (micro) -wave photoconductive decay method has recently been used as an evaluation method of the interface trap density Dit. Originally, this method was developed to measure the minority carrier lifetime in semiconductor crystals. Although there are several definitions for the lifetime, the lifetime inside the crystal that is not affected by the crystal surface is generally called the bulk lifetime or the volume lifetime. I do.

【0013】ウエハ等に光を照射して光担体(過剰担
体)を発生させ、この光担体の消滅過程をμ波の反射に
よって検知する。光担体の発生により、ウエハの導電率
は局所的に増大するが、μ波の反射はウエハの導電率に
依存している。従って、μ波の反射の大小は光担体の存
在量を表すことになる。μ波の反射強度の時間変化を測
定し、反射強度が1/e(eは自然対数の底を示す)に
減少する時間を光導電減衰時間と定義するが、慣習的に
はこれを実効少数担体寿命時間と呼ぶことが多い。
Light is irradiated to a wafer or the like to generate an optical carrier (excess carrier), and the disappearance process of the optical carrier is detected by reflection of a microwave. The generation of the photocarrier locally increases the conductivity of the wafer, but the reflection of the microwave depends on the conductivity of the wafer. Therefore, the magnitude of the reflection of the microwave indicates the abundance of the optical carrier. The time change of the reflection intensity of the μ wave is measured, and the time at which the reflection intensity decreases to 1 / e (e indicates the base of natural logarithm) is defined as the photoconductive decay time. Often referred to as carrier lifetime.

【0014】この方法でウエハの(実効)少数担体寿命
時間を評価し、測定する過程で、副次的な現象として、
ウエハ表面(酸化膜が存在する場合は界面も含む)の影
響を強く受けることが知見された。即ち、この方法で体
積寿命時間を測定できるのは限られた場合であり、一般
には界面トラップ等の影響を強く受けて、測定される光
導電減衰時間には体積寿命時間の他に、表面における少
数担体寿命時間(これは体積寿命時間に対して表面寿命
時間と定義されている)の影響を強く受ける。即ち、表
面で光担体が急激に消滅する影響と、逆に、表面で光担
体が長く保存される効果が混入してくる。従って、ウエ
ハの表面状態に依存して、体積寿命時間以上に光導電減
衰時間が長くなることもあるし、体積寿命時間よりも遙
かに短い光導電減衰時間が観測されることもある。
In the process of evaluating and measuring the (effective) minority carrier lifetime of a wafer by this method, as a secondary phenomenon,
It was found that the wafer surface (including an interface when an oxide film is present) is strongly affected. In other words, the volume life time can be measured by this method in a limited case. In general, the measured photoconductive decay time is strongly affected by interface traps and the like. It is strongly influenced by the minority carrier lifetime, which is defined as the surface lifetime relative to the volume lifetime. That is, the effect that the optical carrier rapidly disappears on the surface and the effect that the optical carrier is preserved for a long time on the surface are mixed. Therefore, depending on the surface condition of the wafer, the photoconductive decay time may be longer than the volume life time, or the photoconductive decay time may be much shorter than the volume life time.

【0015】このように、μ波光導電減衰法が表面の影
響を強く受けることを利用して、特別な場合にこの方法
を界面トラップ密度Ditの評価に用いることがある。
実際、プラズマ等による照射損傷により界面トラップ密
度Ditが増えると、μ波光導電減衰時間が短くなる。
この現象は少数担体の表面寿命時間が著しく減少した結
果生じるものであるが、同じ現象は、界面トラップ密度
Ditの増大だけでなく、空乏層における結晶に欠陥が
増えても表出する。即ち、μ波光導電減衰法によりC−
V法よりも広範な情報を得ることができる。
As described above, by taking advantage of the fact that the μ-wave photoconductive attenuation method is strongly affected by the surface, this method may be used for the evaluation of the interface trap density Dit in special cases.
In fact, when the interface trap density Dit increases due to irradiation damage due to plasma or the like, the microwave photoconductive decay time decreases.
This phenomenon results from a significant decrease in the surface lifetime of the minority carrier, but the same phenomenon appears not only when the interface trap density Dit increases but also when defects in crystals in the depletion layer increase. In other words, C-
Broader information than the V method can be obtained.

【0016】μ波光導電減衰法は金属電極等を酸化膜に
接触させることがないので、測定は完全に非接触・非破
壊である。従って、μ波光導電減衰法で半導体表面を評
価する場合は、既に述べたC−V法と異なり、素子製造
工程から抜出したウエハの状態を変化させることなく検
査が可能であり、必要に応じて検査後のウエハを製造工
程に戻すことも不可能ではない。
The measurement is completely non-contact and non-destructive because the microwave photoconductive decay method does not bring a metal electrode or the like into contact with an oxide film. Therefore, when the semiconductor surface is evaluated by the μ-wave photoconductive decay method, unlike the CV method described above, the inspection can be performed without changing the state of the wafer extracted from the device manufacturing process. It is not impossible to return the inspected wafer to the manufacturing process.

【0017】しかし、観測される光導電減衰時間又は実
効少数担体寿命時間は、当然、ウエハ中の少数担体寿命
時間(体積寿命時間)の影響を強く受ける。従って、一
般に光導電減衰時間が長い場合、その原因が結晶表面
(表面寿命時間)にあるのか、又はウエハ内部の体積寿
命時間にあるのかを区別できない。光導電減衰時間が短
い場合も同様に判断できない。
However, the observed photoconductive decay time or effective minority carrier lifetime is naturally strongly affected by minority carrier lifetime (volume lifetime) in the wafer. Therefore, in general, when the photoconductive decay time is long, it cannot be distinguished whether the cause is the crystal surface (surface life time) or the volume life time inside the wafer. The same cannot be determined when the photoconductive decay time is short.

【0018】[0018]

【発明が解決しようとする課題】以上説明したように、
C−V法で界面トラップ密度Ditを評価しようとする
と、外部から酸化膜に強い電場を印加するので界面状態
が乱されてしまい、C−V法適用以前の界面トラップ密
度Ditの情報が失われてしまう危険性がある。この危
険性を回避するためには、測定段階で界面に大きな電場
変化を与えないことが必要である。
As described above,
When trying to evaluate the interface trap density Dit by the CV method, a strong electric field is applied to the oxide film from the outside, so that the interface state is disturbed, and the information of the interface trap density Dit before the CV method is applied is lost. There is a danger of doing it. In order to avoid this danger, it is necessary not to give a large electric field change to the interface at the measurement stage.

【0019】また、C−V法では空乏層の結晶性を評価
できないが、実際に素子特性に影響を与えるのは界面を
含む表面層(空乏層)の特性である。従って、空乏層の
状態を含めた評価方法が必要となる。
Although the crystallinity of the depletion layer cannot be evaluated by the CV method, what actually affects the device characteristics is the characteristics of the surface layer (depletion layer) including the interface. Therefore, an evaluation method including the state of the depletion layer is required.

【0020】μ波光導電減衰法により結晶(ウエハ)表
面を評価する方法は、簡便であるが、前述の如く、ウエ
ハ内部の体積寿命時間の効果を分離しない限り、正確に
表面を評価することはできない。
Although the method of evaluating the crystal (wafer) surface by the microwave photoconductive attenuation method is simple, as described above, it is not possible to accurately evaluate the surface unless the effect of the volume life time inside the wafer is separated. Can not.

【0021】本発明はかかる問題点に鑑みてなされたも
のであって、簡便で正確に結晶表面を評価できる表面光
電圧による半導体表面評価方法及び装置を提供すること
を目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method and an apparatus for evaluating a semiconductor surface by a surface photovoltage which can easily and accurately evaluate a crystal surface.

【0022】[0022]

【課題を解決するための手段】本発明に係る表面光電圧
による半導体表面評価方法は、レーザ光をパルス信号で
パルス光に変調し、このパルス光を半導体結晶の表面に
照射し、発生する表面光電圧を容量結合により検知し、
この表面光電圧の減衰時間をもとに前記半導体結晶の表
面の結晶特性を評価することを特徴とする。
According to the present invention, there is provided a method for evaluating a semiconductor surface based on a surface light voltage, wherein a laser light is modulated into a pulse light by a pulse signal, and the surface of the semiconductor crystal is irradiated with the pulse light to generate a surface light voltage. Is detected by capacitive coupling,
The crystal characteristic of the surface of the semiconductor crystal is evaluated based on the decay time of the surface light voltage.

【0023】この場合に、前記レーザ光は、光の透過長
が前記半導体結晶中の少数担体の拡散長より短いことが
好ましい。
In this case, it is preferable that the transmission length of the laser beam is shorter than the diffusion length of the minority carrier in the semiconductor crystal.

【0024】また、この表面光電圧による半導体表面評
価方法において、前記レーザ光は波長が488nmであ
ることが好ましく、前記パルス光はパルス幅が100μ
s以下の矩形波パルスであることが好ましい。更に、前
記表面光電圧は、2枚の電極を前記半導体結晶の上方
に、空隙を介し又は絶縁膜を介して配置し、前記半導体
結晶に遠い方の電極を接地し、近い方の電極から光電圧
を取り出すことによって容量結合により検知することが
できる。この場合に、前記電極を透明電極とし、この透
明電極を介して前記パルス光を前記半導体結晶に入射す
ることができる。
In the method for evaluating a semiconductor surface by using a surface light voltage, the laser light preferably has a wavelength of 488 nm, and the pulse light has a pulse width of 100 μm.
It is preferably a rectangular wave pulse of s or less. Further, the surface light voltage is obtained by arranging two electrodes above the semiconductor crystal through a gap or an insulating film, grounding an electrode far from the semiconductor crystal, and applying a light voltage from a near electrode to the semiconductor crystal. Can be detected by capacitive coupling. In this case, the electrode may be a transparent electrode, and the pulse light may be incident on the semiconductor crystal via the transparent electrode.

【0025】本発明に係る表面光電圧による半導体表面
評価装置は、半導体結晶の表面の結晶特性を評価する装
置において、光の透過長が半導体結晶中の少数担体の拡
散長より短いレーザ光を出射する光源と、前記レーザ光
をパルス信号でパルス光に変調し、このパルス光を前記
半導体結晶の表面に照射するパルス光照射手段と、半導
体結晶で発生する表面光電圧を容量結合により検知する
表面光電圧検知手段と、この表面光電圧の減衰時間をも
とに前記半導体結晶の表面の結晶特性を評価する手段
と、を有することを特徴とする。
A semiconductor surface evaluation apparatus using a surface photovoltage according to the present invention is an apparatus for evaluating crystal characteristics of a surface of a semiconductor crystal, which emits laser light having a light transmission length shorter than a diffusion length of a minority carrier in the semiconductor crystal. A light source, a pulse light irradiating means for modulating the laser light into a pulse light with a pulse signal, and irradiating the pulse light to the surface of the semiconductor crystal; and a surface light voltage detection for detecting a surface light voltage generated in the semiconductor crystal by capacitive coupling Means for evaluating crystal characteristics of the surface of the semiconductor crystal based on the decay time of the surface light voltage.

【0026】この表面光電圧による半導体表面評価装置
において、前記レーザ光は波長が488nmであること
が好ましく、前記パルス光はパルス幅が100μs以下
の矩形波パルスであることが好ましい。また、前記表面
光電圧検知手段は、前記半導体結晶の上方に空隙を介し
又は絶縁膜を介して配置された2枚の電極を有するよう
に構成でき、この場合に、前記半導体結晶に近い方の電
極から光電圧を取り出し、遠い方の電極は接地する。前
記電極を透明電極とし、この透明電極を介して前記パル
ス光を前記半導体結晶に入射することができる。
In the semiconductor surface evaluation apparatus using surface light voltage, the laser light preferably has a wavelength of 488 nm, and the pulse light is preferably a rectangular pulse having a pulse width of 100 μs or less. Further, the surface light voltage detecting means can be configured to have two electrodes disposed above the semiconductor crystal via a gap or an insulating film, and in this case, an electrode closer to the semiconductor crystal And the far electrode is grounded. The electrode may be a transparent electrode, and the pulse light may be incident on the semiconductor crystal via the transparent electrode.

【0027】本発明においては、光の透過長が、例え
ば、評価対象の半導体結晶中の少数担体の拡散長よりも
十分に短く、また結晶表面に形成される空乏層と同程度
か又はそれ以下であるレーザ光を矩形波パルス光に変調
した後、このパルス光を半導体結晶に照射するから、半
導体結晶の表面から表面光電圧が発生し、これを検知す
ることにより、半導体結晶の表面の結晶特性を非破壊で
検知することができる。
In the present invention, the light transmission length is, for example, sufficiently shorter than the diffusion length of minority carriers in the semiconductor crystal to be evaluated, and is equal to or less than the depletion layer formed on the crystal surface. After modulating the laser light into a rectangular pulsed light, the pulsed light is applied to the semiconductor crystal, and a surface light voltage is generated from the surface of the semiconductor crystal. By detecting this, the crystal characteristics of the surface of the semiconductor crystal are detected. Can be detected non-destructively.

【0028】[0028]

【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。なお、本明細書
において、半導体結晶の例としてp型シリコンを使用し
て説明するが、これは理解を容易にするためであり、本
発明はp型シリコンへの適用に限定されないことは勿論
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the accompanying drawings. Note that, in this specification, p-type silicon will be described as an example of a semiconductor crystal, but this is for ease of understanding, and the present invention is not limited to application to p-type silicon. is there.

【0029】先ず、本発明の原理について説明する。本
発明は表面光電圧により半導体表面を評価する。本発明
では酸化膜又は界面に外部から電圧を印加することな
く、半導体表面に特定波長の光を照射したときに半導体
ウエハ表面で発生する微弱な電圧を検知する。この発電
電圧は光照射により半導体表面で発生するので、一般に
「表面光電圧」と呼ばれているが、発電電圧の大きさ
は、後に再び触れるように、1mVかそれ以下であり、
C−V法で印加される1Vかそれ以上の値に比べると三
桁も小さく、界面の状態に対する表面光電圧の影響は無
視できる。
First, the principle of the present invention will be described. The present invention evaluates a semiconductor surface by surface photovoltage. In the present invention, a weak voltage generated on the semiconductor wafer surface when the semiconductor surface is irradiated with light of a specific wavelength is detected without applying an external voltage to the oxide film or the interface. Since this generated voltage is generated on the semiconductor surface by light irradiation, it is generally called “surface light voltage”, but the magnitude of the generated voltage is 1 mV or less, as will be described again later.
Compared to the value of 1 V or more applied by the CV method, the value is three orders of magnitude smaller, and the effect of the surface photovoltage on the state of the interface can be ignored.

【0030】表面光電圧自体は1950年代の米国の学
者らによって発見されたが、現象が複雑なため、当時は
殆ど解明されず、その発生機構が明らかにされたのは1
970年以降である。報告されている研究結果によれ
ば、表面光電圧はウエハ等の表面に形成される酸化膜中
に存在する酸化膜電荷が原因で発生する。この酸化膜電
荷はウエハ表面に電場を形成するが、表面光電圧の結果
的な原因はウエハ表面に形成された電場である。従っ
て、光をウエハに照射して光担体を発生させても、ウエ
ハ表面に電場が存在しなければ表面光電圧は発生しな
い。これは、μ波光導電減衰法が酸化膜電荷(表面電
場)の有無によらずにμ波反射信号を得ることができる
のと大きな違いである。即ち、μ波光導電減衰法は表面
電場(酸化膜電荷)が零でも信号を得ることができる
が、表面光電圧は全く発生しない。
The surface photovoltage itself was discovered by scholars in the United States in the 1950's, but because of the complexity of the phenomenon, it was hardly elucidated at that time, and the mechanism of its generation was clarified by one.
Since 970. According to reported research results, surface photovoltage is generated by oxide film charges present in an oxide film formed on the surface of a wafer or the like. The oxide film charge creates an electric field on the wafer surface, but the resulting cause of the surface photovoltage is the electric field formed on the wafer surface. Therefore, even if light is irradiated on the wafer to generate an optical carrier, no surface light voltage is generated unless an electric field exists on the wafer surface. This is a great difference from the fact that the microwave photoconductive decay method can obtain a microwave reflected signal regardless of the presence or absence of oxide film charges (surface electric field). That is, in the microwave photoconductive decay method, a signal can be obtained even when the surface electric field (oxide film charge) is zero, but no surface photovoltage is generated.

【0031】上述した表面光電圧の発生機構から分かる
ように、表面光電圧は表面独特の現象であり、ウエハを
照射する光の波長が後に示す一定条件を満たす限り、μ
波光導電減衰法と異なり、ウエハ内部の情報が混入する
ことはない。従って、表面光電圧を利用して界面トラッ
プ密度Ditを評価する場合は、後述するように、体積
寿命時間で妨害をうけるμ波光導電減衰法の欠点を除去
できる。
As can be seen from the surface light voltage generation mechanism described above, the surface light voltage is a phenomenon peculiar to the surface, and as long as the wavelength of the light irradiating the wafer satisfies a certain condition described later, μ
Unlike the wave photoconductive attenuation method, information inside the wafer is not mixed. Therefore, when the interface trap density Dit is evaluated using the surface photovoltage, the disadvantage of the microwave photoconductive decay method, which is hindered by the volume life time, can be eliminated as described later.

【0032】次に、界面トラップ密度Ditと表面光電
圧との関係について説明する。図1は酸化膜電荷による
表面電位の発生を説明する図である。酸化膜電荷によっ
てウエハ表面には表面電位が発生し、電場が形成され
る。換言すれば、ウエハ表面には、図1に示すように、
空乏層(空間電荷層)が形成される。
Next, the relationship between the interface trap density Dit and the surface photovoltage will be described. FIG. 1 is a diagram for explaining generation of a surface potential due to oxide film charge. A surface potential is generated on the wafer surface by the oxide film charge, and an electric field is formed. In other words, on the wafer surface, as shown in FIG.
A depletion layer (space charge layer) is formed.

【0033】熱処理をしていない半導体ウエハの表面に
は自然酸化膜があり、熱処理をしたウエハには熱酸化膜
が存在する。何れの場合も酸化膜には酸化膜電荷が存在
する。この電荷は多くの場合、p型ウエハにあっては正
であり、n型ウエハの場合は負である。従って、多くの
場合、ウエハ表面には表面電位が発生し、酸化膜電荷に
見合って多数担体が枯渇している空乏層が存在する。例
えば、LSI製造に使われる抵抗率0.1Ωmのp型シ
リコンウエハの場合、熱酸化膜を形成すると酸化膜中に
は1mC/m2を超える正電荷(固定酸化膜電荷)が自
然的に発生し、約1μm幅の空乏層が形成される。これ
をアルゴンレーザ光で照射すると、光の透過長は空乏層
幅とほぼ等しいから、光担体は殆ど空乏層内で発生す
る。その結果、光担体のうちの少数担体(この場合は負
電荷を有する電子)は、正の酸化膜電荷に吸収されるよ
うにして、殆ど全て空乏層内部に留まる。逆に、光担体
の内の多数担体(今の場合は正電荷を有する正孔)が正
の酸化膜電荷に反発されて空乏層外に排斥される。
There is a natural oxide film on the surface of a semiconductor wafer that has not been heat-treated, and a thermal oxide film exists on a wafer that has been heat-treated. In any case, the oxide film has an oxide film charge. This charge is often positive for p-type wafers and negative for n-type wafers. Therefore, in many cases, a surface potential is generated on the wafer surface, and there is a depletion layer in which majority carriers are depleted in proportion to the oxide film charge. For example, in the case of a p-type silicon wafer having a resistivity of 0.1 Ωm used in LSI manufacturing, when a thermal oxide film is formed, a positive charge (fixed oxide film charge) exceeding 1 mC / m 2 is naturally generated in the oxide film. As a result, a depletion layer having a width of about 1 μm is formed. When this is irradiated with argon laser light, the optical carrier is almost generated in the depletion layer because the light transmission length is almost equal to the depletion layer width. As a result, the minority carriers (electrons having negative charges in this case) of the photocarriers are absorbed by the positive oxide film charges, and almost all of them remain inside the depletion layer. Conversely, the majority carriers (holes having positive charges in this case) among the optical carriers are repelled by the positive oxide film charges and are rejected to the outside of the depletion layer.

【0034】少数担体が空乏層の内部に入り込むこと
は、とりもなおさず表面光電圧の発生を意味する。何故
ならば、少数担体が空乏層に浸入することにより、正の
酸化膜電荷の効果が打ち消され、図1でφsで示す表面
電位が少しだけ低下することになり、これが外部回路に
よって表面光電圧として観測されるからである。ところ
が、表面光電圧を検知する筈の電極は電気的に絶縁物で
ある酸化膜に隔てられてウエハ表面には接触できない。
従って、表面光電圧は酸化膜を介して容量結合で測定さ
れることになる。
The entry of minority carriers into the depletion layer means the generation of a surface photovoltage. Because the minority carriers penetrate into the depletion layer, the effect of the positive oxide charge is negated, and the surface potential indicated by φs in FIG. 1 decreases slightly, and this is converted into a surface light voltage by an external circuit. It is because it is observed. However, the electrode that should detect the surface photovoltage cannot be in contact with the wafer surface because it is separated by an oxide film that is an electrically insulating material.
Therefore, the surface photovoltage is measured by capacitive coupling through the oxide film.

【0035】空乏層の内部には表面電位(換言すれば、
酸化膜電荷の量)に応じて多数担体(今の場合は正電荷
である正孔)が殆どない。そのため、空乏層に入り込ん
だ少数担体(光担体の少数担体部分)は再結合する相手
がいないので、長く生き延びる。つまり、一度発生した
表面光電圧はなかなか減少しない。
The inside of the depletion layer has a surface potential (in other words,
There are few majority carriers (positive holes in this case) depending on the amount of oxide film charge). Therefore, the minority carrier (the minority carrier portion of the optical carrier) that has entered the depletion layer has a long life because there is no partner to recombine. That is, the once generated surface light voltage does not readily decrease.

【0036】ところが、界面トラップ密度Ditが高い
と少数担体は界面トラップを介して熱的に発生する正孔
と容易に再結合して消滅する。その結果、表面光電圧は
速やかに減少する。従って、表面光電圧の減衰時間を測
定することにより、界面トラップ密度Ditの評価が可
能となる。
However, when the interface trap density Dit is high, the minority carriers easily recombine with holes thermally generated through the interface traps and disappear. As a result, the surface photovoltage quickly decreases. Therefore, the interface trap density Dit can be evaluated by measuring the decay time of the surface photovoltage.

【0037】次に、空乏層特性と表面光電圧との関係に
ついて説明する。空乏層に吸引された(少数)光担体は
界面トラップを介して消滅するだけではなく、他にも再
結合過程が存在する。その一つが空乏層の結晶欠陥を介
して再結合である。即ち、空乏層に金属原子等の異物又
は結晶欠陥が存在すると、再結合中心が形成され、そこ
を介して過剰担体はウエハ内部の正孔と結合して消滅す
る。このように、表面光電圧の減衰時間は半導体表面の
状態を反映することになる。
Next, the relationship between the depletion layer characteristics and the surface photovoltage will be described. The (small) photocarriers sucked into the depletion layer not only disappear via interface traps, but also have other recombination processes. One of them is recombination via crystal defects in the depletion layer. That is, when foreign matter such as metal atoms or crystal defects exist in the depletion layer, recombination centers are formed, and the excess carriers are combined with holes inside the wafer and disappear through them. As described above, the decay time of the surface photovoltage reflects the state of the semiconductor surface.

【0038】従って、表面光電圧の減衰時間が長ければ
長い程、ウエハ表面の結晶性は完全に近いということが
できる。
Therefore, it can be said that the longer the decay time of the surface photovoltage, the closer the crystallinity of the wafer surface is to perfection.

【0039】上記原理に従って本発明が構成されてお
り、以下、本発明の実施例について図2を参照して具体
的に説明する。図2は表面光電圧による半導体表面評価
装置を示す図である。接地された金属ステージ1上に、
試料ウエハ2が配置されており、この試料ウエハ2上に
マイラシート3と、透明電極4と、ガラス板5と、透明
電極6との積層体が配置されている。最上層の透明電極
6は接地されている。この積層体の上方には、レンズ7
と、NDフィルタ8と、ミラー9とが、試料ウエハ2の
表面に垂直の光学軸上に位置するように配置されてお
り、このミラー9の反射光軸上に、AOM(音響光学変
調器)11とArレーザ光源10とが配置されている。
レーザ光源10は例えば波長488nmのアルゴンレー
ザ光を出射する。AOM11はこのアルゴンレーザ光を
パルス発生器13からのパルスに同期して変調すること
により、例えば、パルス幅が100μs以下のパルスを
得る。従って、アルゴンレーザ光源10から発信された
レーザ光は、AOM11を介し、ミラー9にて反射した
後、その光軸を試料ウエハ2の表面に垂直の方向に変更
し、更にNDフィルタ8及びレンズ7を介して収束した
後、透明電極6,ガラス板5,透明電極4及びマイラシ
ート3を介して、試料ウエハ2に照射される。
The present invention is configured according to the above principle, and an embodiment of the present invention will be specifically described below with reference to FIG. FIG. 2 is a diagram showing a semiconductor surface evaluation apparatus using a surface photovoltage. On the grounded metal stage 1,
A sample wafer 2 is arranged, on which a laminated body of a mylar sheet 3, a transparent electrode 4, a glass plate 5, and a transparent electrode 6 is arranged. The uppermost transparent electrode 6 is grounded. Above this laminate, a lens 7
, An ND filter 8, and a mirror 9 are arranged so as to be located on an optical axis perpendicular to the surface of the sample wafer 2, and an AOM (acousto-optic modulator) is provided on the reflected optical axis of the mirror 9. 11 and an Ar laser light source 10 are arranged.
The laser light source 10 emits, for example, an argon laser beam having a wavelength of 488 nm. The AOM 11 modulates the argon laser light in synchronization with the pulse from the pulse generator 13 to obtain a pulse having a pulse width of 100 μs or less, for example. Accordingly, the laser light emitted from the argon laser light source 10 is reflected by the mirror 9 via the AOM 11, then its optical axis is changed to a direction perpendicular to the surface of the sample wafer 2, and the ND filter 8 and the lens 7 Then, the sample wafer 2 is irradiated via the transparent electrode 6, the glass plate 5, the transparent electrode 4 and the mylar sheet 3.

【0040】このパルス光の入射により試料ウエハ2の
表面にて発生する表面光電圧は、絶縁性のマイラシート
3を介して試料ウエハ2に対向する下層の透明電極4に
て検出され、この表面光電圧は、透明電極4からプリア
ンプ15に入力され、増幅された後、オシロスコープ1
4に入力される。一方、オシロスコープ14にはパルス
発生器13からパルス信号が入力される。このパルス発
生器13の出力パルスはAOMドライバ12にも入力さ
れ、ドライバ12によりAOM11が駆動される。
The surface light voltage generated on the surface of the sample wafer 2 by the incidence of the pulse light is detected by the lower transparent electrode 4 facing the sample wafer 2 via the insulating mylar sheet 3. Is input from the transparent electrode 4 to the preamplifier 15 and amplified, and then the oscilloscope 1
4 is input. On the other hand, the oscilloscope 14 receives a pulse signal from the pulse generator 13. The output pulse of the pulse generator 13 is also input to the AOM driver 12, and the driver 12 drives the AOM 11.

【0041】次に、本実施例の動作について説明する。
パルス発生器13は所定のパルス信号をAOMドライバ
12に出力し、AOM11はレーザ光源10からのレー
ザ光を前記パルス信号で変調し、パルス幅が100μs
以下の所定の矩形波パルスを得る。この矩形波パルス
は、ミラー9により反射し、NDフィルタ8により適当
な光量に減衰し、レンズ7により収束し、試料ウエハ2
の表面に入射する。
Next, the operation of this embodiment will be described.
The pulse generator 13 outputs a predetermined pulse signal to the AOM driver 12, and the AOM 11 modulates the laser light from the laser light source 10 with the pulse signal, and has a pulse width of 100 μs.
The following predetermined rectangular wave pulse is obtained. This rectangular wave pulse is reflected by the mirror 9, attenuated to an appropriate amount by the ND filter 8, converged by the lens 7,
Incident on the surface of.

【0042】パルス光の照射により、試料ウエハ2の表
面にて光電圧が生起され、直ちに減衰する。図3はこの
表面光電圧の発生及び減衰を示す電圧波形図(オシロス
コープ輝線の出力図)である。図3の表面光電圧減衰特
性は、電圧信号波形をデジタル信号に変換した後に記憶
し、記憶された波形をプリンタに出力して得られたもの
である。この電圧波形はパルス幅100μsのパルス光
を照射した場合に、パルスの立ち上がりで試料ウエハの
表面に光電圧が発生し、光パルスの立ち下がりでその光
電圧が減衰していくところが示されている。なお、この
図3に示すような電圧波形において、電圧が最大値の1
/eになる時間を表面光電圧減衰時間と定義する。
By the irradiation of the pulse light, a light voltage is generated on the surface of the sample wafer 2 and is immediately attenuated. FIG. 3 is a voltage waveform diagram (output diagram of an oscilloscope emission line) showing generation and attenuation of the surface light voltage. 3 is obtained by converting a voltage signal waveform into a digital signal, storing the converted signal, and outputting the stored waveform to a printer. This voltage waveform shows that when a pulse light having a pulse width of 100 μs is irradiated, a light voltage is generated on the surface of the sample wafer at the rise of the pulse, and the light voltage is attenuated at the fall of the light pulse. . Note that in the voltage waveform as shown in FIG.
The time to become / e is defined as the surface light voltage decay time.

【0043】この表面光電圧は透明電極4により検出さ
れた後、プリアンプ15に入力され、プリアンプ15に
て例えば100倍に増幅された後、オシロスコープ14
に表示される。なお、パルス発生器13のパルス信号も
オシロスコープ14に入力されており、オシロスコープ
14にはパルス信号と光電圧とが同時に表示されるよう
になっている。
After this surface light voltage is detected by the transparent electrode 4, it is inputted to a preamplifier 15, amplified by the preamplifier 15, for example, by a factor of 100 and then output to an oscilloscope 14.
Will be displayed. The pulse signal of the pulse generator 13 is also input to the oscilloscope 14, and the oscilloscope 14 displays the pulse signal and the optical voltage simultaneously.

【0044】前述のごとく、表面光電圧の減衰時間は半
導体表面の状態を反映する。従って、表面光電圧の減衰
時間が長ければ長い程、ウエハ表面の結晶性は完全に近
い。そこで、オシロスコープ14に表示された光電圧の
減衰時間をもとに、試料ウエハ2の表面の状態、即ち結
晶性を評価することができる。
As described above, the decay time of the surface photovoltage reflects the state of the semiconductor surface. Therefore, the longer the decay time of the surface photovoltage, the closer the crystallinity of the wafer surface is to perfection. Thus, based on the decay time of the light voltage displayed on the oscilloscope 14, the state of the surface of the sample wafer 2, that is, the crystallinity can be evaluated.

【0045】光電圧を励起するためには光照射によって
半導体中に光担体を励起することが必要である。しか
も、このとき、光担体の発生領域は半導体表面付近でな
いといけない。このことを数式を使って表現すると次の
ようになる。
In order to excite an optical voltage, it is necessary to excite an optical carrier in a semiconductor by light irradiation. Moreover, at this time, the generation region of the optical carrier must be near the semiconductor surface. This can be expressed as follows using mathematical expressions.

【0046】αLn>>1 ・・・・(1)ΑL n >> 1 (1)

【0047】上記式でαは光の吸収係数であり、半導体
の種類と光の波長で決まる。Lnは少数担体(この場合
は電子)の拡散長である。1/αは長さの単位を有し、
これをLα(=1/α)とすれば、それは半導体中での
光の透過長を意味する。式(1)を書き直すと Ln>>Lα ・・・・(2) となる。即ち、光の透過長は少数担体拡散長よりも充分
短いことが必要であるが、p型シリコン結晶の場合、L
nが数μm以下の特別な場合を除き、青色光、例えばア
ルゴンレーザ光(波長は488nm)がこの条件を満た
している。
In the above equation, α is the light absorption coefficient, which is determined by the type of semiconductor and the wavelength of light. L n is the diffusion length of the minority carrier (in this case, the electron). 1 / α has a unit of length,
If this is Lα (= 1 / α), it means the transmission length of light in the semiconductor. Rewriting equation (1), L n >> Lα ... (2) That is, the light transmission length needs to be sufficiently shorter than the minority carrier diffusion length, but in the case of a p-type silicon crystal, L
Except in the special case where n is several μm or less, blue light, for example, argon laser light (having a wavelength of 488 nm) satisfies this condition.

【0048】式(1)又は(2)で示した条件は、光担
体発生を表面領域に限定するものであるが、これにより
光担体は体積寿命時間の影響を受けなくなる。これは、
光の透過長が拡散長より充分小さい場合には、光は拡散
長の長短を識別できないことから明らかである。従っ
て、短波長光を使用する限り、表面光電圧の減衰時間は
μ波光導電減衰法と異なり、体積寿命時間の影響を受け
ることがない。
The conditions given by equation (1) or (2) limit the photocarrier generation to the surface area, but this makes the photocarrier unaffected by the volume lifetime. this is,
When the transmission length of light is sufficiently smaller than the diffusion length, it is apparent from the fact that light cannot distinguish the length of the diffusion length. Therefore, as long as short-wavelength light is used, the decay time of the surface photovoltage is not affected by the volume lifetime, unlike the μ-wave photoconductive decay method.

【0049】次に、光担体を発生するために光を照射す
る時間について述べる。C−V法で良く知られているよ
うに、半導体表面の空乏層内の電荷密度は早い電圧変化
には応答しない。即ち、約10kHz程度以上の早い電
圧変化では空乏層内部の電荷は外に漏れ出ることはな
い。従って、光を照射する時間が100μs程度以下で
あれば、空乏層に入り込んだ少数担体は空乏層の外に出
ることなく、空乏層の内部で正孔と再結合する。
Next, the time for irradiating light to generate an optical carrier will be described. As is well known in the CV method, the charge density in the depletion layer on the semiconductor surface does not respond to a rapid voltage change. That is, the charge inside the depletion layer does not leak out when the voltage changes rapidly at about 10 kHz or more. Therefore, if the light irradiation time is about 100 μs or less, the minority carriers that have entered the depletion layer do not go out of the depletion layer and recombine with holes inside the depletion layer.

【0050】よって、光を照射する光パルスの持続時間
幅は約100μs程度以下であることが望ましい。逆
に、パルス幅が100μsを超えると、空乏層内部の電
荷がウエハ表面から内部に向かって漏れだして、ついに
はウエハ表面に達し、ウエハ裏面の空乏層に入り込むこ
とになる。その結果、ウエハ裏面の効果が混入し、解析
が難しくなる。
Therefore, it is desirable that the duration of the light pulse for irradiating light be about 100 μs or less. Conversely, if the pulse width exceeds 100 μs, the charge inside the depletion layer leaks from the wafer surface toward the inside, finally reaches the wafer surface, and enters the depletion layer on the back surface of the wafer. As a result, the effect of the back surface of the wafer is mixed, and the analysis becomes difficult.

【0051】表面光電圧の測定は容量結合で行わうこと
ができる。従って、表面光電圧検知電極を空隙を介して
ウエハ上に配置してもよく、原理的に、表面光電圧測定
は非接触測定が可能である。
The measurement of the surface photovoltage can be performed by capacitive coupling. Therefore, the surface light voltage detection electrode may be arranged on the wafer through a gap, and in principle, non-contact measurement is possible for the surface light voltage measurement.

【0052】しかし、空隙を介して電極をウエハ上に配
置しようとすると、装置が高価になる。装置コストを低
減するためには、検知電極を薄い高分子絶縁膜などを介
して酸化膜に接触させてもよい。一般に、高分子絶縁膜
の接触で酸化膜が破壊されることはないから、清浄な環
境のもとで高分子絶縁膜などを介して酸化膜に接触させ
ても良い。一般に、高分子絶縁膜の接触で酸化膜が破壊
されることはないから、清浄な環境のものとで高分子絶
縁膜を酸化膜に接触させても、破壊測定になることはな
い。
However, if the electrodes are arranged on the wafer through the gap, the apparatus becomes expensive. In order to reduce the device cost, the detection electrode may be brought into contact with the oxide film via a thin polymer insulating film or the like. In general, the oxide film is not destroyed by the contact with the polymer insulating film. Therefore, the oxide film may be brought into contact with the oxide film via a polymer insulating film or the like in a clean environment. In general, the oxide film is not destroyed by the contact of the polymer insulating film. Therefore, even if the polymer insulating film is brought into contact with the oxide film in a clean environment, no destructive measurement is performed.

【0053】表面光電圧を検知する電極は光に対して透
明であるか、又は、金属網のように、部分的に光を透過
させるものであることが必要である。そうでないと、ウ
エハに光を照射できなくなる。ウエハ裏面をできるだけ
広い面積で金属又は導電性材料の台に接触させ、金属又
は導電性の台は電気的に接地する必要がある。また、光
を裏面から照射する場合には、透明電極を用いてウエハ
裏面から光をウエハに照射してもよい。
It is necessary that the electrode for detecting the surface light voltage is transparent to light or partially transmits light such as a metal net. Otherwise, light cannot be applied to the wafer. The back surface of the wafer must be brought into contact with a metal or conductive material table as large as possible, and the metal or conductive table needs to be electrically grounded. When light is applied from the back surface, the wafer may be irradiated with light from the back surface of the wafer using a transparent electrode.

【0054】表面光電圧信号は光電力が20μW程度の
場合、1mV程度以下であるが、この電圧信号を広域増
幅器で100倍程度に増幅し、増幅器の出力を広帯域オ
シロスコープに導入する。例えば、100μs後に光照
射を停止すると、一度立ち上がった表面光電圧は急激に
減少する。
The surface light voltage signal is about 1 mV or less when the optical power is about 20 μW, but this voltage signal is amplified about 100 times by a wide area amplifier, and the output of the amplifier is introduced to a wide band oscilloscope. For example, when the light irradiation is stopped after 100 μs, the surface light voltage that once rises sharply decreases.

【0055】表面光電圧減衰時間は、空乏層に入り込ん
だ光担体のうちの少数担体がいかに長く空乏層内で生き
延びるかを示している。逆にいえば、表面光電圧減衰時
間は光担体が再結合で消滅する時間である。この光担体
の消滅とは、実効的に電荷が中和される状態も含むもの
である。少数担体の再結合は界面トラップ密度Ditの
高低及び空乏層内の結晶欠陥に依存することは既に述べ
たが、ウエハ内部から空乏層内に浸入してくる多数担体
(正孔)の量にも依存する。
The surface photovoltage decay time indicates how long the minority carriers of the optical carriers that have entered the depletion layer survive in the depletion layer. Conversely, the surface photovoltage decay time is the time when the photocarrier disappears due to recombination. The disappearance of the optical carrier includes a state where the charge is effectively neutralized. As described above, the recombination of minority carriers depends on the level of the interface trap density Dit and crystal defects in the depletion layer. However, the amount of majority carriers (holes) penetrating into the depletion layer from inside the wafer is also considered. Dependent.

【0056】なお、1950年代には表面光電圧減衰時
間がウエハの体積寿命時間を与えるのではないかと予想
されたことがあった(E.O.Johson 1957:Journal of App
liedPhysics, volume 28, Number 11 pp.1349-1353)。
しかし、表面光電圧の減衰時間は一般に励起光の波長に
依存しているので、波長が明記されていない実験の解釈
はできない。しかも、波長が短くない場合はμ波光導電
減衰法の場合と同じで、表面寿命時間と体積寿命時間を
並列的に測定していることになるので、正確な体積寿命
時間は得られない。従って、図3に示す表面光電圧減衰
特性の解釈は、上記文献の解釈とは異なり、本発明者等
の研究成果に基づく新規なものであり、また本発明者ら
の理論により、本発明は優れた効果を奏するものであ
る。
In the 1950's, it was predicted that the surface photovoltage decay time would give the volume life time of the wafer (EO Johnson 1957: Journal of App.
liedPhysics, volume 28, Number 11 pp. 1349-1353).
However, since the decay time of the surface light voltage generally depends on the wavelength of the excitation light, it is impossible to interpret an experiment in which the wavelength is not specified. In addition, when the wavelength is not short, the surface lifetime and the volume lifetime are measured in parallel, as in the case of the μ-wave photoconductive decay method, so that an accurate volume lifetime cannot be obtained. Therefore, the interpretation of the surface light voltage decay characteristic shown in FIG. 3 is different from the interpretation of the above-mentioned literature, and is novel based on the research results of the present inventors. It has the effect that it has.

【0057】なお、パルス光の発生方法は上記方法以外
に種々の方法がある。例えば、半導体レーザ及び発光ダ
イオードの駆動を矩波短パルス電流で行うことによりパ
ルス光を発生させることができる。又は、ハロゲンラン
プ等の光源から適当なフィルタで短波長光を選択し、機
械的なシャッタを使って、短パルス光を形成してもよ
い。
Note that there are various methods of generating pulsed light in addition to the above method. For example, pulsed light can be generated by driving a semiconductor laser and a light emitting diode with a rectangular short pulse current. Alternatively, short-wavelength light may be selected from a light source such as a halogen lamp using an appropriate filter, and short-pulse light may be formed using a mechanical shutter.

【0058】[0058]

【発明の効果】本発明によれば、空乏層と界面で定義さ
れる半導体結晶表面の状態を、結晶内部の担体寿命時間
に邪魔されることなく、簡便に評価できる。本発明は酸
化膜を有するウエハに金属電極を直接接触させることな
く実施可能であるから、非破壊検査であり、ウエハの全
数検査も可能である。
According to the present invention, the state of the semiconductor crystal surface defined by the depletion layer and the interface can be easily evaluated without being disturbed by the carrier lifetime inside the crystal. Since the present invention can be carried out without directly contacting the metal electrode with the wafer having the oxide film, it is a non-destructive inspection, and it is possible to inspect all the wafers.

【0059】また、本発明によれば、表面電位、ひいて
は酸化膜電荷の存在と、その符号を検知することができ
る。即ち、表面電位が正、即ち、酸化膜電荷が正の場合
は表面光電圧は負の方向に出現し、酸化膜電荷の符号が
負の場合には、表面光電圧の符号は正となることから、
電荷及び表面電位の符号を決定できる。従って、μ波光
導電減衰法によってウエハの寿命時間を測定しようとす
る場合、減衰時間の長短が表面電位の影響によるものか
否かを分離して把握することができる。その結果、μ波
光導電減衰法による測定結果の正しい解釈が可能にな
る。
Further, according to the present invention, it is possible to detect the surface potential, that is, the presence of the oxide film charge and the sign thereof. That is, when the surface potential is positive, that is, when the oxide film charge is positive, the surface photovoltage appears in the negative direction, and when the sign of the oxide film charge is negative, the sign of the surface photovoltage becomes positive.
The sign of the charge and the surface potential can be determined. Therefore, when the lifetime of a wafer is to be measured by the μ-wave photoconductive decay method, it is possible to separately grasp whether or not the length of the decay time is due to the influence of the surface potential. As a result, it is possible to correctly interpret the measurement result obtained by the μ-wave photoconductive decay method.

【0060】特に、シリコン結晶の場合は、p型にあっ
ては正の酸化膜電荷が、n型の場合は負の酸化膜電荷が
事実上表面光電圧の発生に寄与する。従って、表面光電
圧の符号から、ウエハの導電性(p又はn)を判定する
ことができる。しかも、実時間測定が可能であり、即時
に結果の判定が可能である。
In particular, in the case of a silicon crystal, a positive oxide film charge in the case of a p-type, and a negative oxide film charge in the case of an n-type substantially contribute to the generation of a surface photovoltage. Therefore, the conductivity (p or n) of the wafer can be determined from the sign of the surface light voltage. In addition, real-time measurement is possible, and the result can be determined immediately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】表面光電圧の発生機構を説明するためのエネル
ギレベルダイヤグラムである。
FIG. 1 is an energy level diagram for explaining a mechanism for generating a surface photovoltage.

【図2】本発明の実施例に係る半導体表面評価装置を示
す図である。
FIG. 2 is a diagram showing a semiconductor surface evaluation apparatus according to an embodiment of the present invention.

【図3】本発明の実施例方法にて検出された光電圧波形
を示すものであって、オシロスコープ輝線の出力図であ
り、パルス光によって励起された表面光電圧の減衰特性
を示す。
FIG. 3 shows an optical voltage waveform detected by the method of the embodiment of the present invention, which is an output diagram of an oscilloscope emission line, and shows an attenuation characteristic of a surface light voltage excited by pulsed light.

【符号の説明】[Explanation of symbols]

1:金属ステージ 2:試料ウエハ 3:マイラシート 4,6:透明電極 5:ガラス板 10:Arレーザ光源 14:オシロスコープ 1: Metal stage 2: Sample wafer 3: Mylar sheet 4, 6: Transparent electrode 5: Glass plate 10: Ar laser light source 14: Oscilloscope

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 レーザ光をパルス信号でパルス光に変調
し、このパルス光を半導体結晶の表面に照射し、発生す
る表面光電圧を容量結合により検知し、この表面光電圧
の減衰時間をもとに前記半導体結晶の表面の結晶特性を
評価することを特徴とする表面光電圧による半導体表面
評価方法。
A laser light is modulated into a pulse light by a pulse signal, the pulse light is irradiated on a surface of a semiconductor crystal, a generated surface light voltage is detected by capacitive coupling, and based on the decay time of the surface light voltage. A semiconductor surface evaluation method using a surface photovoltage, comprising evaluating a crystal characteristic of a surface of the semiconductor crystal.
【請求項2】 前記レーザ光の光の透過長が前記半導体
結晶中の少数担体の拡散長より短いことを特徴とする請
求項1に記載の表面光電圧による半導体表面評価方法。
2. The semiconductor surface evaluation method according to claim 1, wherein a transmission length of the laser light is shorter than a diffusion length of minority carriers in the semiconductor crystal.
【請求項3】 前記レーザ光は波長が488nmである
ことを特徴とする請求項1又は2に記載の表面光電圧に
よる半導体表面評価方法。
3. The method according to claim 1, wherein the laser beam has a wavelength of 488 nm.
【請求項4】 前記パルス光はパルス幅が100μs以
下の矩形波パルスであることを特徴とする請求項1乃至
3のいずれか1項に記載の表面光電圧による半導体表面
評価方法。
4. The method according to claim 1, wherein the pulse light is a rectangular pulse having a pulse width of 100 μs or less.
【請求項5】 前記表面光電圧は、2枚の電極を前記半
導体結晶の上方に、空隙を介し又は絶縁膜を介して配置
し、前記半導体結晶に遠い方の電極を接地し、近い方の
電極から光電圧を取り出すことによって容量結合により
検知することを特徴とする請求項1乃至4のいずれか1
項に記載の表面光電圧による半導体表面評価方法。
5. The surface light voltage is such that two electrodes are arranged above the semiconductor crystal via an air gap or an insulating film, an electrode far from the semiconductor crystal is grounded, and a closer electrode is 5. The method according to claim 1, wherein the detection is performed by extracting an optical voltage from the device to detect a capacitive voltage.
4. A semiconductor surface evaluation method using the surface photovoltage described in the item 4.
【請求項6】 前記電極は透明電極であり、この透明電
極を介して前記パルス光を前記半導体結晶に入射するこ
とを特徴とする請求項1乃至5のいずれか1項に記載の
表面光電圧による半導体表面評価方法。
6. The surface light voltage according to claim 1, wherein the electrode is a transparent electrode, and the pulsed light is incident on the semiconductor crystal via the transparent electrode. Semiconductor surface evaluation method.
【請求項7】 半導体結晶の表面の結晶特性を評価する
装置において、光の透過長が半導体結晶中の少数担体の
拡散長より短いレーザ光を出射する光源と、前記レーザ
光をパルス信号でパルス光に変調し、このパルス光を前
記半導体結晶の表面に照射するパルス光照射手段と、半
導体結晶で発生する表面光電圧を容量結合により検知す
る表面光電圧検知手段と、この表面光電圧の減衰時間を
もとに前記半導体結晶の表面の結晶特性を評価する手段
と、を有することを特徴とする表面光電圧による半導体
表面評価装置。
7. An apparatus for evaluating crystal characteristics of a surface of a semiconductor crystal, comprising: a light source that emits a laser beam having a light transmission length shorter than a diffusion length of a minority carrier in the semiconductor crystal; A pulse light irradiating means for modulating light into light and irradiating the surface of the semiconductor crystal with the pulse light; a surface light voltage detecting means for detecting a surface light voltage generated in the semiconductor crystal by capacitive coupling; and a decay time of the surface light voltage. Means for evaluating the crystal characteristics of the surface of the semiconductor crystal.
【請求項8】 前記レーザ光は波長が488nmである
ことを特徴とする請求項7に記載の表面光電圧による半
導体表面評価装置。
8. The apparatus according to claim 7, wherein the laser beam has a wavelength of 488 nm.
【請求項9】 前記パルス光はパルス幅が100μs以
下の矩形波パルスであることを特徴とする請求項7又は
8に記載の表面光電圧による半導体表面評価装置。
9. The device according to claim 7, wherein the pulse light is a rectangular wave pulse having a pulse width of 100 μs or less.
【請求項10】 前記表面光電圧検知手段は、前記半導
体結晶の上方に空隙を介し又は絶縁膜を介して配置され
た2枚の電極を有し、前記半導体結晶に近い方の電極か
ら光電圧を取り出し、遠い方の電極は接地することを特
徴とする請求項7乃至9のいずれか1項に記載の表面光
電圧による半導体表面評価装置。
10. The surface light voltage detecting means has two electrodes disposed above the semiconductor crystal via a gap or an insulating film, and detects a light voltage from an electrode closer to the semiconductor crystal. The semiconductor surface evaluation apparatus according to any one of claims 7 to 9, wherein the electrode that is taken out and farther away is grounded.
【請求項11】 前記電極は透明電極であり、この透明
電極を介して前記パルス光を前記半導体結晶に入射する
ことを特徴とする請求項7乃至10のいずれか1項に記
載の表面光電圧による半導体表面評価装置。
11. The surface light voltage according to claim 7, wherein the electrode is a transparent electrode, and the pulsed light is incident on the semiconductor crystal via the transparent electrode. Semiconductor surface evaluation device.
JP23500797A 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage Expired - Lifetime JP3650917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23500797A JP3650917B2 (en) 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23500797A JP3650917B2 (en) 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage

Publications (2)

Publication Number Publication Date
JPH1174325A true JPH1174325A (en) 1999-03-16
JP3650917B2 JP3650917B2 (en) 2005-05-25

Family

ID=16979691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23500797A Expired - Lifetime JP3650917B2 (en) 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage

Country Status (1)

Country Link
JP (1) JP3650917B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304452A (en) * 2007-03-07 2008-12-18 Qcept Technologies Inc Semiconductor inspection system and apparatus using non-vibrating contact potential difference sensor and controlled irradiation
JP2010038697A (en) * 2008-08-04 2010-02-18 Nihon Univ Device and method for evaluating crystallinity of silicon semiconductor thin film
CN113544318A (en) * 2018-12-19 2021-10-22 胜高股份有限公司 Manufacturing method of polycrystalline diamond self-supporting substrate
JP2021177556A (en) * 2017-02-10 2021-11-11 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. Methods for assessing semiconductor structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881944U (en) * 1981-11-27 1983-06-03 株式会社日立製作所 Semiconductor wafer inspection equipment
JPS6144438A (en) * 1985-07-12 1986-03-04 Hitachi Ltd Device for measuring semiconductor characteristic
JPS6469024A (en) * 1987-08-26 1989-03-15 Ibm Non-contact test method of semiconductor wafer
JPH0321038A (en) * 1989-06-17 1991-01-29 Rohm Co Ltd Evaluation method for semiconductor device
JPH0448628A (en) * 1990-06-14 1992-02-18 Hitachi Ltd Method for measuring impurities on semiconductor surfaces

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881944U (en) * 1981-11-27 1983-06-03 株式会社日立製作所 Semiconductor wafer inspection equipment
JPS6144438A (en) * 1985-07-12 1986-03-04 Hitachi Ltd Device for measuring semiconductor characteristic
JPS6469024A (en) * 1987-08-26 1989-03-15 Ibm Non-contact test method of semiconductor wafer
JPH0321038A (en) * 1989-06-17 1991-01-29 Rohm Co Ltd Evaluation method for semiconductor device
JPH0448628A (en) * 1990-06-14 1992-02-18 Hitachi Ltd Method for measuring impurities on semiconductor surfaces

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304452A (en) * 2007-03-07 2008-12-18 Qcept Technologies Inc Semiconductor inspection system and apparatus using non-vibrating contact potential difference sensor and controlled irradiation
JP2010038697A (en) * 2008-08-04 2010-02-18 Nihon Univ Device and method for evaluating crystallinity of silicon semiconductor thin film
JP2021177556A (en) * 2017-02-10 2021-11-11 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. Methods for assessing semiconductor structures
CN113544318A (en) * 2018-12-19 2021-10-22 胜高股份有限公司 Manufacturing method of polycrystalline diamond self-supporting substrate

Also Published As

Publication number Publication date
JP3650917B2 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
US4712057A (en) Method of examining and testing an electric device such as an integrated or printed circuit
US8952338B2 (en) Crystalline quality evaluation apparatus for thin-film semiconductors, using μ-PCD technique
US8941824B2 (en) Semiconductor inspection method and semiconductor inspection apparatus
JPH02119236A (en) Method and device for deciding minority carrier diffusion length from linear constant photon-flux photovoltaic measured value
US4259574A (en) Microanalysis by pulse laser emission spectroscopy
CN102144284A (en) Method and apparatus for defect detection
CN111326433B (en) Semiconductor detection device and detection method
IL267920B2 (en) Inspection and metrology using broadband infrared radiation
US4644264A (en) Photon assisted tunneling testing of passivated integrated circuits
US20060044641A1 (en) Apparatus and methods of using second harmonic generation as a non-invasive optical probe for interface properties in layered structures
US4786864A (en) Photon assisted tunneling testing of passivated integrated circuits
CN110832631A (en) Method for detecting defects in depth features
JPH06132373A (en) Lifetime evaluation method and device of semiconductor material
JPH08139146A (en) Semiconductor surface lifetime evaluation method
Jun et al. Charge trapping in irradiated SOI wafers measured by second harmonic generation
JP3650917B2 (en) Semiconductor surface evaluation method and apparatus using surface photovoltage
CN101726496A (en) Optical system and method for characterizing silicon-silicon dioxide interface characteristics
JPH077060A (en) Method and device for evaluating semiconductor device
JPS6242537Y2 (en)
Damianos et al. Second harmonic generation for contactless non-destructive characterization of silicon on insulator wafers
EP1382958B1 (en) System and method for measuring properties of a semiconductor substrate in a non-destructive way
Tolk et al. Oxide interface studies using second harmonic generation
Ionica et al. Second harmonic generation: A non-destructive characterization method for dielectric-semiconductor interfaces
JP5333150B2 (en) Electrostatic analysis method and electrostatic analysis apparatus
JP2004055935A (en) AC surface photovoltage measuring device and method for measuring non-destructive impurity contamination concentration on semiconductor surface using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term