JPH1180962A - シリコンベースの基板上に多結晶材料を積層する方法 - Google Patents
シリコンベースの基板上に多結晶材料を積層する方法Info
- Publication number
- JPH1180962A JPH1180962A JP10164750A JP16475098A JPH1180962A JP H1180962 A JPH1180962 A JP H1180962A JP 10164750 A JP10164750 A JP 10164750A JP 16475098 A JP16475098 A JP 16475098A JP H1180962 A JPH1180962 A JP H1180962A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- plasma
- substrate
- polycrystalline material
- roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
- H10P14/414—Deposition of metallic or metal-silicide materials of metal-silicide materials
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】処理した表面がＣＶＤによる多結晶材料の積層
のための核生成層として機能するように調整された粗度
を有するきれいな基板表面を得ることにより、シリコン
ベースの基板の表面上に核生成密度が大きく、従ってよ
り細かく、調整された粒度を有する多結晶材料層を積層
する方法を提供する。 【解決手段】ａ）前記表面に谷底からピークまでの高さ
が０．５〜２５ｎｍに調整された粗度を持たせるため
に、プラズマのイオンエネルギーが２〜１００ｅＶであ
る水素、アルゴン、窒素もしくはアンモニアガスのプラ
ズマまたはこれらのガスの混合物のプラズマを用い、基
板温度を室温から４００℃として基板表面をプラズマ処
理し、ｂ）基板の処理された表面上に２０ｎｍ未満の所
定の粒度を有する多結晶材料の層を化学蒸着させること
により、前記課題を解決する。
のための核生成層として機能するように調整された粗度
を有するきれいな基板表面を得ることにより、シリコン
ベースの基板の表面上に核生成密度が大きく、従ってよ
り細かく、調整された粒度を有する多結晶材料層を積層
する方法を提供する。 【解決手段】ａ）前記表面に谷底からピークまでの高さ
が０．５〜２５ｎｍに調整された粗度を持たせるため
に、プラズマのイオンエネルギーが２〜１００ｅＶであ
る水素、アルゴン、窒素もしくはアンモニアガスのプラ
ズマまたはこれらのガスの混合物のプラズマを用い、基
板温度を室温から４００℃として基板表面をプラズマ処
理し、ｂ）基板の処理された表面上に２０ｎｍ未満の所
定の粒度を有する多結晶材料の層を化学蒸着させること
により、前記課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、シリコンベ
ースの基板、例えば単結晶シリコン（ｍｏｎｏＳｉ）、
酸化シリコン（ＳｉＯ2)または窒化シリコン（Ｓｉ3 Ｎ
4)の基板の表面上に、シリコン、金属シリサイド（例え
ばＴｉＳｉ2)、ゲルマニウムあるいはゲルマニウム／シ
リコンの多結晶混合物のような多結晶材料を化学蒸着
（ＣＶＤ）させる方法に関する。
ースの基板、例えば単結晶シリコン（ｍｏｎｏＳｉ）、
酸化シリコン（ＳｉＯ2)または窒化シリコン（Ｓｉ3 Ｎ
4)の基板の表面上に、シリコン、金属シリサイド（例え
ばＴｉＳｉ2)、ゲルマニウムあるいはゲルマニウム／シ
リコンの多結晶混合物のような多結晶材料を化学蒸着
（ＣＶＤ）させる方法に関する。
【０００２】
【従来の技術】単結晶シリコン上へのケイ化チタン（Ｔ
ｉＳｉ2)、酸化シリコン（ＳｉＯ2)上への多結晶シリコ
ン、酸化シリコン（ＳｉＯ2)上への多結晶ゲルマニウム
のようなＣＶＤによって積層する多結晶材料の粒度は、
積層温度、作動圧力および基板の表面仕上げによって決
まる。
ｉＳｉ2)、酸化シリコン（ＳｉＯ2)上への多結晶シリコ
ン、酸化シリコン（ＳｉＯ2)上への多結晶ゲルマニウム
のようなＣＶＤによって積層する多結晶材料の粒度は、
積層温度、作動圧力および基板の表面仕上げによって決
まる。
【０００３】このようにＣＶＤによって積層する多結晶
材料は現在、半導体装置の製造、特にドレイン／ソース
のメタライゼーションやインターコネクトの生産のため
に広く使用されている。例えば、フランス特許公開第９
５／１５３２７号公報には、ＴｉＳｉ2 をＣＶＤによっ
て積層させて、半導体装置のドレイン／ソース領域やイ
ンターコネクトをシリサイド化する方法が記載されてい
る。
材料は現在、半導体装置の製造、特にドレイン／ソース
のメタライゼーションやインターコネクトの生産のため
に広く使用されている。例えば、フランス特許公開第９
５／１５３２７号公報には、ＴｉＳｉ2 をＣＶＤによっ
て積層させて、半導体装置のドレイン／ソース領域やイ
ンターコネクトをシリサイド化する方法が記載されてい
る。
【０００４】基板上の積層工程がエピタキシャル積層工
程であれ、ＣＶＤ積層工程であれ、基板の積層面を１つ
以上の事前の準備工程、一般には１回以上の洗浄工程に
付すことが通常である。従って、シリコン基板の場合、
エピタキシャル積層またはＣＶＤ積層の前に純然たる酸
化物、炭素および存在する他の全ての不純物を除去する
必要がある。これらの洗浄工程により基板表面はきれい
で滑らかになるので、その後の積層物の核生成は主に積
層の温度や圧力によって誘発される。
程であれ、ＣＶＤ積層工程であれ、基板の積層面を１つ
以上の事前の準備工程、一般には１回以上の洗浄工程に
付すことが通常である。従って、シリコン基板の場合、
エピタキシャル積層またはＣＶＤ積層の前に純然たる酸
化物、炭素および存在する他の全ての不純物を除去する
必要がある。これらの洗浄工程により基板表面はきれい
で滑らかになるので、その後の積層物の核生成は主に積
層の温度や圧力によって誘発される。
【０００５】後にエピタキシャル積層を行うべく、プラ
ズマエンハンスド（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ）
洗浄方法を使用してシリコン基板表面を準備することは
既に提案されている。
ズマエンハンスド（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ）
洗浄方法を使用してシリコン基板表面を準備することは
既に提案されている。
【０００６】欧州特許第９１４２０４６１．５号公報に
は、後のエピタキシャル積層のためのシリコン基板表面
のプラズマエンハンスド洗浄方法であって、アルゴンプ
ラズマを用いた第１の洗浄工程と、水素プラズマを用い
た第２の洗浄工程とを含む方法が記載されている。この
方法の重要な特徴は、きれいでできるだけ滑らかな表
面、即ちできるだけ粗度の小さい表面を得ることであ
る。
は、後のエピタキシャル積層のためのシリコン基板表面
のプラズマエンハンスド洗浄方法であって、アルゴンプ
ラズマを用いた第１の洗浄工程と、水素プラズマを用い
た第２の洗浄工程とを含む方法が記載されている。この
方法の重要な特徴は、きれいでできるだけ滑らかな表
面、即ちできるだけ粗度の小さい表面を得ることであ
る。
【０００７】
【発明が解決しようとする課題】シリコンベースの基板
のきれいで滑らかな表面上に多結晶材料をＣＶＤによっ
て積層する場合の問題点の一つは、粒度が大きすぎるた
めに細い線を製造できないことである。
のきれいで滑らかな表面上に多結晶材料をＣＶＤによっ
て積層する場合の問題点の一つは、粒度が大きすぎるた
めに細い線を製造できないことである。
【０００８】本出願人は今回、多結晶材料をシリコンベ
ースの基板の表面上にＣＶＤによって積層する前に、こ
の基板の表面に選択したガスのプラズマを所定の条件下
で照射することにより、処理した表面がＣＶＤによる多
結晶材料の積層のための核生成層として機能するように
調整された粗度を有するきれいな表面を得ることが可能
であることを知見した。このようにして、核生成密度が
大きく、従ってより細かく、調整された粒度を有する多
結晶材料層が得られる。
ースの基板の表面上にＣＶＤによって積層する前に、こ
の基板の表面に選択したガスのプラズマを所定の条件下
で照射することにより、処理した表面がＣＶＤによる多
結晶材料の積層のための核生成層として機能するように
調整された粗度を有するきれいな表面を得ることが可能
であることを知見した。このようにして、核生成密度が
大きく、従ってより細かく、調整された粒度を有する多
結晶材料層が得られる。
【０００９】
【課題を解決するための手段】従って、本発明は、シリ
コンベースの基板の表面上に多結晶材料を積層する方法
であって、 ａ）前記表面に谷底からピークまでの高さが０．５〜２
５ｎｍに調整された粗度を持たせるために、プラズマの
イオンエネルギーが２〜１００ｅＶである水素、アルゴ
ン、窒素もしくはアンモニアガスのプラズマまたはこれ
らのガスの混合物のプラズマを用い、基板温度を室温か
ら４００℃として基板表面をプラズマ処理し、 ｂ）基板の処理された表面上に２０ｎｍ未満の所定の粒
度を有する多結晶材料の層を化学蒸着（ＣＶＤ）させる
ようにしたことを特徴とする方法を提供する。
コンベースの基板の表面上に多結晶材料を積層する方法
であって、 ａ）前記表面に谷底からピークまでの高さが０．５〜２
５ｎｍに調整された粗度を持たせるために、プラズマの
イオンエネルギーが２〜１００ｅＶである水素、アルゴ
ン、窒素もしくはアンモニアガスのプラズマまたはこれ
らのガスの混合物のプラズマを用い、基板温度を室温か
ら４００℃として基板表面をプラズマ処理し、 ｂ）基板の処理された表面上に２０ｎｍ未満の所定の粒
度を有する多結晶材料の層を化学蒸着（ＣＶＤ）させる
ようにしたことを特徴とする方法を提供する。
【００１０】
【発明の実施の形態】本発明の積層方法で有用なシリコ
ンベースの基板は、非晶質または結晶質のシリコン基
板、酸化シリコン（ＳｉＯ2)基板、窒化シリコン（Ｓｉ
3 Ｎ4)基板およびオキシ窒化シリコン（ＳｉＯx Ｎy 、
ここでｘ≦３、ｙ≦４である）基板を含む。好ましい基
板はシリコン基板、酸化シリコン（ＳｉＯ2)基板および
窒化シリコン（Ｓｉ3 Ｎ4)基板である。
ンベースの基板は、非晶質または結晶質のシリコン基
板、酸化シリコン（ＳｉＯ2)基板、窒化シリコン（Ｓｉ
3 Ｎ4)基板およびオキシ窒化シリコン（ＳｉＯx Ｎy 、
ここでｘ≦３、ｙ≦４である）基板を含む。好ましい基
板はシリコン基板、酸化シリコン（ＳｉＯ2)基板および
窒化シリコン（Ｓｉ3 Ｎ4)基板である。
【００１１】本発明のＣＶＤ積層で有用な多結晶材料と
しては、耐熱性金属シリサイド（例えばＴｉＳｉ2)のよ
うな金属シリサイド、多結晶シリコン、多結晶ゲルマニ
ウムおよびシリコン／ゲルマニウム多結晶混合物（Ｓｉ
x Ｇｅ1-x 、ここでｘ＜１である）を挙げることができ
る。好ましい多結晶材料はケイ化チタン（ＴｉＳｉ2)、
多結晶シリコンおよび多結晶ゲルマニウムである。
しては、耐熱性金属シリサイド（例えばＴｉＳｉ2)のよ
うな金属シリサイド、多結晶シリコン、多結晶ゲルマニ
ウムおよびシリコン／ゲルマニウム多結晶混合物（Ｓｉ
x Ｇｅ1-x 、ここでｘ＜１である）を挙げることができ
る。好ましい多結晶材料はケイ化チタン（ＴｉＳｉ2)、
多結晶シリコンおよび多結晶ゲルマニウムである。
【００１２】本発明の方法の主な特徴は、基板の表面を
穏やかなガスプラズマで処理して、前記表面の粗度を谷
底からピークまでの高さ、即ち最大粗さ（Ｒmax ) とし
て０．５〜２５ｎｍの範囲に調整することである。粗度
の大きさ（谷底からピークまでの高さ）はプラズマの条
件、ガスの種類、イオンエネルギー、基板の温度や種
類、および処理時間に依存する。
穏やかなガスプラズマで処理して、前記表面の粗度を谷
底からピークまでの高さ、即ち最大粗さ（Ｒmax ) とし
て０．５〜２５ｎｍの範囲に調整することである。粗度
の大きさ（谷底からピークまでの高さ）はプラズマの条
件、ガスの種類、イオンエネルギー、基板の温度や種
類、および処理時間に依存する。
【００１３】従って、シリコン基板の場合、得られる粗
度の谷底からピークまでの高さは概して約５〜２０ｎ
ｍ、好ましくは１０〜１５ｎｍである。厚さが概して５
〜１０ｎｍの酸化シリコン（ＳｉＯ2)薄層基板の場合、
得られる粗度の谷底からピークまでの高さはこの層の厚
さの１０％程度、即ち０．５〜１ｎｍである。
度の谷底からピークまでの高さは概して約５〜２０ｎ
ｍ、好ましくは１０〜１５ｎｍである。厚さが概して５
〜１０ｎｍの酸化シリコン（ＳｉＯ2)薄層基板の場合、
得られる粗度の谷底からピークまでの高さはこの層の厚
さの１０％程度、即ち０．５〜１ｎｍである。
【００１４】本発明で使用できる穏やかなガスプラズマ
は従来からある公知のものである。これらのプラズマを
発生させるのに有用なガスは水素、アルゴン、窒素、ア
ンモニアおよびこれらの混合物である。プラズマのため
に好ましいガスは水素、アルゴンおよび水素／アルゴン
混合物である。
は従来からある公知のものである。これらのプラズマを
発生させるのに有用なガスは水素、アルゴン、窒素、ア
ンモニアおよびこれらの混合物である。プラズマのため
に好ましいガスは水素、アルゴンおよび水素／アルゴン
混合物である。
【００１５】この処理工程で水素プラズマを使用する
と、シリコンベースの基板、特にシリコン基板の表面を
不動態化させるという効果もある。このような不動態化
は、プラズマ処理を現場で、例えば「クラスター」反応
器の装置内で実施しない場合に特に有利である。
と、シリコンベースの基板、特にシリコン基板の表面を
不動態化させるという効果もある。このような不動態化
は、プラズマ処理を現場で、例えば「クラスター」反応
器の装置内で実施しない場合に特に有利である。
【００１６】本発明で有用なプラズマのイオンエネルギ
ーは２〜１００ｅＶ、好ましくは約５０ｅＶである。
ーは２〜１００ｅＶ、好ましくは約５０ｅＶである。
【００１７】このプラズマ処理工程中の基板温度は室温
から４００℃、好ましくは１００〜３５０℃である。
から４００℃、好ましくは１００〜３５０℃である。
【００１８】プラズマ処理の時間は勿論、プラズマの種
類や条件、及び基板の種類や温度に依存する。一般に、
プラズマ処理の時間は約１分である。
類や条件、及び基板の種類や温度に依存する。一般に、
プラズマ処理の時間は約１分である。
【００１９】このプラズマ処理工程は基板にバイアスを
かけて実施してもよいし、バイアスをかけずに実施して
もよい。
かけて実施してもよいし、バイアスをかけずに実施して
もよい。
【００２０】このプラズマ処理工程は分離型反応器内で
または単一ウェーハ「クラスター」型装置内で実施する
ことができる。
または単一ウェーハ「クラスター」型装置内で実施する
ことができる。
【００２１】多結晶材料の化学蒸着（ＣＶＤ）は業界で
は慣用的でよく知られている。例えば、金属シリサイド
のＣＶＤ積層はとりわけ、フランス特許公開第９５／１
５３２７号公報に記載されており、このような積層の条
件に関する更に詳しい情報については同文献を参照され
たい。
は慣用的でよく知られている。例えば、金属シリサイド
のＣＶＤ積層はとりわけ、フランス特許公開第９５／１
５３２７号公報に記載されており、このような積層の条
件に関する更に詳しい情報については同文献を参照され
たい。
【００２２】多結晶シリコンや多結晶ゲルマニウムのＣ
ＶＤによる積層もよく知られている。
ＶＤによる積層もよく知られている。
【００２３】
実施例１：シリコン基板上へのケイ化チタン（ＴｉＳｉ
2)層の形成 フッ化水素酸を用いてシリコンウェーハを洗浄した（純
粋酸化物を除去した）。洗浄したウェーハをマルチチャ
ンバ反応器、即ちクラスターツールの一室内に置き、ウ
ェーハ表面を５０ｅＶのエネルギーを有する水素プラズ
マで１分間、室温にて処理した。
2)層の形成 フッ化水素酸を用いてシリコンウェーハを洗浄した（純
粋酸化物を除去した）。洗浄したウェーハをマルチチャ
ンバ反応器、即ちクラスターツールの一室内に置き、ウ
ェーハ表面を５０ｅＶのエネルギーを有する水素プラズ
マで１分間、室温にて処理した。
【００２４】クラスターツールの積層室内で、このよう
にして処理したシリコンウェーハにＴｉＳｉ2 を化学蒸
着させた。使用した大気はＨ2 ／ＴｉＣｌ4 ／ＳｉＨ4
／ＳｉＨ2 Ｃｌ2 の大気であり、積層温度は７５０℃で
あった。
にして処理したシリコンウェーハにＴｉＳｉ2 を化学蒸
着させた。使用した大気はＨ2 ／ＴｉＣｌ4 ／ＳｉＨ4
／ＳｉＨ2 Ｃｌ2 の大気であり、積層温度は７５０℃で
あった。
【００２５】得られた膜を走査型電子顕微鏡で観察する
と、細かく、均一な粒度のＴｉＳｉ 2 層が得られたこと
が分かる。
と、細かく、均一な粒度のＴｉＳｉ 2 層が得られたこと
が分かる。
【００２６】
【発明の効果】以上詳述したように、本発明によれば、
多結晶材料をシリコンベースの基板の表面上にＣＶＤに
よって積層する前に、この基板の表面に選択したガスの
プラズマを所定の条件下で照射することにより、処理し
た表面がＣＶＤによる多結晶材料の積層のための核生成
層として機能するように調整された粗度を有するきれい
な表面を得ることができるので、核生成密度が大きく、
従ってより細かく、調整された粒度を有する多結晶材料
層を得ることができる。
多結晶材料をシリコンベースの基板の表面上にＣＶＤに
よって積層する前に、この基板の表面に選択したガスの
プラズマを所定の条件下で照射することにより、処理し
た表面がＣＶＤによる多結晶材料の積層のための核生成
層として機能するように調整された粗度を有するきれい
な表面を得ることができるので、核生成密度が大きく、
従ってより細かく、調整された粒度を有する多結晶材料
層を得ることができる。
Claims (9)
- 【請求項１】シリコンベースの基板の表面上に多結晶材
料を積層する方法であって、 ａ）処理された表面に谷底からピークまでの高さが０．
５〜２５ｎｍに調整された粗度を持たせるために、ガス
プラズマのイオンエネルギーが２〜１００ｅＶである水
素、アルゴン、窒素もしくはアンモニアガスのプラズマ
またはこれらのガスの混合物のプラズマを用い、基板温
度を室温から４００℃として基板表面をプラズマ処理
し、 ｂ）基板の処理された表面上に２０ｎｍ未満の所定の粒
度を有する多結晶材料の層を化学蒸着させるようにした
ことを特徴とする方法。 - 【請求項２】プラズマが、水素プラズマ、アルゴンプラ
ズマまたは水素／アルゴン（Ｈ2 ／Ａｒ）プラズマであ
ることを特徴とする請求項１に記載の方法。 - 【請求項３】シリコンベースの基板が、シリコン、酸化
シリコン、窒化シリコンおよびオキシ窒化シリコンの基
板の中から選択されることを特徴とする請求項１または
２に記載の方法。 - 【請求項４】多結晶材料が、金属シリサイド、シリコ
ン、ゲルマニウムおよびシリコン／ゲルマニウム（Ｓｉ
／Ｇｅ）混合物の中から選択されることを特徴とする請
求項１から３のいずれか一項に記載の方法。 - 【請求項５】基板がシリコンで、多結晶材料がケイ化チ
タンであり、得られる粗度の谷底からピークまでの高さ
が５〜２０ｎｍであることを特徴とする請求項１または
２に記載の方法。 - 【請求項６】基板が酸化シリコン（ＳｉＯ2 ）で、多結
晶材料がシリコン、ゲルマニウムまたはシリコン／ゲル
マニウム（Ｓｉ／Ｇｅ）混合物であり、得られる粗度の
谷底からピークまでの高さが０．５〜１ｎｍであること
を特徴とする請求項１または２に記載の方法。 - 【請求項７】プラズマのイオンエネルギーが、約５０ｅ
Ｖであることを特徴とする請求項１から６のいずれか一
項に記載の方法。 - 【請求項８】プラズマ処理の時間が、約１分であること
を特徴とする請求項１から７のいずれか一項に記載の方
法。 - 【請求項９】プラズマ処理中の基板温度が、１００〜３
５０℃であることを特徴とする請求項１から８のいずれ
か一項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9707348A FR2764732B1 (fr) | 1997-06-13 | 1997-06-13 | Procede de depot d'une couche d'un materiau polycristallin sur un substrat a base de silicium |
| FR9707348 | 1997-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1180962A true JPH1180962A (ja) | 1999-03-26 |
Family
ID=9507943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10164750A Pending JPH1180962A (ja) | 1997-06-13 | 1998-06-12 | シリコンベースの基板上に多結晶材料を積層する方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0884770B1 (ja) |
| JP (1) | JPH1180962A (ja) |
| DE (1) | DE69841445D1 (ja) |
| FR (1) | FR2764732B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207483B1 (en) * | 2000-03-17 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for smoothing polysilicon gate structures in CMOS devices |
| WO2008047728A1 (en) * | 2006-10-13 | 2008-04-24 | National Institute Of Advanced Industrial Science And Technology | Laminate, abrasive and grinding materials made by using the same, and process for formation of the laminate |
| JP2009090441A (ja) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | 炭化珪素の研磨剤、及びそれを用いた炭化珪素の研磨方法 |
| JP2010083776A (ja) * | 2008-09-30 | 2010-04-15 | Dainippon Printing Co Ltd | ゲルマニウム蒸着シート |
| JP2020057789A (ja) * | 2018-10-01 | 2020-04-09 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | グラフェンの形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW550648B (en) | 2001-07-02 | 2003-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4540607A (en) * | 1983-08-08 | 1985-09-10 | Gould, Inc. | Selective LPCVD tungsten deposition by the silicon reduction method |
| GB2214708A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of manufacturing a semiconductor device |
-
1997
- 1997-06-13 FR FR9707348A patent/FR2764732B1/fr not_active Expired - Fee Related
-
1998
- 1998-06-09 EP EP98401383A patent/EP0884770B1/fr not_active Expired - Lifetime
- 1998-06-09 DE DE69841445T patent/DE69841445D1/de not_active Expired - Lifetime
- 1998-06-12 JP JP10164750A patent/JPH1180962A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207483B1 (en) * | 2000-03-17 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for smoothing polysilicon gate structures in CMOS devices |
| WO2008047728A1 (en) * | 2006-10-13 | 2008-04-24 | National Institute Of Advanced Industrial Science And Technology | Laminate, abrasive and grinding materials made by using the same, and process for formation of the laminate |
| JP5170688B2 (ja) * | 2006-10-13 | 2013-03-27 | 独立行政法人産業技術総合研究所 | 積層体、及びそれを用いた研磨材及び研削材、並びにその積層体の形成方法 |
| US8691364B2 (en) | 2006-10-13 | 2014-04-08 | National Institute Of Advanced Industrial Science And Technology | Laminate, and polishing material and grinding material using the same, and method for producing the laminate |
| JP2009090441A (ja) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | 炭化珪素の研磨剤、及びそれを用いた炭化珪素の研磨方法 |
| JP2010083776A (ja) * | 2008-09-30 | 2010-04-15 | Dainippon Printing Co Ltd | ゲルマニウム蒸着シート |
| JP2020057789A (ja) * | 2018-10-01 | 2020-04-09 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | グラフェンの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0884770A1 (fr) | 1998-12-16 |
| FR2764732B1 (fr) | 1999-09-17 |
| DE69841445D1 (de) | 2010-03-04 |
| FR2764732A1 (fr) | 1998-12-18 |
| EP0884770B1 (fr) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7232492B2 (en) | Method of forming thin film for improved productivity | |
| CN1329956C (zh) | 用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质 | |
| US5264396A (en) | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 | |
| TW200849392A (en) | Method for depositing a high quality silicon dielectric film on germanium with high quality interface | |
| TWI894547B (zh) | 用於高品質選擇性氮化矽沉積的集成方法及工具 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| KR20040048483A (ko) | 반도체소자의 게이트 산화막 형성방법 | |
| JPH11507770A (ja) | サリサイドの形成方法 | |
| JPH1180962A (ja) | シリコンベースの基板上に多結晶材料を積層する方法 | |
| JP2837087B2 (ja) | 薄膜形成方法 | |
| JP2001189275A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| JP2001110750A5 (ja) | ||
| JPH0435021A (ja) | 多結晶シリコン薄膜の成長方法 | |
| JPH09186086A (ja) | エピタキシャル結晶化プロセス及び薄膜シリコン結晶 | |
| JP3377814B2 (ja) | 多結晶シリコン薄膜およびその形成法 | |
| JP2987926B2 (ja) | 気相成長方法 | |
| JP3038827B2 (ja) | 半導体装置の製造方法 | |
| JP7768978B2 (ja) | ゲルマニウムのための拡散バリア | |
| JPH08288257A (ja) | 多結晶シリコン膜のエッチング方法 | |
| US6530997B1 (en) | Use of gaseous silicon hydrides as a reducing agent to remove re-sputtered silicon oxide | |
| Chang et al. | Influence of Deposition Parameters on the Texture of Chemical Vapor Deposited Tungsten Films by a WF 6/H 2/Ar Gas Source | |
| JP4504445B2 (ja) | 半導体装置の製造方法 | |
| JP2006352109A (ja) | Ａｌｄ法および高品質層製造用リアクタ | |
| JPH0963955A (ja) | 成膜装置、成膜方法および単結晶膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080728 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |