JPH118459A - 表面実装部品のプリント配線板への実装構造 - Google Patents

表面実装部品のプリント配線板への実装構造

Info

Publication number
JPH118459A
JPH118459A JP9158858A JP15885897A JPH118459A JP H118459 A JPH118459 A JP H118459A JP 9158858 A JP9158858 A JP 9158858A JP 15885897 A JP15885897 A JP 15885897A JP H118459 A JPH118459 A JP H118459A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
surface mount
component
mount component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9158858A
Other languages
English (en)
Inventor
Takeshi Yokoe
武司 横江
Takumi Kodera
巧 小寺
Shoichi Yanai
正一 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP9158858A priority Critical patent/JPH118459A/ja
Publication of JPH118459A publication Critical patent/JPH118459A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 表面実装部品の電極やリード部と、プリント
配線板のフットプリントとの相対的な熱膨張の差によっ
て、表面実装部品のはんだ付け部に集中する応力を緩和
するようにした表面実装部品のプリント配線板への実装
構造を提供する。 【解決手段】 表面実装部品のプリント配線板への実装
構造において、表面実装部品の熱膨張係数に対応するプ
リント配線板を備える。プリント配線板は低弾性樹脂層
あるいはセラミック層で積層する。また、表面実装部品
の周囲または表面実装部品とプリント配線板との間に接
着剤を充填する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プリント配線板
に実装される表面実装部品のはんだ付け寿命を向上させ
る表面実装部品のプリント配線板への実装構造に関する
ものである。
【0002】
【従来の技術】電子機器の小型化・高性能化にともなっ
て、プリント回路板の実装技術においてもプリント配線
板に実装される電子部品の小型化やプリント配線板の小
型化、さらに、電子部品やプリント配線板の高配線率化
が図られている。また、高密度化を実現するために、セ
ラミックなどの熱膨張係数の低い材料で形成された電子
部品も普及してきている。
【0003】図4は従来技術の図を示すものである。同
図(a)において、表面実装部品61は、例えばBGA
(Ball Grid Array)パッケージやCS
P(Chip Size Package)等がある。
前記の表面実装部品61は、下面に格子上に配置された
電極62を形成している。一方、プリント配線板51
は、前述の電極62に対向するフットプリント52を所
定の間隔で形成されている。
【0004】なお、前述の表面実装部品61は、熱膨張
係数が7ppm程度のセラミックで形成されることが多
い。また、前述のプリント配線板51は、熱膨張係数が
15ppm程度のガラスエポキシ樹脂で積層されること
が多い。
【0005】表面実装部品61の電気的接続のためのは
んだ付けは、予め表面実装部品61の電極62に図示し
ないはんだボールを備える。一方、プリント配線板51
のフットプリント52にはクリームはんだを印刷してお
く。その後、表面実装部品61をプリント配線板51の
所定の位置に搭載して、リフロー加熱を行うことではん
だ付け部65を形成する。なお、一般に採用されている
リフローの雰囲気温度は230゜C程度である。
【0006】同図(b)は、高温による熱ストレス(膨
張)を示し、フットプリント52と電極62との相対的
な熱膨張の差は、プリント配線板51が表面実装部品6
1に比較して熱膨張係数が大きいために、フットプリン
ト52の間隔は電極62の間隔に比較して拡大する。こ
のため、はんだ付け部65はフットプリント52と電極
62との間で歪な形状となる。
【0007】同図(c)は、低温による熱ストレス(収
縮)を示し、フットプリント52と電極62との相対的
な熱膨張の差は、前述と同様にプリント配線板51が表
面実装部品61に比較して熱膨張係数が大きいために、
フットプリント52の間隔は電極62の間隔に比較して
縮小する。このため、はんだ付け部65はフットプリン
ト52と電極62との間で歪な形状となる。
【0008】同図(d)は、はんだ付け部において前述
の熱ストレスによる電極部の部分破断を説明するもの
で、フットプリント52と電極62との相対的な熱膨張
の差は、はんだ付け部65にフットプリント52と電極
62との間で歪な形状となることは前述の通りである。
これにより、はんだ付け部に応力が集中することで、は
んだ付け部65は電極62との間において部分破断を誘
発させることがある。
【0009】
【発明が解決しようとする課題】前記のごとく、従来の
技術による表面実装部品のプリント配線板への実装構造
では次のような問題点がある。
【0010】1)表面実装部品の電極やリード部と、プ
リント配線板のフットプリントとの相対的な熱膨張の差
によって、表面実装部品のはんだ付け部に応力が集中す
る。
【0011】
【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。
【0012】1)表面実装部品のプリント配線板への実
装構造において、表面実装部品とプリント配線板との熱
膨張の差を縮小させる。
【0013】上記の手段を取ることにより、表面実装部
品のはんだ付け部に加わる応力を緩和するように働く。
【0014】2)表面実装部品のプリント配線板への実
装構造において、表面実装部品を接着剤でプリント配線
板に固着する。
【0015】上記の手段を取ることにより、表面実装部
品のはんだ付け部に加わる応力を分散するように働く。
【0016】
【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。
【0017】図1および図2に示すごとく、表面実装部
品のプリント配線板への実装構造において、表面実装部
品11の熱膨張係数に対応するプリント配線板1を備え
る。
【0018】さらに、図1に示すごとく、前記プリント
配線板1は、低弾性樹脂層3で積層することが好まし
い。
【0019】さらに、図2に示すごとく、前記プリント
配線板1は、セラミック層5で積層することが好まし
い。
【0020】また、図3に示すごとく、表面実装部品の
プリント配線板への実装構造において、表面実装部品1
1の周囲または表面実装部品11とプリント配線板10
との間に接着剤20を充填することが好ましい。
【0021】上記の実施の形態をとることにより、以下
に示す作用が働く。
【0022】図1に示す実施の形態では、表面実装部品
とプリント配線板との熱膨張係数の差を小さくすること
で、表面実装部品とプリント配線板との相対的な熱膨張
の差は縮小される。これによって、表面実装部品のはん
だ付け部に加わる応力が緩和されて、表面実装部品のは
んだ付け寿命を向上する。
【0023】さらに、図2に示す実施の形態では、セラ
ミックで形成された表面実装部品の実装においては、熱
膨張係数を同等にすることで、表面実装部品のはんだ付
け部に加わる応力が緩和されて、表面実装部品のはんだ
付け寿命を更に向上する。
【0024】また、図3に示す実施の形態では、表面実
装部品のはんだ付け部に加わる応力を分散することで、
表面実装部品のはんだ付け寿命を向上する。
【0025】
【実施例】この発明による代表的な実施例を図1ないし
図3によって説明する。なお、同じ箇所は同一の符号を
付して有り、詳細な説明を省略することがある。
【0026】図1は本発明の実施例の図(その1)であ
る。
【0027】同図(a)はプリント配線板を示してい
る。同図において、プリント配線板1は、低弾性樹脂層
3で積層して形成する。低弾性樹脂層3は、例えば熱膨
張係数が11ppm程度の樹脂で形成することが好まし
い。
【0028】なお、低弾性樹脂層3の間には金属箔4を
設けることができる。この金属箔4は、銅などの部材か
らなる例えば内層パターンを形成する。また、プリント
配線板1の表面にはフットプリント2を形成する。フッ
トプリント2は、後述する表面実装部品11の電極12
に対向して所定の間隔で形成されている。
【0029】同図(b)は表面実装部品を搭載した状態
を示している。同図において、表面実装部品11は、例
えば熱膨張係数が7ppm程度のセラミックで形成され
たBGAパッケージやCSP等である。
【0030】表面実装部品11の電気的接続のためのは
んだ付けは、前述の図4(a)と同様に、予め表面実装
部品11の電極12に図示しないはんだボールを備え
る。一方、プリント配線板1のフットプリント2にはク
リームはんだを印刷しておく。その後、表面実装部品1
1をプリント配線板1の所定の位置に搭載して、リフロ
ー加熱を行うことではんだ付け部15を形成する。な
お、一般に採用されているリフローの雰囲気温度は23
0゜C程度である。
【0031】高温または低温による熱ストレスが加わっ
た状態においては、フットプリント2と電極12との相
対的な熱膨張の差は、プリント配線板1が表面実装部品
11に比較して熱膨張係数が若干大きい。このためフッ
トプリント2の間隔は電極12の間隔に比較して高温に
おいては拡大し、低温においては縮小する。
【0032】しかし、フットプリント2と電極12との
相対的な熱膨張の差は僅かであり、はんだ付け部15は
フットプリント2と電極12との間で歪な形状となるこ
とはない。
【0033】図2は本発明の実施例の図(その2)であ
る。
【0034】同図(a)はプリント配線板を示してい
る。同図において、前述の図1(a)との違いは、プリ
ント配線板1を例えば熱膨張係数が7ppm程度のセラ
ミック層5で積層して形成する点にある。
【0035】同図(b)は表面実装部品を搭載した状態
を示している。同図において、表面実装部品11は、例
えば熱膨張係数が7ppm程度のセラミックで形成され
たBGAパッケージやCSP等である。
【0036】表面実装部品11の電気的接続のためのは
んだ付けは、前述の図1(b)と同様であり詳細な説明
を省略する。
【0037】高温または低温による熱ストレスが加わっ
た状態において、プリント配線板1は表面実装部品11
と同等の熱膨張係数を有する。このため、温度変化に関
係なくフットプリント2と電極12との相対的な熱膨張
の差はなくなるので、はんだ付け部15はフットプリン
ト2と電極12との間で歪な形状となることはない。
【0038】図3は本発明の実施例の図(その3)であ
る。同図は表面実装部品に所定のリフロー加熱によるは
んだ付けを行った後に、接着剤を充填する1例について
示すものである。
【0039】同図(a)において、表面実装部品11の
周囲に接着剤20を充填する例を示す。同図において、
接着剤20は、例えばアクリル/エポキシ樹脂からなる
熱硬化性樹脂を用いる。なお、接着剤20を充填した
後、例えば雰囲気温度を100゜Cとし、30分間程度
温度を保持することで接着剤20を硬化させる。
【0040】なお、表面実装部品11は、例えば熱膨張
係数が7ppm程度のセラミックで形成されたBGAパ
ッケージやCSP等である。プリント配線板10は、例
えば熱膨張係数が15ppm程度のガラスエポキシ樹脂
で積層されている。
【0041】同図(b)において、前述の図3(a)と
の違いは、表面実装部品11とプリント配線板10との
間に接着剤20を充填する点にある。なお、接着剤20
を充填する際は、プリント配線板10を傾けてから接着
剤20を流しこむことが好ましい。
【0042】同図(c)において、前述の図3(a)お
よび図3(b)との違いは、フラットパッケージ形の表
面実装部品11とプリント配線板10との間に接着剤2
0を充填するものである。なお、表面実装部品11の周
囲に接着剤20を充填することもできる。
【0043】図3に示す構成では、同図(a)および同
図(b)においては、表面実装部品11に形成した電極
12と、はんだ付け部15との間に加わる応力を分散す
ることができる。
【0044】また、同図(c)においては、表面実装部
品11に形成したリード部13と、はんだ付け部15と
の間に加わる応力を分散することができる。なお、同図
(c)においては、横手方向にリード部13を形成した
フラットパッケージ形の表面実装部品11において特に
有効である。
【0045】
【発明の効果】以上説明したように本発明によれば、次
に示すような効果がある。
【0046】表面実装部品のプリント配線板への実装構
造において、表面実装部品の熱膨張係数に対応するプリ
ント配線板を備えるので、表面実装部品とプリント配線
板との熱膨張係数の差を小さくすることで、表面実装部
品とプリント配線板との相対的な熱膨張の差は縮小され
る。これによって、表面実装部品のはんだ付け部に加わ
る応力が緩和されて、表面実装部品のはんだ付け寿命を
向上させることができる。
【0047】さらに、前記プリント配線板は、セラミッ
ク層で積層するので、セラミックで形成された表面実装
部品の実装においては、熱膨張係数を同等にすること
で、表面実装部品のはんだ付け部に加わる応力が緩和さ
れて、表面実装部品のはんだ付け寿命を更に向上させる
ことができる。
【0048】また、表面実装部品のプリント配線板への
実装構造において、表面実装部品の周囲または表面実装
部品とプリント配線板との間に接着剤を充填するので、
表面実装部品のはんだ付け部に加わる応力を分散するこ
とで、表面実装部品のはんだ付け寿命を向上させること
ができる。
【図面の簡単な説明】
【図1】本発明の実施例の図(その1)である。
【図2】本発明の実施例の図(その2)である。
【図3】本発明の実施例の図(その3)である。
【図4】従来技術の図である。
【符号の説明】
1:プリント配線板 3:低弾性樹脂層 5:セラミック層 10:プリント配線板 11:表面実装部品 20:接着剤
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/46 H01L 23/12 N J

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】表面実装部品のプリント配線板への実装構
    造において、表面実装部品(11)の熱膨張係数に対応
    するプリント配線板(1)を備える、ことを特徴とする
    表面実装部品のプリント配線板への実装構造。
  2. 【請求項2】前記プリント配線板(1)は、低弾性樹脂
    層(3)で積層する、ことを特徴とする請求項1に記載
    の表面実装部品のプリント配線板への実装構造。
  3. 【請求項3】前記プリント配線板(1)は、セラミック
    層(5)で積層する、ことを特徴とする請求項1に記載
    の表面実装部品のプリント配線板への実装構造。
  4. 【請求項4】表面実装部品のプリント配線板への実装構
    造において、表面実装部品(11)の周囲または表面実
    装部品(11)とプリント配線板(10)との間に接着
    剤(20)を充填する、ことを特徴とする表面実装部品
    のプリント配線板への実装構造。
JP9158858A 1997-06-16 1997-06-16 表面実装部品のプリント配線板への実装構造 Pending JPH118459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9158858A JPH118459A (ja) 1997-06-16 1997-06-16 表面実装部品のプリント配線板への実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9158858A JPH118459A (ja) 1997-06-16 1997-06-16 表面実装部品のプリント配線板への実装構造

Publications (1)

Publication Number Publication Date
JPH118459A true JPH118459A (ja) 1999-01-12

Family

ID=15680948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9158858A Pending JPH118459A (ja) 1997-06-16 1997-06-16 表面実装部品のプリント配線板への実装構造

Country Status (1)

Country Link
JP (1) JPH118459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1126752A3 (en) * 2000-02-16 2003-05-02 The Boeing Company Chip scale packaging on CTE matched printed wiring boards
US7514781B2 (en) 2005-11-25 2009-04-07 Denso Corporation Circuit substrate and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPH08107261A (ja) * 1994-10-03 1996-04-23 Sumitomo Kinzoku Ceramics:Kk 電気回路装置相互の接続構造および接続方法
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH09153521A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPH08107261A (ja) * 1994-10-03 1996-04-23 Sumitomo Kinzoku Ceramics:Kk 電気回路装置相互の接続構造および接続方法
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH09153521A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1126752A3 (en) * 2000-02-16 2003-05-02 The Boeing Company Chip scale packaging on CTE matched printed wiring boards
US6757968B2 (en) 2000-02-16 2004-07-06 The Boeing Company Chip scale packaging on CTE matched printed wiring boards
US7514781B2 (en) 2005-11-25 2009-04-07 Denso Corporation Circuit substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH118459A (ja) 表面実装部品のプリント配線板への実装構造
JP2001257306A (ja) 混成集積回路装置及びその製造方法
JPH05327249A (ja) 電子回路モジュール及びその製造方法
JP4086123B2 (ja) 半導体装置
JP2703861B2 (ja) 耐ストレスチップ部品及びその実装方法
JPH11163510A (ja) 電子部品の実装構造
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JP2000208557A (ja) 小型半導体装置および小型半導体装置の実装構造
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JPH0458189B2 (ja)
JPS6153852B2 (ja)
JPS59123291A (ja) 電子機器用回路基板
JPH06196838A (ja) 部品搭載済み基板
JP2842013B2 (ja) 混成集積回路装置
JP2906673B2 (ja) 半導体装置
JPH06152114A (ja) 電気回路配線基板及びその製造方法並びに電気回路装置
KR19990025691A (ko) 인쇄회로 기판
KR200317709Y1 (ko) 전자부품용 방열판 및 그 장착구조
JPH11307564A (ja) 半導体装置
JPH0125491Y2 (ja)
JP2003068920A (ja) 配線基板
JP2552514Y2 (ja) 混成集積回路
JP2000022032A (ja) 電子部品およびその実装方法
JPH05152459A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330