JPH1185018A - 暗号処理用半導体集積回路及び暗号アルゴリズム変更方法 - Google Patents

暗号処理用半導体集積回路及び暗号アルゴリズム変更方法

Info

Publication number
JPH1185018A
JPH1185018A JP9249230A JP24923097A JPH1185018A JP H1185018 A JPH1185018 A JP H1185018A JP 9249230 A JP9249230 A JP 9249230A JP 24923097 A JP24923097 A JP 24923097A JP H1185018 A JPH1185018 A JP H1185018A
Authority
JP
Japan
Prior art keywords
processing
encryption
circuit
data
randomizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9249230A
Other languages
English (en)
Inventor
Yukito Owaki
幸人 大脇
Hiroshige Fujii
洋重 藤井
Hideo Shimizu
秀夫 清水
Takehisa Kato
岳久 加藤
Naoki Endo
直樹 遠藤
Tokuji Masuda
篤司 増田
Hiroaki Nishi
宏晃 西
Kazunori Ouchi
和則 大内
Masatoshi Sekine
優年 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9249230A priority Critical patent/JPH1185018A/ja
Priority to US09/151,774 priority patent/US6327654B1/en
Publication of JPH1185018A publication Critical patent/JPH1185018A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/122—Hardware reduction or efficient architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 暗号の秘密保持特性の大幅な向上と高速な暗
号処理とを実装面積を低減しつつ実現することである。 【解決手段】 入力データを２分した一方の入力データ
を、ランダマイズ処理のアルゴリズムを決定する回路構
成情報に基づいてランダマイズ処理を行うランダマイズ
処理手段５と、ランダマイズ処理を行ったデータを入力
し、暗号処理を行う関数Ｆ部１と、入力データを２分し
た他方と関数Ｆ部１の出力データを入力して、双方の排
他的論理和を出力する排他的論理和回路３と、を有する
ようにしてある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、暗号処理用半導体
集積回路及び暗号アルゴリズム変更方法に関し、特に、
暗号の秘密保持特性の大幅な向上と高速な暗号処理とを
実装面積を低減しつつ実現する技術に関する。
【０００２】
【従来の技術】近年インターネット等の通信インフラの
発達等によりネット上でお金を決済するエレクトロニッ
クコマースが関心を集めているが、そのキー技術として
暗号化技術が存在する。通信する金額、承認内容等を暗
号化することで、途中で第３者による傍受があった場合
であっても内容の秘密性を保つためである。しかし、現
在のところ絶対確実な暗号化技術は存在していない。
【０００３】図１４は、従来の暗号処理用半導体集積回
路を示すブロック図である。この暗号処理用半導体集積
回路は、施錠と開錠の鍵が同一であり送信者と受信者で
その鍵を共有するものである。以下、基本アルゴリズム
を説明する。
【０００４】６４ビット（８バイト）ごとにブロック化
したテキスト入力を左右４バイトに分割し、一方の４バ
イトを関数Ｆ１０１に入力する。この関数Ｆでは、鍵デ
ータを用いてデータ処理を行い、そのデータと他方の４
バイトと排他的論理和（ＥＸＯＲ：丸に＋印）回路３に
より排他的論理和を取り、次の関数Ｆ１０１の入力とす
るようにしてある。このようにして、４バイト単位で関
数Ｆと鍵情報を用いてランダム化するという処理を繰り
返す。そして最後に左右４バイトを再び合成して８バイ
トの暗号文を得る。復号化は上記の処理を逆方向に順に
行うことで達成される。
【０００５】図１５は、図１４中の関数Ｆ１０１に用い
られている、現在標準となっているＤＥＳ（Data Encry
ption Standard）を示す。ここで、図中のＥは、３２ビ
ットを４８ビットに拡大する処理部である。また、Ｓ１
乃至Ｓ８は６ビットを４ビットに変換するテーブルを示
す。更に、Ｐは３２ビットのビット順を変換する処理部
である。このようにして、ＤＥＳでは入力の１段目と最
終出力部でデータの転置（permutation）を行ってい
る。
【０００６】このように、従来の暗号処理用半導体集積
回路においては、アルゴリズムが固定であるため、鍵の
全探索により解読が可能である。鍵の全探索を実用上不
可能とするには、例えば、図１４の段数を増やす等を行
い、暗号処理用半導体集積回路のハードウエア量を増加
させて、処理にかかる時間を増大させれば良い。
【０００７】
【発明が解決しようとする課題】しかしながら、暗号の
解読を事実上不可能にするために、暗号処理用の半導体
集積回路のハードウエア量を増加させたのでは、まず、
第１に、相当量のハードウエア量が必要であるため、半
導体集積回路の面積が増加してしまうという問題があっ
た、また、第２に相当量のハードウエア量を必要とする
ため、通常使用時での実行処理に時間がかかるという問
題があった。
【０００８】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、暗号の秘密保持特性
の大幅な向上と、高速な暗号処理とを実装面積を低減し
つつ実現する暗号処理用半導体集積回路及び暗号アルゴ
リズム変更方法を提供することにある。
【０００９】
【課題を解決するための手段】従来技術のようなハード
ウエア量を大きくして暗号の秘密保持の特性を向上させ
たのでは、実装面積が巨大化したり、大量の処理が必要
であるため処理速度が低下する問題がある。そこで、本
発明の発明者は、何か画期的な方法を用いることで上記
問題点が解決できないかを考えた。
【００１０】近年、外部入力信号に応じて回路構成が変
更可能な半導体集積回路リコンフイギュラブル回路がそ
の利用法の柔軟性から将来を嘱望されており、このリコ
ンフィギュラブル回路を用いて暗号処理のアルゴリズム
自体を変更するような構成にすれば、上記問題点が一気
に解決することに気が付いた。本発明者は、慎重な研究
を重ねた結果、以下の発明を行うことが出来た。
【００１１】請求項１の発明は、入力データを鍵データ
に基づいて暗号処理を行う暗号処理用半導体集積回路に
おいて、ランダマイズ処理のアルゴリズムを決定する回
路構成情報に基づいて、前記入力データのランダマイズ
処理を行うランダマイズ処理手段を有することを特徴と
する。
【００１２】上記発明の構成では、回路構成情報に基づ
いてランダマイズ処理を変更するようなランダマイズ処
理手段を設けてある。上記発明の構成によれば、暗号の
秘密保持特性の大幅な向上と、高速な暗号処理とを実装
面積を低減しつつ実現することができるのである。
【００１３】請求項２の発明は、入力データを２分し、
鍵データに基づいて暗号処理を行う暗号処理用半導体集
積回路において、前記入力データを２分した一方の入力
データを、ランダマイズ処理のアルゴリズムを決定する
回路構成情報に基づいてランダマイズ処理を行うランダ
マイズ処理手段と、前記ランダマイズ処理を行ったデー
タを入力し、暗号処理を行う関数Ｆ部と、前記入力デー
タを２分した他方と前記関数Ｆ部の出力データを入力し
て、双方の排他的論理和を出力する排他的論理和回路
と、を有することを特徴とする。
【００１４】上記発明の構成は、従来技術で説明した図
１４の回路にランダマイズ処理手段を設けるようにした
ものである。このように、本発明は、従来技術で用いら
れている暗号処理半導体集積回路にランダマイズ処理手
段を付加して実施することもできるのである。また、図
１に示すように、上記発明の構成を数段備えるようにす
ることによりより、秘密保持特性のさらなる向上を図る
こともできる。
【００１５】請求項３の発明は、入力データを２分し、
鍵データに基づいて暗号処理を行う暗号処理用半導体集
積回路において、入力したデータを、ランダマイズ処理
のアルゴリズムを決定する回路構成情報に基づいてラン
ダマイズ処理を行うランダマイズ処理手段と、前記ラン
ダマイズ処理を行ったデータを入力し、暗号処理を行う
関数Ｆ部と、前記入力データの他方と前記関数Ｆ部の出
力データを入力して、双方の排他的論理和を出力する排
他的論理和回路と、前記入力データを２分した一方のデ
ータと前記排他的論理和回路が出力したデータとを選択
して出力する第１のセレクタと、この第１のセレクタが
出力したデータを保持する第１のレジスタと、前記入力
データを２分した他方のデータと前記第１のレジスタが
出力したデータとを選択して出力する第２のセレクタ
と、この第２のセレクタが出力したデータを保持する第
２のレジスタと、を有し、繰り返して前記関数Ｆ部を利
用して暗号処理を行うことを特徴とする。
【００１６】上記発明の構成では、繰り返して前記関数
Ｆ部を利用して暗号処理を行うようにしてある。このよ
うに繰り返して利用することによって、よりハードウエ
ア量を減少させることが出来るので、実装面積を低減さ
せることが出来るのである。
【００１７】請求項４の発明は、前記請求項１乃至３の
ランダマイズ処理手段は、ランダマイズ処理のアルゴリ
ズムを決定する回路構成情報に基づいて、回路の配置を
行うリコンフィギュラブル回路で構成することを特徴と
する。
【００１８】上記発明の構成では、リコンフィギュラブ
ル回路を用いるようにしてある。リコンフィギュラブル
回路を用いることで、暗号の秘密保持特性の大幅な向上
と、高速な暗号処理とを実装面積を低減しつつ実現する
ことができるのである。
【００１９】請求項５の発明は、前記請求項１乃至３の
ランダマイズ処理手段は、入力されたデータに対する出
力を予めテーブル化しておき、対応するデータを出力す
るルックアップテーブル回路で構成することを特徴とす
る。
【００２０】上記発明の構成によれば、ルックアップテ
ーブル回路を用いることで、さらに実装面積を低減させ
ることが出来るのである。
【００２１】請求項６の発明は、前記請求項１乃至３の
ランダマイズ処理手段は、ランダマイズ処理のアルゴリ
ズムを決定する回路構成情報としてＲＯＭアドレス信号
を入力し、そのアドレスに示す回路構成情報を出力する
回路情報ＲＯＭと、この回路構成情報を入力して、ラン
ダマイズ処理を行うリコンフィギュラブル回路と、を備
えることを特徴とする。
【００２２】上記発明の構成では、回路構成情報として
ＲＯＭのアドレス信号を入力するようにしてあるので、
通信データ量を低減させることが出来る。従って、通信
時間を低減するとともにデータの破損の確率を低減させ
ることが出来るのである。
【００２３】請求項７の発明は、前記請求項１乃至３の
ランダマイズ処理手段は、ランダマイズ処理のアルゴリ
ズムを決定する回路構成情報としてタイマー調整信号を
入力し、送信チップ側とのカウンタの同期を取る内部タ
イマーと、この内部タイマーのカウンタ値からアドレス
を発生するアドレス発生部と、この発生したアドレス基
づき、そのアドレスに示す回路構成情報を出力する回路
情報ＲＯＭと、この回路構成情報を入力して、ランダマ
イズ処理を行うリコンフィギュラブル回路と、を備える
ことを特徴とする。
【００２４】上記発明の構成では、送信側と受信側でカ
ウンタ式タイマーを用いて同期を取って通信を行うよう
にしてある。上記発明の構成によれば、さらに通信情報
量が低減できるだけでなく、暗号破りの情報を得ること
が極めて困難となるのである。
【００２５】請求項８の発明は、前記請求項１乃至３の
ランダマイズ処理手段は、ランダマイズ処理のアルゴリ
ズムを決定する回路構成情報としてＲＡＭ書き換え信号
に基づいてプログラムを出力するプログラムＲＡＭと、
固定したアルゴリズムのプログラムを出力するプログラ
ムＲＯＭと、これらプログラムＲＡＭやプログラムＲＯ
Ｍが出力したプログラムを実行してランダマイズ処理を
行うＭＰＵと、を備えることを特徴とする。
【００２６】上記発明の構成では、暗号アルゴリズムを
ソフトウエアで実現し、ＭＰＵで処理をするようにして
ある。このように構成することで、プログラムＲＯＭに
固定したアルゴリズム部分は標準のＤＥＳ等のアルゴリ
ズムとすれば電源投入し即使用可能となると共に標準暗
号利用可能となり利便性が増すことができるのである。
【００２７】ここで、内部ＲＯＭに書き込んだプログラ
ムをアドレス情報あるいはカウンタタイマに指定される
アドレス情報で呼び出すようにすることが、可変性は低
減するが送信データ量を低減することができるという点
で好ましい。
【００２８】請求項９の発明は、前記請求項１乃至３の
ランダマイズ処理手段は、入力ビットの順番をランダマ
イズして出力を行うクロスバーで構成することを特徴と
する。
【００２９】上記発明の構成の如く、クロスバーを用い
ることにより高速に暗号化処理を行うことができる。ま
た、クロスバーを用いれば、逆関数は原理的にそのクロ
スバースイッチをデータを逆方向に伝送することで実現
できるため、逆関数が存在するか否かの判断の必要がな
くなるという利点もある。
【００３０】請求項１０の発明は、前記請求項４乃至９
のランダマイズ処理手段は、前記鍵データに基づいて、
暗号処理を行うことを特徴とする。
【００３１】上記発明の構成は、ランダマイズ処理手段
にも鍵データを入力するようにして、その鍵データに基
づいてランダマイズ処理を行うようにしてある。上記発
明の構成によれば、更に暗号の秘密保持特性の向上を図
ることが出来るのである。
【００３２】上記目的を達成するため、請求項１１の発
明は、暗号チップと、復号チップとの間で暗号のアルゴ
リズムを変更する方法であって、前記暗号チップが平文
を入力し、前記暗号チップがランダマイズ処理のアルゴ
リズムを決定する回路構成情報に基づいて回路構成を行
い、その回路構成で暗号化処理を行い、前記暗号チップ
が処理を行った暗号データ出力し、前記出力した暗号デ
ータを前記復号チップが入力し、前記復号チップが前記
回路構成情報に基づいて回路構成を行い、その回路構成
で復号化を行い、前記復号チップが復号化した平文を出
力することを特徴とする。
【００３３】上記発明の構成では、回路構成情報を用い
てランダマイズ処理を可変にすることにより、暗号アル
ゴリズムを変更して暗号の秘密保持性を向上させること
が出来るのである。
【００３４】
【発明の実施の形態】以下、本発明に係る暗号処理用半
導体集積回路及び暗号アルゴリズム変更方法の実施形態
について、図面を参照しながら詳細に説明する。
【００３５】図１は、第１の実施形態の暗号処理用半導
体集積回路を示すブロック図である。この暗号処理用半
導体集積回路は、入力したテキストデータを２分し、一
方のデータを回路構成情報に基づいて暗号アルゴリズム
を変更し、ランダマイズ処理を行うランダマイズ処理手
段５と、前記ランダマイズ処理を行ったデータを入力
し、暗号処理を行う関数Ｆ部１と、前記テキストデータ
の他方と前記関数Ｆ部１の出力データを入力して、双方
の排他的論理和を出力する排他的論理和回路３と、を有
するものである。また、本実施形態では、これらの構成
を数段有して秘密保持性を高めている。入力テキストデ
ータの一方は２段目の排他的論理和３に入力され、１段
目の排他的論理和回路３の出力はランダマイズ処理手段
５及び３段目の排他的論理和回路３に入力される構成で
ある。
【００３６】この実施形態は、ランダム化関数Ｆ部１の
一部の回路の入力信号のランダマイズ処理を行うランダ
マイズ処理手段５を設けたことが特徴である。このラン
ダマイズ処理手段５は、入力信号のランダマイズを行う
際にその処理が可変であることが特徴である。
【００３７】回路構成を随時変化させる等の処理を可変
にすることにより、暗号アルゴリズムを変更し、暗号の
秘密保持性を向上させている。暗号攻撃者は暗号化時の
回路情報、即ちアルゴリズム情報も入手しなければ解読
できない。特に、回路情報はチップのアーキテクチャに
依存するためそのチップのアーキテクチャ情報、あるい
はチップも入手せねば解読できない。このように、ラン
ダマイズ処理手段を設けることで、高速な暗号処理かつ
実装面積を低減しつつ、暗号の秘密保持特性の大幅な向
上を図ることができる。
【００３８】図２は、ランダマイズ処理手段５の第１の
実施例を示すブロック図である。図示の如く、関数Ｆ部
１を固定したＦ関数とし、ランダマイズ処理手段５に可
変なＲＦＵ（Reconfigurable Function Unit）５１で構
成するようにしたものである。ＲＦＵ５１は、回路構成
情報に基づいて回路の構成を行う。本実施例では、４個
のＲＦＵを用いているが、個々のＲＦＵに異なった回路
構成情報を与えてもよいし、同一の回路構成情報を与え
てもよい。このランダマイズ手段５は、まず、４バイト
（３２ビット）のデータを入力し、１バイトづつ各ＲＦ
Ｕに入力する。各ＲＦＵ５１は、鍵情報を用いてランダ
ム化処理を行い、関数Ｆ部１に出力する。ここで、本実
施例では、鍵情報を用いてランダム化処理を行っている
が、鍵情報を用いずにランダム化処理を行うようにして
もよい。すなわち、回路構成情報にて、ＲＦＵがランダ
マイズを行うので、このＲＦＵによるランダマイズのみ
でも暗号化を図ることが出来るからである。
【００３９】このように、ランダム処理手段５としてＲ
ＦＵを用いることで、高速な暗号処理かつ実装面積を低
減しつつ、暗号の秘密保持特性の大幅な向上を図ること
ができる。さらに、以下２つの利点を得る。第１に関数
Ｆ部の出力とデータとの排他的和を取る形ではＲＦＵ部
をどのような構成としても暗号化、復号化を同じ回路で
処理できる。即ち、後で述べる図９の例では少なくとも
逆関数が存在する関数を探し出しＲＦＵ部に構成しなけ
ればならないが、本実施形態では、ＲＦＵ部の自由度が
大きいという効果を奏する。
【００４０】第２にＲＦＵを何もビット操作を行わない
回路に構成する事により固定Ｆ関数で定義される暗号処
理を行うことが可能となる。例えば、図２の固定Ｆ関数
をＤＥＳのＦ関数とし電源投入時にはＲＦＵ部がリセッ
トされ何も処理しない関数となるように構成すれば、こ
のチップは電瀕投入時にはＤＥＳチップとして動作し暗
号処理を行いその後チップに回路構成情報を伝送する事
により暗号アルゴリズムを変化させる事が出来る。この
構成の利点は電源投入時での暗号アルゴリズムが確定す
ること、またそれを利用し回路構成情報等もこの電源役
入時に確定した暗号アルゴリズムで暗号化して送れる事
である。さらに、この固定関数ＦをＤＥＳ等標準暗号ア
ルゴリズムとすれば一般に用いられている標準手法ＤＥ
Ｓで暗号化された暗号文を復号化することが可能となり
利便性が増大する。
【００４１】図３は、ＲＦＵ５１の構成要素の例を示
す。図２ではバイト（８ビット）単位の処理となってい
るが簡単のため２ビット処理の例を示す。この２入力２
出力のＲＦＵ７は、信号Ｘ１，Ｘ２を入力し、所定の処
理を行い信号Ｙ１，Ｙ２を出力するのもある。各ＲＦＵ
７にはマルチプレクサ７１が備えられ、Ｍ００乃至Ｍ１
４の回路構成情報に基づいて出力を行う。ここで、鍵情
報を用いてランダマイズを行う場合には、例えば、回路
構成情報、入出力信号等と排他的論理和を取るようにし
てもよい。
【００４２】図４は、ランダマイズ処理手段５の第２の
実施例を示したブロック図である。この実施例では、ラ
ンダマイズ処理手段として、ルックアップテーブルを用
いている。このルックアップテーブルは、信号Ｘ１，Ｘ
２を入力し、その入力に対する出力を予めテーブル化し
ておき、対応する出力を信号Ｙ１，Ｙ２として出力する
のもある。ここで、鍵情報を用いてランダマイズを行う
場合には、例えば、入出力信号等と排他的論理和を取る
ようにしてもよい。このルックアップテーブルを用いる
ことで、さらに実装面積を低減しつつ、暗号の秘密保持
特性の大幅な向上を図ることができる。
【００４３】図５は、ランダマイズ処理手段５の第３の
実施例を示したブロック図である。この実施例では、ラ
ンダマイズ処理手段として、ＲＯＭアドレス信号を入力
し、そのアドレスに示す回路構成情報を出力する回路情
報ＲＯＭ５３と、この回路構成情報を入力して、ランダ
マイズ処理を行うリコンフィギュラブル回路５４と、を
備えてある。このランダマイズ処理手段５は、回路情報
をチップ内のメモリ、例えば、ＲＯＭに記憶し、外部か
らはそのアドレス情報を入力する。これにより回路構成
情報の総てを送信ずる必要が無くなり、回路構成情報が
膨大となる場合に通信のデータを縮減することができ
る。これにより、通信時間を削減することができ、さら
に、送信中にデータが破損する確率を低減することがで
きる。
【００４４】図６は、ランダマイズ処理手段５の第４の
実施例を示したブロック図である。この実施例では、カ
ウンタ式タイマーを用いることで、回路構成情報の蓄積
されているアドレスも送信せず内部で発生するようにし
たものである。このランダマイズ処理手段５は、タイマ
ー調整信号を入力し、送信チップ側とのカウンタの同期
を取る内部タイマー５５と、この内部タイマー５５のカ
ウンタ値からアドレスを発生するアドレス発生部５６
と、この発生したアドレス基づき、そのアドレスに示す
回路構成情報を出力する回路情報ＲＯＭ５３と、この回
路構成情報を入力して、ランダマイズ処理を行うリコン
フィギュラブル回路５４と、を備えてある。この実施例
ではさらに送信情報量が低減できるだけでなく、情報送
信時に攻撃者に傍受されても暗号破りの情報を得ること
が極めて困難となる。
【００４５】図７は、ランダマイズ処理手段５の第５の
実施例を示したブロック図である。この実施例では、暗
号アルゴリズムをソフトウェアで実現しプロセッサで処
理するシステムにおいてそのアルゴリズムの一部を書き
換えることにより暗号の強度を増しているものである。
【００４６】このランダマイズ処理手段５は、ＲＡＭ書
き換え信号に基づいてプログラムを出力するプログラム
ＲＡＭ５７と、固定したアルゴリズムのプログラムを出
力するプログラムＲＯＭ５８と、これらプログラムＲＡ
Ｍ５７やプログラムＲＯＭ５８が出力したプログラムを
実行してランダマイズ処理を行うＭＰＵ５９と、を備え
るものである。ここで、また、プログラムＲＡＭ５７の
書き換え信号はプログラムそのものである。この場合は
図４と同様に可変性が増すがデ一夕送信量が増大し、内
部ＲＯＭに書き込んだプログラムをアドレス情報あるい
はカウンタタイマに指定されるアドレス情報で呼び出す
事とすれば、可変性は低減するが送信データ量を低減す
ることができる。
【００４７】図８は、第２の実施形態の暗号処理用半導
体集積回路を示すブロック図である。この暗号処理用半
導体集積回路は、入力したテキストデータを２分し、回
路構成情報に基づいて暗号アルゴリズムを変更し、ラン
ダマイズ処理を行うランダマイズ処理手段５と、前記ラ
ンダマイズ処理を行ったデータを入力し、暗号処理を行
う関数Ｆ部１と、前記テキストデータの他方と前記関数
Ｆ部１の出力データを入力して、双方の排他的論理和を
出力する排他的論理和回路３とを有し、さらに、本実施
形態では、ハードウェアに実装する際に回路規模を小さ
くするために繰り返し関数Ｆを利用するようにしてあ
る。このために、テキストデータを２分しその各々のデ
ータと処理済みのデータとを選択して出力するセレクタ
１１と、セレクタ１１が出力したデータを保持するレジ
スタ１３を設けるようにしてある。このように構成する
ことで、ハードウエア量を低減して秘密保持性を高める
ことができる。
【００４８】図９は、第３の実施形態の暗号処理用半導
体集積回路を示すブロック図である。この暗号処理用半
導体集積回路は、第２の実施形態のようにテキストデー
タを２分しその各々のデータと処理済みのデータとを選
択して出力するセレクタ１１と、セレクタ１１が出力し
たデータを保持するレジスタ１３を設けるようにしてあ
る。このように構成することで、実装面積を低減して秘
密保持性を高めることができる。
【００４９】また、３２ビットデータをランダム化する
ＲＦＵがデータパス部に直接挿入されている事が特徴で
ある。関数Ｆ部１の出力と排他的和を取る図１の例と異
なりデー夕に依存した処理が可能となり暗号の強度が増
すという利点を持つ。ＲＦＵにおいてインヴォルーショ
ン関数といわれる逆関数が関数と同型である関数を実現
すれば暗号化、および復号化において同図の回路構成情
報をＲＦＵに与えればよく利便性が増す。インボルーシ
ョン関数でない場合にはＲＦＵ部で関数と逆関数をそれ
ぞれ実現し暗号化時と復号化時に使い分けるか両方回路
構成しデータパスを切り替える必要がある。
【００５０】図１０は、第４の実施形態の暗号処理用半
導体集積回路を示すブロック図である。この暗号処理用
半導体集積回路は、図９のランダマイズ処理手段とし
て、クロスバー１５を設けている。本実施形態のクロス
バー１５は、３２ビットの入力に対し３２ビットの出力
を行うが、その入力ビットの順番をランダマイズして出
力を行うようにしてある。例えば、入力の１ビット目は
５ビット目の出力にし、２ビット目は１８ビット目の出
力にする、といったことを行なう。このランダマイズ化
は回路構成情報を入力することにより行う。この回路構
成情報の入力は、まずバッファ１５１に一時的に保持さ
れ、シリパラ部１５３でシリアル信号をパラレル信号に
変換して、ラッチ部１５５で同期を取り所定のタイミン
グでクロスバー１５のデコード部に出力するようにす
る。
【００５１】本実施形態のようにクロスバーを用いるこ
とにより高速に暗号化処理を行うことができる。また、
本実施形態のようにクロスバーを用いれば、前述のイン
ボルーション関数になるため、インボルーション関数か
否かの判断の必要がなくなるという利点もある。
【００５２】図１１は、第５の実施形態の暗号処理用半
導体集積回路を示すブロック図である。この暗号処理用
半導体集積回路は、ランダマイズ処理手段としてＲＦＵ
１７を用い、更に、関数Ｆ部についてもＲＦＵ１９を用
いている。このため、回路がより可塑的となっている。
従って、自由度が高くなるため秘密保持性を向上させる
ことが出来る。また回路構成用メモリをリセット時に特
有の値を取るように設計することにより電源投入時の固
定的暗号化も可能である。
【００５３】図１２は、本実施形態の暗号アルゴリズム
変更方法を説明するための図面である。本実施形態で
は、リコンフィギュラブル暗号チップＡ２１とリコンフ
ィギュラブル暗号チップＢ２３の間の通信において暗号
アルゴリズムを使用することとする。まず、リコンフィ
ギュラブル暗号チップＡ２１に暗号化されていない文
（平文）が入力される。リコンフィギュラブル暗号チッ
プＡ２１は暗号化を行う。この暗号化には、回路構成情
報２７及び鍵２９に基づいて行う。この回路構成情報２
７及び鍵２９は送信側、すなわち、リコンフィギュラブ
ル暗号チップＡ２１が作成してもよいし、受信側、すな
わち、リコンフィギュラブル復号チップＡ２１が指定し
た回路構成情報２７及び鍵２９に基づいて暗号化するよ
うにしてもよい。後者の場合には、リコンフィギュラブ
ル暗号チップＡ２１は回路構成情報２７及び鍵２９をリ
コンフィギュラブル暗号チップＢ２３から入力を行い、
その後に暗号化を行う。暗号化された暗号テキスト３１
はリコンフィギュラブル復号チップＡ２３に送信され
る。リコンフィギュラブル暗号チップＡ２１が回路構成
情報２７及び鍵２９も併せて送信される。
【００５４】この方法では、回路構成情報を用いてラン
ダマイズ処理を可変にすることにより、暗号アルゴリズ
ムを変更して暗号の秘密保持性を向上させることが出来
る。また、回路構成情報を全て外部より入力する為、自
由度が増す事である。一方、回路構成情報が膨大となり
送信に時間がかかったり送信中にデー夕が破損する確率
が増大したりするという問題点がある。この場合には、
図５や図６で説明したような手法を用いることで、デー
ター通信量を減少させることもできる。
【００５５】図１３は、デー夕通信では無く蓄積メディ
アに応用した例を示した図である。例えば、映画等のコ
ンテンツに対して暗号化処理を行う場合には、そのコン
テンツの一部に回路構成情報や鍵情報を挿入して送信す
ることができる。この場合には、受信側のデコーダが回
路構成情報や鍵情報を抽出して、その後のコンテンツの
復号化処理を行うようにする。このように、ＲＦＵ情報
をメディアの一部に記憶させる事により暗号化、復号化
が可能となる。また、図７のようなチップ横成の場合に
は変更アルゴリズム部分をメディアの一部に記憶させる
ようにすればよい。
【００５６】
【発明の効果】以上説明したように本発明に係る暗号処
理用半導体集積回路及び暗号アルゴリズム変更方法よれ
ば、高速な暗号処理かつ実装面積を低減しつつ、暗号の
秘密保持特性の大幅な向上を図ることができる。
【図面の簡単な説明】
【図１】第１の実施形態の暗号処理用半導体集積回路を
示すブロック図である。
【図２】ランダマイズ処理手段５の第１の実施例を示し
たブロック図である。
【図３】リコンフィギュラブルファンクションユニット
（ＲＦＵ）の例を説明するための図である。
【図４】ランダマイズ処理手段５の第２の実施例を示し
たブロック図である。
【図５】ランダマイズ処理手段５の第３の実施例を示し
たブロック図である。
【図６】ランダマイズ処理手段５の第４の実施例を示し
たブロック図である。
【図７】ランダマイズ処理手段５の第５の実施例を示し
たブロック図である。
【図８】第２の実施形態の暗号処理用半導体集積回路を
示すブロック図である。
【図９】第３の実施形態の暗号処理用半導体集積回路を
示すブロック図である。
【図１０】第４の実施形態の暗号処理用半導体集積回路
を示すブロック図である。
【図１１】第５の実施形態の暗号処理用半導体集積回路
を示すブロック図である。
【図１２】暗号アルゴリズム変更方法を説明するための
図である。
【図１３】回路構成情報等の書き込みの蓄積メディアで
の例を説明するための図である。
【図１４】従来の暗号処理用半導体集積回路を示すブロ
ック図である。
【図１５】ＤＥＳのＦ関数を示すブロック図である。
【符号の説明】
１ 関数Ｆ ３ 排他的論理和回路 ５ ランダマイズ処理手段 ７ ２入力２出力ＲＦＵ ９ ２入力２出力ＬＵＴ １１ セレクタ １３ レジスタ １５ クロスバー １７，１９ ３２入力３２出力ＲＦＵ ２１ リコンフィギュラブル暗号チップ ２３ リコンフィギュラブル復号チップ ２５ 平文 ２７ 回路構成情報 ２９ 鍵 ３１ 暗号テキスト ５１ ８入力６出力ＲＦＵ ５３ 回路情報ＲＯＭ ５４ リコンフィギュラブル暗号回路 ５５ 内部タイマー ５６ アドレス発生部 ５７ プログラムＲＡＭ ５８ プログラムＲＯＭ ５９ ＭＰＵ ７１ マルチプレクサ ９１ ４ビットＬＵＴ １０１ 関数Ｆ １５１ バッファ １５２ シリパラ変換部 １５３ ラッチ部 １５４ デコーダ（ＤＥＣ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 岳久 東京都府中市東芝町１番地 株式会社東芝 府中工場内 (72)発明者 遠藤 直樹 東京都府中市東芝町１番地 株式会社東芝 府中工場内 (72)発明者 増田 篤司 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 西 宏晃 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 大内 和則 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内 (72)発明者 関根 優年 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 入力データを鍵データに基づいて暗号処
    理を行う暗号処理用半導体集積回路において、 ランダマイズ処理のアルゴリズムを決定する回路構成情
    報に基づいて、前記入力データのランダマイズ処理を行
    うランダマイズ処理手段を有することを特徴とする暗号
    処理用半導体集積回路。
  2. 【請求項２】 入力データを２分し、鍵データに基づい
    て暗号処理を行う暗号処理用半導体集積回路において、 前記入力データを２分した一方の入力データを、ランダ
    マイズ処理のアルゴリズムを決定する回路構成情報に基
    づいてランダマイズ処理を行うランダマイズ処理手段
    と、 前記ランダマイズ処理を行ったデータを入力し、暗号処
    理を行う関数Ｆ部と、前記入力データを２分した他方と
    前記関数Ｆ部の出力データを入力して、双方の排他的論
    理和を出力する排他的論理和回路と、 を有することを特徴とする暗号処理用半導体集積回路。
  3. 【請求項３】 入力データを２分し、鍵データに基づい
    て暗号処理を行う暗号処理用半導体集積回路において、 入力したデータを、ランダマイズ処理のアルゴリズムを
    決定する回路構成情報に基づいてランダマイズ処理を行
    うランダマイズ処理手段と、 前記ランダマイズ処理を行ったデータを入力し、暗号処
    理を行う関数Ｆ部と、前記入力データの他方と前記関数
    Ｆ部の出力データを入力して、双方の排他的論理和を出
    力する排他的論理和回路と、 前記入力データを２分した一方のデータと前記排他的論
    理和回路が出力したデータとを選択して出力する第１の
    セレクタと、 この第１のセレクタが出力したデータを保持する第１の
    レジスタと、 前記入力データを２分した他方のデータと前記第１のレ
    ジスタが出力したデータとを選択して出力する第２のセ
    レクタと、 この第２のセレクタが出力したデータを保持する第２の
    レジスタと、 を有し、繰り返して前記関数Ｆ部を利用して暗号処理を
    行うことを特徴とする暗号処理用半導体集積回路。
  4. 【請求項４】 前記ランダマイズ処理手段は、 ランダマイズ処理のアルゴリズムを決定する回路構成情
    報に基づいて、回路の配置を行うリコンフィギュラブル
    回路で構成することを特徴とする請求項１乃至３のいず
    れかに記載の暗号処理用半導体集積回路。
  5. 【請求項５】 前記ランダマイズ処理手段は、 入力されたデータに対する出力を予めテーブル化してお
    き、対応するデータを出力するルックアップテーブル回
    路で構成することを特徴とする請求項１乃至３のいずれ
    かに記載の暗号処理用半導体集積回路。
  6. 【請求項６】 前記ランダマイズ処理手段は、 ランダマイズ処理のアルゴリズムを決定する回路構成情
    報としてＲＯＭアドレス信号を入力し、そのアドレスに
    示す回路構成情報を出力する回路情報ＲＯＭと、 この回路構成情報を入力して、ランダマイズ処理を行う
    リコンフィギュラブル回路と、 を備えることを特徴とする請求項１乃至３のいずれかに
    記載の暗号処理用半導体集積回路。
  7. 【請求項７】 前記ランダマイズ処理手段は、 ランダマイズ処理のアルゴリズムを決定する回路構成情
    報としてタイマー調整信号を入力し、送信チップ側との
    カウンタの同期を取る内部タイマーと、 この内部タイマーのカウンタ値からアドレスを発生する
    アドレス発生部と、 この発生したアドレス基づき、そのアドレスに示す回路
    構成情報を出力する回路情報ＲＯＭと、 この回路構成情報を入力して、ランダマイズ処理を行う
    リコンフィギュラブル回路と、 を備えることを特徴とする請求項１乃至３のいずれかに
    記載の暗号処理用半導体集積回路。
  8. 【請求項８】 前記ランダマイズ処理手段は、 ランダマイズ処理のアルゴリズムを決定する回路構成情
    報としてＲＡＭ書き換え信号に基づいてプログラムを出
    力するプログラムＲＡＭと、 固定したアルゴリズムのプログラムを出力するプログラ
    ムＲＯＭと、 これらプログラムＲＡＭやプログラムＲＯＭが出力した
    プログラムを実行してランダマイズ処理を行うＭＰＵ
    と、 を備えることを特徴とする請求項１乃至３のいずれかに
    記載の暗号処理用半導体集積回路。
  9. 【請求項９】 前記ランダマイズ処理手段は、 入力ビットの順番をランダマイズして出力を行うクロス
    バーで構成することを特徴とする請求項１乃至３のいず
    れかに記載の暗号処理用半導体集積回路。
  10. 【請求項１０】 前記ランダマイズ処理手段は、 前記鍵データに基づいて、暗号処理を行うことを特徴と
    する請求項４乃至９のいずれかに記載の暗号処理用半導
    体集積回路。
  11. 【請求項１１】 暗号チップと、復号チップとの間で暗
    号のアルゴリズムを変更する方法であって、 前記暗号チップが平文を入力し、 前記暗号チップがランダマイズ処理のアルゴリズムを決
    定する回路構成情報に基づいて回路構成を行い、その回
    路構成で暗号化処理を行い、 前記暗号チップが処理を行った暗号データ出力し、 前記出力した暗号データを前記復号チップが入力し、 前記復号チップが前記回路構成情報に基づいて回路構成
    を行い、その回路構成で復号化を行い、 前記復号チップが復号化した平文を出力することを特徴
    とする暗号アルゴリズム変更方法。
JP9249230A 1997-09-12 1997-09-12 暗号処理用半導体集積回路及び暗号アルゴリズム変更方法 Pending JPH1185018A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9249230A JPH1185018A (ja) 1997-09-12 1997-09-12 暗号処理用半導体集積回路及び暗号アルゴリズム変更方法
US09/151,774 US6327654B1 (en) 1997-09-12 1998-09-11 Semiconductor integrated circuit for cryptographic process and encryption algorithm alternating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9249230A JPH1185018A (ja) 1997-09-12 1997-09-12 暗号処理用半導体集積回路及び暗号アルゴリズム変更方法

Publications (1)

Publication Number Publication Date
JPH1185018A true JPH1185018A (ja) 1999-03-30

Family

ID=17189868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9249230A Pending JPH1185018A (ja) 1997-09-12 1997-09-12 暗号処理用半導体集積回路及び暗号アルゴリズム変更方法

Country Status (2)

Country Link
US (1) US6327654B1 (ja)
JP (1) JPH1185018A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377173B1 (ko) * 2000-05-25 2003-03-26 주식회사 하이닉스반도체 데이터 암호화 표준 알고리즘을 이용한 암호화 장치
JP2007094377A (ja) * 2005-08-31 2007-04-12 Canon Inc 暗号処理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493825B1 (en) * 1998-06-29 2002-12-10 Emc Corporation Authentication of a host processor requesting service in a data processing network
JP2001339719A (ja) * 2000-05-24 2001-12-07 Thine Electronics Inc ディジタル画像伝送用符号化器
JP3447053B2 (ja) * 2001-03-09 2003-09-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 組み合わせ回路、該組み合わせ回路を使用する符号化装置、復号装置、および半導体デバイス
JP4986206B2 (ja) * 2006-02-22 2012-07-25 株式会社日立製作所 暗号処理方法及び暗号処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740249A (en) * 1996-04-09 1998-04-14 Kabushiki Kaisha Toshiba Encryption apparatus and method capable of controlling encryption process in accordance with an internal state
US6031911A (en) * 1996-07-18 2000-02-29 Entrust Technologies, Ltd. Practical S box design
US5949884A (en) * 1996-11-07 1999-09-07 Entrust Technologies, Ltd. Design principles of the shade cipher
CA2302784A1 (en) * 1997-09-17 1999-03-25 Frank C. Luyster Improved block cipher method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377173B1 (ko) * 2000-05-25 2003-03-26 주식회사 하이닉스반도체 데이터 암호화 표준 알고리즘을 이용한 암호화 장치
JP2007094377A (ja) * 2005-08-31 2007-04-12 Canon Inc 暗号処理装置

Also Published As

Publication number Publication date
US6327654B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
US7295671B2 (en) Advanced encryption standard (AES) hardware cryptographic engine
EP0802653B1 (en) Multi-cycle non-parallel data encryption engine
US5345508A (en) Method and apparatus for variable-overhead cached encryption
JP6084757B2 (ja) 可変入力長調整可能暗号の構造および使用
US20110255689A1 (en) Multiple-mode cryptographic module usable with memory controllers
GB2447552A (en) Galois/Counter Mode Advanced Encryption Standard authenticated encrypted messaging with pre-calculation of round keys
CN109981249B (zh) 基于拉链式动态散列和nlfsr的加密解密方法及装置
JP2628660B2 (ja) 暗号化／復号方法および装置
WO1995006373A1 (en) Method and apparatus for decryption using cache storage
US8122075B2 (en) Pseudorandom number generator and encryption device using the same
US7447311B2 (en) Method of designing optimum encryption function and optimized encryption apparatus in a mobile communication system
EP1351430B1 (en) Expansion key generating device, encryption device and encryption system
US6873707B1 (en) Hardware-based encryption/decryption employing cycle stealing
JP3769804B2 (ja) 解読化方法および電子機器
JPH1185018A (ja) 暗号処理用半導体集積回路及び暗号アルゴリズム変更方法
Venkatesha et al. AES based algorithm for image encryption and decryption
Landge et al. VHDL based Blowfish implementation for secured embedded system design
Naidu et al. Design of high throughput and area efficient advanced encryption system core
JPH04335730A (ja) 暗号送信装置、暗号受信装置、暗号通信システム
JPH09200196A (ja) 暗号通信方式
Abdulsamad et al. Analysis of the Cryptography Methods for Design of Crypto-Processor
US7583800B2 (en) Encryption apparatus and method in a wireless communications system
KR100226867B1 (ko) 무선 통신의 스트림 암호 시스템
Srivaishnavi et al. Design and Implementation of Efficient Block Cipher
US20240187402A1 (en) AES-GCM Engine Optimized for Execute-in-Place Authenticated Decryption