JPH1187203A - 基板の貼り合わせ方法 - Google Patents
基板の貼り合わせ方法Info
- Publication number
- JPH1187203A JPH1187203A JP26491297A JP26491297A JPH1187203A JP H1187203 A JPH1187203 A JP H1187203A JP 26491297 A JP26491297 A JP 26491297A JP 26491297 A JP26491297 A JP 26491297A JP H1187203 A JPH1187203 A JP H1187203A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- wafers
- bonding
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 周辺部における非接着部の幅が狭くて、その
後の処理が容易な貼り合わせ基板を形成する。 【解決手段】 一対のＳｉウェハ１１、１２同士を接触
させてそれらの吸着力による接着を終了した後に、Ｓｉ
ウェハ１１、１２の少なくとも一方の周辺部に圧力を加
え、これらの周辺部同士を接触させて接着させる。Ｓｉ
ウェハ１１、１２の周辺部同士に大きな隙間が存在して
いて吸着力による接着が周辺部で生じない場合でも、周
辺部同士を圧力で強制的に接触させて接着させるので、
周辺部における非接着部の幅が狭くて、その後の処理で
剥離等が生じにくい。
後の処理が容易な貼り合わせ基板を形成する。 【解決手段】 一対のＳｉウェハ１１、１２同士を接触
させてそれらの吸着力による接着を終了した後に、Ｓｉ
ウェハ１１、１２の少なくとも一方の周辺部に圧力を加
え、これらの周辺部同士を接触させて接着させる。Ｓｉ
ウェハ１１、１２の周辺部同士に大きな隙間が存在して
いて吸着力による接着が周辺部で生じない場合でも、周
辺部同士を圧力で強制的に接触させて接着させるので、
周辺部における非接着部の幅が狭くて、その後の処理で
剥離等が生じにくい。
Description
【０００１】
【発明の属する技術分野】本願の発明は、一対の基板同
士を貼り合わせて貼り合わせ基板を形成するための基板
の貼り合わせ方法に関するものである。
士を貼り合わせて貼り合わせ基板を形成するための基板
の貼り合わせ方法に関するものである。
【０００２】
【従来の技術】例えばＳＯＩ構造の半導体装置を製造す
るための一つの方法として、第１の半導体ウェハの表面
上に絶縁膜と平坦化加工膜とを順次に形成し、平坦化加
工膜を介して第１の半導体ウェハに第２の半導体ウェハ
を貼り合わせ、第１の半導体ウェハを裏面側から研削し
て、絶縁膜のうちで第２の半導体ウェハとは反対側の面
に第１の半導体ウェハから形成された半導体薄膜を有す
る貼り合わせＳＯＩウェハを形成する方法がある。
るための一つの方法として、第１の半導体ウェハの表面
上に絶縁膜と平坦化加工膜とを順次に形成し、平坦化加
工膜を介して第１の半導体ウェハに第２の半導体ウェハ
を貼り合わせ、第１の半導体ウェハを裏面側から研削し
て、絶縁膜のうちで第２の半導体ウェハとは反対側の面
に第１の半導体ウェハから形成された半導体薄膜を有す
る貼り合わせＳＯＩウェハを形成する方法がある。
【０００３】図２は、一対のＳｉウェハ同士を貼り合わ
せるための一般的な方法を示している。この方法では、
図２（ａ）に示す様に、絶縁膜としてのＳｉＯ2 膜（図
示せず）と平坦化加工膜としての多結晶Ｓｉ膜（図示せ
ず）とが表面上に順次に形成されていてボンドウェハと
称されているＳｉウェハ１１と、ベースウェハと称され
ていてＳｉウェハ１１に貼り合わされるべきＳｉウェハ
１２とを用意する。
せるための一般的な方法を示している。この方法では、
図２（ａ）に示す様に、絶縁膜としてのＳｉＯ2 膜（図
示せず）と平坦化加工膜としての多結晶Ｓｉ膜（図示せ
ず）とが表面上に順次に形成されていてボンドウェハと
称されているＳｉウェハ１１と、ベースウェハと称され
ていてＳｉウェハ１１に貼り合わされるべきＳｉウェハ
１２とを用意する。
【０００４】この貼り合わせはＳｉウェハ１１、１２の
貼り合わせ面に介在する水や水酸基の作用による水素結
合によって達成されると考えられているので、十分な水
素結合力を得るために、貼り合わせに先立って、Ｓｉウ
ェハ１１、１２の貼り合わせ面に親水性処理を施すと共
に塵埃を除去する。
貼り合わせ面に介在する水や水酸基の作用による水素結
合によって達成されると考えられているので、十分な水
素結合力を得るために、貼り合わせに先立って、Ｓｉウ
ェハ１１、１２の貼り合わせ面に親水性処理を施すと共
に塵埃を除去する。
【０００５】親水性処理としては、弗酸による処理とア
ンモニア過酸化水素水混合液による処理とを連続的に行
う。この親水性処理によって、Ｓｉウェハ１１、１２の
貼り合わせ面の水酸基が増加する。なお、親水性処理と
しては弗酸による処理のみでもよい。
ンモニア過酸化水素水混合液による処理とを連続的に行
う。この親水性処理によって、Ｓｉウェハ１１、１２の
貼り合わせ面の水酸基が増加する。なお、親水性処理と
しては弗酸による処理のみでもよい。
【０００６】親水性処理の後、真空チャック１３の平坦
な多孔質部材１４でＳｉウェハ１１を吸引し、このＳｉ
ウェハ１１上にＳｉウェハ１２を位置合わせして載置す
る。しかし、この状態では、空気の粘性抵抗等のために
Ｓｉウェハ１１、１２同士の間に数μｍの間隔が生じて
いて、Ｓｉウェハ１１、１２同士は接着しない。
な多孔質部材１４でＳｉウェハ１１を吸引し、このＳｉ
ウェハ１１上にＳｉウェハ１２を位置合わせして載置す
る。しかし、この状態では、空気の粘性抵抗等のために
Ｓｉウェハ１１、１２同士の間に数μｍの間隔が生じて
いて、Ｓｉウェハ１１、１２同士は接着しない。
【０００７】そこで、図２（ｂ）に示す様に、押し棒１
５でＳｉウェハ１２の中心部に圧力を加えて、Ｓｉウェ
ハ１１、１２の中心部同士を接触させる。すると、この
接触部同士が上述の水素結合力で接着し、更に、図２
（ｃ）に示す様に、水素結合力による接着がＳｉウェハ
１１、１２の周辺部へ進行する自己接着が生じる。この
結果、図３（ａ）に示す様に、Ｓｉウェハ１１、１２同
士が貼り合わされた貼り合わせＳｉウェハ１６が形成さ
れる。
５でＳｉウェハ１２の中心部に圧力を加えて、Ｓｉウェ
ハ１１、１２の中心部同士を接触させる。すると、この
接触部同士が上述の水素結合力で接着し、更に、図２
（ｃ）に示す様に、水素結合力による接着がＳｉウェハ
１１、１２の周辺部へ進行する自己接着が生じる。この
結果、図３（ａ）に示す様に、Ｓｉウェハ１１、１２同
士が貼り合わされた貼り合わせＳｉウェハ１６が形成さ
れる。
【０００８】ところで、インゴットから切断されて形成
されたＳｉウェハ１１、１２には研磨や面取り等が施さ
れるが、この研磨等のために、図３（ｂ）に示す様に、
Ｓｉウェハ１１、１２の周辺部に、０．１５〜０．５ｍ
ｍ程度の幅Ａを有する面取り部以外に、厚さの僅かに薄
い部分が１．０〜２．０ｍｍ程度の幅Ｂで形成されてし
まう。
されたＳｉウェハ１１、１２には研磨や面取り等が施さ
れるが、この研磨等のために、図３（ｂ）に示す様に、
Ｓｉウェハ１１、１２の周辺部に、０．１５〜０．５ｍ
ｍ程度の幅Ａを有する面取り部以外に、厚さの僅かに薄
い部分が１．０〜２．０ｍｍ程度の幅Ｂで形成されてし
まう。
【０００９】この厚さの薄い部分ではＳｉウェハ１１、
１２同士の間隔が広過ぎて自己接着が生じないので、厚
さの薄い部分が非接着部になる。貼り合わせＳｉウェハ
１６に非接着部を残存させておくと、ＳＯＩ構造の半導
体装置を製造するためのその後の工程でこの非接着部が
剥離する可能性があって、半導体装置の歩留りが低下す
る。
１２同士の間隔が広過ぎて自己接着が生じないので、厚
さの薄い部分が非接着部になる。貼り合わせＳｉウェハ
１６に非接着部を残存させておくと、ＳＯＩ構造の半導
体装置を製造するためのその後の工程でこの非接着部が
剥離する可能性があって、半導体装置の歩留りが低下す
る。
【００１０】そこで、図３（ａ）に示した状態から貼り
合わせＳｉウェハ１６の表裏を反転させ、図３（ｂ）中
に一点鎖線で示す様に、非接着部を除去するために主に
Ｓｉウェハ１１の周辺部に対して１．０ｍｍ程度の幅Ｃ
の面取りを施している。なお、主にＳｉウェハ１１に対
して面取りを施すのは、貼り合わせＳｉウェハ１６の径
を一定に維持するためである。
合わせＳｉウェハ１６の表裏を反転させ、図３（ｂ）中
に一点鎖線で示す様に、非接着部を除去するために主に
Ｓｉウェハ１１の周辺部に対して１．０ｍｍ程度の幅Ｃ
の面取りを施している。なお、主にＳｉウェハ１１に対
して面取りを施すのは、貼り合わせＳｉウェハ１６の径
を一定に維持するためである。
【００１１】また、貼り合わせＳｉウェハ１６の周辺部
における面取りの幅Ｃよりも非接着部の幅Ｂの方が広い
可能性も高いので、図３（ｂ）の状態からＳｉウェハ１
１を研削して形成したＳｉ薄膜がその後の工程で剥離す
るのを防止するために、このＳｉ薄膜のうちで非接着部
の部分を予め強制的に剥離している。
における面取りの幅Ｃよりも非接着部の幅Ｂの方が広い
可能性も高いので、図３（ｂ）の状態からＳｉウェハ１
１を研削して形成したＳｉ薄膜がその後の工程で剥離す
るのを防止するために、このＳｉ薄膜のうちで非接着部
の部分を予め強制的に剥離している。
【００１２】
【発明が解決しようとする課題】しかし、図２、３に示
した本願の発明の一従来例では、貼り合わせＳｉウェハ
１６の周辺部における非接着部の幅Ｂが広いので、非接
着部を除去するための面取りの幅Ｃも広かった。このた
め、面取り工程で貼り合わせＳｉウェハ１６に欠け等の
不良の発生する可能性が高くて、半導体装置の歩留りが
低かった。
した本願の発明の一従来例では、貼り合わせＳｉウェハ
１６の周辺部における非接着部の幅Ｂが広いので、非接
着部を除去するための面取りの幅Ｃも広かった。このた
め、面取り工程で貼り合わせＳｉウェハ１６に欠け等の
不良の発生する可能性が高くて、半導体装置の歩留りが
低かった。
【００１３】一方、Ｓｉウェハ１１、１２のうちで半導
体装置が形成されない部分つまり周辺部に、Ｓｉウェハ
１１、１２を識別するためのウェハ番号がレーザで刻印
されている。しかし、上述の欠けによってこのウェハ番
号が判読不能になる可能性も高く、半導体装置の製造に
支障を生じ易かった。
体装置が形成されない部分つまり周辺部に、Ｓｉウェハ
１１、１２を識別するためのウェハ番号がレーザで刻印
されている。しかし、上述の欠けによってこのウェハ番
号が判読不能になる可能性も高く、半導体装置の製造に
支障を生じ易かった。
【００１４】また、上述の様に、Ｓｉウェハ１１の研削
で形成したＳｉ薄膜のうちで非接着部の部分を予め強制
的に剥離しているが、非接着部の幅Ｂが広い。このた
め、Ｓｉ薄膜を剥離するために必要な時間も長く、半導
体装置を高いスループットで製造することが困難であっ
た。
で形成したＳｉ薄膜のうちで非接着部の部分を予め強制
的に剥離しているが、非接着部の幅Ｂが広い。このた
め、Ｓｉ薄膜を剥離するために必要な時間も長く、半導
体装置を高いスループットで製造することが困難であっ
た。
【００１５】つまり、図２、３に示した本願の発明の一
従来例で形成した貼り合わせＳｉウェハ１６では、周辺
部における非接着部の幅が広いので、その後の処理が容
易ではなかった。従って、本願の発明は、周辺部におけ
る非接着部の幅が狭くて、その後の処理が容易な貼り合
わせ基板を形成することかできる方法を提供することを
目的としている。
従来例で形成した貼り合わせＳｉウェハ１６では、周辺
部における非接着部の幅が広いので、その後の処理が容
易ではなかった。従って、本願の発明は、周辺部におけ
る非接着部の幅が狭くて、その後の処理が容易な貼り合
わせ基板を形成することかできる方法を提供することを
目的としている。
【００１６】
【課題を解決するための手段】請求項１に係る基板の貼
り合わせ方法では、一対の基板の周辺部同士に大きな隙
間が存在していて吸着力による接着が周辺部で生じない
場合でも、周辺部同士を圧力で強制的に接触させて接着
させるので、周辺部における非接着部の幅が狭い。
り合わせ方法では、一対の基板の周辺部同士に大きな隙
間が存在していて吸着力による接着が周辺部で生じない
場合でも、周辺部同士を圧力で強制的に接触させて接着
させるので、周辺部における非接着部の幅が狭い。
【００１７】請求項２に係る基板の貼り合わせ方法で
は、中心部から中心部以外の部分つまり周辺部へ接着を
進行させるので、例えば周辺部の一部から反対側の周辺
部へ接着を進行させる場合に比べて、接着の進行に要す
る時間が短い。しかも、中心部から接着を開始しても、
一対の基板の周辺部同士を加圧で強制的に接触させて接
着させるので、周辺部における非接着部の幅が狭い。
は、中心部から中心部以外の部分つまり周辺部へ接着を
進行させるので、例えば周辺部の一部から反対側の周辺
部へ接着を進行させる場合に比べて、接着の進行に要す
る時間が短い。しかも、中心部から接着を開始しても、
一対の基板の周辺部同士を加圧で強制的に接触させて接
着させるので、周辺部における非接着部の幅が狭い。
【００１８】
【発明の実施の形態】以下、一対のＳｉウェハ同士の貼
り合わせに適用した本願の発明の一実施形態を、図１を
参照しながら説明する。本実施形態でも、水素結合力に
よる接着がＳｉウェハ１１、１２の中心部から周辺部へ
進行する自己接着を生じさせるまでは、図２、３に示し
た一従来例と実質的に同様の工程を実行する。
り合わせに適用した本願の発明の一実施形態を、図１を
参照しながら説明する。本実施形態でも、水素結合力に
よる接着がＳｉウェハ１１、１２の中心部から周辺部へ
進行する自己接着を生じさせるまでは、図２、３に示し
た一従来例と実質的に同様の工程を実行する。
【００１９】しかし、本実施形態では、図３（ａ）に示
した様に自己接着が終了した後、直ちに、図１に示す様
に、Ｓｉウェハ１１、１２の周端から幅５〜１０ｍｍの
周辺部に環帯状の治具１７で圧力を加え、Ｓｉウェハ１
１、１２の周辺部同士を弾性変形させて互いに接触させ
て、これらの周辺部でも水素結合力による接着を生じさ
せる。
した様に自己接着が終了した後、直ちに、図１に示す様
に、Ｓｉウェハ１１、１２の周端から幅５〜１０ｍｍの
周辺部に環帯状の治具１７で圧力を加え、Ｓｉウェハ１
１、１２の周辺部同士を弾性変形させて互いに接触させ
て、これらの周辺部でも水素結合力による接着を生じさ
せる。
【００２０】Ｓｉウェハ１１、１２の周辺部同士が接着
すると、治具１７によるＳｉウェハ１１、１２の周辺部
への圧力を解除しても、Ｓｉウェハ１１、１２の弾性応
力よりも接着力の方が強ければ、Ｓｉウェハ１１、１２
の周辺部同士の接着が維持される。
すると、治具１７によるＳｉウェハ１１、１２の周辺部
への圧力を解除しても、Ｓｉウェハ１１、１２の弾性応
力よりも接着力の方が強ければ、Ｓｉウェハ１１、１２
の周辺部同士の接着が維持される。
【００２１】従って、以上の実施形態で形成した貼り合
わせＳｉウェハ１８の周辺部における非接着部の幅は、
図２、３に示した一従来例で形成した貼り合わせＳｉウ
ェハ１６の周辺部における非接着部の幅Ｂよりも狭い。
このため、非接着部を除去するための面取りの幅も狭く
てよく、面取り工程で貼り合わせＳｉウェハ１８に欠け
等の不良の発生する可能性が低くて、半導体装置の歩留
りが高い。
わせＳｉウェハ１８の周辺部における非接着部の幅は、
図２、３に示した一従来例で形成した貼り合わせＳｉウ
ェハ１６の周辺部における非接着部の幅Ｂよりも狭い。
このため、非接着部を除去するための面取りの幅も狭く
てよく、面取り工程で貼り合わせＳｉウェハ１８に欠け
等の不良の発生する可能性が低くて、半導体装置の歩留
りが高い。
【００２２】また、この様に非接着部の幅が狭ければ、
幅１ｍｍの面取り部よりも内側の部分が剥離する可能性
が低いので、Ｓｉウェハ１１、１２に刻印されているウ
ェハ番号が判読不能になる可能性も低く、半導体装置の
製造に支障を生じにくい。更に、上述の様に非接着部の
幅が狭いので、この後のＳｉウェハ１１の研削で形成す
るＳｉ薄膜のうちで非接着部の部分を予め強制的に剥離
するために必要な時間も短く、半導体装置を高いスルー
プットで製造することができる。
幅１ｍｍの面取り部よりも内側の部分が剥離する可能性
が低いので、Ｓｉウェハ１１、１２に刻印されているウ
ェハ番号が判読不能になる可能性も低く、半導体装置の
製造に支障を生じにくい。更に、上述の様に非接着部の
幅が狭いので、この後のＳｉウェハ１１の研削で形成す
るＳｉ薄膜のうちで非接着部の部分を予め強制的に剥離
するために必要な時間も短く、半導体装置を高いスルー
プットで製造することができる。
【００２３】なお、以上の実施形態では、一対のＳｉウ
ェハ１１、１２のうちでＳｉウェハ１２にのみ治具１７
で圧力を加えているが、一対のＳｉウェハ１１、１２の
両方に圧力を加えてもよい。また、上述の実施形態で
は、押し棒１５でＳｉウェハ１２の中心部に圧力を加え
て、この中心部から周辺部へ進行する自己接着を生じさ
せているが、中心部以外の部分から自己接着を生じさせ
てもよい。
ェハ１１、１２のうちでＳｉウェハ１２にのみ治具１７
で圧力を加えているが、一対のＳｉウェハ１１、１２の
両方に圧力を加えてもよい。また、上述の実施形態で
は、押し棒１５でＳｉウェハ１２の中心部に圧力を加え
て、この中心部から周辺部へ進行する自己接着を生じさ
せているが、中心部以外の部分から自己接着を生じさせ
てもよい。
【００２４】また、上述の実施形態は一対のＳｉウェハ
１１、１２同士の貼り合わせに本願の発明を適用したも
のであるが、Ｓｉウェハ１１、１２以外の半導体ウェハ
同士の貼り合わせや半導体ウェハ以外の基板の貼り合わ
せにも本願の発明を適用することができる。
１１、１２同士の貼り合わせに本願の発明を適用したも
のであるが、Ｓｉウェハ１１、１２以外の半導体ウェハ
同士の貼り合わせや半導体ウェハ以外の基板の貼り合わ
せにも本願の発明を適用することができる。
【００２５】
【発明の効果】請求項１に係る基板の貼り合わせ方法で
は、周辺部における非接着部の幅が狭いので、その後の
処理が容易な貼り合わせ基板を形成することかできる。
は、周辺部における非接着部の幅が狭いので、その後の
処理が容易な貼り合わせ基板を形成することかできる。
【００２６】請求項２に係る基板の貼り合わせ方法で
は、接着の進行に要する時間が短く、しかも、周辺部に
おける非接着部の幅が狭いので、その後の処理が容易な
貼り合わせ基板を高いスループットで形成することかで
きる。
は、接着の進行に要する時間が短く、しかも、周辺部に
おける非接着部の幅が狭いので、その後の処理が容易な
貼り合わせ基板を高いスループットで形成することかで
きる。
【図１】本願の発明の一実施形態の最後の工程を示す側
断面図である。
断面図である。
【図２】基板を貼り合わせるための一般的な方法を工程
順に示す側断面図である。
順に示す側断面図である。
【図３】（ａ）は本願の発明の一従来例の最後の工程を
示す側断面図、（ｂ）は一従来例で形成した貼り合わせ
基板の周辺部近傍の側断面図である。
示す側断面図、（ｂ）は一従来例で形成した貼り合わせ
基板の周辺部近傍の側断面図である。
１１、１２…Ｓｉウェハ（基板）、１８…貼り合わせＳ
ｉウェハ
ｉウェハ
Claims (2)
- 【請求項１】 一対の基板の一部同士を接触させ、前記
一対の基板同士の吸着力による接着を前記接触部からこ
の接触部以外の部分へ進行させて、前記一対の基板同士
を貼り合わせる基板の貼り合わせ方法において、 前記接着の終了後に前記一対の基板の少なくとも一方の
周辺部に圧力を加え、前記一対の基板の周辺部同士を接
触させて接着させることを特徴とする基板の貼り合わせ
方法。 - 【請求項２】 前記一対の基板の夫々の中心部を前記一
部にする請求項１記載の基板の貼り合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26491297A JPH1187203A (ja) | 1997-09-11 | 1997-09-11 | 基板の貼り合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26491297A JPH1187203A (ja) | 1997-09-11 | 1997-09-11 | 基板の貼り合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187203A true JPH1187203A (ja) | 1999-03-30 |
Family
ID=17409941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26491297A Pending JPH1187203A (ja) | 1997-09-11 | 1997-09-11 | 基板の貼り合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187203A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036279A (ja) * | 2000-01-07 | 2007-02-08 | Canon Inc | 半導体基板の作製方法 |
| JP2007515779A (ja) * | 2003-05-19 | 2007-06-14 | ジプトロニクス・インコーポレイテッド | 室温共有結合方法 |
| JP2013191893A (ja) * | 2013-07-02 | 2013-09-26 | Nikon Corp | 積層半導体装置の製造方法 |
| WO2021039427A1 (ja) * | 2019-08-30 | 2021-03-04 | 東京エレクトロン株式会社 | 押圧装置、基板処理システム、及び基板処理方法 |
| US12424584B2 (en) | 2020-10-29 | 2025-09-23 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding methods and structures |
-
1997
- 1997-09-11 JP JP26491297A patent/JPH1187203A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036279A (ja) * | 2000-01-07 | 2007-02-08 | Canon Inc | 半導体基板の作製方法 |
| JP2007515779A (ja) * | 2003-05-19 | 2007-06-14 | ジプトロニクス・インコーポレイテッド | 室温共有結合方法 |
| US8163373B2 (en) | 2003-05-19 | 2012-04-24 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US8841002B2 (en) | 2003-05-19 | 2014-09-23 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US10434749B2 (en) | 2003-05-19 | 2019-10-08 | Invensas Bonding Technologies, Inc. | Method of room temperature covalent bonding |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| JP2013191893A (ja) * | 2013-07-02 | 2013-09-26 | Nikon Corp | 積層半導体装置の製造方法 |
| WO2021039427A1 (ja) * | 2019-08-30 | 2021-03-04 | 東京エレクトロン株式会社 | 押圧装置、基板処理システム、及び基板処理方法 |
| US12424584B2 (en) | 2020-10-29 | 2025-09-23 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding methods and structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897743A (en) | Jig for peeling a bonded wafer | |
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| CN101124657B (zh) | 贴合晶圆的制造方法及贴合晶圆 | |
| CN1639869B (zh) | 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类 | |
| EP0935280A1 (en) | SOI substrate and method of manufacturing the same | |
| JP2001155978A (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| JP2001345435A (ja) | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ | |
| JP4277469B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| JPWO2001027999A1 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3239884B2 (ja) | 半導体基板の製造方法 | |
| JP3352902B2 (ja) | 貼り合わせ基板の作製方法 | |
| JP4398934B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH08107091A (ja) | Ｓｏｉ基板の製法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP2007214256A (ja) | Ｓｏｉウェーハ | |
| JPH1187203A (ja) | 基板の貼り合わせ方法 | |
| JPH08107092A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03183130A (ja) | 半導体基板の製造方法 | |
| KR20040060990A (ko) | 접합 웨이퍼의 제조 방법 | |
| JPWO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| JP3553196B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 |