JPH1187404A - フリップチップ及びそのマウント方法 - Google Patents
フリップチップ及びそのマウント方法Info
- Publication number
- JPH1187404A JPH1187404A JP10197620A JP19762098A JPH1187404A JP H1187404 A JPH1187404 A JP H1187404A JP 10197620 A JP10197620 A JP 10197620A JP 19762098 A JP19762098 A JP 19762098A JP H1187404 A JPH1187404 A JP H1187404A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metallization
- chip
- flip chip
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】フリップチップに対する下部充填部材の結合を
強化する。 【解決手段】このフリップチップ１０は、メタライゼー
ション層１２上に配置されたチップパッシベーション層
１４を有する。チップパッシベーション層１４にはター
ミナルヴィア１５が形成され、メタライゼーション層１
２の一部を露出させる。メタライゼーション層１２上の
ターミナルヴィア１５にはターミナルメタライゼーショ
ン１６が配置されている。チップパッシベーション層１
４上には、応力低減層１８が配置され、この応力低減層
１８には、チップパッシベーション層１４の選択された
部分を露出させる下部充填開口１７が形成され、これに
より、フリップチップ１０に対する下部充填部材４０の
結合が強化されている。
強化する。 【解決手段】このフリップチップ１０は、メタライゼー
ション層１２上に配置されたチップパッシベーション層
１４を有する。チップパッシベーション層１４にはター
ミナルヴィア１５が形成され、メタライゼーション層１
２の一部を露出させる。メタライゼーション層１２上の
ターミナルヴィア１５にはターミナルメタライゼーショ
ン１６が配置されている。チップパッシベーション層１
４上には、応力低減層１８が配置され、この応力低減層
１８には、チップパッシベーション層１４の選択された
部分を露出させる下部充填開口１７が形成され、これに
より、フリップチップ１０に対する下部充填部材４０の
結合が強化されている。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップに
係り、より具体的には、基板へのフリップチップの取り
付けにおけるシリコンチップに対する下部充填物質の結
合の改良に関する。
係り、より具体的には、基板へのフリップチップの取り
付けにおけるシリコンチップに対する下部充填物質の結
合の改良に関する。
【０００２】
【従来の技術】フリップチップの組み立てにおいて、シ
リコンチップは、半田接合部のアレイによって基板に取
り付けられる。これらの半田接合部は、基板にシリコン
チップを物理的に結合する他、シリコンチップに対する
電気的な接続を提供する。熱変化（thermal excursio
n）時に、チップと基板とは、互いに実行熱膨張率が相
違するため、一般には、互いに異なる膨張及び収縮をす
る。これによって、半田接合部に繰り返して応力変形が
生じ、最終的には疲労と破壊がもたらされる。セラミッ
ク基板上の大型チップは勿論のこと、さらには有機基板
上の小型チップに関しても、この応力変形は、殆どの用
途において大きな損傷を与えると考えられる。
リコンチップは、半田接合部のアレイによって基板に取
り付けられる。これらの半田接合部は、基板にシリコン
チップを物理的に結合する他、シリコンチップに対する
電気的な接続を提供する。熱変化（thermal excursio
n）時に、チップと基板とは、互いに実行熱膨張率が相
違するため、一般には、互いに異なる膨張及び収縮をす
る。これによって、半田接合部に繰り返して応力変形が
生じ、最終的には疲労と破壊がもたらされる。セラミッ
ク基板上の大型チップは勿論のこと、さらには有機基板
上の小型チップに関しても、この応力変形は、殆どの用
途において大きな損傷を与えると考えられる。
【０００３】この問題を解決する一般的な方法として
は、チップの下に接着剤（adhesive）を充填（underfil
l）することであった。この接着剤は、チップを基板に
効果的に結合して、半田接合部の負荷を減少させる。し
かしながら、この方法は、チップのパッシベーション層
に対する下部充填物質（underfill material）の粘着度
に依存する限界がある。熱サイクルの結果、下部充填物
質はチップのパッシベーションから剥離する傾向にあ
る。これは、特にチップのエッジ部及び半田接合部にお
いて顕著である。この問題は、パッシベーション層の特
性の他、フラックス残留物及び他の汚染物質によって助
長される。
は、チップの下に接着剤（adhesive）を充填（underfil
l）することであった。この接着剤は、チップを基板に
効果的に結合して、半田接合部の負荷を減少させる。し
かしながら、この方法は、チップのパッシベーション層
に対する下部充填物質（underfill material）の粘着度
に依存する限界がある。熱サイクルの結果、下部充填物
質はチップのパッシベーションから剥離する傾向にあ
る。これは、特にチップのエッジ部及び半田接合部にお
いて顕著である。この問題は、パッシベーション層の特
性の他、フラックス残留物及び他の汚染物質によって助
長される。
【０００４】
【発明が解決しようとする課題】本発明の１つの目的
は、特にフリップチップが熱変化（thermal excursio
n）を受ける場合における基板へのフリップチップのマ
ウントを改良することにある。
は、特にフリップチップが熱変化（thermal excursio
n）を受ける場合における基板へのフリップチップのマ
ウントを改良することにある。
【０００５】また、本発明の他の目的は、フリップチッ
プのアセンブリにおけるシリコンチップへの下部充填物
質の接着を改良する点にある。
プのアセンブリにおけるシリコンチップへの下部充填物
質の接着を改良する点にある。
【０００６】
【課題を解決するための手段】上記の各目的は、本発明
のメタライゼーション層（metalization layer）上に配
置されたチップパッシベーション層を有するフリップチ
ップによって達成される。パッシベーション層にターミ
ナルヴィア(terminal via)を形成し、メタライゼーショ
ン層上の該ターミナルヴィアの位置に配置されたターミ
ナルメタライゼーション（terminal metalization）の
部分を露出させる。チップパッシベーション層上には応
力低減層が配置され、該応力低減層には、ターミナルメ
タライゼーション付近のチップパッシベーション層の部
分を露出させるために下部充填部開口（underfill aper
ture）が設けられている。これによって、下部充填部を
半田接合部の近傍のパッシベーション層に結合させ、パ
ッシベーション層／下部充填部の接続面に沿って作用す
るずれ応力を実質的に制限する。
のメタライゼーション層（metalization layer）上に配
置されたチップパッシベーション層を有するフリップチ
ップによって達成される。パッシベーション層にターミ
ナルヴィア(terminal via)を形成し、メタライゼーショ
ン層上の該ターミナルヴィアの位置に配置されたターミ
ナルメタライゼーション（terminal metalization）の
部分を露出させる。チップパッシベーション層上には応
力低減層が配置され、該応力低減層には、ターミナルメ
タライゼーション付近のチップパッシベーション層の部
分を露出させるために下部充填部開口（underfill aper
ture）が設けられている。これによって、下部充填部を
半田接合部の近傍のパッシベーション層に結合させ、パ
ッシベーション層／下部充填部の接続面に沿って作用す
るずれ応力を実質的に制限する。
【０００７】本発明の他の特徴によれば、応力低減層
は、チップのエッジ部までは広がっておらず、チップの
エッジ部でチップパッシベーション層又はシリコンの一
部分が露出する。これによって、下部充填部をチップの
エッジ部の近傍のパッシベーション又はメタライゼーシ
ョン層に結合させ、チップのエッジ部の下部充填部の接
触面に沿って作用するずれ応力が実質的に制限する。
は、チップのエッジ部までは広がっておらず、チップの
エッジ部でチップパッシベーション層又はシリコンの一
部分が露出する。これによって、下部充填部をチップの
エッジ部の近傍のパッシベーション又はメタライゼーシ
ョン層に結合させ、チップのエッジ部の下部充填部の接
触面に沿って作用するずれ応力が実質的に制限する。
【０００８】上記の他、本発明の他の目的、特徴及び利
点は、添付図面を参照してなされる好適な実施の形態の
説明から明白であり、また、これらにより更に完全に理
解されるであろう。
点は、添付図面を参照してなされる好適な実施の形態の
説明から明白であり、また、これらにより更に完全に理
解されるであろう。
【０００９】
【発明の実施の形態】図１には、半田３２によって基板
２０にマウントされた従来のフリップチップ１０が示さ
れている。フリップチップ１０は、最終メタライゼーシ
ョン層１２を含み、その上にガラスのパッシベーション
層１４が形成されている。チップパッシベーション層１
４は、窒化物、酸化物、ポリイミド又は当技術分野で周
知の他の物質から選択される物質で形成することができ
る。チップパッシベーション層は、典型的には約１μｍ
厚であるが、その厚さや組成は設計上の選択の問題であ
る。
２０にマウントされた従来のフリップチップ１０が示さ
れている。フリップチップ１０は、最終メタライゼーシ
ョン層１２を含み、その上にガラスのパッシベーション
層１４が形成されている。チップパッシベーション層１
４は、窒化物、酸化物、ポリイミド又は当技術分野で周
知の他の物質から選択される物質で形成することができ
る。チップパッシベーション層は、典型的には約１μｍ
厚であるが、その厚さや組成は設計上の選択の問題であ
る。
【００１０】パッシベーション層１４内にはターミナル
ヴィア１５（１つのみ図示）が形成され、これににより
最終メタライゼーション層１２の選択されたターミナル
部分が露出され、当該部分がターミナルメタライゼーシ
ョン１６に対する接続点を構成する。図１において、タ
ーミナルメタライゼーション１６は、アンダーバンプメ
タライゼーション（under bump metalization: ＵＢ
Ｍ）層とも称される。なお、採用する接合方法及び接合
材料に応じて、他のターミナルメタライゼーション技術
を一部に使用し得ることは言うまでもない。
ヴィア１５（１つのみ図示）が形成され、これににより
最終メタライゼーション層１２の選択されたターミナル
部分が露出され、当該部分がターミナルメタライゼーシ
ョン１６に対する接続点を構成する。図１において、タ
ーミナルメタライゼーション１６は、アンダーバンプメ
タライゼーション（under bump metalization: ＵＢ
Ｍ）層とも称される。なお、採用する接合方法及び接合
材料に応じて、他のターミナルメタライゼーション技術
を一部に使用し得ることは言うまでもない。
【００１１】図１において、半田３２は、チップ１０を
基板２０にマウントするために使用される。半田３２
は、ターミナルメタライゼーション１６と基板２０上の
対応するコンタクトパッドメタライゼーション２２との
間に形成されて、フリップチップ１０を基板２０に固定
すると共に次のレベルのアセンブリに対する電気的な接
続を可能にする。１つの実施の形態においては、周知の
ように、半田３２は、先ず、小型の球の形態でチップ１
０のターミナルメタライゼーション１６に適用され、続
いて、基板２０のコンタクト・パッド２２と接続部を形
成するためにリフローされる。しかしながら、半田３２
をチップ１０又は基板２０のいずれかに適用する方法と
して、他の方法を用いることもできる。また、チップ１
０を基板２０接続し固定する方法として、他の方法、例
えば電導性ポリマーを用いることもできる。
基板２０にマウントするために使用される。半田３２
は、ターミナルメタライゼーション１６と基板２０上の
対応するコンタクトパッドメタライゼーション２２との
間に形成されて、フリップチップ１０を基板２０に固定
すると共に次のレベルのアセンブリに対する電気的な接
続を可能にする。１つの実施の形態においては、周知の
ように、半田３２は、先ず、小型の球の形態でチップ１
０のターミナルメタライゼーション１６に適用され、続
いて、基板２０のコンタクト・パッド２２と接続部を形
成するためにリフローされる。しかしながら、半田３２
をチップ１０又は基板２０のいずれかに適用する方法と
して、他の方法を用いることもできる。また、チップ１
０を基板２０接続し固定する方法として、他の方法、例
えば電導性ポリマーを用いることもできる。
【００１２】下部充填エポキシ４０は、チップ１０と基
板２０との間の間隙に適用される。下部充填部４０は、
チップ１０の全体を基板２０に結合させ、それによって
熱変化（thermal excursion）時に半田接合部３０に対
して作用する応力を低減する。しかしながら、前述のよ
うに、下部充填物質は、チップパッシベーション１４か
ら剥離する可能性があり、これが下部充填部４０により
得られる利点を減少させる。
板２０との間の間隙に適用される。下部充填部４０は、
チップ１０の全体を基板２０に結合させ、それによって
熱変化（thermal excursion）時に半田接合部３０に対
して作用する応力を低減する。しかしながら、前述のよ
うに、下部充填物質は、チップパッシベーション１４か
ら剥離する可能性があり、これが下部充填部４０により
得られる利点を減少させる。
【００１３】熱変化時（thermal excursion）に受ける
ずれ応力は、特に半田接合部３０の直近の部分４２の剥
離の開始を助長する。そのようなひび割れが始まると、
その位置のずれ応力の特異性が剥離の急速な成長を促
す。最終的には、剥離の進行は、下部充填部４０がもは
や半田接合部３０に対する応力を効果的に制御できなく
なる程度に達し、接合部３０を疲労させ、破損させる。
ずれ応力は、特に半田接合部３０の直近の部分４２の剥
離の開始を助長する。そのようなひび割れが始まると、
その位置のずれ応力の特異性が剥離の急速な成長を促
す。最終的には、剥離の進行は、下部充填部４０がもは
や半田接合部３０に対する応力を効果的に制御できなく
なる程度に達し、接合部３０を疲労させ、破損させる。
【００１４】本発明によれば、図２に示すように、パッ
シベーション層１４を覆うようにして、フリップチップ
１０の底部に応力低減層１８が付加されている。１つの
実施の形態では、この応力低減層１８は、ポリイミドで
形成され、その厚さは約４〜５μｍである。なお、他の
厚さを採用することもできるし、ガラス、窒化物及び酸
化物その他、当技術分野で知られている他の物質を採用
することもできる。
シベーション層１４を覆うようにして、フリップチップ
１０の底部に応力低減層１８が付加されている。１つの
実施の形態では、この応力低減層１８は、ポリイミドで
形成され、その厚さは約４〜５μｍである。なお、他の
厚さを採用することもできるし、ガラス、窒化物及び酸
化物その他、当技術分野で知られている他の物質を採用
することもできる。
【００１５】下部充填部開口１７は、ターミナルメタラ
イゼーション１６（結果的に半田接合部３０）近傍の応
力低減層に形成され、それによってターミナルメタライ
ゼーション１６近傍のパッシベーション層１４を露出さ
せる。ターミナルメタライゼーション１６（半田接合部
３０）と応力低減層１８のエッジ部１９との間の距離α
は、大凡５〜３０μｍの範囲であり、約１０μｍである
ことが好ましい。
イゼーション１６（結果的に半田接合部３０）近傍の応
力低減層に形成され、それによってターミナルメタライ
ゼーション１６近傍のパッシベーション層１４を露出さ
せる。ターミナルメタライゼーション１６（半田接合部
３０）と応力低減層１８のエッジ部１９との間の距離α
は、大凡５〜３０μｍの範囲であり、約１０μｍである
ことが好ましい。
【００１６】下部充填部開口１７は、ターミナルメタラ
イゼーション１６近傍のパッシベーション層１４の一部
分を露出させてなり、ターミナルメタライゼーション１
６の周辺に完全な開口を形成することが好ましい。これ
によって下部充填部４０はターミナルメタライゼーショ
ン１６（及び半田接合部３０）の近傍のパッシベーショ
ン層１４と結合し、パッシベーション層／下部充填部の
接触面に沿ったずれ応力を実質的に制限する。このずれ
応力は、応力低減層１８と半田接合部３０との間の下部
充填部４０内での引張り応力、並びに、応力低減層１８
のテーパ状のエッジ部（tapered edge）１９における下
部充填部４０のずれ応力及び引張り応力の結合応力によ
り置き換えられると考えられる。試験の結果、熱変化
（thermalexcursion）の際に、半田接合部３０の直近の
部分４２におけるずれ応力によるひび割れが顕著に減少
することが判った。さらに、半田接合部３０の近くに含
まれる汚染物は下部充填部の開口１７に吸収され、これ
が応力低減層１８の表面に拡散することが妨げられ、さ
らに拡散の結果としての剥離の可能性を防止されると考
えられる。
イゼーション１６近傍のパッシベーション層１４の一部
分を露出させてなり、ターミナルメタライゼーション１
６の周辺に完全な開口を形成することが好ましい。これ
によって下部充填部４０はターミナルメタライゼーショ
ン１６（及び半田接合部３０）の近傍のパッシベーショ
ン層１４と結合し、パッシベーション層／下部充填部の
接触面に沿ったずれ応力を実質的に制限する。このずれ
応力は、応力低減層１８と半田接合部３０との間の下部
充填部４０内での引張り応力、並びに、応力低減層１８
のテーパ状のエッジ部（tapered edge）１９における下
部充填部４０のずれ応力及び引張り応力の結合応力によ
り置き換えられると考えられる。試験の結果、熱変化
（thermalexcursion）の際に、半田接合部３０の直近の
部分４２におけるずれ応力によるひび割れが顕著に減少
することが判った。さらに、半田接合部３０の近くに含
まれる汚染物は下部充填部の開口１７に吸収され、これ
が応力低減層１８の表面に拡散することが妨げられ、さ
らに拡散の結果としての剥離の可能性を防止されると考
えられる。
【００１７】図示の実施の形態では、下部充填部開口１
７は、リソグラフィー工程によって形成されるが、当技
術分野で知られた他の方法を採用することもできる。同
様に、図示の実施の形態の応力低減層１８は、ターミナ
ルメタライゼーションの周辺に、下部充填部間隙１７を
形成するテーパ状のエッジ部（tapered edge）１９を有
するが、この代わりに、例えば垂直な壁を有する開口部
のような他の構造を採用することもできる。
７は、リソグラフィー工程によって形成されるが、当技
術分野で知られた他の方法を採用することもできる。同
様に、図示の実施の形態の応力低減層１８は、ターミナ
ルメタライゼーションの周辺に、下部充填部間隙１７を
形成するテーパ状のエッジ部（tapered edge）１９を有
するが、この代わりに、例えば垂直な壁を有する開口部
のような他の構造を採用することもできる。
【００１８】本発明の他の側面においては、図３に示す
ように、図２を参照して説明した応力低減層１８は、チ
ップ１０のエッジ部１１から距離βの所までしか存在せ
ず、それによって、チップパッシベーション層１４又は
シリコンの一部分をチップ１０のエッジ部１１で露出さ
せる。先に述べた下部充填部開口１７の場合のように、
これは下部充填部４０をチップのエッジ部１１の近傍の
パッシベーション層１４又はシリコンに結合させ、パッ
シベーション層／下部充填部の接触面に沿って作用する
ずれ応力を実質的に制限する。距離βは、大凡５〜３０
μｍの範囲であり、約１０μｍであることが好ましい。
なお、応力低減層１８の実際の構造は、一部において、
選択される下部充填部の材料の特性に応じて変更し得
る。
ように、図２を参照して説明した応力低減層１８は、チ
ップ１０のエッジ部１１から距離βの所までしか存在せ
ず、それによって、チップパッシベーション層１４又は
シリコンの一部分をチップ１０のエッジ部１１で露出さ
せる。先に述べた下部充填部開口１７の場合のように、
これは下部充填部４０をチップのエッジ部１１の近傍の
パッシベーション層１４又はシリコンに結合させ、パッ
シベーション層／下部充填部の接触面に沿って作用する
ずれ応力を実質的に制限する。距離βは、大凡５〜３０
μｍの範囲であり、約１０μｍであることが好ましい。
なお、応力低減層１８の実際の構造は、一部において、
選択される下部充填部の材料の特性に応じて変更し得
る。
【００１９】以上、本発明を好適な実施の形態を挙げて
説明してきたが、これらは専ら説明のために提示したも
のであり、本発明を限定する意図で提示したものではな
い。当業者には、本発明の範囲内で改良し、改変し、他
の特徴を加え得ることが理解されよう。例えば、基板に
チップをマウントすることに関して記載したが、本発明
は、次のレベルのアセンブリにフリップチップをマウン
トすること、例えば、パッケージされた部品を形成する
ためにフリップチップをマウントすることにも同様に適
用可能である。同様に、他のターミナルメタライゼーシ
ョンの構造を使用しても本発明を実施することができ
る。応力低減層１８の実際の構造（例えば、厚さ、組
成、エッジ部１９の形状、並びに、ターミナルメタライ
ゼーション１６からの距離α、チップエッジからの距離
β）は、部分的に、選択される下部充填部の材料の特性
に応じて変更し得る。
説明してきたが、これらは専ら説明のために提示したも
のであり、本発明を限定する意図で提示したものではな
い。当業者には、本発明の範囲内で改良し、改変し、他
の特徴を加え得ることが理解されよう。例えば、基板に
チップをマウントすることに関して記載したが、本発明
は、次のレベルのアセンブリにフリップチップをマウン
トすること、例えば、パッケージされた部品を形成する
ためにフリップチップをマウントすることにも同様に適
用可能である。同様に、他のターミナルメタライゼーシ
ョンの構造を使用しても本発明を実施することができ
る。応力低減層１８の実際の構造（例えば、厚さ、組
成、エッジ部１９の形状、並びに、ターミナルメタライ
ゼーション１６からの距離α、チップエッジからの距離
β）は、部分的に、選択される下部充填部の材料の特性
に応じて変更し得る。
【００２０】
【発明の効果】本発明によれば、フリップチップに対す
る下部充填部材の結合が強化される。
る下部充填部材の結合が強化される。
【００２１】
【図１】基板にマウントされた従来のフリップチップの
部分断面図である。
部分断面図である。
【図２】基板にマウントされた本発明に係るフリップチ
ップの部分断面図である。
ップの部分断面図である。
【図３】基板にマウントされた本発明に係るフリップチ
ップのエッジ部の部分断面図である。
ップのエッジ部の部分断面図である。
１０ フリップチップ １２ メタライゼーション層 １４ チップパッシベーション １５ ターミナルヴィア １６ ターミナルメタライゼーション １７ 下部充填部開口 １８ 応力低減層 １９ エッジ部 ２０ 基板 ２２ コンタクトパッドメタライゼーション ３０ 半田接合部 ３２ 半田 ４０ 下部充填部
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598097611 ロバート ボッシュ ゲゼルシャフト ミ ット ベシュレンクテル ハフツング Ｒｏｂｅｒｔ Ｂｏｓｃｈ ＧｍｂＨ ドイツ国 シュトュットガルト 70442, ポストファッハ 300220 (72)発明者 ジョージ ラッセル ウェストビー アメリカ合衆国 ニューヨーク州 13827, オゥエゴー， ギャリー ハンズ ロー ド 250 (72)発明者 ペーター ボルゲーゼン アメリカ合衆国 ニューヨーク州 13901, ビンガムトン， クリス コート １ (72)発明者 ヴィルヘルム プリンツ フォン ヘッセ ン アメリカ合衆国 ニューヨーク州 13901, ビンガムトン， クリス コート １
Claims (9)
- 【請求項１】 フリップチップであって、 メタライゼーション層と、 前記メタライゼーション層上に配置され、該メタライゼ
ーション層の少なくとも一部を露出させる少なくとも１
つのターミナルヴィアを有するチップパッシベーション
層と、 前記メタライゼーション層上の前記少なくとも１つのタ
ーミナルヴィアの部分に配置されたターミナルメタライ
ゼーションと、 前記チップパッシベーション層上に配置された応力低減
層と、 を備え、前記応力低減層が、前記チップパッシベーショ
ン層の少なくとも一部が露出するように、前記ターミナ
ルメタライゼーションの近傍に下部充填開口を含むこと
を特徴とするフリップチップ。 - 【請求項２】 前記応力低減層は、ポリイミドを含むこ
とを特徴とする請求項１に記載のフリップチップ。 - 【請求項３】 前記応力低減層は、約４〜５μｍ厚であ
ることを特徴とする請求項１に記載のフリップチップ。 - 【請求項４】 前記応力低減層は、前記ターミナルメタ
ライゼーションから約５〜３０μｍ離れていることを特
徴とする請求項１に記載のフリップチップ。 - 【請求項５】 前記応力低減層は、前記ターミナルメタ
ライゼーションから約１０μｍ離れていることを特徴と
する請求項４に記載のフリップチップ。 - 【請求項６】 前記下部充填部開口は、前記ターミナル
メタライゼーションの周囲の前記チップパッシベーショ
ンの所定領域（continuous section）を露出させること
を特徴とする請求項１に記載のフリップチップ。 - 【請求項７】 前記応力低減層の前記下部充填部開口
は、テーパ状のエッジ部を有することを特徴とする請求
項１に記載のフリップチップ。 - 【請求項８】 複数の外部表面と、内部とを有するフリ
ップチップであって、前記フリップチップの少なくとも
１つの外部表面上に配置され、前記外部表面の少なくと
も一部を露出させる少なくとも１つのターミナルヴィア
を有するパッシベーション層と、 前記外部表面上に配置され、前記フリップチップの内部
に接続されたターミナルメタライゼーションと、 前記パッシベーション層上に配置され、下部充填物質の
前記フリップチップに対する結合が強化されるように前
記メタライゼーションの近傍に下部充填開口を有する応
力低減層と、 を備えることを特徴とするフリップチップ。 - 【請求項９】 メタライゼーション層と、該メタライゼ
ーション層の少なくとも一部を露出させる少なくとも１
つのターミナルヴィアを有するチップパッシベーション
層と、前記メタライゼーション層上の前記少なくとも１
つのターミナルヴィアの位置に配置されたターミナルメ
タライゼーションとを備えるフリップチップを基板にマ
ウントするマウント方法であって、 前記メタライゼーション層の近傍に下部充填開口を有す
る応力低減層を前記チップパッシベーション層上に形成
し、 前記ターミナルメタライゼーションを前記基板上の対応
するコンタクトパッドに電気的に接続し、 前記チップと前記基板との間に下部充填部を配置し、前
記下部充填開口で前記下部充填部を前記パッシベーショ
ン層と接触させ、これにより、前記チップに対する前記
下部充填部の結合を強化する、 ことを特徴とするマウント方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US89372897A | 1997-07-11 | 1997-07-11 | |
| US08/893728 | 1997-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187404A true JPH1187404A (ja) | 1999-03-30 |
Family
ID=25401979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10197620A Withdrawn JPH1187404A (ja) | 1997-07-11 | 1998-07-13 | フリップチップ及びそのマウント方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6518665B1 (ja) |
| EP (1) | EP0890981B1 (ja) |
| JP (1) | JPH1187404A (ja) |
| DE (1) | DE69811296D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518665B1 (en) * | 1997-07-11 | 2003-02-11 | Delaware Capital Formation, Inc. | Enhanced underfill adhesion |
| WO2011074158A1 (ja) * | 2009-12-17 | 2011-06-23 | パナソニック株式会社 | 半導体チップ及び該半導体チップを備えた半導体装置 |
| JP2012256679A (ja) * | 2011-06-08 | 2012-12-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294692A (ja) * | 1999-04-06 | 2000-10-20 | Hitachi Ltd | 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置 |
| KR101134168B1 (ko) * | 2005-08-24 | 2012-04-09 | 삼성전자주식회사 | 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법 |
| US7935408B2 (en) * | 2007-10-26 | 2011-05-03 | International Business Machines Corporation | Substrate anchor structure and method |
| US8234780B2 (en) * | 2008-02-27 | 2012-08-07 | Universal Instruments Corporation | Substrate carrier system |
| US8236615B2 (en) | 2009-11-25 | 2012-08-07 | International Business Machines Corporation | Passivation layer surface topography modifications for improved integrity in packaged assemblies |
| JP2011165938A (ja) * | 2010-02-10 | 2011-08-25 | Denso Corp | 半導体装置 |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
| US10347592B2 (en) | 2016-11-29 | 2019-07-09 | Qualcomm Incorporated | Integrated circuit (IC) devices with varying diameter via layer |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503565B2 (ja) * | 1988-01-21 | 1996-06-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH03198342A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置の製造方法 |
| JPH04261049A (ja) * | 1991-01-31 | 1992-09-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3198342B2 (ja) | 1991-09-30 | 2001-08-13 | コニカ株式会社 | 感光体ドラム |
| JPH05291262A (ja) * | 1992-04-07 | 1993-11-05 | Toshiba Corp | バンプ電極の形成方法 |
| US5386624A (en) * | 1993-07-06 | 1995-02-07 | Motorola, Inc. | Method for underencapsulating components on circuit supporting substrates |
| TW318321B (ja) * | 1995-07-14 | 1997-10-21 | Matsushita Electric Industrial Co Ltd | |
| TW448524B (en) * | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
| DE69811296D1 (de) * | 1997-07-11 | 2003-03-20 | Bosch Gmbh Robert | Erhöhte Haftung der Unterseitenbeschichtung von Flip-Chips |
| US6075290A (en) * | 1998-02-26 | 2000-06-13 | National Semiconductor Corporation | Surface mount die: wafer level chip-scale package and process for making the same |
| US5943597A (en) * | 1998-06-15 | 1999-08-24 | Motorola, Inc. | Bumped semiconductor device having a trench for stress relief |
-
1998
- 1998-06-30 DE DE69811296T patent/DE69811296D1/de not_active Expired - Lifetime
- 1998-06-30 EP EP98112022A patent/EP0890981B1/en not_active Expired - Lifetime
- 1998-07-13 JP JP10197620A patent/JPH1187404A/ja not_active Withdrawn
-
1999
- 1999-09-16 US US09/397,697 patent/US6518665B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518665B1 (en) * | 1997-07-11 | 2003-02-11 | Delaware Capital Formation, Inc. | Enhanced underfill adhesion |
| WO2011074158A1 (ja) * | 2009-12-17 | 2011-06-23 | パナソニック株式会社 | 半導体チップ及び該半導体チップを備えた半導体装置 |
| JP2012256679A (ja) * | 2011-06-08 | 2012-12-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9515037B2 (en) | 2011-06-08 | 2016-12-06 | Longitude Semiconductor S.A.R.L. | Semiconductor device having through silicon vias and manufacturing method thereof |
| US11211363B2 (en) | 2011-06-08 | 2021-12-28 | Longitude Licensing Limited | Semiconductor device having through silicon vias and manufacturing method thereof |
| US11817427B2 (en) | 2011-06-08 | 2023-11-14 | Longitude Licensing Limited | Semiconductor device having through silicon vias and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0890981B1 (en) | 2003-02-12 |
| EP0890981A1 (en) | 1999-01-13 |
| US6518665B1 (en) | 2003-02-11 |
| DE69811296D1 (de) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| CN100390989C (zh) | 电路装置及其制造方法 | |
| JPH1187404A (ja) | フリップチップ及びそのマウント方法 | |
| JPH11354677A (ja) | 半導体装置の実装構造および実装方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JPH10242332A (ja) | 半導体装置 | |
| US6696319B2 (en) | Method of attaching semiconductor devices on a switching device and such an attached device | |
| JP2000133668A (ja) | 半導体装置および実装構造 | |
| JP3423727B2 (ja) | フリップチップ接合方法 | |
| JP2001351946A (ja) | 半導体装置 | |
| US20030059979A1 (en) | Semiconductor device-manufacturing method | |
| JPH09246430A (ja) | 半導体装置 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3058409B2 (ja) | 半導体チップの実装方法および実装構造 | |
| JP2000164628A (ja) | 電子部品及びフェイスダウン実装構造 | |
| EP0827190A3 (en) | Bump structure and methods for forming this structure | |
| JPH10256309A (ja) | 半導体素子の実装方法 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPH06232289A (ja) | チップキャリア及びその製造方法 | |
| JP2000031191A (ja) | 半導体装置 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JP4894159B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |