JPH1187629A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1187629A JPH1187629A JP9267778A JP26777897A JPH1187629A JP H1187629 A JPH1187629 A JP H1187629A JP 9267778 A JP9267778 A JP 9267778A JP 26777897 A JP26777897 A JP 26777897A JP H1187629 A JPH1187629 A JP H1187629A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- lower electrode
- semiconductor device
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 87
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 abstract description 4
- 229910004446 Ta2 O5 Inorganic materials 0.000 abstract 2
- 239000010408 film Substances 0.000 description 58
- 238000000137 annealing Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 101100313907 Caenorhabditis elegans tin-44 gene Proteins 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- -1 platinum group metals Chemical class 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ５０以上の大きな比誘電率を有するキャパシ
タ絶縁膜を備えた半導体装置を製造する。 【解決手段】 半導体基板上に，下部電極３，キャパシ
タ絶縁膜４，上部電極５の順に積層してなる半導体装置
を製造するにあたり，下部電極３の少なくとも最上層
を，白金族の金属，又は白金族の金属の導電性酸化物の
いずれかで構成する。キャパシタ絶縁膜４にＴａ2Ｏ5を
用い，下部電極３上で熱処理してＴａ2Ｏ5を（００１）
面や（２００）面に配向させて結晶化させる。その結
果，５０以上の比誘電率を有するキャパシタ絶縁膜４が
得られる。
タ絶縁膜を備えた半導体装置を製造する。 【解決手段】 半導体基板上に，下部電極３，キャパシ
タ絶縁膜４，上部電極５の順に積層してなる半導体装置
を製造するにあたり，下部電極３の少なくとも最上層
を，白金族の金属，又は白金族の金属の導電性酸化物の
いずれかで構成する。キャパシタ絶縁膜４にＴａ2Ｏ5を
用い，下部電極３上で熱処理してＴａ2Ｏ5を（００１）
面や（２００）面に配向させて結晶化させる。その結
果，５０以上の比誘電率を有するキャパシタ絶縁膜４が
得られる。
Description
【０００１】
【発明の属する技術分野】本発明は，例えばＤＲＡＭの
ごときキャパシタを備えた半導体装置の製造方法に関す
るものである。
ごときキャパシタを備えた半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】近年，半導体装置の高集積化や高密度化
によって，ＤＲＡＭ中のキャパシタ面積は小さくなって
きている。キャパシタ面積の減少とともに容量も低下す
ると，ソフトエラーなどによるデバイスの誤動作を招き
かねないため，キャパシタ面積が減少しても，十分な容
量を確保しなければならない。この問題を解決する一つ
の方法として，高比誘電率を有する絶縁膜（高誘電体
膜）をキャパシタ絶縁膜として用いる方法がある。ここ
でＴａ2Ｏ5は，従来一般にキャパシタ絶縁膜として用い
られてきたＳｉＯ2やＳｉ3Ｎ4などに比べて３倍以上の
大きな比誘電率をもち，また，ＣＶＤ法によって容易に
ステップカバレージの優れた薄膜を堆積することができ
るといった特徴がある。このため，次世代のＤＲＡＭキ
ャパシタ絶縁膜としてＴａ2Ｏ5が研究されてきた。この
ようにキャパシタ絶縁膜としてＴａ2Ｏ5を用いる技術
は，例えば特開平４−３４９６５７号に開示されてい
る。
によって，ＤＲＡＭ中のキャパシタ面積は小さくなって
きている。キャパシタ面積の減少とともに容量も低下す
ると，ソフトエラーなどによるデバイスの誤動作を招き
かねないため，キャパシタ面積が減少しても，十分な容
量を確保しなければならない。この問題を解決する一つ
の方法として，高比誘電率を有する絶縁膜（高誘電体
膜）をキャパシタ絶縁膜として用いる方法がある。ここ
でＴａ2Ｏ5は，従来一般にキャパシタ絶縁膜として用い
られてきたＳｉＯ2やＳｉ3Ｎ4などに比べて３倍以上の
大きな比誘電率をもち，また，ＣＶＤ法によって容易に
ステップカバレージの優れた薄膜を堆積することができ
るといった特徴がある。このため，次世代のＤＲＡＭキ
ャパシタ絶縁膜としてＴａ2Ｏ5が研究されてきた。この
ようにキャパシタ絶縁膜としてＴａ2Ｏ5を用いる技術
は，例えば特開平４−３４９６５７号に開示されてい
る。
【０００３】一方，Ｔａ2Ｏ5をＣＶＤ法で成膜して形成
された絶縁膜は，原料や成膜法に起因する不純物や酸素
欠損を多く含み，これらはリーク電流の原因となる。こ
のため，Ｔａ2Ｏ5成膜後にポストアニールを施すことで
リーク特性を改善する方法が知られている。ところが，
例えばＰｏｌｙ−Ｓｉからなる下部電極上に成膜したＴ
ａ2Ｏ5をポストアニールした場合は，Ｔａ2Ｏ5とＳｉの
界面に低誘電率のＳｉＯ2が形成され，キャパシタの容
量が低下してしまう。このためＴａ2Ｏ5とＳｉの界面に
ＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｚａ
ｔｉｏｎ）やＣＶＤ法で成膜した薄いシリコン窒化膜を
バリア層として挿入し，キャパシタを形成することが，
例えば特開平７−１６９９１７号で提案されている。
された絶縁膜は，原料や成膜法に起因する不純物や酸素
欠損を多く含み，これらはリーク電流の原因となる。こ
のため，Ｔａ2Ｏ5成膜後にポストアニールを施すことで
リーク特性を改善する方法が知られている。ところが，
例えばＰｏｌｙ−Ｓｉからなる下部電極上に成膜したＴ
ａ2Ｏ5をポストアニールした場合は，Ｔａ2Ｏ5とＳｉの
界面に低誘電率のＳｉＯ2が形成され，キャパシタの容
量が低下してしまう。このためＴａ2Ｏ5とＳｉの界面に
ＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｚａ
ｔｉｏｎ）やＣＶＤ法で成膜した薄いシリコン窒化膜を
バリア層として挿入し，キャパシタを形成することが，
例えば特開平７−１６９９１７号で提案されている。
【０００４】ここで図１３は，Ｐｏｌｙ−Ｓｉからなる
下部電極表面をＲＴＮにより窒化し，Ｔａ2Ｏ5を成膜し
て形成する従来の半導体装置のキャパシタセルの構成
を，プロセスフローに従って示している。この図１３に
沿って，従来のキャパシタの一例について具体的に説明
する。
下部電極表面をＲＴＮにより窒化し，Ｔａ2Ｏ5を成膜し
て形成する従来の半導体装置のキャパシタセルの構成
を，プロセスフローに従って示している。この図１３に
沿って，従来のキャパシタの一例について具体的に説明
する。
【０００５】まず，図１３（ａ）に示すように半導体基
板上に成膜された層間絶縁膜１００（ＳｉＯ2）にコン
タクト用のホールを開口し，埋め込みコンタクト１０１
を形成する。次に図１３（ｂ）に示すように，埋め込み
コンタクト１０１上にＰｏｌｙ−Ｓｉからなる下部電極
１０２を形成し，ＲＴＮにより下部電極１０２の表面を
窒化してＳｉＮ薄膜１０３を形成する。さらに図１３
（ｃ）に示すように，Ｔａ2Ｏ5を膜厚１０ｎｍ程度に成
膜してキャパシタ絶縁膜１０４を形成し，ポストアニー
ルを行う。最後に図１３（ｄ）に示すように，上部電極
１０５を堆積して，キャパシタセルを形成する。
板上に成膜された層間絶縁膜１００（ＳｉＯ2）にコン
タクト用のホールを開口し，埋め込みコンタクト１０１
を形成する。次に図１３（ｂ）に示すように，埋め込み
コンタクト１０１上にＰｏｌｙ−Ｓｉからなる下部電極
１０２を形成し，ＲＴＮにより下部電極１０２の表面を
窒化してＳｉＮ薄膜１０３を形成する。さらに図１３
（ｃ）に示すように，Ｔａ2Ｏ5を膜厚１０ｎｍ程度に成
膜してキャパシタ絶縁膜１０４を形成し，ポストアニー
ルを行う。最後に図１３（ｄ）に示すように，上部電極
１０５を堆積して，キャパシタセルを形成する。
【０００６】
【発明が解決しようとする課題】しかしながら，従来の
半導体装置のキャパシタに用いられるキャパシタ絶縁膜
は，例えば５０以上といったような大きな比誘電率を示
すことはできない。その理由を，図１３に示した従来の
キャパシタセルによって具体的に説明する。図１４は，
図１３に示した従来のキャパシタセルにおいて，ポスト
アニールにより結晶化させられたＴａ2Ｏ5のＸＲＤ回折
パターンを示す。Ｔａ2Ｏ5結晶のピークが見られ，ピー
ク位置とピーク強度はＡＳＴＭカードの値とほぼ一致し
ている。２θが２３度と２８度付近に現れるピークがＴ
ａ2Ｏ5のメインピークであり，それぞれのピーク強度を
Ｉ1，Ｉ2としたときの強度比（Ｉ1／Ｉ2）が（００１）
面と（２００）面への配向性を示す。この図１４に示さ
れるように，ＳｉＮ上で結晶化したＴａ2Ｏ5の強度比
（Ｉ1／Ｉ2）は０．５〜１程度であり，配向性は見られ
ない。このような配向性の低いＴａ2Ｏ5結晶は，約２０
〜２５程度の比誘電率しか示さず，キャパシタの容量を
更に大きくすることはできない。また，図１３に示した
従来のキャパシタセルは，Ｔａ2Ｏ5より比誘電率の小さ
なＳｉＮをバリア層として挿入するため，キャパシタの
容量が更に低下してしまう。
半導体装置のキャパシタに用いられるキャパシタ絶縁膜
は，例えば５０以上といったような大きな比誘電率を示
すことはできない。その理由を，図１３に示した従来の
キャパシタセルによって具体的に説明する。図１４は，
図１３に示した従来のキャパシタセルにおいて，ポスト
アニールにより結晶化させられたＴａ2Ｏ5のＸＲＤ回折
パターンを示す。Ｔａ2Ｏ5結晶のピークが見られ，ピー
ク位置とピーク強度はＡＳＴＭカードの値とほぼ一致し
ている。２θが２３度と２８度付近に現れるピークがＴ
ａ2Ｏ5のメインピークであり，それぞれのピーク強度を
Ｉ1，Ｉ2としたときの強度比（Ｉ1／Ｉ2）が（００１）
面と（２００）面への配向性を示す。この図１４に示さ
れるように，ＳｉＮ上で結晶化したＴａ2Ｏ5の強度比
（Ｉ1／Ｉ2）は０．５〜１程度であり，配向性は見られ
ない。このような配向性の低いＴａ2Ｏ5結晶は，約２０
〜２５程度の比誘電率しか示さず，キャパシタの容量を
更に大きくすることはできない。また，図１３に示した
従来のキャパシタセルは，Ｔａ2Ｏ5より比誘電率の小さ
なＳｉＮをバリア層として挿入するため，キャパシタの
容量が更に低下してしまう。
【０００７】一方，このような比誘電率が約２０〜２５
程度のＴａ2Ｏ5を２５６ＭＤＲＡＭのキャパシタ絶縁膜
に適用するには，３次元的なキャパシタを形成して表面
積を大きくすることが考えられる。しかしキャパシタ絶
縁膜の薄膜化とキャパシタ形状の複雑化には限界があ
り，１Ｇ移行のＤＲＡＭキャパシタにはより高い比誘電
率をもつ誘電体膜の開発を行う必要がある。
程度のＴａ2Ｏ5を２５６ＭＤＲＡＭのキャパシタ絶縁膜
に適用するには，３次元的なキャパシタを形成して表面
積を大きくすることが考えられる。しかしキャパシタ絶
縁膜の薄膜化とキャパシタ形状の複雑化には限界があ
り，１Ｇ移行のＤＲＡＭキャパシタにはより高い比誘電
率をもつ誘電体膜の開発を行う必要がある。
【０００８】本発明の目的は，例えば５０以上といった
ような大きな比誘電率を示すことができるキャパシタ絶
縁膜を備えた半導体装置の製造方法を提供することにあ
る。
ような大きな比誘電率を示すことができるキャパシタ絶
縁膜を備えた半導体装置の製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】前記した目的を達成する
ために，請求項１の発明によれば，半導体基板上に，下
部電極，キャパシタ絶縁膜，上部電極を順次積層して半
導体装置を製造する方法において，前記下部電極を，少
なくとも最上層が白金族の金属，又は白金族の金属の導
電性酸化物で構成し，さらに前記下部電極上にＴａ2Ｏ5
を堆積した後，この下部電極上で該Ｔａ2Ｏ5を，比誘電
率を高める特定の結晶面に配向させるように，熱処理に
よって結晶化してキャパシタ絶縁膜を形成し，その後前
記キャパシタ絶縁膜上に上部電極を積層することを特徴
とする，半導体装置の製造方法が提供される。
ために，請求項１の発明によれば，半導体基板上に，下
部電極，キャパシタ絶縁膜，上部電極を順次積層して半
導体装置を製造する方法において，前記下部電極を，少
なくとも最上層が白金族の金属，又は白金族の金属の導
電性酸化物で構成し，さらに前記下部電極上にＴａ2Ｏ5
を堆積した後，この下部電極上で該Ｔａ2Ｏ5を，比誘電
率を高める特定の結晶面に配向させるように，熱処理に
よって結晶化してキャパシタ絶縁膜を形成し，その後前
記キャパシタ絶縁膜上に上部電極を積層することを特徴
とする，半導体装置の製造方法が提供される。
【００１０】ここで比誘電率を高める特定の結晶面と
は，Ｔａ2Ｏ5のＸＲＤ回折パターンの２θが，２３゜又
は２８゜付近に現れるピークに配向した面であり，例え
ば（００１）面や（２００）面である。そして例えばこ
れら（００１）面や（２００）面に主配向させれば，本
発明の所期の目的を達成することができる。
は，Ｔａ2Ｏ5のＸＲＤ回折パターンの２θが，２３゜又
は２８゜付近に現れるピークに配向した面であり，例え
ば（００１）面や（２００）面である。そして例えばこ
れら（００１）面や（２００）面に主配向させれば，本
発明の所期の目的を達成することができる。
【００１１】このように，最上層が白金族の金属，又は
白金族の金属の導電性酸化物からなる下部電極上でＴａ
2Ｏ5を堆積した後，この下部電極上で該Ｔａ2Ｏ5を，比
誘電率を高める特定面に配向させるように結晶化させる
と，後述の実施形態で示したように，Ｔａ2Ｏ5の比誘電
率は飛躍的に向上し，従来は２０〜２５程度とされてい
たＴａ2Ｏ5の比誘電率を，その２倍以上に向上させるこ
とができた。なおＴａ2Ｏ5を結晶化する際の熱処理は，
窒素やアルゴン雰囲気などの非酸化性雰囲気中で行うこ
とが好ましい。
白金族の金属の導電性酸化物からなる下部電極上でＴａ
2Ｏ5を堆積した後，この下部電極上で該Ｔａ2Ｏ5を，比
誘電率を高める特定面に配向させるように結晶化させる
と，後述の実施形態で示したように，Ｔａ2Ｏ5の比誘電
率は飛躍的に向上し，従来は２０〜２５程度とされてい
たＴａ2Ｏ5の比誘電率を，その２倍以上に向上させるこ
とができた。なおＴａ2Ｏ5を結晶化する際の熱処理は，
窒素やアルゴン雰囲気などの非酸化性雰囲気中で行うこ
とが好ましい。
【００１２】下部電極は，請求項２に記載したように，
白金族の金属上に，さらに白金族の金属又は白金族の導
電性酸化物が積層した構成であってもよい。
白金族の金属上に，さらに白金族の金属又は白金族の導
電性酸化物が積層した構成であってもよい。
【００１３】またこれらの各製造方法において，請求項
３に記載したように，前記下部電極上にＴａ2Ｏ5を堆積
する前に，熱処理によって前記下部電極の少なくとも最
上層の配向性を高める工程を含むようにしてもよい。例
えば，熱処理による下部電極の最上層の配向性を向上さ
せ，その後Ｔａ2Ｏ5を堆積させて，再び該Ｔａ2Ｏ5を比
誘電率を高める特定面に配向させるように，熱処理によ
って結晶化させるプロセスを連続して行うようにしても
よい。かかる方法によれば，実際のプロセスを効率よく
実施することが可能になる。しかも，そのように下部電
極上にＴａ2Ｏ5を堆積する前に，熱処理によって前記下
部電極の少なくとも最上層の配向性を高めておけば，従
来よりも低温でＴａ2Ｏ5の結晶化を進めることができ，
後述の実施形態で示したように，Ｔａ2Ｏ5の比誘電率を
さらに向上させることができる。なお請求項１〜３の発
明において，下部電極の最上層を構成している白金族の
金属や白金族の金属の導電性酸化物と，基板との間に，
予め結晶性を有するＴｉＮやＷＮを積層させた下部電極
を用いるようにしてもよい。
３に記載したように，前記下部電極上にＴａ2Ｏ5を堆積
する前に，熱処理によって前記下部電極の少なくとも最
上層の配向性を高める工程を含むようにしてもよい。例
えば，熱処理による下部電極の最上層の配向性を向上さ
せ，その後Ｔａ2Ｏ5を堆積させて，再び該Ｔａ2Ｏ5を比
誘電率を高める特定面に配向させるように，熱処理によ
って結晶化させるプロセスを連続して行うようにしても
よい。かかる方法によれば，実際のプロセスを効率よく
実施することが可能になる。しかも，そのように下部電
極上にＴａ2Ｏ5を堆積する前に，熱処理によって前記下
部電極の少なくとも最上層の配向性を高めておけば，従
来よりも低温でＴａ2Ｏ5の結晶化を進めることができ，
後述の実施形態で示したように，Ｔａ2Ｏ5の比誘電率を
さらに向上させることができる。なお請求項１〜３の発
明において，下部電極の最上層を構成している白金族の
金属や白金族の金属の導電性酸化物と，基板との間に，
予め結晶性を有するＴｉＮやＷＮを積層させた下部電極
を用いるようにしてもよい。
【００１４】
【発明の実施の形態】図１は，本発明の第１の実施の形
態にかかる半導体装置のキャパシタセルの構成を，プロ
セスフローに従って示した説明図である。先ず，図１
（ａ）に示すように，半導体基板上に成膜された層間絶
縁膜１（ＳｉＯ2）の所定の位置にコンタクト用のホー
ルを開口し，埋め込みコンタクト２としてのポリシリコ
ンを埋め込む。次に図１（ｂ）に示すように，埋め込み
コンタクト２上に例えばＲｕ，Ｐｔ，Ｉｒなどといった
白金族の金属もしくはそれら金属同士の合金からなる下
部電極（ストレージノード）３を形成した後，Ｔａ2Ｏ5
を１０ｎｍ程度堆積し，これに７００℃以上のポストア
ニールを加えてＴａ2Ｏ5を結晶化させ，キャパシタ絶縁
膜４を形成する。そして図１（ｃ）に示すように，上部
電極５を堆積し，キャパシタを形成する。
態にかかる半導体装置のキャパシタセルの構成を，プロ
セスフローに従って示した説明図である。先ず，図１
（ａ）に示すように，半導体基板上に成膜された層間絶
縁膜１（ＳｉＯ2）の所定の位置にコンタクト用のホー
ルを開口し，埋め込みコンタクト２としてのポリシリコ
ンを埋め込む。次に図１（ｂ）に示すように，埋め込み
コンタクト２上に例えばＲｕ，Ｐｔ，Ｉｒなどといった
白金族の金属もしくはそれら金属同士の合金からなる下
部電極（ストレージノード）３を形成した後，Ｔａ2Ｏ5
を１０ｎｍ程度堆積し，これに７００℃以上のポストア
ニールを加えてＴａ2Ｏ5を結晶化させ，キャパシタ絶縁
膜４を形成する。そして図１（ｃ）に示すように，上部
電極５を堆積し，キャパシタを形成する。
【００１５】この第１の実施の形態によれば，下部電極
３にＲｕ，Ｐｔ，Ｉｒなどといった酸化されにくい比較
的安定な金属を用いているので，キャパシタ絶縁膜４を
７００℃以上の高温でポストアニールした時に，キャパ
シタ絶縁膜４であるＴａ2Ｏ5と下部電極３との反応を抑
えることができる。また，ポストアニールによってＴａ
2Ｏ5を下部電極３の結晶構造に配向して結晶化させるこ
とができる。
３にＲｕ，Ｐｔ，Ｉｒなどといった酸化されにくい比較
的安定な金属を用いているので，キャパシタ絶縁膜４を
７００℃以上の高温でポストアニールした時に，キャパ
シタ絶縁膜４であるＴａ2Ｏ5と下部電極３との反応を抑
えることができる。また，ポストアニールによってＴａ
2Ｏ5を下部電極３の結晶構造に配向して結晶化させるこ
とができる。
【００１６】ここで，図２は，第１の実施の形態に従っ
て製造されるキャパシタ絶縁膜４と同じ条件で，ポスト
アニールにより結晶化させたＴａ2Ｏ5のＸＲＤ回折パタ
ーンを示す。図２からわかるように，Ｔａ2Ｏ5結晶のピ
ークが見られ，ピーク位置とピーク強度はＡＳＴＭカー
ドの値とほぼ一致している。２θが２３゜と２８゜付近
に現れるピークがＴａ2Ｏ5のメインピークであり，各々
のピーク強度をＩ1，Ｉ2としたときの強度比（Ｉ1／
Ｉ2）が（００１）面と（２００）面への配向性を示
す。この図２に示すように，例えばＲｕ上にてポストア
ニールによって結晶化させたＴａ2Ｏ5は（００１）面に
配向し，強度比（Ｉ1／Ｉ2）が１０以上となる。また，
Ｐｔ上で結晶化させたＴａ2Ｏ5は強度比（Ｉ1／Ｉ2）が
０．１以下になる。これに対して，ＳｉＮ上で結晶化し
たＴａ2Ｏ5の強度比（Ｉ1／Ｉ2）は０．５〜１程度であ
り，配向性は見られない。同じ温度でポストアニールし
た場合，図３に示すように，（００１）面や（２００）
面に大きく配向したＴａ2Ｏ5は，配向せずに結晶化した
Ｔａ2Ｏ5よりも大きい，５０以上の比誘電率をもつこと
がわかる。
て製造されるキャパシタ絶縁膜４と同じ条件で，ポスト
アニールにより結晶化させたＴａ2Ｏ5のＸＲＤ回折パタ
ーンを示す。図２からわかるように，Ｔａ2Ｏ5結晶のピ
ークが見られ，ピーク位置とピーク強度はＡＳＴＭカー
ドの値とほぼ一致している。２θが２３゜と２８゜付近
に現れるピークがＴａ2Ｏ5のメインピークであり，各々
のピーク強度をＩ1，Ｉ2としたときの強度比（Ｉ1／
Ｉ2）が（００１）面と（２００）面への配向性を示
す。この図２に示すように，例えばＲｕ上にてポストア
ニールによって結晶化させたＴａ2Ｏ5は（００１）面に
配向し，強度比（Ｉ1／Ｉ2）が１０以上となる。また，
Ｐｔ上で結晶化させたＴａ2Ｏ5は強度比（Ｉ1／Ｉ2）が
０．１以下になる。これに対して，ＳｉＮ上で結晶化し
たＴａ2Ｏ5の強度比（Ｉ1／Ｉ2）は０．５〜１程度であ
り，配向性は見られない。同じ温度でポストアニールし
た場合，図３に示すように，（００１）面や（２００）
面に大きく配向したＴａ2Ｏ5は，配向せずに結晶化した
Ｔａ2Ｏ5よりも大きい，５０以上の比誘電率をもつこと
がわかる。
【００１７】この第１の実施の形態に従って製造される
半導体装置は，キャパシタ絶縁膜４と下部電極３との界
面にＳｉＮなどといった反応防止用の低誘電率の膜をは
さむ必要がないので，キャパシタの容量が低下すること
もない。このように，第１の実施の形態に従って製造さ
れる半導体装置は，大きく配向したＴａ2Ｏ5結晶を用い
ることで大きな比誘電率を有するキャパシタ絶縁膜４を
形成でき，小面積で大容量を持つ高誘電体キャパシタを
実現することができる。
半導体装置は，キャパシタ絶縁膜４と下部電極３との界
面にＳｉＮなどといった反応防止用の低誘電率の膜をは
さむ必要がないので，キャパシタの容量が低下すること
もない。このように，第１の実施の形態に従って製造さ
れる半導体装置は，大きく配向したＴａ2Ｏ5結晶を用い
ることで大きな比誘電率を有するキャパシタ絶縁膜４を
形成でき，小面積で大容量を持つ高誘電体キャパシタを
実現することができる。
【００１８】図４は，本発明の第２の実施の形態にかか
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。先ず，図４（ａ）に示
すように，層間絶縁膜１１上の所定の位置に，埋め込み
コンタクト１２を設けるまでは第１の実施の形態と同様
である。次に図４（ｂ）に示すように，埋め込みコンタ
クト２上に例えばＲｕＯ2などといった白金族の金属の
導電性酸化物もしくは白金族の金属同士の合金の導電性
酸化物からなる下部電極（ストレージノード）１３を形
成する。この後，図４（ｃ）に示すように，Ｔａ2Ｏ5を
堆積し，前記第１の実施形態と同様，７００℃以上のポ
ストアニールを加えてＴａ2Ｏ5を結晶化させ，キャパシ
タ絶縁膜１４を形成する。更に，図４（ｄ）に示すよう
に，上部電極１５を成膜し，キャパシタを形成する。
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。先ず，図４（ａ）に示
すように，層間絶縁膜１１上の所定の位置に，埋め込み
コンタクト１２を設けるまでは第１の実施の形態と同様
である。次に図４（ｂ）に示すように，埋め込みコンタ
クト２上に例えばＲｕＯ2などといった白金族の金属の
導電性酸化物もしくは白金族の金属同士の合金の導電性
酸化物からなる下部電極（ストレージノード）１３を形
成する。この後，図４（ｃ）に示すように，Ｔａ2Ｏ5を
堆積し，前記第１の実施形態と同様，７００℃以上のポ
ストアニールを加えてＴａ2Ｏ5を結晶化させ，キャパシ
タ絶縁膜１４を形成する。更に，図４（ｄ）に示すよう
に，上部電極１５を成膜し，キャパシタを形成する。
【００１９】この第２の実施の形態によれば，下部電極
１３として例えばＲｕＯ2などの導電性酸化物を用いて
いる。このため，第１実施の形態と同様に，７００℃以
上のポストアニールにより，キャパシタ絶縁膜１４のＴ
ａ2Ｏ5は下部電極１３の結晶に配向し，Ｔａ2Ｏ5は（０
０１）面に配向して強度比（Ｉ1／Ｉ2）が１０以上にな
る。このように高配向したＴａ2Ｏ5の結晶は５０以上の
比誘電率を示す。
１３として例えばＲｕＯ2などの導電性酸化物を用いて
いる。このため，第１実施の形態と同様に，７００℃以
上のポストアニールにより，キャパシタ絶縁膜１４のＴ
ａ2Ｏ5は下部電極１３の結晶に配向し，Ｔａ2Ｏ5は（０
０１）面に配向して強度比（Ｉ1／Ｉ2）が１０以上にな
る。このように高配向したＴａ2Ｏ5の結晶は５０以上の
比誘電率を示す。
【００２０】これはＰｏｌｙ−ＳｉやＳｉＮなどのアモ
ルファス上で配向せずにＴａ2Ｏ5が結晶化したときに比
べて，２倍以上の大きな比誘電率になる。またＲｕＯ2
などは酸化物であるため，Ｔａ2Ｏ5堆積後のポストアニ
ールによってそれ以上酸化されることはない。更に，キ
ャパシタ絶縁膜１４と下部電極１３の界面に誘電率の低
いＳｉＮをバリア層としてはさむ必要がないので，キャ
パシタの容量が低下することはない。ＲｕＯ2のほかに
ＩｒＯ2などの結晶性の導電性酸化物を用いたときも同
様の効果が期待できる。このように導電性酸化物からな
る下部電極１３上で高配向させたＴａ2Ｏ5結晶をキャパ
シタ絶縁膜１４に用いることで，５０以上の大きな比誘
電率を有するキャパシタを形成でき，小面積で大容量を
持つ高誘電体キャパシタを実現できる。
ルファス上で配向せずにＴａ2Ｏ5が結晶化したときに比
べて，２倍以上の大きな比誘電率になる。またＲｕＯ2
などは酸化物であるため，Ｔａ2Ｏ5堆積後のポストアニ
ールによってそれ以上酸化されることはない。更に，キ
ャパシタ絶縁膜１４と下部電極１３の界面に誘電率の低
いＳｉＮをバリア層としてはさむ必要がないので，キャ
パシタの容量が低下することはない。ＲｕＯ2のほかに
ＩｒＯ2などの結晶性の導電性酸化物を用いたときも同
様の効果が期待できる。このように導電性酸化物からな
る下部電極１３上で高配向させたＴａ2Ｏ5結晶をキャパ
シタ絶縁膜１４に用いることで，５０以上の大きな比誘
電率を有するキャパシタを形成でき，小面積で大容量を
持つ高誘電体キャパシタを実現できる。
【００２１】図５は，本発明の第３の実施の形態にかか
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。先ず，図５（ａ）に示
すように，層間絶縁膜２１上の所定の位置に，埋め込み
コンタクト２２を設けるまでは第１の実施の形態と同様
である。次に図５（ｂ）に示すように，５００オングス
トローム程度のＲｕ２３を堆積した後，Ｒｕ２３上に更
にＲｕＯ2２４を積層することにより，埋め込みコンタ
クト２２上にこれらＲｕ２３とＲｕＯ2２４を積層した
構成の下部電極２５（ストレージノード）を形成する。
この後，図５（ｃ）に示すように，Ｔａ2Ｏ5を堆積し，
前出各実施の形態と同様，７００℃以上のポストアニー
ルを加えてＴａ2Ｏ5を結晶化させ，キャパシタ絶縁膜２
６を形成する。その後図５（ｄ）に示すように，上部電
極２７を成膜し，キャパシタを形成する。
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。先ず，図５（ａ）に示
すように，層間絶縁膜２１上の所定の位置に，埋め込み
コンタクト２２を設けるまでは第１の実施の形態と同様
である。次に図５（ｂ）に示すように，５００オングス
トローム程度のＲｕ２３を堆積した後，Ｒｕ２３上に更
にＲｕＯ2２４を積層することにより，埋め込みコンタ
クト２２上にこれらＲｕ２３とＲｕＯ2２４を積層した
構成の下部電極２５（ストレージノード）を形成する。
この後，図５（ｃ）に示すように，Ｔａ2Ｏ5を堆積し，
前出各実施の形態と同様，７００℃以上のポストアニー
ルを加えてＴａ2Ｏ5を結晶化させ，キャパシタ絶縁膜２
６を形成する。その後図５（ｄ）に示すように，上部電
極２７を成膜し，キャパシタを形成する。
【００２２】この第３の実施の形態によれば，下部電極
２５としてＲｕ２３とＲｕＯ2２４の積層構造を用いて
いる。下部電極２５の表面はＲｕＯ2２４であり，ポス
トアニールにより結晶化するキャパシタ絶縁膜２６のＴ
ａ2Ｏ5は（００１）面に配向し，強度比（Ｉ1／Ｉ2）が
１０以上になる。このため，第１，２の実施の形態と同
様の効果がある。また，ＲｕＯ2２４と層間絶縁膜２１
（Ｓｉ基板表面）との界面にＲｕ２３を介在させること
で，ポストアニールによるコンタクト界面の酸化を防止
し，ＲｕＯ2２４と層間絶縁膜２１にかかるストレス
（熱応力）を緩和することができる。これによりキャパ
シタ絶縁膜２６のリーク電流を小さくすることができ
る。このように，下部電極２５上で大きく配向したＴａ
2Ｏ5結晶のキャパシタ絶縁膜２６を用いることにより，
５０以上の大きな比誘電率を有するキャパシタを形成で
き，リーク電流を低く抑えて，小面積で大きな容量を持
つ高誘電体キャパシタを実現することができる。
２５としてＲｕ２３とＲｕＯ2２４の積層構造を用いて
いる。下部電極２５の表面はＲｕＯ2２４であり，ポス
トアニールにより結晶化するキャパシタ絶縁膜２６のＴ
ａ2Ｏ5は（００１）面に配向し，強度比（Ｉ1／Ｉ2）が
１０以上になる。このため，第１，２の実施の形態と同
様の効果がある。また，ＲｕＯ2２４と層間絶縁膜２１
（Ｓｉ基板表面）との界面にＲｕ２３を介在させること
で，ポストアニールによるコンタクト界面の酸化を防止
し，ＲｕＯ2２４と層間絶縁膜２１にかかるストレス
（熱応力）を緩和することができる。これによりキャパ
シタ絶縁膜２６のリーク電流を小さくすることができ
る。このように，下部電極２５上で大きく配向したＴａ
2Ｏ5結晶のキャパシタ絶縁膜２６を用いることにより，
５０以上の大きな比誘電率を有するキャパシタを形成で
き，リーク電流を低く抑えて，小面積で大きな容量を持
つ高誘電体キャパシタを実現することができる。
【００２３】図６は，本発明の第４の実施の形態にかか
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。図６（ａ）に示すよう
に，層間絶縁膜３１上の所定の位置に，埋め込みコンタ
クト３２を設けるまでは第１の実施の形態と同様であ
る。次に図６（ｂ）に示すように，層間絶縁膜３１上に
例えばＲｕなどといった白金族の金属３３もしくは白金
族の金属同士の合金３３を堆積し，７００℃程度で３０
秒ほど窒素やアルゴンなどの非酸化性雰囲気中でＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）
などの熱処理を施す。
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。図６（ａ）に示すよう
に，層間絶縁膜３１上の所定の位置に，埋め込みコンタ
クト３２を設けるまでは第１の実施の形態と同様であ
る。次に図６（ｂ）に示すように，層間絶縁膜３１上に
例えばＲｕなどといった白金族の金属３３もしくは白金
族の金属同士の合金３３を堆積し，７００℃程度で３０
秒ほど窒素やアルゴンなどの非酸化性雰囲気中でＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）
などの熱処理を施す。
【００２４】次に，例えばフォトリソ工程によって，図
６（ｃ）に示すように，埋め込みコンタクト３２上に下
部電極３４（ストレージノード）を形成する。その後，
図６（ｃ）に示すように，Ｔａ2Ｏ5を堆積し，５５０℃
程度のポストアニールを加えてＴａ2Ｏ5を結晶化させ，
キャパシタ絶縁膜３５を形成する。更に，図６（ｄ）に
示すように，上部電極３６を堆積し，キャパシタを形成
する。
６（ｃ）に示すように，埋め込みコンタクト３２上に下
部電極３４（ストレージノード）を形成する。その後，
図６（ｃ）に示すように，Ｔａ2Ｏ5を堆積し，５５０℃
程度のポストアニールを加えてＴａ2Ｏ5を結晶化させ，
キャパシタ絶縁膜３５を形成する。更に，図６（ｄ）に
示すように，上部電極３６を堆積し，キャパシタを形成
する。
【００２５】この第４の実施の形態によれば，下部電極
３４がＲｕなどといった白金族の金属やその合金にＲＴ
Ａを施して結晶性を向上させた構成になっている。非酸
化性雰囲気中でＲＴＡすることにより，Ｒｕなどは成膜
時より結晶性が向上し，図７に示すように（００２）面
に強く配向する。このようにＲＴＡ処理したＲｕ上では
Ｔａ2Ｏ5は成膜直後でも（００１）面に配向した結晶性
を示す。
３４がＲｕなどといった白金族の金属やその合金にＲＴ
Ａを施して結晶性を向上させた構成になっている。非酸
化性雰囲気中でＲＴＡすることにより，Ｒｕなどは成膜
時より結晶性が向上し，図７に示すように（００２）面
に強く配向する。このようにＲＴＡ処理したＲｕ上では
Ｔａ2Ｏ5は成膜直後でも（００１）面に配向した結晶性
を示す。
【００２６】そして，本実施形態によれば，前記した７
００℃より低い５５０℃程度の低温アニールで（００
１）配向したまま結晶化が進み，図８に示すように，そ
の強度比（Ｉ1／Ｉ2）が１００以上になる。いわば従来
より低温プロセスによってある配向をもった結晶化をす
ることができる。この結晶性の向上に伴ってＴａ2Ｏ5の
比誘電率も増加し，図９に示すように，３時間のアニー
ル後には比誘電率が５０以上になる。従って，この第４
の実施の形態のように，結晶性を向上させた下部電極３
４上で配向したＴａ2Ｏ5結晶からなるキャパシタ絶縁膜
３５を形成することで，低温プロセスが可能で５０以上
の比誘電率を有する，小面積で大容量を持つ高誘電体キ
ャパシタを実現するできる。また，先に説明した第２，
３の実施の形態にも，この第４の実施の形態のように，
予め下部電極の結晶性を向上させておくことによって，
同様の効果が期待できる。
００℃より低い５５０℃程度の低温アニールで（００
１）配向したまま結晶化が進み，図８に示すように，そ
の強度比（Ｉ1／Ｉ2）が１００以上になる。いわば従来
より低温プロセスによってある配向をもった結晶化をす
ることができる。この結晶性の向上に伴ってＴａ2Ｏ5の
比誘電率も増加し，図９に示すように，３時間のアニー
ル後には比誘電率が５０以上になる。従って，この第４
の実施の形態のように，結晶性を向上させた下部電極３
４上で配向したＴａ2Ｏ5結晶からなるキャパシタ絶縁膜
３５を形成することで，低温プロセスが可能で５０以上
の比誘電率を有する，小面積で大容量を持つ高誘電体キ
ャパシタを実現するできる。また，先に説明した第２，
３の実施の形態にも，この第４の実施の形態のように，
予め下部電極の結晶性を向上させておくことによって，
同様の効果が期待できる。
【００２７】図１０は，本発明の第５の実施の形態にか
かる半導体装置のキャパシタセルの構成を，プロセスフ
ローに従って示した説明図である。図１０（ａ）に示す
ように，層間絶縁膜４１上の所定の位置に，埋め込みコ
ンタクト４２を設けるまでは第１の実施の形態と同様で
ある。次に，図１０（ｂ）に示すように，Ｔｉ４３を３
００オングストローム程度，ＴｉＮ４４を５００オング
ストローム程度堆積した後に，Ｒｕ４５を堆積し，７０
０℃程度で３０秒ほど窒素またはアルゴン中などの非酸
化性雰囲気中でＲＴＡする。
かる半導体装置のキャパシタセルの構成を，プロセスフ
ローに従って示した説明図である。図１０（ａ）に示す
ように，層間絶縁膜４１上の所定の位置に，埋め込みコ
ンタクト４２を設けるまでは第１の実施の形態と同様で
ある。次に，図１０（ｂ）に示すように，Ｔｉ４３を３
００オングストローム程度，ＴｉＮ４４を５００オング
ストローム程度堆積した後に，Ｒｕ４５を堆積し，７０
０℃程度で３０秒ほど窒素またはアルゴン中などの非酸
化性雰囲気中でＲＴＡする。
【００２８】この後，例えばフォトリソ工程により，図
１０（ｃ）に示すように，埋め込みコンタクト４２上
に，これらＴｉ４３，ＴｉＮ４４，Ｒｕ４５の積層した
構成の下部電極４６（ストレージノード）を形成する。
その後，図１０（ｃ）に示すように，Ｔａ2Ｏ5を堆積
し，５５０℃程度のポストアニールを加えてＴａ2Ｏ5を
結晶化させ，キャパシタ絶縁膜４７を形成する。更に，
図１０（ｄ）に示すように，上部電極４８を成膜し，キ
ャパシタを形成する。
１０（ｃ）に示すように，埋め込みコンタクト４２上
に，これらＴｉ４３，ＴｉＮ４４，Ｒｕ４５の積層した
構成の下部電極４６（ストレージノード）を形成する。
その後，図１０（ｃ）に示すように，Ｔａ2Ｏ5を堆積
し，５５０℃程度のポストアニールを加えてＴａ2Ｏ5を
結晶化させ，キャパシタ絶縁膜４７を形成する。更に，
図１０（ｄ）に示すように，上部電極４８を成膜し，キ
ャパシタを形成する。
【００２９】この第５の実施の形態によれば，結晶配向
したＴｉＮ４４上にＲｕ４５を堆積し，更にＲＴＡでＲ
ｕ４５の結晶性を向上させている。このようなＲｕ４５
上ではＴａ2Ｏ5は，図１１に示すように，（２００）面
のピークが見られないほどに（００１）面に強く配向
し，前記実施の形態と同様，５５０℃程度の低温で結晶
化が進む。この結晶性の向上とともにＴａ2Ｏ5の比誘電
率は増加し，図１２に示すように，３時間のアニール後
には比誘電率が６０以上になる。このように，結晶性を
向上させた下部電極４６にＴａ2Ｏ5を成膜することでキ
ャパシタ絶縁膜４７は大きな比誘電率を有し，かつ低温
プロセスを可能にし，小面積で大きな容量を持つ高誘電
体キャパシタを実現できる。また，先に説明した第２〜
４の実施の形態にも，この第５の実施の形態のように，
予め下部電極の結晶性を向上させておくことによって，
同様の効果が期待できる。
したＴｉＮ４４上にＲｕ４５を堆積し，更にＲＴＡでＲ
ｕ４５の結晶性を向上させている。このようなＲｕ４５
上ではＴａ2Ｏ5は，図１１に示すように，（２００）面
のピークが見られないほどに（００１）面に強く配向
し，前記実施の形態と同様，５５０℃程度の低温で結晶
化が進む。この結晶性の向上とともにＴａ2Ｏ5の比誘電
率は増加し，図１２に示すように，３時間のアニール後
には比誘電率が６０以上になる。このように，結晶性を
向上させた下部電極４６にＴａ2Ｏ5を成膜することでキ
ャパシタ絶縁膜４７は大きな比誘電率を有し，かつ低温
プロセスを可能にし，小面積で大きな容量を持つ高誘電
体キャパシタを実現できる。また，先に説明した第２〜
４の実施の形態にも，この第５の実施の形態のように，
予め下部電極の結晶性を向上させておくことによって，
同様の効果が期待できる。
【００３０】ＤＲＡＭキャパシタの誘電体膜として研究
されているＴａ2Ｏ5は，これまで比誘電率は２０〜２５
程度と考えられていた。しかし，前記実施の形態で明ら
かなように，白金族の金属や合金又はそれらの金属酸化
物上では，Ｔａ2Ｏ5はＲｕなどの下地によって強く配向
して結晶化し，５０以上の大きな比誘電率を示すことが
判明した。
されているＴａ2Ｏ5は，これまで比誘電率は２０〜２５
程度と考えられていた。しかし，前記実施の形態で明ら
かなように，白金族の金属や合金又はそれらの金属酸化
物上では，Ｔａ2Ｏ5はＲｕなどの下地によって強く配向
して結晶化し，５０以上の大きな比誘電率を示すことが
判明した。
【００３１】なお，ポストアニール時にＴａ2Ｏ5と反応
せず，結晶性をもつあらゆる下部電極上で結晶配向させ
たＴａ2Ｏ5をキャパシタ絶縁膜として用いた場合は，同
様の効果が期待できる。以上の実施の形態では，（００
１）面と（２００）面に配向したＴａ2Ｏ5について述べ
たが，配向する面方位に関係なく高配向させて結晶化さ
せたＴａ2Ｏ5結晶は，高い比誘電率をもつことが期待で
きる。
せず，結晶性をもつあらゆる下部電極上で結晶配向させ
たＴａ2Ｏ5をキャパシタ絶縁膜として用いた場合は，同
様の効果が期待できる。以上の実施の形態では，（００
１）面と（２００）面に配向したＴａ2Ｏ5について述べ
たが，配向する面方位に関係なく高配向させて結晶化さ
せたＴａ2Ｏ5結晶は，高い比誘電率をもつことが期待で
きる。
【００３２】
【発明の効果】本発明によれば，キャパシタ絶縁膜とし
て用いたＴａ2Ｏ5の比誘電率を，従来の２倍の５０以上
の大きな値とすることができ，小面積で大容量のキャパ
シタを備えた高集積化や高密度化が可能な半導体装置を
製造することができる。またとくに，請求項３によれ
ば，Ｔａ2Ｏ5を結晶化させるための熱処理が，従来より
も低温で実施することができる。
て用いたＴａ2Ｏ5の比誘電率を，従来の２倍の５０以上
の大きな値とすることができ，小面積で大容量のキャパ
シタを備えた高集積化や高密度化が可能な半導体装置を
製造することができる。またとくに，請求項３によれ
ば，Ｔａ2Ｏ5を結晶化させるための熱処理が，従来より
も低温で実施することができる。
【図１】本発明の第１の実施の形態に従って製造される
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
【図２】第１の実施の形態に従って製造されるキャパシ
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフであ
る。
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフであ
る。
【図３】第１の実施の形態に従って製造されるキャパシ
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5の比誘電率を示すグラフである。
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5の比誘電率を示すグラフである。
【図４】本発明の第２の実施の形態に従って製造される
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
【図５】本発明の第３の実施の形態に従って製造される
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
【図６】本発明の第４の実施の形態に従って製造される
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
半導体装置のキャパシタセルの構成を，プロセスフロー
に従って示した説明図である。
【図７】第４の実施の形態に従って製造されるキャパシ
タ絶縁膜と同じ条件で，ＲＴＡにより結晶化させたＲｕ
のＸＲＤ回折パターンを示すグラフである。
タ絶縁膜と同じ条件で，ＲＴＡにより結晶化させたＲｕ
のＸＲＤ回折パターンを示すグラフである。
【図８】第４の実施の形態に従って製造されるキャパシ
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフであ
る。
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフであ
る。
【図９】第４の実施の形態に従って製造されるキャパシ
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5の比誘電率を示すグラフである。
タ絶縁膜と同じ条件で，ポストアニールにより結晶化さ
せたＴａ2Ｏ5の比誘電率を示すグラフである。
【図１０】本発明の第５の実施の形態に従って製造され
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。
る半導体装置のキャパシタセルの構成を，プロセスフロ
ーに従って示した説明図である。
【図１１】第５の実施の形態に従って製造されるキャパ
シタ絶縁膜と同じ条件で，ポストアニールにより結晶化
させたＴａ2Ｏ5の比誘電率を示すグラフである。
シタ絶縁膜と同じ条件で，ポストアニールにより結晶化
させたＴａ2Ｏ5の比誘電率を示すグラフである。
【図１２】第５の実施の形態に従って製造されるキャパ
シタ絶縁膜と同じ条件で，ポストアニールにより結晶化
させたＴａ2Ｏ5の比誘電率を示すグラフである。
シタ絶縁膜と同じ条件で，ポストアニールにより結晶化
させたＴａ2Ｏ5の比誘電率を示すグラフである。
【図１３】従来技術の説明図である。
【図１４】従来のキャパシタセルにおいて，ポストアニ
ールにより結晶化されたＴａ2Ｏ5のＸＲＤ回折パターン
を示すグラフである。
ールにより結晶化されたＴａ2Ｏ5のＸＲＤ回折パターン
を示すグラフである。
１ 層間絶縁膜 ２ 埋め込みコンタクト ３ 下部電極 ４ キャパシタ絶縁膜 ５ 上部電極
Claims (3)
- 【請求項１】 半導体基板上に，下部電極，キャパシタ
絶縁膜，上部電極を順次積層して半導体装置を製造する
方法において，前記下部電極を，少なくとも最上層が白
金族の金属，又は白金族の金属の導電性酸化物で構成
し，さらに前記下部電極上にＴａ2Ｏ5を堆積させた後，
この下部電極上で該Ｔａ2Ｏ5を，比誘電率を高める特定
結晶面に配向させるように，熱処理によって結晶化して
キャパシタ絶縁膜を形成し，その後前記キャパシタ絶縁
膜上に上部電極を積層することを特徴とする，半導体装
置の製造方法。 - 【請求項２】 前記下部電極が，白金族の金属上に，白
金族の金属又は白金族の導電性酸化物が積層した構成で
あることを特徴とする，請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 前記下部電極上にＴａ2Ｏ5を堆積する前
に，熱処理によって前記下部電極の少なくとも最上層の
配向性を高める工程を含むことを特徴とする，請求項１
又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26777897A JP3768338B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26777897A JP3768338B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187629A true JPH1187629A (ja) | 1999-03-30 |
| JP3768338B2 JP3768338B2 (ja) | 2006-04-19 |
Family
ID=17449458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26777897A Expired - Fee Related JP3768338B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768338B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313951A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US6815221B2 (en) | 2001-09-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Method for manufacturing capacitor of semiconductor memory device controlling thermal budget |
| KR100464404B1 (ko) * | 2001-07-27 | 2005-01-03 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
1997
- 1997-09-12 JP JP26777897A patent/JP3768338B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313951A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| KR100464404B1 (ko) * | 2001-07-27 | 2005-01-03 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US6982205B2 (en) | 2001-07-27 | 2006-01-03 | Samsung Electronics Co., Ltd. | Method and manufacturing a semiconductor device having a metal-insulator-metal capacitor |
| US6815221B2 (en) | 2001-09-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Method for manufacturing capacitor of semiconductor memory device controlling thermal budget |
| KR100455375B1 (ko) * | 2001-09-17 | 2004-11-12 | 삼성전자주식회사 | 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3768338B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
| JP3512959B2 (ja) | 半導体装置及びその製造方法 | |
| US6162744A (en) | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers | |
| JP3169866B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6759250B2 (en) | Deposition method for lead germanate ferroelectric structure with multi-layered electrode | |
| JP2000174215A (ja) | 強誘電体集積回路及びその製造方法 | |
| US6200847B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| US20020177273A1 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| KR100358430B1 (ko) | 이리듐 복합 배리어 구조 및 그의 제조 방법 | |
| JP3292699B2 (ja) | 半導体装置及びその製造方法 | |
| US20030230773A1 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| WO2002073679A1 (en) | Vapor growth method for metal oxide dielectric film and pzt film | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| JP3768338B2 (ja) | 半導体装置の製造方法 | |
| US20040092038A1 (en) | Method for forming a capacitor having a high-dielectric-constant insulation film | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JPH0951079A (ja) | 半導体素子およびその製造方法 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPH1131791A (ja) | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 | |
| KR100358147B1 (ko) | 강유전체 캐패시터 제조 방법 | |
| JPH1197630A (ja) | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 | |
| JP2008235544A (ja) | 強誘電体キャパシタの製造方法 | |
| KR100725081B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100475077B1 (ko) | 캐패시터의 유전막 형성방법 | |
| JP2008227218A (ja) | 強誘電体キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040128 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |