JPH1187633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1187633A JPH1187633A JP9236715A JP23671597A JPH1187633A JP H1187633 A JPH1187633 A JP H1187633A JP 9236715 A JP9236715 A JP 9236715A JP 23671597 A JP23671597 A JP 23671597A JP H1187633 A JPH1187633 A JP H1187633A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- metal layer
- wiring
- capacitor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造方法に関し、ぺロブスカイ
ト型酸化物強誘電体層を用いたキャパシタをもち、且
つ、高アスペクト比の電極コンタクト・ホールをもつ半
導体装置に於ける配線金属層堆積をＣＶＤ法を用いて高
い効率と高い信頼性をもって実現し、しかも、キャパシ
タの劣化を防止できるようにする。 【解決手段】 ぺロブスカイト型酸化物強誘電体からな
るキャパシタ用誘電体層１５をもつキャパシタを有する
半導体装置の配線形成工程に於いて、層間絶縁層１７に
電極コンタクト・ホールを形成してから全面に水素収蔵
金属或いは水素不透過金属からなる水素阻止用金属層を
形成し、ＣＶＤ法を適用して水素阻止用金属層上に配線
２０を形成し、少なくとも水素阻止用金属層で全面が覆
われている状態で水素を排除する為の真空加熱処理を行
なう。
ト型酸化物強誘電体層を用いたキャパシタをもち、且
つ、高アスペクト比の電極コンタクト・ホールをもつ半
導体装置に於ける配線金属層堆積をＣＶＤ法を用いて高
い効率と高い信頼性をもって実現し、しかも、キャパシ
タの劣化を防止できるようにする。 【解決手段】 ぺロブスカイト型酸化物強誘電体からな
るキャパシタ用誘電体層１５をもつキャパシタを有する
半導体装置の配線形成工程に於いて、層間絶縁層１７に
電極コンタクト・ホールを形成してから全面に水素収蔵
金属或いは水素不透過金属からなる水素阻止用金属層を
形成し、ＣＶＤ法を適用して水素阻止用金属層上に配線
２０を形成し、少なくとも水素阻止用金属層で全面が覆
われている状態で水素を排除する為の真空加熱処理を行
なう。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＺＴ（ＰｂＺｒ
ＴｉＯ3 ）やＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）などのぺ
ロブスカイト型酸化物強誘電体を用いたキャパシタを有
し、且つ、高アスペクト比の電極コンタクト・ホールを
もつ半導体装置を製造するのに好適な方法に関する。
ＴｉＯ3 ）やＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）などのぺ
ロブスカイト型酸化物強誘電体を用いたキャパシタを有
し、且つ、高アスペクト比の電極コンタクト・ホールを
もつ半導体装置を製造するのに好適な方法に関する。
【０００２】現在、依然として半導体装置は微細化及び
高集積化を指向しているので、例えば、メモリに於ける
キャパシタも微細化しなければならず、しかも、信頼性
が高い情報を遣り取りするには、キャパシタの容量を出
来る限り大きくすることが必要である。
高集積化を指向しているので、例えば、メモリに於ける
キャパシタも微細化しなければならず、しかも、信頼性
が高い情報を遣り取りするには、キャパシタの容量を出
来る限り大きくすることが必要である。
【０００３】そこでキャパシタ誘電体層に強誘電体、例
えは、ぺロブスカイト型酸化物強誘電体を用いて小型大
容量のものを得ようとする試みがなされているが、その
ようにした場合、電極コンタクト・ホールのアスペクト
比が高くなり、配線の形成が困難になるので、本発明で
は、その問題を解消する一手段を開示しようとする。
えは、ぺロブスカイト型酸化物強誘電体を用いて小型大
容量のものを得ようとする試みがなされているが、その
ようにした場合、電極コンタクト・ホールのアスペクト
比が高くなり、配線の形成が困難になるので、本発明で
は、その問題を解消する一手段を開示しようとする。
【０００４】
【従来の技術】図１３はぺロブスカイト型酸化物強誘電
体層を用いたキャパシタをもつ半導体装置を表す要部切
断側面図である。
体層を用いたキャパシタをもつ半導体装置を表す要部切
断側面図である。
【０００５】図に於いて、１は配線、２は上部電極、３
は強誘電体層、４は下部電極、５はＳｉ基板、６乃至８
はＳｉＯ2 膜、１０は導電プラグをそれぞれ示してい
る。
は強誘電体層、４は下部電極、５はＳｉ基板、６乃至８
はＳｉＯ2 膜、１０は導電プラグをそれぞれ示してい
る。
【０００６】図１３に見られる半導体装置では、キャパ
シタに於ける上部電極２或いは下部電極４と直接接続さ
れる配線１或いは導電プラグ１０をもつ構造になってい
て、（Ａ）では、下部電極４と接続された配線１が表面
側に在り、（Ｂ）では、下部電極４と接続された導電プ
ラグ１０がＳｉ基板５と接続されている。
シタに於ける上部電極２或いは下部電極４と直接接続さ
れる配線１或いは導電プラグ１０をもつ構造になってい
て、（Ａ）では、下部電極４と接続された配線１が表面
側に在り、（Ｂ）では、下部電極４と接続された導電プ
ラグ１０がＳｉ基板５と接続されている。
【０００７】一般に、ＰＺＴやＳＢＴなどのぺロブスカ
イト型酸化物強誘電体層を用いたキャパシタでは、水素
などの還元雰囲気に遭遇すると強誘電体層から酸素が脱
離して劣化することが知られ、また、ＣＶＤ（ｃｈｅｍ
ｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法に依
って配線金属層を堆積させる際には水素が発生すること
も知られている。
イト型酸化物強誘電体層を用いたキャパシタでは、水素
などの還元雰囲気に遭遇すると強誘電体層から酸素が脱
離して劣化することが知られ、また、ＣＶＤ（ｃｈｅｍ
ｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法に依
って配線金属層を堆積させる際には水素が発生すること
も知られている。
【０００８】前記したところから、ぺロブスカイト型酸
化物強誘電体層を用いたキャパシタをもつ半導体装置を
製造する場合に於いては、配線金属層の堆積にＣＶＤ法
を適用することはできない。
化物強誘電体層を用いたキャパシタをもつ半導体装置を
製造する場合に於いては、配線金属層の堆積にＣＶＤ法
を適用することはできない。
【０００９】その問題に対処する為、キャパシタ上部の
みを水素収蔵金属層で覆ったり、層間絶縁膜に水素不透
過層を用いた構造の半導体装置が知られている（要すれ
ば、「特開平５−１８３１０６号公報」、「特開平７−
１０２３６７号公報」、「特開平７−２７３２９号公
報」などを参照。）
みを水素収蔵金属層で覆ったり、層間絶縁膜に水素不透
過層を用いた構造の半導体装置が知られている（要すれ
ば、「特開平５−１８３１０６号公報」、「特開平７−
１０２３６７号公報」、「特開平７−２７３２９号公
報」などを参照。）
【００１０】然しながら、層間絶縁膜に水素不透過層を
用いても、電極コンタクト・ホールを開口して電極・配
線を形成しつつある状態で該開口から電極・配線を透過
して水素が侵入するし、また、特開平５−１８３１０６
号公報に見られるように、キャパシタ上部のみを水素収
蔵金属層で覆った構造にした場合、層間絶縁膜を透過し
てキャパシタの側面から水素が侵入するため、矢張り、
ＣＶＤ法を用いた配線金属層堆積に依るキャパシタの劣
化を防ぐことは困難である。
用いても、電極コンタクト・ホールを開口して電極・配
線を形成しつつある状態で該開口から電極・配線を透過
して水素が侵入するし、また、特開平５−１８３１０６
号公報に見られるように、キャパシタ上部のみを水素収
蔵金属層で覆った構造にした場合、層間絶縁膜を透過し
てキャパシタの側面から水素が侵入するため、矢張り、
ＣＶＤ法を用いた配線金属層堆積に依るキャパシタの劣
化を防ぐことは困難である。
【００１１】そこで、ぺロブスカイト型酸化物強誘電体
層を用いたキャパシタをもつ半導体装置に於ける配線の
形成には、水素など還元雰囲気が発生しない手段、例え
ば、アルゴンや窒素などの非還元雰囲気中のスパッタリ
ングで配線金属層の堆積を行なっている。
層を用いたキャパシタをもつ半導体装置に於ける配線の
形成には、水素など還元雰囲気が発生しない手段、例え
ば、アルゴンや窒素などの非還元雰囲気中のスパッタリ
ングで配線金属層の堆積を行なっている。
【００１２】然しながら、近年、半導体装置の微細化が
進み、電極コンタクト・ホールのサイズはサブミクロン
になってきているにも拘わらず、キャパシタに於けるぺ
ロブスカイト型酸化物強誘電体の厚さを縮小することは
困難である。
進み、電極コンタクト・ホールのサイズはサブミクロン
になってきているにも拘わらず、キャパシタに於けるぺ
ロブスカイト型酸化物強誘電体の厚さを縮小することは
困難である。
【００１３】従って、キャパシタに於ける上部電極とＳ
ｉ基板との間を結ぶ配線を形成する為の電極コンタクト
・ホールのアスペクト比は高いものとなっているので、
そのような電極コンタクト・ホールを埋める配線をスパ
ッタリング法で形成することは困難である。
ｉ基板との間を結ぶ配線を形成する為の電極コンタクト
・ホールのアスペクト比は高いものとなっているので、
そのような電極コンタクト・ホールを埋める配線をスパ
ッタリング法で形成することは困難である。
【００１４】図１４は高アスペクト比の電極コンタクト
・ホールをもつ半導体装置を表す要部切断側面図であ
り、図１３に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
・ホールをもつ半導体装置を表す要部切断側面図であ
り、図１３に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
【００１５】図に於いて、９はＳｉＯ2 層７に形成され
て下地のＳｉ基板５を表出させた高アスペクト比の電極
コンタクト・ホールを示している。
て下地のＳｉ基板５を表出させた高アスペクト比の電極
コンタクト・ホールを示している。
【００１６】図から明らかなように、電極コンタクト・
ホール９を配線１で埋めるには長時間を必要とするので
生産性が低下し、また、密実に埋めることができるとは
限らず、空隙を生じて信頼性が低下する場合もある。
ホール９を配線１で埋めるには長時間を必要とするので
生産性が低下し、また、密実に埋めることができるとは
限らず、空隙を生じて信頼性が低下する場合もある。
【００１７】一般の半導体装置であれば、高アスペクト
比の電極コンタクト・ホールをもっていても、ＣＶＤ法
を適用し、窒化チタン、タングステン、アルミニウムな
どを堆積することで問題回避も可能であるが、前記した
ようにぺロブスカイト型酸化物強誘電体層を用いたキャ
パシタをもつ半導体装置では不可能である。
比の電極コンタクト・ホールをもっていても、ＣＶＤ法
を適用し、窒化チタン、タングステン、アルミニウムな
どを堆積することで問題回避も可能であるが、前記した
ようにぺロブスカイト型酸化物強誘電体層を用いたキャ
パシタをもつ半導体装置では不可能である。
【００１８】
【発明が解決しようとする課題】本発明は、半導体装置
の製造工程に簡単な改変を加えることで、ぺロブスカイ
ト型酸化物強誘電体層を用いたキャパシタをもち、且
つ、高アスペクト比の電極コンタクト・ホールをもつ半
導体装置に於ける配線金属層堆積をＣＶＤ法を用いて高
い効率と高い信頼性をもって実現し、しかも、ぺロブス
カイト型酸化物強誘電体層の劣化を防止できるようにす
る。
の製造工程に簡単な改変を加えることで、ぺロブスカイ
ト型酸化物強誘電体層を用いたキャパシタをもち、且
つ、高アスペクト比の電極コンタクト・ホールをもつ半
導体装置に於ける配線金属層堆積をＣＶＤ法を用いて高
い効率と高い信頼性をもって実現し、しかも、ぺロブス
カイト型酸化物強誘電体層の劣化を防止できるようにす
る。
【００１９】
【課題を解決するための手段】本発明では、電極コンタ
クト・ホールを開口してから、先ず、水素収蔵金属層或
いは水素不透過金属層を形成し、その後、ＣＶＤ法を適
用して配線金属層を成膜することが基本になっていて、
その配線金属層の成膜時に発生する水素は、下地の水素
収蔵金属層、或いは、水素不透過金属層で遮断されるの
で、この段階でぺロブスカイト型酸化物強誘電体層を用
いたキャパシタが水素に依って劣化することはない。
クト・ホールを開口してから、先ず、水素収蔵金属層或
いは水素不透過金属層を形成し、その後、ＣＶＤ法を適
用して配線金属層を成膜することが基本になっていて、
その配線金属層の成膜時に発生する水素は、下地の水素
収蔵金属層、或いは、水素不透過金属層で遮断されるの
で、この段階でぺロブスカイト型酸化物強誘電体層を用
いたキャパシタが水素に依って劣化することはない。
【００２０】通常、ＣＶＤ法に依って成膜した配線金属
層中には、ある程度の水素が含まれるので、後工程とし
て、真空中で加熱することに依って水素を排出すると良
く、このようにすることで、配線形成後の熱処理工程で
水素が発生することはなくなり、ぺロブスカイト型酸化
物強誘電体層を用いたキャパシタの劣化は抑止すること
ができる。
層中には、ある程度の水素が含まれるので、後工程とし
て、真空中で加熱することに依って水素を排出すると良
く、このようにすることで、配線形成後の熱処理工程で
水素が発生することはなくなり、ぺロブスカイト型酸化
物強誘電体層を用いたキャパシタの劣化は抑止すること
ができる。
【００２１】水素収蔵金属には、高温になると水素を透
過し易くなる性質をもつものがあるので、その場合に
は、前記真空加熱工程で配線金属から脱離した水素が水
素収蔵金属層を透過してぺロブスカイト型酸化物強誘電
体層に達し、キャパシタに若干の劣化が起こる可能性が
あるので、多層工程の最終工程に於いて、キャパシタの
強誘電体層に達するホールを開口し、酸素雰囲気中でア
ニールを行なってキャパシタの特性を回復することがで
きる。
過し易くなる性質をもつものがあるので、その場合に
は、前記真空加熱工程で配線金属から脱離した水素が水
素収蔵金属層を透過してぺロブスカイト型酸化物強誘電
体層に達し、キャパシタに若干の劣化が起こる可能性が
あるので、多層工程の最終工程に於いて、キャパシタの
強誘電体層に達するホールを開口し、酸素雰囲気中でア
ニールを行なってキャパシタの特性を回復することがで
きる。
【００２２】前記したところから、本発明に依る半導体
装置の製造方法に於いては、 （１）ぺロブスカイト型酸化物強誘電体からなるキャパ
シタ用誘電体層（例えばぺロブスカイト型酸化物強誘電
体からなるキャパシタ用誘電体層１５）をもつキャパシ
タを有する半導体装置の配線形成工程に於いて、絶縁層
（例えばＳｉＯ2 からなる層間絶縁層１７）に電極コン
タクト・ホールを形成してから全面に水素収蔵金属或い
は水素不透過金属からなる水素阻止用金属層（例えば水
素収蔵金属層又は水素不透過金属層）を形成する工程
と、ＣＶＤ法を適用して前記水素阻止用金属層上に配線
金属層（例えば配線２０）を形成する工程と、少なくと
も水素阻止用金属層で全面が覆われている状態で水素を
排除する為の真空加熱処理を行なう工程とが含まれてな
ることを特徴とするか、又は、
装置の製造方法に於いては、 （１）ぺロブスカイト型酸化物強誘電体からなるキャパ
シタ用誘電体層（例えばぺロブスカイト型酸化物強誘電
体からなるキャパシタ用誘電体層１５）をもつキャパシ
タを有する半導体装置の配線形成工程に於いて、絶縁層
（例えばＳｉＯ2 からなる層間絶縁層１７）に電極コン
タクト・ホールを形成してから全面に水素収蔵金属或い
は水素不透過金属からなる水素阻止用金属層（例えば水
素収蔵金属層又は水素不透過金属層）を形成する工程
と、ＣＶＤ法を適用して前記水素阻止用金属層上に配線
金属層（例えば配線２０）を形成する工程と、少なくと
も水素阻止用金属層で全面が覆われている状態で水素を
排除する為の真空加熱処理を行なう工程とが含まれてな
ることを特徴とするか、又は、
【００２３】（２）前記（１）に於いて、水素を排除す
る為の真空加熱処理を行なった後に水素阻止用金属層を
配線パターンに加工する工程が含まれてなることを特徴
とするか、又は、
る為の真空加熱処理を行なった後に水素阻止用金属層を
配線パターンに加工する工程が含まれてなることを特徴
とするか、又は、
【００２４】（３）前記（１）に於いて、水素を排除す
る為の真空加熱処理を行なった後に電極コンタクト・ホ
ール内に在るもの以外の水素阻止用金属層及び配線金属
層などを除去してから再び配線金属層（例えば配線金属
層３７：図７参照）を形成して配線パターンに加工する
工程が含まれてなることを特徴とするか、又は、
る為の真空加熱処理を行なった後に電極コンタクト・ホ
ール内に在るもの以外の水素阻止用金属層及び配線金属
層などを除去してから再び配線金属層（例えば配線金属
層３７：図７参照）を形成して配線パターンに加工する
工程が含まれてなることを特徴とするか、又は、
【００２５】（４）ぺロブスカイト型酸化物強誘電体か
らなるキャパシタ用誘電体層（例えばぺロブスカイト型
酸化物強誘電体からなるキャパシタ用誘電体層１５）を
もつキャパシタを有する半導体装置に於ける配線形成工
程に於いて、絶縁層（例えばＳｉＯ 2 からなる層間絶縁
層１７）に電極コンタクト・ホール及び電極コンタクト
・ホールに連なる配線埋め込み用溝（例えば配線埋め込
み用溝３２Ｂ：図８参照）を形成してから全面に水素収
蔵金属（例えばパラジウムなど）或いは水素不透過金属
（例えばアルミニウムなど）からなる水素阻止用金属層
を形成する工程と、ＣＶＤ法を適用して前記水素阻止用
金属層上に配線金属層（例えば配線２０）を形成する工
程と、少なくとも水素阻止用金属層で全面が覆われてい
る状態で水素を排除する為の真空加熱処理を行なう工程
と、電極コンタクト・ホール内及び電極コンタクト・ホ
ールに連なる配線埋め込み用溝内に在るもの以外の水素
阻止用金属層及び配線金属層などを除去して電極・配線
を形成する工程が含まれてなることを特徴とするか、又
は、
らなるキャパシタ用誘電体層（例えばぺロブスカイト型
酸化物強誘電体からなるキャパシタ用誘電体層１５）を
もつキャパシタを有する半導体装置に於ける配線形成工
程に於いて、絶縁層（例えばＳｉＯ 2 からなる層間絶縁
層１７）に電極コンタクト・ホール及び電極コンタクト
・ホールに連なる配線埋め込み用溝（例えば配線埋め込
み用溝３２Ｂ：図８参照）を形成してから全面に水素収
蔵金属（例えばパラジウムなど）或いは水素不透過金属
（例えばアルミニウムなど）からなる水素阻止用金属層
を形成する工程と、ＣＶＤ法を適用して前記水素阻止用
金属層上に配線金属層（例えば配線２０）を形成する工
程と、少なくとも水素阻止用金属層で全面が覆われてい
る状態で水素を排除する為の真空加熱処理を行なう工程
と、電極コンタクト・ホール内及び電極コンタクト・ホ
ールに連なる配線埋め込み用溝内に在るもの以外の水素
阻止用金属層及び配線金属層などを除去して電極・配線
を形成する工程が含まれてなることを特徴とするか、又
は、
【００２６】（５）前記（１）乃至（４）の何れか１に
於いて、配線金属層が配線パターンに加工されて全面が
絶縁膜で覆われた後に絶縁膜の表面からぺロブスカイト
型酸化物強誘電体からなるキャパシタ用誘電体層に達す
る酸素供給ホール（例えば酸素供給ホール２１Ａ：図１
１及び図１２参照）を形成して酸素雰囲気中に於いて熱
処理を行なう工程が含まれてなることを特徴とする。
於いて、配線金属層が配線パターンに加工されて全面が
絶縁膜で覆われた後に絶縁膜の表面からぺロブスカイト
型酸化物強誘電体からなるキャパシタ用誘電体層に達す
る酸素供給ホール（例えば酸素供給ホール２１Ａ：図１
１及び図１２参照）を形成して酸素雰囲気中に於いて熱
処理を行なう工程が含まれてなることを特徴とする。
【００２７】前記手段を採ることに依り、ＣＶＤ法に依
って配線金属層を成膜する時点で、ウエハ表面は全面に
亙って水素収蔵金属層或いは水素不透過金属層で覆われ
ているので、キャパシタの側面から、或いは、配線金属
層の成膜中にコンタクト・ホールから水素が侵入するこ
とは略完全に阻止され、キャパシタが劣化することはな
い。
って配線金属層を成膜する時点で、ウエハ表面は全面に
亙って水素収蔵金属層或いは水素不透過金属層で覆われ
ているので、キャパシタの側面から、或いは、配線金属
層の成膜中にコンタクト・ホールから水素が侵入するこ
とは略完全に阻止され、キャパシタが劣化することはな
い。
【００２８】また、前記水素収蔵金属層或いは水素不透
過金属層は、配線形成工程に於いて配線と同時に同じパ
ターンに加工されるのであるから、独自のフォト・リソ
グラフィ工程は不要であって、半導体装置に於けるデバ
イス・サイズの縮小にも有利である。
過金属層は、配線形成工程に於いて配線と同時に同じパ
ターンに加工されるのであるから、独自のフォト・リソ
グラフィ工程は不要であって、半導体装置に於けるデバ
イス・サイズの縮小にも有利である。
【００２９】更にまた、水素収蔵層或いは水素不透過層
の何れであっても、金属であるから導電性が確保され、
配線の下地として残留する構造になっていても、配線コ
ンタクト抵抗への影響は小さい。
の何れであっても、金属であるから導電性が確保され、
配線の下地として残留する構造になっていても、配線コ
ンタクト抵抗への影響は小さい。
【００３０】
【発明の実施の形態】図１は本発明に於ける一実施の形
態に依って製造された半導体装置を表す要部切断側面図
である。
態に依って製造された半導体装置を表す要部切断側面図
である。
【００３１】図に於いて、１１はＳｉ基板、１２はＳｉ
Ｏ2 からなる素子分離絶縁層、１３はＳｉＯ2 からなる
層間絶縁層、１４はＰｔ，Ｉｒ，ＩｒＯなどからなるキ
ャパシタ用下部電極、１５はぺロブスカイト型酸化物強
誘電体からなるキャパシタ用誘電体層、１６はＰｔ，Ｉ
ｒ，ＩｒＯなどからなるキャパシタ用上部電極、１７は
ＳｉＯ2 からなる層間絶縁層、１８は局所配線層、１９
はＳｉＯ2 からなる層間絶縁層、２０は水素阻止用金属
層と積層されているＡｌ，Ｗ，Ｔｉ，ＴｉＮ，Ｃｕなど
からなる配線、２１はＳｉＯ2 からなる絶縁層をそれぞ
れ示している。
Ｏ2 からなる素子分離絶縁層、１３はＳｉＯ2 からなる
層間絶縁層、１４はＰｔ，Ｉｒ，ＩｒＯなどからなるキ
ャパシタ用下部電極、１５はぺロブスカイト型酸化物強
誘電体からなるキャパシタ用誘電体層、１６はＰｔ，Ｉ
ｒ，ＩｒＯなどからなるキャパシタ用上部電極、１７は
ＳｉＯ2 からなる層間絶縁層、１８は局所配線層、１９
はＳｉＯ2 からなる層間絶縁層、２０は水素阻止用金属
層と積層されているＡｌ，Ｗ，Ｔｉ，ＴｉＮ，Ｃｕなど
からなる配線、２１はＳｉＯ2 からなる絶縁層をそれぞ
れ示している。
【００３２】図１の半導体装置に於いて、局所配線層１
８を下部電極１４又は上部電極１６とコンタクトさせた
領域から僅かに引き出し、その引き出した領域に配線２
０をコンタクトさせているが、このような手段を採った
場合、配線２０とキャパシタ用誘電体層１５とが離隔す
るので、キャパシタ用誘電体層１５の劣化が少なくなる
利点がある。尚、局所配線１８を形成する際にＣＶＤ法
を用いると水素が発生するので、スパッタリング法を用
いるようにし、従って、深いコンタクト用開口は埋める
ことは困難であるから、層間絶縁膜１９は薄くなければ
ならない。
８を下部電極１４又は上部電極１６とコンタクトさせた
領域から僅かに引き出し、その引き出した領域に配線２
０をコンタクトさせているが、このような手段を採った
場合、配線２０とキャパシタ用誘電体層１５とが離隔す
るので、キャパシタ用誘電体層１５の劣化が少なくなる
利点がある。尚、局所配線１８を形成する際にＣＶＤ法
を用いると水素が発生するので、スパッタリング法を用
いるようにし、従って、深いコンタクト用開口は埋める
ことは困難であるから、層間絶縁膜１９は薄くなければ
ならない。
【００３３】水素阻止用金属層には、水素収蔵金属、或
いは、水素不透過金属の何れかを用いることになるが、
水素収蔵金属は、パラジウム、バナジウム、ニオブ、ニ
ッケル、クロム、マグネシウム、ＴｉＦｅＬａＮｉ5 、
Ｔｉ2 Ｍｎ3 、ＶＮｂ、ＴｉＣｏ、ＺｒＭｎ2 、Ｍｇ2
Ｃｕ、Ｍｇ2 Ｎｉ、ＬａＣｏ5 、Ｔｉ2 Ｖ8 、Ｔｉ2Ｃ
ｏＦｅ、Ｔｉ2 ＣｏＭｎなどから選択することができ、
また、水素不透過金属は、例えばＡｌを用いることがで
きる。
いは、水素不透過金属の何れかを用いることになるが、
水素収蔵金属は、パラジウム、バナジウム、ニオブ、ニ
ッケル、クロム、マグネシウム、ＴｉＦｅＬａＮｉ5 、
Ｔｉ2 Ｍｎ3 、ＶＮｂ、ＴｉＣｏ、ＺｒＭｎ2 、Ｍｇ2
Ｃｕ、Ｍｇ2 Ｎｉ、ＬａＣｏ5 、Ｔｉ2 Ｖ8 、Ｔｉ2Ｃ
ｏＦｅ、Ｔｉ2 ＣｏＭｎなどから選択することができ、
また、水素不透過金属は、例えばＡｌを用いることがで
きる。
【００３４】配線金属としては、通常の通り、アルミニ
ウム、タングステン、窒化チタン、銅、金、銀、白金を
用いることができる。
ウム、タングステン、窒化チタン、銅、金、銀、白金を
用いることができる。
【００３５】図２は本発明に於ける他の実施の形態に依
って製造された半導体装置を表す要部切断側面図であ
り、図１に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
って製造された半導体装置を表す要部切断側面図であ
り、図１に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
【００３６】図２の半導体装置が図１の半導体装置と相
違するところは、キャパシタ用下部電極１４を導電プラ
グ２２を介して基板１１に接続した点にある。
違するところは、キャパシタ用下部電極１４を導電プラ
グ２２を介して基板１１に接続した点にある。
【００３７】図３乃至図５は本発明に於ける実施の形態
１を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。尚、ここでは、水素阻止用金属層及びその近傍
を主体として説明し、又、対象とする半導体装置では、
下地であるキャパシタの上部電極とコンタクトする水素
阻止用金属層、及び、水素阻止用金属膜とコンタクトす
る配線金属層は全て同一箇所、即ち、電極コンタクト・
ホールの部分でコンタクトしている。
１を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。尚、ここでは、水素阻止用金属層及びその近傍
を主体として説明し、又、対象とする半導体装置では、
下地であるキャパシタの上部電極とコンタクトする水素
阻止用金属層、及び、水素阻止用金属膜とコンタクトす
る配線金属層は全て同一箇所、即ち、電極コンタクト・
ホールの部分でコンタクトしている。
【００３８】図３（Ａ）参照 ３−（１）ＣＶＤ法を適用することに依り、下地（例え
ばキャパシタ用上部電極が含まれる）３１を覆う厚さが
例えば１００〔ｎｍ〕〜５００〔ｎｍ〕のＳｉＯ2 から
なる層間絶縁層３２を形成する。
ばキャパシタ用上部電極が含まれる）３１を覆う厚さが
例えば１００〔ｎｍ〕〜５００〔ｎｍ〕のＳｉＯ2 から
なる層間絶縁層３２を形成する。
【００３９】３−（２）リソグラフィ技術に於けるレジ
スト・プロセス、及び、エッチング・ガスをＣＦ4 系或
いはＣＨＦ3 系ガスとするドライ・エッチング法を適用
することに依り、層間絶縁層３２のエッチングを行なっ
て電極コンタクト・ホール３２Ａを形成する。
スト・プロセス、及び、エッチング・ガスをＣＦ4 系或
いはＣＨＦ3 系ガスとするドライ・エッチング法を適用
することに依り、層間絶縁層３２のエッチングを行なっ
て電極コンタクト・ホール３２Ａを形成する。
【００４０】図３（Ｂ）参照 ３−（３）スパッタリング法を適用することに依り、厚
さが例えば１０〔ｎｍ〕〜２０〔ｎｍ〕のＴｉからなる
密着金属層３３を形成する。
さが例えば１０〔ｎｍ〕〜２０〔ｎｍ〕のＴｉからなる
密着金属層３３を形成する。
【００４１】３−（４）スパッタリング法を適用するこ
とに依り、電極コンタクト・ホール３２Ａの側壁及び底
に於ける厚さが３０〔ｎｍ〕〜５０〔ｎｍ〕以上になる
ようにパラジウムからなる水素阻止用金属層３４を形成
する。
とに依り、電極コンタクト・ホール３２Ａの側壁及び底
に於ける厚さが３０〔ｎｍ〕〜５０〔ｎｍ〕以上になる
ようにパラジウムからなる水素阻止用金属層３４を形成
する。
【００４２】図４（Ａ）参照 ４−（１）スパッタリング法を適用することに依り、厚
さが例えば約５０〔ｎｍ〕程度のアルミニウムからなる
下敷き金属層３５を形成する。尚、下敷き金属層３５の
材料としてアルミニウムを選択した理由は、次の工程で
ＣＶＤ法に依ってアルミニウムからなる配線金属層を形
成することにあり、若し、配線金属層が例えばタングス
テンであれば、窒化チタンなどを用いることになる。
さが例えば約５０〔ｎｍ〕程度のアルミニウムからなる
下敷き金属層３５を形成する。尚、下敷き金属層３５の
材料としてアルミニウムを選択した理由は、次の工程で
ＣＶＤ法に依ってアルミニウムからなる配線金属層を形
成することにあり、若し、配線金属層が例えばタングス
テンであれば、窒化チタンなどを用いることになる。
【００４３】４−（２）ＣＶＤ法を適用することに依
り、厚さ例えば３００〔ｎｍ〕〜１０００〔ｎｍ〕のア
ルミニウムからなる配線金属層３６を形成する。尚、配
線金属層３６はアルミニウム以外の材料、例えば窒化チ
タン、タングステンなどを用いることができる。
り、厚さ例えば３００〔ｎｍ〕〜１０００〔ｎｍ〕のア
ルミニウムからなる配線金属層３６を形成する。尚、配
線金属層３６はアルミニウム以外の材料、例えば窒化チ
タン、タングステンなどを用いることができる。
【００４４】図４（Ｂ）参照 ４−（３）リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチング・ガスをＣｌ2 ，ＢＣｌ3 ，ＨＢ
ｒなどから選択されたガスとするドライ・エッチング法
を適用することに依り、配線金属層３６及び下敷き金属
層３５を配線パターンに加工する。
ス、及び、エッチング・ガスをＣｌ2 ，ＢＣｌ3 ，ＨＢ
ｒなどから選択されたガスとするドライ・エッチング法
を適用することに依り、配線金属層３６及び下敷き金属
層３５を配線パターンに加工する。
【００４５】図５参照 ５−（１）リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチング・ガスをＣｌ2 ，ＢＣｌ3 ，ＨＢ
ｒなどから選択されたガスとするドライ・エッチング法
を適用することに依り、水素阻止用金属層３４及び密着
金属層３３を配線パターンに加工する。
ス、及び、エッチング・ガスをＣｌ2 ，ＢＣｌ3 ，ＨＢ
ｒなどから選択されたガスとするドライ・エッチング法
を適用することに依り、水素阻止用金属層３４及び密着
金属層３３を配線パターンに加工する。
【００４６】ここで、配線金属層３６及び下敷き金属層
３５のパターニングと水素阻止用金属層３４及び密着層
３３のパターニングと二回に分けて実施しているが、そ
の理由は、これ等パターニングの間に熱処理工程が介在
させることにあり、その熱処理工程に関しては、後に詳
細に説明する。
３５のパターニングと水素阻止用金属層３４及び密着層
３３のパターニングと二回に分けて実施しているが、そ
の理由は、これ等パターニングの間に熱処理工程が介在
させることにあり、その熱処理工程に関しては、後に詳
細に説明する。
【００４７】図６及び図７は本発明に於ける実施の形態
２を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。尚、図３乃至図５に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとし、ま
た、実施の形態２に於いて、配線金属層３６を形成する
までの工程は実施の形態１と変わりないので、次の段階
から説明する。
２を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。尚、図３乃至図５に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとし、ま
た、実施の形態２に於いて、配線金属層３６を形成する
までの工程は実施の形態１と変わりないので、次の段階
から説明する。
【００４８】図６（Ａ）参照 ６−（１）化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈ
ａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用
することに依り、配線金属層３６並びに下敷き金属層３
５のうち、電極コンタクト・ホール内に在るもの以外を
除去する。尚、この場合、ＣＭＰ法の他にエッチ・バッ
ク法を適用することもできる。
ａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用
することに依り、配線金属層３６並びに下敷き金属層３
５のうち、電極コンタクト・ホール内に在るもの以外を
除去する。尚、この場合、ＣＭＰ法の他にエッチ・バッ
ク法を適用することもできる。
【００４９】図６（Ｂ）参照 ６−（２）ＣＭＰ法を適用することに依り、水素阻止用
金属層３４並びに密着層３３のうち、電極コンタクト・
ホール内に在るもの以外を除去する。
金属層３４並びに密着層３３のうち、電極コンタクト・
ホール内に在るもの以外を除去する。
【００５０】ここで、配線金属層３６、下敷き金属層３
５、水素阻止用金属層３４、密着層３３の除去を二回に
分けて行なう理由は実施の形態１と同じである。
５、水素阻止用金属層３４、密着層３３の除去を二回に
分けて行なう理由は実施の形態１と同じである。
【００５１】図７（Ａ）参照 ７−（１）スパッタリング法を適用することに依り、厚
さが例えば３００〔ｎｍ〕〜１０００〔ｎｍ〕であるＡ
ｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ｗなどからなる配線金属層３
７を形成する。
さが例えば３００〔ｎｍ〕〜１０００〔ｎｍ〕であるＡ
ｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ｗなどからなる配線金属層３
７を形成する。
【００５２】図７（Ｂ）参照 ７−（２）リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチング・ガスをＣｌ2 ，ＢＣｌ3 ，ＨＢ
ｒなどから選択されたガスとするドライ・エッチング法
を適用することに依り、配線金属層３７を配線パターン
に加工する。
ス、及び、エッチング・ガスをＣｌ2 ，ＢＣｌ3 ，ＨＢ
ｒなどから選択されたガスとするドライ・エッチング法
を適用することに依り、配線金属層３７を配線パターン
に加工する。
【００５３】図８乃至図１０は本発明に於ける実施の形
態３を説明する為の工程要所に於ける半導体装置を表す
要部切断側面図であり、以下、これ等の図を参照しつつ
説明する。尚、図３乃至図７に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとし、ま
た、ここで説明する実施の形態３は、ダマシン法の配線
形成を対象にしている。
態３を説明する為の工程要所に於ける半導体装置を表す
要部切断側面図であり、以下、これ等の図を参照しつつ
説明する。尚、図３乃至図７に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとし、ま
た、ここで説明する実施の形態３は、ダマシン法の配線
形成を対象にしている。
【００５４】図８（Ａ）参照 ８−（１）ＣＶＤ法を適用することに依り、下地（例え
ばキャパシタ用上部電極が含まれる）３１を覆う厚さが
例えば４００〔ｎｍ〕〜１５００〔ｎｍ〕程度のＳｉＯ
2 からなる層間絶縁層３２を形成する。
ばキャパシタ用上部電極が含まれる）３１を覆う厚さが
例えば４００〔ｎｍ〕〜１５００〔ｎｍ〕程度のＳｉＯ
2 からなる層間絶縁層３２を形成する。
【００５５】８−（２）リソグラフィ技術に於けるレジ
スト・プロセス、及び、エッチング・ガスをＣＦ4 系或
いはＣＨＦ3 系ガスとするドライ・エッチング法を適用
することに依り、層間絶縁層３２のエッチングを行なっ
て電極コンタクト・ホール３２Ａを形成する。
スト・プロセス、及び、エッチング・ガスをＣＦ4 系或
いはＣＨＦ3 系ガスとするドライ・エッチング法を適用
することに依り、層間絶縁層３２のエッチングを行なっ
て電極コンタクト・ホール３２Ａを形成する。
【００５６】８−（３）リソグラフィ技術に於けるレジ
スト・プロセス、及び、エッチング・ガスをＣＦ4 系或
いはＣＨＦ3 系ガスとするドライ・エッチング法を適用
することに依り、再び層間絶縁層３２のエッチングを行
なって電極コンタクト・ホール３２Ａに連なる配線埋め
込み用溝３２Ｂを形成する。
スト・プロセス、及び、エッチング・ガスをＣＦ4 系或
いはＣＨＦ3 系ガスとするドライ・エッチング法を適用
することに依り、再び層間絶縁層３２のエッチングを行
なって電極コンタクト・ホール３２Ａに連なる配線埋め
込み用溝３２Ｂを形成する。
【００５７】図８（Ｂ）参照 ８−（３）スパッタリング法を適用することに依り、厚
さが例えば１０〔ｎｍ〕〜２０〔ｎｍ〕のチタンからな
る密着層３３を形成する。
さが例えば１０〔ｎｍ〕〜２０〔ｎｍ〕のチタンからな
る密着層３３を形成する。
【００５８】８−（４）スパッタリング法を適用するこ
とに依り、電極コンタクト・ホール３２Ａの側壁及び底
に於ける厚さが３０〔ｎｍ〕〜５０〔ｎｍ〕以上になる
ようにパラジウムからなる水素阻止用金属層３４を形成
する。
とに依り、電極コンタクト・ホール３２Ａの側壁及び底
に於ける厚さが３０〔ｎｍ〕〜５０〔ｎｍ〕以上になる
ようにパラジウムからなる水素阻止用金属層３４を形成
する。
【００５９】図９（Ａ）参照 ９−（１）スパッタリング法を適用することに依り、厚
さが例えば５０〔ｎｍ〕程度のアルミニウムからなる下
敷き金属層３５を形成する。
さが例えば５０〔ｎｍ〕程度のアルミニウムからなる下
敷き金属層３５を形成する。
【００６０】９−（２）ＣＶＤ法を適用することに依
り、厚さ例えば３００〔ｎｍ〕〜１０００〔ｎｍ〕のア
ルミニウムからなる配線金属層３６を形成する。尚、配
線金属層３６はアルミニウム以外の材料、例えば窒化チ
タン、タングステンなどを用いることができる。
り、厚さ例えば３００〔ｎｍ〕〜１０００〔ｎｍ〕のア
ルミニウムからなる配線金属層３６を形成する。尚、配
線金属層３６はアルミニウム以外の材料、例えば窒化チ
タン、タングステンなどを用いることができる。
【００６１】図９（Ｂ）参照 ９−（３）ＣＭＰ法を適用することに依り、配線金属層
３６並びに下敷き金属層３５のうち、電極コンタクト・
ホール内及び配線埋め込み用溝内に在るもの以外を除去
する。尚、この場合にも、実施の形態２と同様、ＣＭＰ
法の他にエッチ・バック法を適用することができる。
３６並びに下敷き金属層３５のうち、電極コンタクト・
ホール内及び配線埋め込み用溝内に在るもの以外を除去
する。尚、この場合にも、実施の形態２と同様、ＣＭＰ
法の他にエッチ・バック法を適用することができる。
【００６２】図１０参照 １０−（１）ＣＭＰ法を適用することに依り、水素阻止
用金属層３４及び密着層３３のうち、電極コンタクト・
ホール内及び配線埋め込み用溝内に在るもの以外を除去
する。
用金属層３４及び密着層３３のうち、電極コンタクト・
ホール内及び配線埋め込み用溝内に在るもの以外を除去
する。
【００６３】ＣＭＰを二回に分けて実施した理由は、実
施の形態１及び２と同じである。
施の形態１及び２と同じである。
【００６４】前記何れの実施の形態に於いても、ＣＶＤ
法を適用して配線金属層を形成する段階では、ウエハ表
面は全面に亙り、水素収蔵金属或いは水素不透過金属な
どからなる水素阻止用金属層で覆われていることが明ら
かであり、この手段を採ることだけでも、ぺロブスカイ
ト型酸化物強誘電体からなるキャパシタ用誘電体層をも
つキャパシタの劣化を抑止する面で大きな改善である。
法を適用して配線金属層を形成する段階では、ウエハ表
面は全面に亙り、水素収蔵金属或いは水素不透過金属な
どからなる水素阻止用金属層で覆われていることが明ら
かであり、この手段を採ることだけでも、ぺロブスカイ
ト型酸化物強誘電体からなるキャパシタ用誘電体層をも
つキャパシタの劣化を抑止する面で大きな改善である。
【００６５】さて、ＣＶＤ法に依って形成した配線金属
層中には、水素が取り込まれているので、その水素を除
去しておくことは、キャパシタ劣化を抑止する上で極め
て有益であり、その為には加熱することが有効である
が、その加熱を実施する時期については、生産性の面か
らすれば、図４の（Ａ）、或いは、図９の（Ａ）に見ら
れるように、水素阻止用金属層及びＣＶＤ法で形成した
配線金属層が全面を覆っている時点で実施すると効率が
良い。
層中には、水素が取り込まれているので、その水素を除
去しておくことは、キャパシタ劣化を抑止する上で極め
て有益であり、その為には加熱することが有効である
が、その加熱を実施する時期については、生産性の面か
らすれば、図４の（Ａ）、或いは、図９の（Ａ）に見ら
れるように、水素阻止用金属層及びＣＶＤ法で形成した
配線金属層が全面を覆っている時点で実施すると効率が
良い。
【００６６】然しながら、キャパシタの劣化を有効に抑
止する面からすれば、図４（Ｂ）、図６（Ａ）、図９
（Ｂ）に見られるように、全面が水素阻止用金属層で覆
われているが、ＣＶＤ法で形成した配線金属層は配線パ
ターンに加工され、少ない体積になっている状態で実施
する方が好結果が得られる。
止する面からすれば、図４（Ｂ）、図６（Ａ）、図９
（Ｂ）に見られるように、全面が水素阻止用金属層で覆
われているが、ＣＶＤ法で形成した配線金属層は配線パ
ターンに加工され、少ない体積になっている状態で実施
する方が好結果が得られる。
【００６７】これは、配線金属の体積に対して水素阻止
用金属の体積が多ければ、水素阻止用金属層を透過して
キャパシタに到達する水素の量を少なくすることができ
るからである。
用金属の体積が多ければ、水素阻止用金属層を透過して
キャパシタに到達する水素の量を少なくすることができ
るからである。
【００６８】配線金属層中の水素を排除する加熱は、１
×１０-6〔Ｔｏｒｒ〕以下の高真空中で実施するので、
排気系には、ターボ分子ポンプなど水素を排除すること
が可能な真空ポンプを用いる必要があり、加熱温度は４
００〔℃〕〜５００〔℃〕、加熱時間は５〔分〕〜６０
〔分〕の範囲で選択するものであり、この選択は、配線
金属の材料に依存し、当然のことながら、高温を適用す
るほど処理時間を短くすることが必要である。尚、この
熱処理が終わった後は、配線を完成させてからカバー膜
を形成することになる。
×１０-6〔Ｔｏｒｒ〕以下の高真空中で実施するので、
排気系には、ターボ分子ポンプなど水素を排除すること
が可能な真空ポンプを用いる必要があり、加熱温度は４
００〔℃〕〜５００〔℃〕、加熱時間は５〔分〕〜６０
〔分〕の範囲で選択するものであり、この選択は、配線
金属の材料に依存し、当然のことながら、高温を適用す
るほど処理時間を短くすることが必要である。尚、この
熱処理が終わった後は、配線を完成させてからカバー膜
を形成することになる。
【００６９】前記何れの実施の形態に依っても、ぺロブ
スカイト型酸化物強誘電体からなるキャパシタ用誘電体
層をもつキャパシタの水素に依る劣化を有効に抑止する
ことができるのであるが、配線金属層の体積に比較して
水素阻止用金属層の体積が少ない場合、或いは、加熱工
程に於ける温度が高い場合には、水素が水素阻止用金属
層を透過してぺロブスカイト型酸化物強誘電体の酸素を
脱離させ、キャパシタの劣化を生じる場合がある。
スカイト型酸化物強誘電体からなるキャパシタ用誘電体
層をもつキャパシタの水素に依る劣化を有効に抑止する
ことができるのであるが、配線金属層の体積に比較して
水素阻止用金属層の体積が少ない場合、或いは、加熱工
程に於ける温度が高い場合には、水素が水素阻止用金属
層を透過してぺロブスカイト型酸化物強誘電体の酸素を
脱離させ、キャパシタの劣化を生じる場合がある。
【００７０】そのような問題を回避するには、ぺロブス
カイト型酸化物強誘電体から脱離する酸素を補給するよ
うにしてキャパシタの特性劣化を抑止しなければならな
い。
カイト型酸化物強誘電体から脱離する酸素を補給するよ
うにしてキャパシタの特性劣化を抑止しなければならな
い。
【００７１】図１１及び図１２は本発明に於ける実施の
形態４を説明する為の工程要所に於ける半導体装置を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ説明する。尚、図１及び図２に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとす
る。
形態４を説明する為の工程要所に於ける半導体装置を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ説明する。尚、図１及び図２に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとす
る。
【００７２】実施の形態４が対象とする半導体装置の基
本的構成は、図１に見られる半導体装置と全く同じであ
るから、工程当初から絶縁層２１を形成するまでの工程
の説明は省略し、次の段階から説明する。
本的構成は、図１に見られる半導体装置と全く同じであ
るから、工程当初から絶縁層２１を形成するまでの工程
の説明は省略し、次の段階から説明する。
【００７３】図１１参照 １１−（１）ＣＶＤ法及びリソグラフィ技術に依って水
素阻止用金属層を含む配線２０を形成し、次いで、ＣＶ
Ｄ法に依って絶縁膜２１を形成した後、リソグラフィ技
術に於けるレジスト・プロセス、及び、エッチング・ガ
スをＣＦ4 系ガス、或いは、ＣＨＦ3 系ガスとするドラ
イ・エッチング法を適用することに依り、絶縁層２１の
表面からぺロブスカイト型酸化物強誘電体からなるキャ
パシタ用誘電体層１５に達する酸素供給ホール２１Ａを
形成する。
素阻止用金属層を含む配線２０を形成し、次いで、ＣＶ
Ｄ法に依って絶縁膜２１を形成した後、リソグラフィ技
術に於けるレジスト・プロセス、及び、エッチング・ガ
スをＣＦ4 系ガス、或いは、ＣＨＦ3 系ガスとするドラ
イ・エッチング法を適用することに依り、絶縁層２１の
表面からぺロブスカイト型酸化物強誘電体からなるキャ
パシタ用誘電体層１５に達する酸素供給ホール２１Ａを
形成する。
【００７４】１１−（２）酸素雰囲気中に於いて、温度
４５０〔℃〕〜６００〔℃〕とし、所要時間の熱処理を
行なう。
４５０〔℃〕〜６００〔℃〕とし、所要時間の熱処理を
行なう。
【００７５】熱処理温度並びに熱処理時間は、配線金属
の如何に依って最適化することが必要であり、例えば配
線金属がＡｌであれば、信頼性の面から希求されるとこ
ろからは、温度は４５０〔℃〕程度、時間は３０〔分〕
程度であり、また、配線金属がＷであれば、温度を６５
０〔℃〕とし、より短時間の熱処理が必要となる。
の如何に依って最適化することが必要であり、例えば配
線金属がＡｌであれば、信頼性の面から希求されるとこ
ろからは、温度は４５０〔℃〕程度、時間は３０〔分〕
程度であり、また、配線金属がＷであれば、温度を６５
０〔℃〕とし、より短時間の熱処理が必要となる。
【００７６】図１２参照 １２−（１）酸素供給ホール２１Ａ内も含めた全面にカ
バー膜２２を形成し、露出されていたキャパシタ用誘電
体層１５を覆う。
バー膜２２を形成し、露出されていたキャパシタ用誘電
体層１５を覆う。
【００７７】ところで、カバー膜２２は、シラン系のガ
スに比較して水素の発生が少ないテトラエチル・オキシ
シリケート（Ｓｉ（ＯＣ2 Ｈ5 ）4 ：ＴＥＯＳ）系ガス
を用いてＳｉＯ2 膜を形成してから、アルミニウムやチ
タンなどの金属酸化物からなる水素不透過層を形成し、
その後、シラン系或いはＴＥＯＳ系のガスを用いてＳｉ
Ｎ膜を堆積して完成する。
スに比較して水素の発生が少ないテトラエチル・オキシ
シリケート（Ｓｉ（ＯＣ2 Ｈ5 ）4 ：ＴＥＯＳ）系ガス
を用いてＳｉＯ2 膜を形成してから、アルミニウムやチ
タンなどの金属酸化物からなる水素不透過層を形成し、
その後、シラン系或いはＴＥＯＳ系のガスを用いてＳｉ
Ｎ膜を堆積して完成する。
【００７８】
【発明の効果】本発明に依る半導体装置の製造方法に於
いては、ぺロブスカイト型酸化物強誘電体からなるキャ
パシタ用誘電体層をもつキャパシタを有する半導体装置
に於ける配線形成工程に於いて、絶縁層に電極コンタク
ト・ホールを形成してから全面に水素収蔵金属或いは水
素不透過金属からなる水素阻止用金属層を形成し、ＣＶ
Ｄ法を適用して前記水素阻止用金属層上に配線金属層を
形成し、少なくとも水素阻止用金属層で全面が覆われて
いる状態で水素を排除する為の真空加熱処理を行なう。
いては、ぺロブスカイト型酸化物強誘電体からなるキャ
パシタ用誘電体層をもつキャパシタを有する半導体装置
に於ける配線形成工程に於いて、絶縁層に電極コンタク
ト・ホールを形成してから全面に水素収蔵金属或いは水
素不透過金属からなる水素阻止用金属層を形成し、ＣＶ
Ｄ法を適用して前記水素阻止用金属層上に配線金属層を
形成し、少なくとも水素阻止用金属層で全面が覆われて
いる状態で水素を排除する為の真空加熱処理を行なう。
【００７９】前記構成を採ることに依り、ＣＶＤ法に依
って配線金属層を成膜する時点で、ウエハ表面は全面に
亙って水素収蔵金属層或いは水素不透過金属層で覆われ
ているので、キャパシタの側面から、或いは、配線金属
層の成膜中にコンタクト・ホールから水素が侵入するこ
とは略完全に阻止され、キャパシタが劣化することはな
い。
って配線金属層を成膜する時点で、ウエハ表面は全面に
亙って水素収蔵金属層或いは水素不透過金属層で覆われ
ているので、キャパシタの側面から、或いは、配線金属
層の成膜中にコンタクト・ホールから水素が侵入するこ
とは略完全に阻止され、キャパシタが劣化することはな
い。
【００８０】また、前記水素収蔵金属層或いは水素不透
過金属層は、配線形成工程に於いて配線と同時に同じパ
ターンに加工されるのであるから、独自のフォト・リソ
グラフィ工程は不要であって、半導体装置に於けるデバ
イス・サイズの縮小にも有利である。
過金属層は、配線形成工程に於いて配線と同時に同じパ
ターンに加工されるのであるから、独自のフォト・リソ
グラフィ工程は不要であって、半導体装置に於けるデバ
イス・サイズの縮小にも有利である。
【００８１】更にまた、水素収蔵層或いは水素不透過層
の何れであっても、金属であるから導電性が確保され、
配線の下地として残留する構造になっていても、配線コ
ンタクト抵抗への影響は小さい。
の何れであっても、金属であるから導電性が確保され、
配線の下地として残留する構造になっていても、配線コ
ンタクト抵抗への影響は小さい。
【図１】本発明に於ける一実施の形態に依って製造され
た半導体装置を表す要部切断側面図である。
た半導体装置を表す要部切断側面図である。
【図２】本発明に於ける他の実施の形態に依って製造さ
れた半導体装置を表す要部切断側面図である。
れた半導体装置を表す要部切断側面図である。
【図３】本発明に於ける実施の形態１を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図４】本発明に於ける実施の形態１を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図５】本発明に於ける実施の形態１を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図６】本発明に於ける実施の形態２を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図７】本発明に於ける実施の形態２を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図８】本発明に於ける実施の形態３を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図９】本発明に於ける実施の形態３を説明する為の工
程要所に於ける半導体装置を表す要部切断側面図であ
る。
程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図１０】本発明に於ける実施の形態３を説明する為の
工程要所に於ける半導体装置を表す要部切断側面図であ
る。
工程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図１１】本発明に於ける実施の形態４を説明する為の
工程要所に於ける半導体装置を表す要部切断側面図であ
る。
工程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図１２】本発明に於ける実施の形態４を説明する為の
工程要所に於ける半導体装置を表す要部切断側面図であ
る。
工程要所に於ける半導体装置を表す要部切断側面図であ
る。
【図１３】ぺロブスカイト型酸化物強誘電体層を用いた
キャパシタをもつ半導体装置を表す要部切断側面図であ
る。
キャパシタをもつ半導体装置を表す要部切断側面図であ
る。
【図１４】高アスペクト比の電極コンタクト・ホールを
もつ半導体装置を表す要部切断側面図である。
もつ半導体装置を表す要部切断側面図である。
１１ 基板 １２ 素子分離絶縁層 １３ 層間絶縁層 １４ キャパシタ用下部電極 １５ キャパシタ用誘電体層 １６ キャパシタ用上部電極 １７ 層間絶縁層 １８ 局所配線層 １９ 層間絶縁層 ２０ 配線 ２１ 絶縁層 ２２ 導電プラグ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (5)
- 【請求項１】ぺロブスカイト型酸化物強誘電体からなる
キャパシタ用誘電体層をもつキャパシタを有する半導体
装置の配線形成工程に於いて、 絶縁層に電極コンタクト・ホールを形成してから全面に
水素収蔵金属或いは水素不透過金属からなる水素阻止用
金属層を形成する工程と、 ＣＶＤ法を適用して前記水素阻止用金属層上に配線金属
層を形成する工程と、 少なくとも水素阻止用金属層で全面が覆われている状態
で水素を排除する為の真空加熱処理を行なう工程とが含
まれてなることを特徴とする半導体装置の製造方法。 - 【請求項２】水素を排除する為の真空加熱処理を行なっ
た後に水素阻止用金属層を配線パターンに加工する工程
が含まれてなることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】水素を排除する為の真空加熱処理を行なっ
た後に電極コンタクト・ホール内に在るもの以外の水素
阻止用金属層及び配線金属層などを除去してから再び配
線金属層を形成して配線パターンに加工する工程が含ま
れてなることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】ぺロブスカイト型酸化物強誘電体からなる
キャパシタ用誘電体層をもつキャパシタを有する半導体
装置に於ける配線形成工程に於いて、 絶縁層に電極コンタクト・ホール及び電極コンタクト・
ホールに連なる配線埋め込み用溝を形成してから全面に
水素収蔵金属或いは水素不透過金属からなる水素阻止用
金属層を形成する工程と、 ＣＶＤ法を適用して前記水素阻止用金属層上に配線金属
層を形成する工程と、 少なくとも水素阻止用金属層で全面が覆われている状態
で水素を排除する為の真空加熱処理を行なう工程と、 電極コンタクト・ホール内及び電極コンタクト・ホール
に連なる配線埋め込み用溝内に在るもの以外の水素阻止
用金属層及び配線金属層などを除去してダマシン法配線
を形成する工程が含まれてなることを特徴とする半導体
装置の製造方法。 - 【請求項５】配線金属層が配線パターンに加工されて全
面が絶縁膜で覆われた後に絶縁膜の表面からぺロブスカ
イト型酸化物強誘電体からなるキャパシタ用誘電体層に
達する酸素供給ホールを形成して酸素雰囲気中に於いて
熱処理を行なう工程が含まれてなることを特徴とする請
求項１乃至４の何れか１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9236715A JPH1187633A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9236715A JPH1187633A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187633A true JPH1187633A (ja) | 1999-03-30 |
Family
ID=17004708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9236715A Withdrawn JPH1187633A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187633A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163279A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | 強誘電体不揮発メモリセル構造およびその製造方法 |
| JPH11297942A (ja) * | 1998-04-08 | 1999-10-29 | Nec Corp | 強誘電体メモリ装置およびその製造方法 |
| JP2001257322A (ja) * | 2000-03-13 | 2001-09-21 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体デバイスの構造及び製造方法 |
| US6384440B1 (en) | 1999-11-10 | 2002-05-07 | Nec Corporation | Ferroelectric memory including ferroelectric capacitor, one of whose electrodes is connected to metal silicide film |
| WO2002091432A3 (de) * | 2001-05-03 | 2003-05-01 | Infineon Technologies Ag | Mikroelektronische struktur mit einer wasserstoffbarrierenschicht |
| US6624076B1 (en) | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6627462B1 (en) | 1999-06-28 | 2003-09-30 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device having a capacitor and method for the manufacture thereof |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| EP1164631A3 (de) * | 2000-06-14 | 2004-03-24 | Infineon Technologies AG | Verfahren zur Erzeugung von Öffnungen in einer Schicht |
| US6762446B2 (en) | 2000-07-28 | 2004-07-13 | Saes Getters S.P.A. | Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer |
| US6911686B1 (en) * | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
| US7071506B2 (en) * | 2003-09-05 | 2006-07-04 | Infineon Technologies Ag | Device for inhibiting hydrogen damage in ferroelectric capacitor devices |
| US7109540B2 (en) | 2003-11-10 | 2006-09-19 | Seiko Epson Corporation | Semiconductor device for restraining short circuiting and method of manufacturing thereof |
| JP2007242841A (ja) * | 2006-03-08 | 2007-09-20 | Seiko Epson Corp | 強誘電体キャパシタ及び強誘電体メモリ |
| US7456454B2 (en) | 2001-11-15 | 2008-11-25 | Fujitsu Limited | Ferroelectric semiconductor device and method of manufacturing the same |
| JPWO2007116443A1 (ja) * | 2006-03-30 | 2009-08-20 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2010278074A (ja) * | 2009-05-26 | 2010-12-09 | Fujitsu Semiconductor Ltd | 電子装置およびその製造方法 |
| JP2018206839A (ja) * | 2017-05-31 | 2018-12-27 | Tdk株式会社 | 薄膜コンデンサ |
-
1997
- 1997-09-02 JP JP9236715A patent/JPH1187633A/ja not_active Withdrawn
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163279A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | 強誘電体不揮発メモリセル構造およびその製造方法 |
| JPH11297942A (ja) * | 1998-04-08 | 1999-10-29 | Nec Corp | 強誘電体メモリ装置およびその製造方法 |
| US6281536B1 (en) | 1998-04-08 | 2001-08-28 | Nec Corporation | Ferroelectric memory device with improved ferroelectric capacity characteristic |
| US7074625B2 (en) | 1999-06-17 | 2006-07-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US6911686B1 (en) * | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
| US6627462B1 (en) | 1999-06-28 | 2003-09-30 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device having a capacitor and method for the manufacture thereof |
| US6384440B1 (en) | 1999-11-10 | 2002-05-07 | Nec Corporation | Ferroelectric memory including ferroelectric capacitor, one of whose electrodes is connected to metal silicide film |
| US6624076B1 (en) | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2001257322A (ja) * | 2000-03-13 | 2001-09-21 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体デバイスの構造及び製造方法 |
| US6623985B1 (en) | 2000-03-13 | 2003-09-23 | Oki Electric Industry Co., Ltd. | Structure of and manufacturing method for semiconductor device employing ferroelectric substance |
| EP1164631A3 (de) * | 2000-06-14 | 2004-03-24 | Infineon Technologies AG | Verfahren zur Erzeugung von Öffnungen in einer Schicht |
| US6762446B2 (en) | 2000-07-28 | 2004-07-13 | Saes Getters S.P.A. | Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer |
| US7276300B2 (en) | 2001-05-03 | 2007-10-02 | Infineon Technologies Ag | Microelectronic structure having a hydrogen barrier layer |
| WO2002091432A3 (de) * | 2001-05-03 | 2003-05-01 | Infineon Technologies Ag | Mikroelektronische struktur mit einer wasserstoffbarrierenschicht |
| DE10121657B4 (de) * | 2001-05-03 | 2010-02-11 | Qimonda Ag | Mikroelektronische Struktur mit Wasserstoffbarrierenschicht |
| US7745232B2 (en) | 2001-11-15 | 2010-06-29 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US7456454B2 (en) | 2001-11-15 | 2008-11-25 | Fujitsu Limited | Ferroelectric semiconductor device and method of manufacturing the same |
| US7166889B2 (en) | 2002-04-04 | 2007-01-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a gate electrode and a method of manufacturing thereof |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7071506B2 (en) * | 2003-09-05 | 2006-07-04 | Infineon Technologies Ag | Device for inhibiting hydrogen damage in ferroelectric capacitor devices |
| US7109540B2 (en) | 2003-11-10 | 2006-09-19 | Seiko Epson Corporation | Semiconductor device for restraining short circuiting and method of manufacturing thereof |
| JP2007242841A (ja) * | 2006-03-08 | 2007-09-20 | Seiko Epson Corp | 強誘電体キャパシタ及び強誘電体メモリ |
| JPWO2007116443A1 (ja) * | 2006-03-30 | 2009-08-20 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2010278074A (ja) * | 2009-05-26 | 2010-12-09 | Fujitsu Semiconductor Ltd | 電子装置およびその製造方法 |
| JP2018206839A (ja) * | 2017-05-31 | 2018-12-27 | Tdk株式会社 | 薄膜コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509601B1 (en) | Semiconductor memory device having capacitor protection layer and method for manufacturing the same | |
| EP0872880A2 (en) | Method for forming a platinum group metal layer for a capacitor | |
| KR100578212B1 (ko) | 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법 | |
| KR100423906B1 (ko) | 강유전성 메모리 장치 및 그 제조방법 | |
| US20010025976A1 (en) | Method for manufacturing a capacitor of a semiconductor device | |
| US6538272B2 (en) | Semiconductor storage device and method of producing same | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| JPH1174473A (ja) | 高集積記憶素子およびその製造方法 | |
| JPH09289296A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP3939516B2 (ja) | マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材 | |
| JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| KR100830108B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2005117119A1 (ja) | 半導体装置及びその製造方法 | |
| JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6596548B2 (en) | Method for fabricating a capacitor of a semiconductor device | |
| JP2004134692A (ja) | 半導体メモリ装置およびその製造方法 | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100418589B1 (ko) | 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법 | |
| JP4632620B2 (ja) | 半導体装置の製造方法 | |
| KR100685636B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100652354B1 (ko) | 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| JP3929743B2 (ja) | 容量素子の製造方法 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP4571278B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |