JPH1187670A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1187670A
JPH1187670A JP24875197A JP24875197A JPH1187670A JP H1187670 A JPH1187670 A JP H1187670A JP 24875197 A JP24875197 A JP 24875197A JP 24875197 A JP24875197 A JP 24875197A JP H1187670 A JPH1187670 A JP H1187670A
Authority
JP
Japan
Prior art keywords
region
pulse laser
channel
substrate
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24875197A
Other languages
English (en)
Inventor
Yasuo Segawa
泰生 瀬川
Tsutomu Yamada
努 山田
Ryoichi Yokoyama
良一 横山
Kiyoshi Yoneda
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24875197A priority Critical patent/JPH1187670A/ja
Priority to TW087114380A priority patent/TW408246B/zh
Priority to US09/151,081 priority patent/US6451636B1/en
Priority to KR10-1998-0037495A priority patent/KR100523302B1/ko
Publication of JPH1187670A publication Critical patent/JPH1187670A/ja
Priority to KR1020050054588A priority patent/KR100560019B1/ko
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 p−SiTFTLCDのp−Siを形成する
レーザーアニールにおいて、照射領域の強度の不均一に
起因したトランジスタ特性の悪化を防止する。 【解決手段】 チャンネル幅Wがパルスレーザーのピッ
チPよりも大きな素子に関して、チャンネル領域CHを、
そのチャンネル幅Wの方向がラインビームLBの長軸方向
に対して傾けることにより、チャンネル領域CHに結晶化
不良領域Rが生じても、素子特性に影響を及ぼすことが
なくなり、良好なp−SiLCDの製造歩留まりが向上
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置(LCD)、エレクトロルミネッセン
ス(EL)表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ(TFT:th
in film tansistor)を、表示部におけるスイッチング
素子として形成するとともに、周辺部に駆動回路を構成
すべく形成した周辺駆動回路一体型ディスプレイの製造
方法に関する。
【0002】
【従来の技術】光学部材として液晶や有機エレクトロル
ミネッセンス(EL)を用いた表示素子からなる平面デ
ィスプレイ装置は、小型、薄型、低消費電力などの利点
を有し、OA機器、AV機器等の分野で実用化が進めら
れている。これらLCDや有機ELディスプレイ装置で
は、各表示素子の画像情報の保持と書き換えのタイミン
グを制御するスイッチング素子として、液晶やELを支
持する基板上にTFTを作り込んだアクティブマトリク
ス型が、その画質の良さから主流となってる。中でも、
TFTを表示素子のスイッチング素子としてのみなら
ず、表示素子を駆動する周辺ドライバーを構成すべく表
示素子群の周辺にも形成したドライバー内蔵型が開発さ
れ、更なる小型化や低コスト化が実現をしている。
【0003】ドライバー内蔵型の表示装置に用いるTF
Tとしては、ドライバーにも適用できる動作速度と、耐
熱性の低い安価なガラス基板上に作成できる成膜温度の
低さから、チャンネル層に多結晶半導体特にポリシリコ
ン(p−Si)を用いたものが適している。ポリシリコ
ンの形成に当たっては、基板上に形成されたアモルファ
スシリコンにレーザーアニールを施すことにより、支持
基板温度を400〜600℃に抑えながら結晶化するこ
とができ、こうして得たp−Siを使ってTFTを形成
するという方法により、無アルカリガラス基板上にドラ
イバー回路を作成することが可能となる。
【0004】図8は、このようなレーザーアニールを行
うためのレーザーアニール装置の構成図である。(5
1)はパルスレーザーを発生する発振源、(52)は、
レンズ(55)、ミラー(56)からなる光学系、(5
3)は最終照射部、(54)は内部に被処理基板(5
9)を支持するステージ(58)を装備した処理チャン
バである。レーザー発振源(51)において発生された
エキシマレーザー等のレーザー光は、光学系(52)に
送出される。光学系(52)において、各種レンズ(5
5)はシリンドリカルレンズ、コンデンサレンズ等であ
り、ここを通過する間にレーザー光は所定の断面形状に
整形されたレーザービームとされる。レーザービームは
四角形、中でも、長軸方向が短軸方向に対して非常に大
きなライン状とされる。このラインビームは、チャンバ
(54)に設けれた透明な窓(60)を通して、チャン
バ(54)内の被処理基板(59)に照射される。比処
理基板(59)を載せたステージ(58)は平面上を水
平方向及び垂直方向に可動で、相対的に比処理基板(5
9)上をラインビームがスキャンされる。
【0005】図9は、被処理基板(59)の拡大断面図
である。無アルカリガラス等の基板(10)上にTFT
のゲート電極(11)と、これを覆うゲート絶縁膜(1
2)上に被処理膜であるa−Si(13a)が形成され
ている。図10は、得られたp−Si(13)を用いた
TFTの断面図である。図11はTFTの平面図であ
り、図9及び図10は図11のA−A線に沿った断面図
となっている。a−Si(13A)にレーザーアニール
を施すことにより得られたp−Si(13)は、ゲート
電極(11)の上方を通過する領域に島状に残され、ゲ
ート電極(11)の直上領域をノンドープのチャンネル
領域(CH)、その両側に不純物が低濃度にドーピング
されたLD(Lightly Doped)領域(LD)、更にその
外側に、不純物が高濃度にドーピングされたソース領域
(S)及びドレイン領域(D)が形成されている。p−
Si(13)及びLD領域(LD)を形成する際にマス
クとして用いられた注入ストッパ膜(14)を覆ってS
iNx、SiO2等の層間絶縁膜(15)が形成されて
いる。層間絶縁膜(15)上には、ソース電極(16)
及びドレイン電極(17)が形成され、層間絶縁膜(1
5)中に形成されたコンタクトホール(CT)を介して
各々ソース領域(S)及びドレイン領域(D)に接続さ
れている。
【0006】従来、比処理基板(58)に形成される複
数のTFTの向き即ちチャンネル領域(CH)のチャン
ネル幅の延長方向あるいはチャンネル長の延長方向は、
基板平面に関して、水平方向(H)を向くか、垂直方向
(V)を向いている。言い換えれば、各TFT素子間
で、チャンネルの向きが互いに平行または直角をなす関
係となっている。また、ラインビームの向き即ちライン
ビームの辺、及び、基板の辺等も、水平方向(H)ある
いは垂直方向(V)を向いている。
【0007】
【発明が解決しようとする課題】図12は、a−Si
(13A)への照射レーザーエネルギー(横軸)と、そ
の時形成されるp−Si(13)のグレインサイズ(縦
軸)との関係図である。エネルギーが大きくなるに従っ
てグレインサイズも大きくなるが、最大のグレインさず
が得られるあるエネルギー値Eoを越えるとグレインサ
イズが急激に小さくなる。従って、所定のグレインサイ
ズを得るためには、エネルギーがEdとEuの狭い範囲内
になければならない。
【0008】このため、ラインビームの照射エネルギー
が僅かでもばらついて、最適範囲Ed〜Eu間から外れる
と、結晶化が十分に行われず、グレインサイズの小さい
結晶化不良領域(R)が、p−Si中のある領域に生じ
る。図11に、あるTFTのチャンネル領域(CH)と
結晶化不良領域(R)との位置関係を示す。チャンネル
領域(CH)が、チャンネル幅Wがチャンネル長よりも
長い細長形状であるとき、図に示されるように、基板上
のあるTFTに関して、チャンネルの向き即ちチャンネ
ル幅Wの延長方向と、結晶化不良領域(R)の向き即ち
結晶化不良領域(R)の長軸の延長方向との関係は、平
行であるか直角である。
【0009】図11において、チャンネル領域(CH)
を結晶化不良領域(Rv)が縦断する場合は、チャンネ
ル領域(CH)中の移動経路の一部が結晶化不良領域
(Rv)により占められて悪化するに過ぎず(MN)、残
りの移動経路(MG)は結晶化不良領域(Rv)を回避
しているので、素子の正常な動作が可能となる。これに
対して、結晶化不良領域(Rh)がチャンネル領域(C
H)を横断する場合、結晶化不良領域(Rh)がチャン
ネル領域(CH)の一部でもかかっていると、全ての移
動経路(MNh)が悪化し、この素子の特性は劣化す
る。
【0010】前述の如く、基板(58)に形成されるT
FTの中いくつかが、図11に示すような特性の悪化を
被ると、これを含む装置全体が不良となる問題がある。
【0011】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、パルスレーザーによるアニールを施
された半導体層をチャンネル領域に用いた半導体素子が
複数形成された半導体装置の製造方法において、前記パ
ルスレーザーのピッチがPの時、前記チャンネル領域の
チャンネル幅がPよりも大きい半導体素子に関して、前
記チャンネル領域を、前記チャンネル幅方向が前記パル
スレーザーの被照射領域の長軸方向及び短軸方向のいず
れとも異なるようにした構成である。
【0012】また、基板上に形成された多結晶半導体膜
の島状層と、前記多結晶半導体膜の島状層中のチャンネ
ル領域に絶縁膜を介して重畳配置されたゲート電極とを
有し、前記多結晶半導体膜は、基板上に形成された非晶
質半導体膜にパルスレーザーによるアニールを施すこと
により多結晶化して得られる多結晶半導体素子を複数有
した半導体装置の製造方法において、前記パルスレーザ
ーのピッチがPの時、前記チャンネル領域のチャンネル
幅がPよりも大きい半導体素子に関して、前記チャンネ
ル領域を、前記チャンネル幅方向が前記パルスレーザー
の被照射領域の長軸方向及び短軸方向のいずれとも異な
るようにした構成である。
【0013】これにより、パルスレーザーのピッチと同
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル領域の全幅を占めることが少なくなり、
素子特性の悪化が防がれる。更に、基板上に島状に形成
された多結晶半導体膜が間に絶縁層を挟んでゲート電極
に対向してなり、前記多結晶半導体膜中に、前記ゲート
電極に対向するチャンネル領域と、このチャンネル領域
の両側に間に不純物が低濃度に含有された低濃度領域を
挟んで前記不純物が高濃度に含有されたソース領域及び
ドレイン領域を有し、前記多結晶半導体膜は、基板上に
形成された非晶質半導体膜にパルスレーザーによるアニ
ール施すことにより多結晶化して得られる多数の多結晶
半導体素子を有した半導体装置の製造方法において、前
記パルスレーザーのピッチがPの時、前記チャンネル領
域のチャンネル幅がPよりも大きい半導体素子に関し
て、前記チャンネル領域を、前記チャンネル幅方向が前
記パルスレーザーの被照射領域の長軸方向及び短軸方向
のいずれとも異なるようにした構成である。
【0014】これにより、パルスレーザーのピッチと同
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル領域の全幅を占めることが避けられ、良
好な素子特性を有した半導体装置が製造される。
【0015】
【発明の実施の形態】図1及び図2を用いて、本発明の
第1の実施の形態に係るレーザーアニール方法を示す。
まず、図1は、大基板(1)に、表示装置に用いられる
アクティブマトリクス基板(2)が複数枚例えば6枚含
まれている。各アクティブマトリクス基板(2)におい
て、(3)は表示素子がマトリクス状に配列形成される
予定の表示部、(4)は各表示素子に表示信号を書き込
むためにスイッチングを制御する走査信号を発生すべく
形成される予定のゲートドライバー、(5)は走査信号
に同期して各々の表示素子に表示信号を供給すべく形成
される予定のドレインドライバーである。
【0016】これらアクティブマトリクス基板(2)
は、各々の表示素子を構成すべく、対向電極を備えた対
向基板と貼り合わされ、各アクティブマトリクス基板
(2)毎に表示装置筐体が構成されて切り離され、個々
の筐体内に光学部材である液晶が装填されて液晶表示装
置(LCD)が完成される。表示部(3)において、各
表示素子は、液晶を誘電層としたコンデンサと、このコ
ンデンサに液晶を駆動するための表示信号電圧の書き換
えと保持を制御するためのスイッチング素子としてのT
FTが形成され、また、ドライバー部(4,5)におい
ては、インバータを構成すべくCMOSトランジスタ
が、N−ch及びP−chのTFTにより形成される。
【0017】図1では、拡大断面を図9に示すような、
基板(10)上にa−Si(13a)が形成された状態
で、レーザーアニールを施す様子が示されている。パル
スレーザーであるラインビーム(LB)の各ショット
が、基板(1)上を所定のオーバラップ量をもって順次
にずらされていくことでスキャンが行われる。ラインビ
ーム(LB)の長軸方向及び短軸方向は、各々基板
(1)平面に関して水平方向(H)及び垂直方向(V)
にされている。
【0018】図2は、レーザーアニールを用いて形成さ
れたp−Si(13)を使って形成されるTFTの平面
図である。なお、図2のA−A線に沿う断面構造は図1
0と同じである。本発明では、後に詳述するように、チ
ャンネル領域(CH)の向き即ちチャンネル幅W方向
を、ラインビーム(LB)の向き即ち長軸方向、ここで
は水平方向(H)から傾けている。これにより、電荷の
移動経路の一部(MG)が結晶化不良領域(R)を回避
して存在することができ、素子特性の悪化が防がれる。
【0019】まず、本願出願人は、結晶化不良領域
(R)が発生する理由が以下の通りであることを突き止
めた。初めに、図3に示すようにラインビーム(LB)
のスキャンは、パルスレーザーの各ショット(STn)
が、その短軸方向、ここでは垂直方向(V)に順次にず
れていくことにより行われる。ここで、ラインビーム
(LB)の線幅Tと線長は図8に示すレーザーアニール
装置のレーザー発振源(51)と光学系(52)により
設定される。即ち、パルスレーザーの各ショット間の安
定性のために、発振源(51)の発振周波数は200〜
300Hz程度、例えば290Hzに設定され、ライン
ビーム(LB)の被照射領域におけるエネルギー密度の
均一性のためにラインビーム(LB)の線幅Tは100
〜1000μm例えば600μmに設定される。更に、
スキャン速度即ちステージ(58)のステージの移動速
度によってスループットが決まると同時に、各ショット
(STn)間のオーバラップ量即ちピッチPが決定され
る。例えばP=30μmで、同一地点に関して20ショ
ットの重ね撃ちに設定される。
【0020】パルスレーザーの照射エネルギーは、各シ
ョット間で若干のばらつきが避けきれず、あるショット
について、照射エネルギーがEdとEuの間の非常に狭い
最適範囲から外れてしまうと、結晶化が不良となり、そ
のショットは失敗となる。図3において、例えば、ショ
ットSTn-3が失敗となった場合、続くショットSTn-
2,STn-1,・・・が重ねられる領域は、再び結晶化が
行われ、ショットSTn-3の失敗が回復されるが、ショ
ットSTn-3の最後尾の帯状領域については、このショ
ットが最終となるので、結晶化の不良が回復されず、結
晶化不良領域(R)として残ってしまう。即ち、結晶化
不良領域(R)は、ラインビーム(LB)のスキャン方
向に垂直方向に延びる細長で、かつ、その線幅Tは、パ
ルスレーザーのピッチPに等しいことが分かる。
【0021】Pは、前述の如く、装置及びプロセス条件
によって決定されるが、チャンネル幅WがピッチPより
も大きい素子に関して、例えば、チャンネル領域(C
H)の向きとラインビーム(LB)の向きとのなす角度
θが、
【0022】
【数1】
【0023】の関係にあるとき、図4より、結晶化不良
領域(R)がチャンネル領域(CH)上にある場合、結
晶化不良領域(R)が図のR1からR2の間に位置する
ときのみ、チャンネル領域(CH)中の移動経路(M
N)が結晶化不良領域(R)を通過することを避けられ
ず、この時、移動経路(MN)が全幅にわたって悪化
し、素子特性が悪化する。即ち、結晶化不良領域(R)
がこれ以外の領域を通過する場合は、素子特性が悪化す
ることは防がれる。
【0024】このように、チャンネル領域(CH)とラ
インビーム(LB)の向きを異ならせることにより、た
とえ結晶化不良領域(R)がチャンネル領域(CH)を
通過するように発生しても、チャンネル領域(CH)の
一部が、結晶化不良領域(R)から外れて、移動経路の
一部が(MG)が良好に保たれ、良好な素子特性が得ら
れる。
【0025】また、図5に示すように、チャンネル領域
(CH)のチャンネル長がLの時、
【0026】
【数2】
【0027】の関係にある場合、結晶化不良領域(R)
が図のR3に位置するときのみ、チャンネル領域(C
H)中の移動経路(MN)が結晶化不良領域(R)を通
過することが避けられず、移動経路(MN)が全幅にわ
たって悪化し、その素子が不良となる。即ち、結晶化不
良領域(R)が、これ以外の領域を通過する場合は、移
動経路の一部(MG)は悪化が防がれ、良好な素子特性
が得られる。
【0028】更に、図6に示すように、LD領域(L
D)の幅がL1の時、
【0029】
【数3】
【0030】の関係にある場合、結晶化不良領域(R)
が図のR4に位置するときのみ、チャンネル領域(C
H)中のみならずLD領域(LD)をも合わせた領域に
おける移動経路(MN)が、結晶化不良領域(R)をわ
たることを避けられず、従って、移動経路(MN)が全
幅にわたって悪化し、その素子が不良となる。即ち、結
晶化不良領域(R)がこれ以外の領域を通過する時、チ
ャンネル領域(CH)及びLD領域(LD)をわたる移
動経路の一部(MG)は悪化が防がれ、良好な素子特性
が得られる。
【0031】なお、以上の説明において、水平方向
(H)と垂直方向(V)とは、相互に置換可能であり、
これらの方向が互いに直角な関係にあることが肝要であ
る。また、ラインビーム(LB)の長軸方向と短軸方
向、及び、大基板(1)の辺とアクティブマトリクス基
板(2)の辺の方向は、水平方向(H)または垂直方向
(V)である。
【0032】図7に、本発明の他の実施の形態に係るレ
ーザーアニール方法を示す。前述の実施の形態において
は、大基板(1)即ちアクティブマトリクス基板(2)
とラインビーム(LB)との関係を変えることなく、基
板(1、2)上のチャンネル領域(CH)のチャンネル
幅方向の向きを、基板(1,2)に対して傾けていた。
本実施の形態では、基板(1,2)とチャンネル幅方向
との関係を変えることなく、図7に示すように、基板
(1,2)そのものを、ラインビーム(LB)に対して
傾ける。
【0033】なお、本発明では、図7の関係を得るため
に、基板(1,2)の向きを変えることによるか、ライ
ンビーム(LB)の向きを変えるかは、区別するもので
はない。
【0034】
【発明の効果】以上の説明から明らかな如く、本発明
で、レーザーアニールが施された半導体膜を用いて形成
された半導体素子を複数有する半導体装置の製造方法に
関し、チャンネル幅方向をパルスレーザーの被照射領域
の長軸方向から傾けることにより、パルスレーザーの照
射エネルギーのばらつきが半導体素子の特性へ影響を及
ぼすことが防がれ、素子特性の良好な半導体装置の製造
が可能となった。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる被処理基板とライ
ンビームの被照射領域との位置関係を示す平面図であ
る。
【図2】本発明にかかるチャンネル領域と結晶化不良領
域との位置関係を示す平面図である。
【図3】ラインビームがスキャンされる様子を示す平面
図である。
【図4】本発明の実施の形態にかかるチャンネル領域と
結晶化不良領域のラインビームの被照射領域との位置関
係を示す平面図である。
【図5】本発明の実施の形態にかかるチャンネル領域と
結晶化不良領域のラインビームの被照射領域との位置関
係を示す平面図である。
【図6】本発明の実施の形態にかかるチャンネル領域と
結晶化不良領域のラインビームの被照射領域との位置関
係を示す平面図である。
【図7】本発明の他の実施の形態にかかる被処理基板と
ラインビームの被照射領域との位置関係を示す平面図で
ある。
【図8】レーザーアニール装置の構成図である。
【図9】レーザーアニール時の被処理基板の断面図であ
る。
【図10】TFTの断面図である。
【図11】TFTの平面図である。
【図12】レーザーエネルギーとグレインサイズの関係
図である。
【符号の説明】 1 被処理基板 2 アクティブマトリクス基板 3 画素部 4 ゲートドライバー 5 ドレインドライバー 10 基板 11 ゲート電極 12 ゲート絶縁膜 13 p−Si 16 ソース電極 17 ドレイン電極 CH チャンネル領域 D ドレイン領域 S ソース領域 LB ラインビームのエッジライン R 結晶化不良領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/786 H01L 29/78 616A 21/336 618C 618A 627G (72)発明者 米田 清 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 パルスレーザーによるアニールが施され
    た半導体膜をチャンネル領域に用いた半導体素子が複数
    形成された半導体装置の製造方法において、 前記パルスレーザーのピッチがPの時、前記チャンネル
    領域のチャンネル幅がPよりも大きい半導体素子に関し
    て、前記チャンネル領域を、前記チャンネル幅方向が前
    記パルスレーザーの被照射領域の長軸方向及び短軸方向
    のいずれとも異なるようにしたことを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 基板上に形成された多結晶半導体膜の島
    状層と、前記多結晶半導体膜の島状層中のチャンネル領
    域に絶縁膜を介して重畳配置されたゲート電極とを有
    し、前記多結晶半導体膜は、基板上に形成された非晶質
    半導体膜にパルスレーザーによるアニールを施すことに
    より多結晶化して得られる多結晶半導体素子を複数有し
    た半導体装置の製造方法において、 前記パルスレーザーのピッチがPの時、前記チャンネル
    領域のチャンネル幅がPよりも大きい半導体素子に関し
    て、前記チャンネル領域を、前記チャンネル幅方向が前
    記パルスレーザーの被照射領域の長軸方向及び短軸方向
    のいずれとも異なるようにしたことを特徴とする半導体
    装置の製造方法。
  3. 【請求項3】 基板上に島状に形成された多結晶半導体
    膜が間に絶縁層を挟んでゲート電極に対向してなり、前
    記多結晶半導体膜中に、前記ゲート電極に対向するチャ
    ンネル領域と、このチャンネル領域の両側に間に不純物
    が低濃度に含有された低濃度領域を挟んで前記不純物が
    高濃度に含有されたソース領域及びドレイン領域を有
    し、前記多結晶半導体膜は、基板上に形成された非晶質
    半導体膜にパルスレーザーによるアニール施すことによ
    り多結晶化して得られる多数の多結晶半導体素子を有し
    た半導体装置の製造方法において、 前記パルスレーザーのピッチがPの時、前記チャンネル
    領域のチャンネル幅がPよりも大きい半導体素子に関し
    て、前記チャンネル領域を、前記チャンネル幅方向が前
    記パルスレーザーの被照射領域の長軸方向及び短軸方向
    のいずれとも異なるようにしたことを特徴とする半導体
    装置の製造方法。
  4. 【請求項4】 前記基板の辺方向と前記パルスレーザー
    の被照射領域の長軸方向及び短軸方向とは略同一方向で
    あり、前記チャンネル幅方向は、前記基板の辺方向と異
    なることを特徴とする請求項1から請求項3に記載の半
    導体装置の製造方法。
  5. 【請求項5】 前記基板の辺方向と前記チャンネル幅方
    向とは略同一方向であり、前記パルスレーザーの被照射
    領域の長軸方向及び短軸方向は、前記基板の辺方向と異
    なることを特徴とする請求項1から請求項3に記載の半
    導体装置の製造方法。
JP24875197A 1997-09-12 1997-09-12 半導体装置の製造方法 Pending JPH1187670A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24875197A JPH1187670A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法
TW087114380A TW408246B (en) 1997-09-12 1998-08-31 Semiconductor device and display device having laser-annealed semiconductor element
US09/151,081 US6451636B1 (en) 1997-09-12 1998-09-10 Semiconductor device and display device having laser-annealed semiconductor element
KR10-1998-0037495A KR100523302B1 (ko) 1997-09-12 1998-09-11 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는반도체 장치 및 표시 장치
KR1020050054588A KR100560019B1 (ko) 1997-09-12 2005-06-23 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는 반도체 장치 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24875197A JPH1187670A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1187670A true JPH1187670A (ja) 1999-03-30

Family

ID=17182838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24875197A Pending JPH1187670A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1187670A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714274B2 (en) 1999-12-08 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus and TFT panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714274B2 (en) 1999-12-08 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus and TFT panel

Similar Documents

Publication Publication Date Title
KR100510001B1 (ko) 반도체장치의제조방법
KR100554027B1 (ko) 반도체막의레이저어닐방법
US7666769B2 (en) Method for fabricating image display device
JP3349355B2 (ja) 半導体膜のレーザーアニール方法
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
US6451636B1 (en) Semiconductor device and display device having laser-annealed semiconductor element
US6337235B1 (en) Semiconductor device and manufacturing method thereof
JPH09270393A (ja) レーザー光照射装置
JP2003031498A (ja) 半導体装置およびその作製方法
KR20000011669A (ko) 빔균질기,레이저조사장치,레이저조사방법,및반도체장치제작방법
KR19990029581A (ko) 반도체 장치 및 액정 표시 장치
JP2003229578A (ja) 半導体装置、表示装置およびその作製方法
JP4397439B2 (ja) 半導体装置
JP3276900B2 (ja) 半導体装置及び表示装置
JP3671011B2 (ja) 半導体膜のレーザーアニール方法
JPH1187729A (ja) 半導体装置の製造方法
JPH10199808A (ja) シリコン膜の結晶化方法
JPH1187670A (ja) 半導体装置の製造方法
JP2018170510A (ja) 半導体装置
JP5860517B2 (ja) 半導体装置
JP5600764B2 (ja) 電気光学装置
JP3671010B2 (ja) 半導体膜のレーザーアニール方法
JP3702232B2 (ja) 半導体膜のレーザーアニール方法
JP6466614B2 (ja) 液晶表示装置
JPH0730115A (ja) 薄膜トランジスタ及びその製造方法