JPH1187708A - シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 - Google Patents
シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法Info
- Publication number
- JPH1187708A JPH1187708A JP10178749A JP17874998A JPH1187708A JP H1187708 A JPH1187708 A JP H1187708A JP 10178749 A JP10178749 A JP 10178749A JP 17874998 A JP17874998 A JP 17874998A JP H1187708 A JPH1187708 A JP H1187708A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- silicon
- thickness
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】従来より少ない、全てが一緒に結合されうる工
程を持つシリコン−ゲルマニウムゲートを持つトランジ
スタを得るための方法を提供する。 【解決手段】この方法は、単一のウェハのリアクタにお
いてゲート酸化物層（１）上にＳｉ／Ｓｉ1-X ＧｅX ／
Ｓｉ層（２、３、４）のスタックの堆積、およびその後
無機マスク（５）を用いたゲート（）のエッチングを含
む。次に、ゲート（ＧＲ）は、隔離するスペーサが形成
される前に、ゲルマニウムに関して非酸化性である材料
中にカプセル化される。
程を持つシリコン−ゲルマニウムゲートを持つトランジ
スタを得るための方法を提供する。 【解決手段】この方法は、単一のウェハのリアクタにお
いてゲート酸化物層（１）上にＳｉ／Ｓｉ1-X ＧｅX ／
Ｓｉ層（２、３、４）のスタックの堆積、およびその後
無機マスク（５）を用いたゲート（）のエッチングを含
む。次に、ゲート（ＧＲ）は、隔離するスペーサが形成
される前に、ゲルマニウムに関して非酸化性である材料
中にカプセル化される。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン−ゲルマ
ニウムの隔離されたゲートの電界効果トランジスタ、す
なわちシリコン−ゲルマニウム、もしくは必要に応じて
純粋ゲルマニウム（Ｓｉ1-x Ｇｅx 、ここに、０＜ｘ≦
１）の層、および、特に５０〜１００％のゲルマニウム
濃度（０．５≦ｘ≦１）を有する層を有するシリコン−
ゲルマニウムの隔離ゲートを持つ電界効果トランジスタ
に関する。
ニウムの隔離されたゲートの電界効果トランジスタ、す
なわちシリコン−ゲルマニウム、もしくは必要に応じて
純粋ゲルマニウム（Ｓｉ1-x Ｇｅx 、ここに、０＜ｘ≦
１）の層、および、特に５０〜１００％のゲルマニウム
濃度（０．５≦ｘ≦１）を有する層を有するシリコン−
ゲルマニウムの隔離ゲートを持つ電界効果トランジスタ
に関する。
【０００２】
【従来の技術】現在のＣＭＯＳ技術、すなわち０．２５
μｍ以上のゲート幅を持つＣＭＯＳ技術において、電界
効果トランジスタのゲートは、多結晶もしくは非結晶の
シリコンから作られる。
μｍ以上のゲート幅を持つＣＭＯＳ技術において、電界
効果トランジスタのゲートは、多結晶もしくは非結晶の
シリコンから作られる。
【０００３】Ｓｉ1-x Ｇｅx の層を含むゲート構造は、
ＣＭＯＳ技術において、有利な代替物であることが示さ
れてきている。
ＣＭＯＳ技術において、有利な代替物であることが示さ
れてきている。
【０００４】これは、Ｓｉ1-x Ｇｅx 材料が、等しいド
ーピングに対して多結晶シリコンよりも低い抵抗を持つ
ということに加えて、多結晶Ｓｉ1-x Ｇｅx 層のゲルマ
ニウム含有量に依存して、得られるＰＭＯＳデバイスの
閾値電圧をシフトさせる可能性を提供するからである。
従って、それは、通常のｐ+ ／ｎ+ 構造の代わりに、ｐ
+ ゲート構造において、すなわち、実施例の場合には、
ｐ+ 電気伝導性の多結晶Ｓｉ1-x Ｇｅx 層を含む単一ゲ
ートを持ったｎおよびｐチャネルを有するトランジスタ
の場合において、中間ギャップ材料として用いられても
良い。
ーピングに対して多結晶シリコンよりも低い抵抗を持つ
ということに加えて、多結晶Ｓｉ1-x Ｇｅx 層のゲルマ
ニウム含有量に依存して、得られるＰＭＯＳデバイスの
閾値電圧をシフトさせる可能性を提供するからである。
従って、それは、通常のｐ+ ／ｎ+ 構造の代わりに、ｐ
+ ゲート構造において、すなわち、実施例の場合には、
ｐ+ 電気伝導性の多結晶Ｓｉ1-x Ｇｅx 層を含む単一ゲ
ートを持ったｎおよびｐチャネルを有するトランジスタ
の場合において、中間ギャップ材料として用いられても
良い。
【０００５】加えて、非常に高いゲルマニウム濃度（７
５％以上）を有するゲートもしくは純粋なゲルマニウム
からなるゲートは、さらに、２つの型（ｎおよびｐ）の
トランジスタの双方と互換し得る利点を有し、それ故
に、それは、技術工程の節約（少なくとも２つのフォト
リソグラフィー工程、およびその層が本来の場所にドー
ピングされる場合には２つの（イオン）注入工程の除
去）につながる。
５％以上）を有するゲートもしくは純粋なゲルマニウム
からなるゲートは、さらに、２つの型（ｎおよびｐ）の
トランジスタの双方と互換し得る利点を有し、それ故
に、それは、技術工程の節約（少なくとも２つのフォト
リソグラフィー工程、およびその層が本来の場所にドー
ピングされる場合には２つの（イオン）注入工程の除
去）につながる。
【０００６】Ｓｉ1-x Ｇｅx 層は、マルチウェハ炉にお
ける低圧化学蒸着（ＬＰＣＶＤ）によりシリコン酸化物
層上にすでに堆積されている。このプロセスは、その上
に多結晶Ｓｉ1-x Ｇｅx 層が堆積される純粋なシリコン
のプライマー層の前堆積を必要とする。このプライマー
層は、堆積の期間および温度に依存して核生成の阻害に
対して粒成長が加速される結果となる、シリコン酸化物
層上に直接Ｓｉ1-x Ｇｅx を堆積する場合におけるよう
な、ゲルマニウムを球状化する傾向を妨げるので、Ｓｉ
1-x Ｇｅx 層において受容可能な粒径を得ることを可能
にするものである。
ける低圧化学蒸着（ＬＰＣＶＤ）によりシリコン酸化物
層上にすでに堆積されている。このプロセスは、その上
に多結晶Ｓｉ1-x Ｇｅx 層が堆積される純粋なシリコン
のプライマー層の前堆積を必要とする。このプライマー
層は、堆積の期間および温度に依存して核生成の阻害に
対して粒成長が加速される結果となる、シリコン酸化物
層上に直接Ｓｉ1-x Ｇｅx を堆積する場合におけるよう
な、ゲルマニウムを球状化する傾向を妨げるので、Ｓｉ
1-x Ｇｅx 層において受容可能な粒径を得ることを可能
にするものである。
【０００７】前述したように、ＬＰＣＶＤ堆積プロセス
の使用は、ニール キスラー（NealKISTLER）およびジ
ェイソン ウォー（Jason WOO ）による論文「ｐ+ 多結
晶シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）ゲート電極を
用いる絶縁体上の完全に空乏化されたシリコンにおける
対称ＣＭＯＳ」ＩＥＤＭ９３、第７２７〜７３０頁、お
よびティー キング（T.KING）等による論文「多結晶Ｓ
ｉ1-x Ｇｅx ゲートＣＭＯＳ技術」ＩＥＤＭ９０、第２
５３〜２５６頁に記載されている。
の使用は、ニール キスラー（NealKISTLER）およびジ
ェイソン ウォー（Jason WOO ）による論文「ｐ+ 多結
晶シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）ゲート電極を
用いる絶縁体上の完全に空乏化されたシリコンにおける
対称ＣＭＯＳ」ＩＥＤＭ９３、第７２７〜７３０頁、お
よびティー キング（T.KING）等による論文「多結晶Ｓ
ｉ1-x Ｇｅx ゲートＣＭＯＳ技術」ＩＥＤＭ９０、第２
５３〜２５６頁に記載されている。
【０００８】
【発明が解決しようとする課題】従来技術のこれらのプ
ロセスは幾つかの欠点を有する。「バッチ」マルチウェ
ハ技術の使用は、リアクタが必要とする、ウェハ、例え
ば２００ｍｍウェハのバッチの熱質量、パージ時間およ
び温度安定化時間、ならびに低作動圧力が考慮されなけ
ればならないので、極めて実用的でないことが分かる。
ロセスは幾つかの欠点を有する。「バッチ」マルチウェ
ハ技術の使用は、リアクタが必要とする、ウェハ、例え
ば２００ｍｍウェハのバッチの熱質量、パージ時間およ
び温度安定化時間、ならびに低作動圧力が考慮されなけ
ればならないので、極めて実用的でないことが分かる。
【０００９】さらに、これらマルチウェハのリアクタの
熱慣性は、必要とされる大きい温度変動を創成すること
を困難にするが、プライマー層、Ｓｉ1-x Ｇｅx 層、お
よび恐らく保護シリコン層の最適な堆積を許容しない。
さらに、トランジスタの完全な製造に導くすべての工程
が一緒に結合されるのを可能とするプロセスは、特に、
トランジスタのゲートをエッチングすることの困難性の
ために、現時点では知られていない。
熱慣性は、必要とされる大きい温度変動を創成すること
を困難にするが、プライマー層、Ｓｉ1-x Ｇｅx 層、お
よび恐らく保護シリコン層の最適な堆積を許容しない。
さらに、トランジスタの完全な製造に導くすべての工程
が一緒に結合されるのを可能とするプロセスは、特に、
トランジスタのゲートをエッチングすることの困難性の
ために、現時点では知られていない。
【００１０】本発明の目的は、このような上記従来技術
の問題点を解消し、従来より少ない、全てが一緒に結合
されうる工程を持つシリコン−ゲルマニウムゲートを持
つトランジスタを得るための方法を提供することにあ
る。
の問題点を解消し、従来より少ない、全てが一緒に結合
されうる工程を持つシリコン−ゲルマニウムゲートを持
つトランジスタを得るための方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】従って、本発明は、ゲー
ト酸化層が載っている、いわゆる活性領域を含む半導体
基板からＳｉ1-x Ｇｅx （ここで、０＜ｘ≦１）の隔離
されたゲートの電界効果トランジスタを得るための方法
であって、前記ゲート酸化層の上に、５８０℃以下の温
度における化学蒸着（ＣＶＤ）を使って、２ｎｍ以下の
厚さを持つシリコンプライマー層を堆積する工程、およ
びこのプライマー層の上に、Ｓｉ1-x Ｇｅx から形成さ
れ、５５０℃以下の温度での化学蒸着（ＣＶＤ）によっ
て得られ、第２シリコン層が載っている第１連続層を含
むスタック（積層物）を堆積する工程を含む、単一のウ
ェハリアクタ内の処理の第１の段階と、前記スタックの
上に、無機材料からなるトップ層を堆積する工程、前記
スタックに載せる無機マスクを得るように前記トップ層
を第１にエッチングする工程、ゲート領域を形成するよ
うに、前記マスクを使って前記スタックを第２にエッチ
ングする工程、およびこのゲート領域の上に、ゲルマニ
ウムに関して非酸化性である材料から形成されるカプセ
ル化層を堆積する工程を含む前記トランジスタのゲート
を形成する段階と、さらに、このカプセル化されたゲー
トの側壁（サイドウォール）の上に、ゲルマニウムに関
して非酸化性である材料から形成される隔離するサイド
領域を形成する工程を含む第２処理段階とを有すること
を特徴とするシリコン−ゲルマニウムゲートを持つトラ
ンジスタを得るための方法を提供するものである。
ト酸化層が載っている、いわゆる活性領域を含む半導体
基板からＳｉ1-x Ｇｅx （ここで、０＜ｘ≦１）の隔離
されたゲートの電界効果トランジスタを得るための方法
であって、前記ゲート酸化層の上に、５８０℃以下の温
度における化学蒸着（ＣＶＤ）を使って、２ｎｍ以下の
厚さを持つシリコンプライマー層を堆積する工程、およ
びこのプライマー層の上に、Ｓｉ1-x Ｇｅx から形成さ
れ、５５０℃以下の温度での化学蒸着（ＣＶＤ）によっ
て得られ、第２シリコン層が載っている第１連続層を含
むスタック（積層物）を堆積する工程を含む、単一のウ
ェハリアクタ内の処理の第１の段階と、前記スタックの
上に、無機材料からなるトップ層を堆積する工程、前記
スタックに載せる無機マスクを得るように前記トップ層
を第１にエッチングする工程、ゲート領域を形成するよ
うに、前記マスクを使って前記スタックを第２にエッチ
ングする工程、およびこのゲート領域の上に、ゲルマニ
ウムに関して非酸化性である材料から形成されるカプセ
ル化層を堆積する工程を含む前記トランジスタのゲート
を形成する段階と、さらに、このカプセル化されたゲー
トの側壁（サイドウォール）の上に、ゲルマニウムに関
して非酸化性である材料から形成される隔離するサイド
領域を形成する工程を含む第２処理段階とを有すること
を特徴とするシリコン−ゲルマニウムゲートを持つトラ
ンジスタを得るための方法を提供するものである。
【００１２】本発明による方法を実施するための単一ウ
ェハリアクタは、当技術分野では知られており、ウェハ
の装填するための中央装置を有し、この中央装置は、ウ
ェハ、例えば直径２００ｍｍのウェハを予め確立された
シーケンスで次々と一個ずつ、この中央装置のまわりに
配置されている処理室に導入する。このようなリアクタ
のタイプは、アプライドマテリアルズ（Applied Materi
als ）社によって販売されているＣｅｎｔｕｒａ ＨＴ
R （センチュラＨＴ）モデル、またはＡ．Ｓ．Ｍ．社に
よって販売されているＥｐｓｉｌｏｎ ｏｎｅR （エプ
シロン ワン）モデルである。
ェハリアクタは、当技術分野では知られており、ウェハ
の装填するための中央装置を有し、この中央装置は、ウ
ェハ、例えば直径２００ｍｍのウェハを予め確立された
シーケンスで次々と一個ずつ、この中央装置のまわりに
配置されている処理室に導入する。このようなリアクタ
のタイプは、アプライドマテリアルズ（Applied Materi
als ）社によって販売されているＣｅｎｔｕｒａ ＨＴ
R （センチュラＨＴ）モデル、またはＡ．Ｓ．Ｍ．社に
よって販売されているＥｐｓｉｌｏｎ ｏｎｅR （エプ
シロン ワン）モデルである。
【００１３】このような単一ウェハリアクタの使用は、
おおよそ１００Ｐａから大気圧までの圧力で作動するこ
とを可能にし、かつスタックの各層に最適な温度で堆積
の種々の工程を実行する、これを全て工業生産の要件に
合う時間内に実行するために、処理されたウェハの温度
を急速に変動させる。
おおよそ１００Ｐａから大気圧までの圧力で作動するこ
とを可能にし、かつスタックの各層に最適な温度で堆積
の種々の工程を実行する、これを全て工業生産の要件に
合う時間内に実行するために、処理されたウェハの温度
を急速に変動させる。
【００１４】急速でかつ制御された温度変動は、短時間
で厚さおよび組成が均一である各層の成長を許容し、粒
成長の効果を制限し、それゆえ、粗さを制限することを
許容する。
で厚さおよび組成が均一である各層の成長を許容し、粒
成長の効果を制限し、それゆえ、粗さを制限することを
許容する。
【００１５】プライマー層は、５００〜５８０℃の範囲
の温度で堆積されるのが有利であり、一方、Ｓｉ1-x Ｇ
ｅx から形成される第１連続層は、４００〜５００℃の
範囲の温度で堆積されるのが有利である。
の温度で堆積されるのが有利であり、一方、Ｓｉ1-x Ｇ
ｅx から形成される第１連続層は、４００〜５００℃の
範囲の温度で堆積されるのが有利である。
【００１６】プライマー層は、２ｎｍ以下の厚みを持つ
ことが有利であり、かつ好ましくは約０．５ｎｍの厚み
を持つことが有利である。その結果、堆積時間は、プラ
イマー層の厚みが所望の厚み（値）を持つことを確実に
するために、その他の堆積条件に依存して決定されるべ
きである。
ことが有利であり、かつ好ましくは約０．５ｎｍの厚み
を持つことが有利である。その結果、堆積時間は、プラ
イマー層の厚みが所望の厚み（値）を持つことを確実に
するために、その他の堆積条件に依存して決定されるべ
きである。
【００１７】１ｎｍ以下の厚みを持つこのようなプライ
マー層の形成は、電気的な特性に影響を与える（閾値電
圧においてシフトする）ことなく、１００ｎｍの堆積に
対して最も都合の悪い場合において約２０ｎｍの最小粒
サイズを持つＳｉ1-x Ｇｅx層を堆積することを可能に
する。
マー層の形成は、電気的な特性に影響を与える（閾値電
圧においてシフトする）ことなく、１００ｎｍの堆積に
対して最も都合の悪い場合において約２０ｎｍの最小粒
サイズを持つＳｉ1-x Ｇｅx層を堆積することを可能に
する。
【００１８】シランおよび水素の混合物（ＳｉＨ4 ／Ｈ
2 ）は、プライマー層を堆積するために使用されるのが
有利である。使用されるガス流量は、一般的に、シラン
の場合には標準状態（標準条件）下で４００ｃｍ3 ／ｍ
ｉｎであり、好ましくは、水素の場合には標準状態下で
２０〜３０リットル／ｍｉｎである。全堆積圧力は大気
圧である。
2 ）は、プライマー層を堆積するために使用されるのが
有利である。使用されるガス流量は、一般的に、シラン
の場合には標準状態（標準条件）下で４００ｃｍ3 ／ｍ
ｉｎであり、好ましくは、水素の場合には標準状態下で
２０〜３０リットル／ｍｉｎである。全堆積圧力は大気
圧である。
【００１９】Ｓｉ1-x Ｇｅx 第１連続層を堆積するため
に使用されるガス混合物は、一般的に、シラン、ゲルマ
ンおよび水素（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）の混合物か
ら形成される。
に使用されるガス混合物は、一般的に、シラン、ゲルマ
ンおよび水素（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）の混合物か
ら形成される。
【００２０】ガス混合物中の種々のガスの割合は、Ｓｉ
1-x Ｇｅx 層の所望のゲルマニウムおよびシリコンの含
有量に依存して変化し、Ｓｉ1-x Ｇｅx 層の所望の組成
に依存して当業者によって容易に決定されてもよい。
1-x Ｇｅx 層の所望のゲルマニウムおよびシリコンの含
有量に依存して変化し、Ｓｉ1-x Ｇｅx 層の所望の組成
に依存して当業者によって容易に決定されてもよい。
【００２１】堆積は、４００〜５００℃の範囲の温度、
好ましくは４５０℃で実施され、どんなＸの値でも、
０．５〜１の範囲に入る。堆積圧力は、大気圧である。
好ましくは４５０℃で実施され、どんなＸの値でも、
０．５〜１の範囲に入る。堆積圧力は、大気圧である。
【００２２】堆積時間は、温度および圧力条件、ガス混
合物中の種々のガスの割合、および多結晶Ｓｉ1-x Ｇｅ
x 層の所望の厚みに依存する。一般的に、多結晶Ｓｉ
1-x Ｇｅx 層の厚みは、５０ｎｍ〜２００ｎｍ、好まし
くは、１００〜１５０ｎｍ、さらに良いのは、８０〜１
５０ｎｍであろう。第２層の多結晶あるいは非結晶（ア
モルファス）シリコン（Ｓｉ）の厚みは、約５０ｎｍ〜
１５０ｎｍである。
合物中の種々のガスの割合、および多結晶Ｓｉ1-x Ｇｅ
x 層の所望の厚みに依存する。一般的に、多結晶Ｓｉ
1-x Ｇｅx 層の厚みは、５０ｎｍ〜２００ｎｍ、好まし
くは、１００〜１５０ｎｍ、さらに良いのは、８０〜１
５０ｎｍであろう。第２層の多結晶あるいは非結晶（ア
モルファス）シリコン（Ｓｉ）の厚みは、約５０ｎｍ〜
１５０ｎｍである。
【００２３】本発明による方法の第１処理段階は、スタ
ックにドーピングする工程、および特に、例えば、硼素
または燐原子をＳｉ1-x Ｇｅx 層にドーピングする工程
を含むことが有利である。このドーピング工程は、スタ
ックの種々の層が形成された後、注入によって実施され
てもよい。
ックにドーピングする工程、および特に、例えば、硼素
または燐原子をＳｉ1-x Ｇｅx 層にドーピングする工程
を含むことが有利である。このドーピング工程は、スタ
ックの種々の層が形成された後、注入によって実施され
てもよい。
【００２４】変形例として、スタックのドーピング工程
は、本来の場所で実施されても良い。この場合には、ス
タックのドーピング工程は、ドープされていないＳｉ
1-x Ｇｅx の下層（sublayer）が堆積された後に、Ｓｉ
1-x Ｇｅx から形成される第１連続層を堆積するために
使用されるガス混合物中にドーパントを導入する工程を
含むことが有利である。
は、本来の場所で実施されても良い。この場合には、ス
タックのドーピング工程は、ドープされていないＳｉ
1-x Ｇｅx の下層（sublayer）が堆積された後に、Ｓｉ
1-x Ｇｅx から形成される第１連続層を堆積するために
使用されるガス混合物中にドーパントを導入する工程を
含むことが有利である。
【００２５】さらに詳しくは、所望のドーパントのガス
状化合物、例えばＢ2 Ｈ6 、ＰＨ3を堆積のために使用
されるガス混合物に付加してもよい。ガス混合物中のド
ーパントのガス状化合物の割合は、堆積される層中のド
ーパントの所望の含有量に依存するであろう。一般的に
は、ドーピングレベルは、１０17ｃｍ-3以上であり、好
ましくは、約１０20ｃｍ-3である。
状化合物、例えばＢ2 Ｈ6 、ＰＨ3を堆積のために使用
されるガス混合物に付加してもよい。ガス混合物中のド
ーパントのガス状化合物の割合は、堆積される層中のド
ーパントの所望の含有量に依存するであろう。一般的に
は、ドーピングレベルは、１０17ｃｍ-3以上であり、好
ましくは、約１０20ｃｍ-3である。
【００２６】ドープされたＳｉ1-x Ｇｅx 層を堆積する
前に、ドープされていないＳｉ1-xＧｅx 層を予め堆積
することは、ドーパントがＳｉＯ2 から形成される薄い
ゲート酸化層を通って拡散するのを防止するために、推
奨される。この予備堆積は、このゲート酸化物を保護す
るのに十分な厚さまで、Ｓｉ1-x Ｇｅx 層の堆積に関し
て上述されたように実施される。
前に、ドープされていないＳｉ1-xＧｅx 層を予め堆積
することは、ドーパントがＳｉＯ2 から形成される薄い
ゲート酸化層を通って拡散するのを防止するために、推
奨される。この予備堆積は、このゲート酸化物を保護す
るのに十分な厚さまで、Ｓｉ1-x Ｇｅx 層の堆積に関し
て上述されたように実施される。
【００２７】トランジスタのゲート（ＧＲ）を形成する
段階において、第１のエッチング工程は、Ｃｌ2 、Ｎ2
および／またはＮＨ3 からなるガス混合物の高密度プラ
ズマによって実施されることが有利である。
段階において、第１のエッチング工程は、Ｃｌ2 、Ｎ2
および／またはＮＨ3 からなるガス混合物の高密度プラ
ズマによって実施されることが有利である。
【００２８】第２のエッチング工程は、ゲート酸化物に
達する前に、停止されることが有利であり、さらに、ゲ
ート酸化物に達する前の３０〜４０ｎｍ手前で停止され
ることが好ましいメインエッチング工程を含む。
達する前に、停止されることが有利であり、さらに、ゲ
ート酸化物に達する前の３０〜４０ｎｍ手前で停止され
ることが好ましいメインエッチング工程を含む。
【００２９】第２のエッチング工程は、メインエッチン
グ工程後、Ｃｌ2 と、Ｎ2 またはＮＨ3 のいずれかと、
もしくはＮ2 およびＮＨ3 の混合物と、さらに必要に応
じてＯ2 とからなるガス混合物の高密度プラズマによっ
てオーバーエッチングする工程を含むのが好ましい。
グ工程後、Ｃｌ2 と、Ｎ2 またはＮＨ3 のいずれかと、
もしくはＮ2 およびＮＨ3 の混合物と、さらに必要に応
じてＯ2 とからなるガス混合物の高密度プラズマによっ
てオーバーエッチングする工程を含むのが好ましい。
【００３０】さらに、トランジスタのゲートを形成する
段階において、カプセル化層は、無機マスクが少なくと
も部分的に載っているゲート領域の上に堆積されること
が有利であり、このカプセル化層も、無機マスクが完全
にないゲート領域上に、可能な所はどこでも堆積される
ことを可能にする。
段階において、カプセル化層は、無機マスクが少なくと
も部分的に載っているゲート領域の上に堆積されること
が有利であり、このカプセル化層も、無機マスクが完全
にないゲート領域上に、可能な所はどこでも堆積される
ことを可能にする。
【００３１】この無機マスクは、例えば、ＳｉＯ2 層か
ら形成され、必要に応じてＳｉＯＮ層が載っている。
ら形成され、必要に応じてＳｉＯＮ層が載っている。
【００３２】カプセル化層を形成するＳｉＯ2 層または
ＳｉＯＮ層は、ＣＶＤタイプのガスプラズマによって堆
積されることが有利である。このカプセル化層の厚み
は、５〜１０ｎｍの範囲であることが有利である。
ＳｉＯＮ層は、ＣＶＤタイプのガスプラズマによって堆
積されることが有利である。このカプセル化層の厚み
は、５〜１０ｎｍの範囲であることが有利である。
【００３３】本発明による方法の第２処理段階は、低温
ガスプラズマ（ＳｉＯ2 堆積）を使って、またはＳｉ3
Ｎ4 を使って、隔離するサイド領域を形成するために提
供されることが有利である。
ガスプラズマ（ＳｉＯ2 堆積）を使って、またはＳｉ3
Ｎ4 を使って、隔離するサイド領域を形成するために提
供されることが有利である。
【００３４】本発明の他の利益および特徴は、以下の実
施の形態の全く制限的でない方法の詳細な記載を調査す
ること、および添付図面から明らかになるであろう。
施の形態の全く制限的でない方法の詳細な記載を調査す
ること、および添付図面から明らかになるであろう。
【００３５】
【発明の実施の形態】図１において、参照符号ＳＢは、
一般的に、半導体基板、例えばシリコン基板を示し、将
来のトランジスタの注入（インプランテーション）のた
めに活性領域ＺＡが作られており、この活性領域は、浅
いトレンチ内に作られた酸化物領域Ｂ１およびＢ２を分
離することにより（ＢＯＸプロセス）、この例では両サ
イド（側辺）において分離（絶縁）されている。もちろ
ん、側辺の分離の他の方法も可能であり、特に、当業者
に良く知られたＬＯＣＯＳ型の側辺分離領域が可能であ
る。
一般的に、半導体基板、例えばシリコン基板を示し、将
来のトランジスタの注入（インプランテーション）のた
めに活性領域ＺＡが作られており、この活性領域は、浅
いトレンチ内に作られた酸化物領域Ｂ１およびＢ２を分
離することにより（ＢＯＸプロセス）、この例では両サ
イド（側辺）において分離（絶縁）されている。もちろ
ん、側辺の分離の他の方法も可能であり、特に、当業者
に良く知られたＬＯＣＯＳ型の側辺分離領域が可能であ
る。
【００３６】活性領域ＺＡは、露出したシリコン表面も
しくは保護的な化学的酸化物で覆われたシリコン表面を
有する。次に、ゲート酸化物層として働き、代表的には
５ｎｍ以下の厚さを有するシリコン酸化物（二酸化シリ
コン）ＳｉＯ2 の層１が生成される。
しくは保護的な化学的酸化物で覆われたシリコン表面を
有する。次に、ゲート酸化物層として働き、代表的には
５ｎｍ以下の厚さを有するシリコン酸化物（二酸化シリ
コン）ＳｉＯ2 の層１が生成される。
【００３７】より詳細には、このゲート酸化物層を、特
に、Ｓｉ1-x Ｇｅx 層を堆積するためにウェハを単一の
ウェハリアクタに導入する前に、在来の乾式もしくは湿
式の酸化リアクタにおいて生成することができる。
に、Ｓｉ1-x Ｇｅx 層を堆積するためにウェハを単一の
ウェハリアクタに導入する前に、在来の乾式もしくは湿
式の酸化リアクタにおいて生成することができる。
【００３８】他の図面（図２〜図８）においては、簡単
化のために、今からは、基板の活性領域ＺＡだけを示
す。
化のために、今からは、基板の活性領域ＺＡだけを示
す。
【００３９】本発明の方法（プロセス）における第１の
工程（図２参照）は、シリコン酸化物層１上に、単一の
ウェハのリアクタにおいて、５８０℃未満の温度のガス
混合物を用いて、１ｎｍ以下、好ましくは約０．５ｎｍ
以下の厚さを持つシリコンプライマー層２を堆積するこ
とにある。ＣＶＤ堆積のために用いられ得るガス混合物
に関して、シランおよび水素の混合物（ＳｉＨ4 ／
Ｈ2 ）がここでは用いられる。用いられるガス流量は、
シランの場合には標準状態下で３０秒間に対して４００
ｃｍ3 ／ｍｉｎであるのが好ましく、水素の場合には標
準状態下で２０〜３０リットル／ｍｉｎ（分）であるの
が好ましい。
工程（図２参照）は、シリコン酸化物層１上に、単一の
ウェハのリアクタにおいて、５８０℃未満の温度のガス
混合物を用いて、１ｎｍ以下、好ましくは約０．５ｎｍ
以下の厚さを持つシリコンプライマー層２を堆積するこ
とにある。ＣＶＤ堆積のために用いられ得るガス混合物
に関して、シランおよび水素の混合物（ＳｉＨ4 ／
Ｈ2 ）がここでは用いられる。用いられるガス流量は、
シランの場合には標準状態下で３０秒間に対して４００
ｃｍ3 ／ｍｉｎであるのが好ましく、水素の場合には標
準状態下で２０〜３０リットル／ｍｉｎ（分）であるの
が好ましい。
【００４０】プライマー層の堆積温度は、５００℃と、
５８０℃、好ましくは５５０℃との間の温度である。
５８０℃、好ましくは５５０℃との間の温度である。
【００４１】堆積圧力は一般的に大気圧である。
【００４２】シリコンプライマー層を堆積するこの工程
の一つの重要な特徴は、最終プライマー層の厚さが２ｎ
ｍ以下、好ましくは約０．５ｎｍ以下であるということ
である。それゆえに、この堆積工程の持続期間は、プラ
イマー層の厚さが２ｎｍ以下であることを確実にするた
めに、他の堆積条件に依存して決定されなければならな
い。
の一つの重要な特徴は、最終プライマー層の厚さが２ｎ
ｍ以下、好ましくは約０．５ｎｍ以下であるということ
である。それゆえに、この堆積工程の持続期間は、プラ
イマー層の厚さが２ｎｍ以下であることを確実にするた
めに、他の堆積条件に依存して決定されなければならな
い。
【００４３】２ｎｍ以下の厚さを持つかかるプライマー
層を製造することは、電気的特性（閾値電圧Ｖt におけ
るシフト）に影響を与えることなく、純粋なＧｅの１０
０ｎｍの層の最も好ましくない場合において、約２０ｎ
ｍの最小の粒径を有する多結晶Ｓｉ1-x Ｇｅx 層を堆積
することを可能にする。
層を製造することは、電気的特性（閾値電圧Ｖt におけ
るシフト）に影響を与えることなく、純粋なＧｅの１０
０ｎｍの層の最も好ましくない場合において、約２０ｎ
ｍの最小の粒径を有する多結晶Ｓｉ1-x Ｇｅx 層を堆積
することを可能にする。
【００４４】本発明によるプロセスにおける第２の工程
は、Ｓｉ1-x Ｇｅx の層３の堆積であり、ここに、０＜
ｘ≦１である。好ましくは、ｘは０．０５と１の間であ
り、または、好ましくは、０．２５と１の間であり、一
層好ましいのは、０．５０と１の間である。ＣＶＤ堆積
のために一般に用いられるガス混合物は、シラン、ゲル
マンおよび水素の混合物（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）
である。
は、Ｓｉ1-x Ｇｅx の層３の堆積であり、ここに、０＜
ｘ≦１である。好ましくは、ｘは０．０５と１の間であ
り、または、好ましくは、０．２５と１の間であり、一
層好ましいのは、０．５０と１の間である。ＣＶＤ堆積
のために一般に用いられるガス混合物は、シラン、ゲル
マンおよび水素の混合物（ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ）
である。
【００４５】混合物中の種々のガスの割合は、Ｓｉ1-x
Ｇｅx 層のゲルマニウムおよびシリコンの所望の含有量
に依存して変わり、そしてＳｉ1-x Ｇｅx 層の所望の組
成に依存して当業者により容易に決定され得る。
Ｇｅx 層のゲルマニウムおよびシリコンの所望の含有量
に依存して変わり、そしてＳｉ1-x Ｇｅx 層の所望の組
成に依存して当業者により容易に決定され得る。
【００４６】堆積は、４００℃と５５０℃との間の温
度、好ましくは４５０℃と５５０℃との間の温度で行わ
れる。ガス混合物中のゲルマニウム含有量が高ければ高
い程、堆積温度は低くなければならない。このように、
純粋ゲルマニウムの層を堆積するためには、堆積温度
は、４００℃と４５０℃の間にあるであろう。
度、好ましくは４５０℃と５５０℃との間の温度で行わ
れる。ガス混合物中のゲルマニウム含有量が高ければ高
い程、堆積温度は低くなければならない。このように、
純粋ゲルマニウムの層を堆積するためには、堆積温度
は、４００℃と４５０℃の間にあるであろう。
【００４７】合計堆積圧力は、一般的に大気圧である。
【００４８】堆積時間は、温度および圧力条件に依存
し、ガス混合物中の種々のガスの割合に依存し、そして
多結晶Ｓｉ1-x Ｇｅx 層の所望の厚みに依存する。一般
に、多結晶Ｓｉ1-x Ｇｅx 層の厚さは、５０ｎｍと２０
０ｎｍの間であり、好ましくは１００ｎｍと１５０ｎｍ
の間であり、一層好ましくは、８０ｎｍと１５０ｎｍの
間であろう。
し、ガス混合物中の種々のガスの割合に依存し、そして
多結晶Ｓｉ1-x Ｇｅx 層の所望の厚みに依存する。一般
に、多結晶Ｓｉ1-x Ｇｅx 層の厚さは、５０ｎｍと２０
０ｎｍの間であり、好ましくは１００ｎｍと１５０ｎｍ
の間であり、一層好ましくは、８０ｎｍと１５０ｎｍの
間であろう。
【００４９】次に、第２シリコン層４（もしくはカプセ
ル化層）が、ガス混合物、例えばシランおよび水素の混
合物を用いて、シリコン−ゲルマニウム層３の上に堆積
される。この層は、一般的に５０〜２００ｎｍの厚さ、
好ましくは５０〜１００ｎｍの厚さを有する。
ル化層）が、ガス混合物、例えばシランおよび水素の混
合物を用いて、シリコン−ゲルマニウム層３の上に堆積
される。この層は、一般的に５０〜２００ｎｍの厚さ、
好ましくは５０〜１００ｎｍの厚さを有する。
【００５０】
（実施例１）こうして、実施例として、ｘ＝０．５５の
場合のＳｉ1-x Ｇｅx 層が、単一のウェハのリアクタに
おいて、０．１８μｍ以下のチャンネルをもったＣＭＯ
Ｓ技術の場合におけるウェハのシリコン酸化物層上に、
以下に示される条件下で堆積された。
場合のＳｉ1-x Ｇｅx 層が、単一のウェハのリアクタに
おいて、０．１８μｍ以下のチャンネルをもったＣＭＯ
Ｓ技術の場合におけるウェハのシリコン酸化物層上に、
以下に示される条件下で堆積された。
【００５１】ａ．シリコンプライマー層の堆積。 ・ ５５０℃における温度の安定化。 ・ （成長動力学により測定され、かつ偏光解析法によ
り推定される） ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さ
を有するシリコン層の堆積 ＳｉＨ4 ： ４００ｓｃｍ3 ／分 Ｈ2 ： ２０ｓｌ／分 温度： ５５０℃ 圧力： 大気圧 堆積時間： ３０秒
り推定される） ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さ
を有するシリコン層の堆積 ＳｉＨ4 ： ４００ｓｃｍ3 ／分 Ｈ2 ： ２０ｓｌ／分 温度： ５５０℃ 圧力： 大気圧 堆積時間： ３０秒
【００５２】ｂ．６０ｎｍの厚さを持つ多結晶Ｓｉ1-x
Ｇｅx 層（ｘ＝０．５５）の堆積。 ・ ４５０℃における温度の安定化。 ・ ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ガスプラズマによるＳｉ
1-x Ｇｅx 層の堆積 ＳｉＨ4 ： ７０ｓｃｍ3 ／分 ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ４５０℃ 圧力： 大気圧 堆積時間： ７０秒
Ｇｅx 層（ｘ＝０．５５）の堆積。 ・ ４５０℃における温度の安定化。 ・ ＳｉＨ4 ／ＧｅＨ4 ／Ｈ2 ガスプラズマによるＳｉ
1-x Ｇｅx 層の堆積 ＳｉＨ4 ： ７０ｓｃｍ3 ／分 ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ４５０℃ 圧力： 大気圧 堆積時間： ７０秒
【００５３】ｃ．１４０ｎｍの厚さを持つシリコンカプ
セル化層の堆積。 ・ ６００℃における温度の安定化。 ・ ガスプラズマによるシリコン層の堆積 ＳｉＨ4 ： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ６００℃ 圧力： 大気圧 堆積時間： ２７０秒
セル化層の堆積。 ・ ６００℃における温度の安定化。 ・ ガスプラズマによるシリコン層の堆積 ＳｉＨ4 ： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ６００℃ 圧力： 大気圧 堆積時間： ２７０秒
【００５４】（実施例２）また、ｘ＝１の場合のＳｉ
1-x Ｇｅx の層（純粋Ｇｅ）も、実施例として、単一の
ウェハのリアクタにおいて、０．１８μｍ以下のチャン
ネルをもったＣＭＯＳ技術の場合におけるウェハのシリ
コン酸化物層上に、以下に示される条件下で堆積され
た。
1-x Ｇｅx の層（純粋Ｇｅ）も、実施例として、単一の
ウェハのリアクタにおいて、０．１８μｍ以下のチャン
ネルをもったＣＭＯＳ技術の場合におけるウェハのシリ
コン酸化物層上に、以下に示される条件下で堆積され
た。
【００５５】ａ．シリコンプライマー層の堆積。 ・ ５５０℃における温度の安定化。 ・ （成長動力学により測定され、かつ偏光解析法によ
り推定される） ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さ
を有するシリコン層の堆積 ＳｉＨ4 ： ４００ｓｃｍ3 ／分 Ｈ2 ： ２０ｓｌ／分 温度： ５５０℃ 圧力： 大気圧 堆積時間： ３０秒
り推定される） ＳｉＨ4 ／Ｈ2 ガス混合物による０．５ｎｍ未満の厚さ
を有するシリコン層の堆積 ＳｉＨ4 ： ４００ｓｃｍ3 ／分 Ｈ2 ： ２０ｓｌ／分 温度： ５５０℃ 圧力： 大気圧 堆積時間： ３０秒
【００５６】ｂ．６０ｎｍの厚さを持つ多結晶Ｓｉ1-x
Ｇｅx 層（ｘ＝１）の堆積。 ・ ４５０℃における温度の安定化。 ・ ＧｅＨ4 ／Ｈ2 ガスプラズマによるＧｅ層の堆積 ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ４５０℃ 圧力： 大気圧 堆積時間： ４５秒
Ｇｅx 層（ｘ＝１）の堆積。 ・ ４５０℃における温度の安定化。 ・ ＧｅＨ4 ／Ｈ2 ガスプラズマによるＧｅ層の堆積 ＧｅＨ4 （Ｈ2 中に１０％）： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ４５０℃ 圧力： 大気圧 堆積時間： ４５秒
【００５７】ｃ．１４０ｎｍの厚さを持つシリコンカプ
セル化層の堆積。 ・ ６００℃における温度の安定化。 ・ ガスプラズマによるシリコン層の堆積 ＳｉＨ4 ： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ６００℃ 圧力： 大気圧 堆積時間： ２７０秒
セル化層の堆積。 ・ ６００℃における温度の安定化。 ・ ガスプラズマによるシリコン層の堆積 ＳｉＨ4 ： ３００ｓｃｍ3 ／分 Ｈ2 ： ３０ｓｌ／分 温度： ６００℃ 圧力： 大気圧 堆積時間： ２７０秒
【００５８】単一のウェハ炉におけるＳｉ、Ｓｉ／Ｇｅ
およびＳｉスタックの形成を含む第１の処理段階は、ゲ
ート酸化物上のＳｉＧｅの核生成を完全に制御し、ウェ
ハ上の厚さの均一性およびゲルマニウムの濃度の均一性
をチェックし、２層間でウェハを空気に露出させること
なく、多結晶ＳｉＧｅ／Ｓｉの２層系を形成することを
可能とする。
およびＳｉスタックの形成を含む第１の処理段階は、ゲ
ート酸化物上のＳｉＧｅの核生成を完全に制御し、ウェ
ハ上の厚さの均一性およびゲルマニウムの濃度の均一性
をチェックし、２層間でウェハを空気に露出させること
なく、多結晶ＳｉＧｅ／Ｓｉの２層系を形成することを
可能とする。
【００５９】これらの利点は、ゲルマニウムの成長を引
き起こすこととなる、特に、非常に長い堆積時間のため
に、マルチウェハ炉では見いだされないものであり、そ
のゲルマニウムの粒子も、粗さにおける増加ならびに連
続的でないかつ均一でない堆積層の可能性の増加という
少なくとも２つの否定的な影響でもって、粗くなるであ
ろう。さらに、マルチウェハ炉においては、デプレッシ
ョン効果のために（特に５０％より大きいゲルマニウム
濃度において）、組成に関して均一である堆積された層
を得ることは困難である。
き起こすこととなる、特に、非常に長い堆積時間のため
に、マルチウェハ炉では見いだされないものであり、そ
のゲルマニウムの粒子も、粗さにおける増加ならびに連
続的でないかつ均一でない堆積層の可能性の増加という
少なくとも２つの否定的な影響でもって、粗くなるであ
ろう。さらに、マルチウェハ炉においては、デプレッシ
ョン効果のために（特に５０％より大きいゲルマニウム
濃度において）、組成に関して均一である堆積された層
を得ることは困難である。
【００６０】単一のウェハの堆積は、０から１００％ま
でのゲルマニウム濃度を制御することが可能であり、特
に、濃度が５０％よりも大きい特に有用な層が堆積され
るのを許容する。
でのゲルマニウム濃度を制御することが可能であり、特
に、濃度が５０％よりも大きい特に有用な層が堆積され
るのを許容する。
【００６１】さらに、シリコン−ゲルマニウム層がシリ
コン層によって覆われた（カプセル化された）２層系の
形成は、科学技術の工程の残りにおいて、通常の統合プ
ロセス、すなわち「オールシリコン」プロセスに接近す
ることを可能とする。
コン層によって覆われた（カプセル化された）２層系の
形成は、科学技術の工程の残りにおいて、通常の統合プ
ロセス、すなわち「オールシリコン」プロセスに接近す
ることを可能とする。
【００６２】これは、１００％未満のゲルマニウム濃度
の場合においては、ゲートは両立し得るＣＭＯＳでなけ
ればならない、すなわち、それは、生成されるべきトラ
ンジスタの型に依存して、局所的にｎ−またはｐ−注入
されなければならないからである。これらの局所的な注
入は有機樹脂マスクを介して実行され、引き続きこの樹
脂を除去することを伴う。それは、樹脂除去中にシリコ
ン−ゲルマニウム層を変更もしくは除去することすらな
いように、シリコン−ゲルマニウムゲートがシリコン層
の下にカプセル化されることを必要とする、正確にこの
樹脂を除去し、かつ適切な表面洗浄をすることである。
の場合においては、ゲートは両立し得るＣＭＯＳでなけ
ればならない、すなわち、それは、生成されるべきトラ
ンジスタの型に依存して、局所的にｎ−またはｐ−注入
されなければならないからである。これらの局所的な注
入は有機樹脂マスクを介して実行され、引き続きこの樹
脂を除去することを伴う。それは、樹脂除去中にシリコ
ン−ゲルマニウム層を変更もしくは除去することすらな
いように、シリコン−ゲルマニウムゲートがシリコン層
の下にカプセル化されることを必要とする、正確にこの
樹脂を除去し、かつ適切な表面洗浄をすることである。
【００６３】シリコン−ゲルマニウム層（もしくはゲル
マニウム層）およびカプセル化シリコン層の厚さは、ゲ
ルマニウムもしくはシリコン／ゲルマニウム粒子の成長
（不均質な核生成を避けるように）と、これらの粒子上
に生じる多結晶カプセル化シリコンの成長との間の妥協
の結果となる。さらに、電気的応力の場合には、シリコ
ン−ゲルマニウム層は、可能な限り連続的でなければな
らない、すなわち、最も低い可能な粗さを持たなければ
ならない。従って、このシリコン−ゲルマニウム層は、
充分に厚くなければならず、しかし厚すぎてはならな
い。このように形成されたゲートの合計厚さは、０．１
８μｍ技術の場合、例えば２００ｎｍである。それは、
０．１８μｍ未満の技術の場合には、一層小さく、代表
的には、約１００〜１５０ｎｍであろう。現在の妥協
は、０．１８μｍ技術の場合、１２０ｎｍの厚さを持っ
たＳｉＧｅ層および８０ｎｍの厚さを持ったシリコンカ
プセル化層である。
マニウム層）およびカプセル化シリコン層の厚さは、ゲ
ルマニウムもしくはシリコン／ゲルマニウム粒子の成長
（不均質な核生成を避けるように）と、これらの粒子上
に生じる多結晶カプセル化シリコンの成長との間の妥協
の結果となる。さらに、電気的応力の場合には、シリコ
ン−ゲルマニウム層は、可能な限り連続的でなければな
らない、すなわち、最も低い可能な粗さを持たなければ
ならない。従って、このシリコン−ゲルマニウム層は、
充分に厚くなければならず、しかし厚すぎてはならな
い。このように形成されたゲートの合計厚さは、０．１
８μｍ技術の場合、例えば２００ｎｍである。それは、
０．１８μｍ未満の技術の場合には、一層小さく、代表
的には、約１００〜１５０ｎｍであろう。現在の妥協
は、０．１８μｍ技術の場合、１２０ｎｍの厚さを持っ
たＳｉＧｅ層および８０ｎｍの厚さを持ったシリコンカ
プセル化層である。
【００６４】本発明によるプロセスにおける次の工程
は、図２において形成されるスタックをドーピングする
ことにある。ここでは、純粋ゲルマニウムからなる、も
しくは７５％超のゲルマニウム濃度を有するゲートの場
合、トランジスタの型が何であっても、ゲートはｐ−型
ドーピングされ、これは理論上の理由のためにそうであ
るということを留意すべきである。一般に、ゲートのド
ーピングは、全ウェハイオン注入、すなわちガス混合物
を用いて単一のウェハのリアクタにおけるスタックの現
実の堆積中の本来の場所への注入によって実行される。
は、図２において形成されるスタックをドーピングする
ことにある。ここでは、純粋ゲルマニウムからなる、も
しくは７５％超のゲルマニウム濃度を有するゲートの場
合、トランジスタの型が何であっても、ゲートはｐ−型
ドーピングされ、これは理論上の理由のためにそうであ
るということを留意すべきである。一般に、ゲートのド
ーピングは、全ウェハイオン注入、すなわちガス混合物
を用いて単一のウェハのリアクタにおけるスタックの現
実の堆積中の本来の場所への注入によって実行される。
【００６５】こうして、例えばホウ素またはリンでドー
ピングされた多結晶Ｓｉ1-x Ｇｅx層を、堆積のために
用いられたガス混合物に、例えばＢ2 Ｈ6 またはＰＨ3
のような所望のドーパントのガス状化合物を加えること
により、直接堆積することができる。ガス混合物中のド
ーパントのガス状化合物の割合は、堆積される層におけ
る所望のドーパント含有量に依存するであろう。一般的
に、ドーピングレベルは、１０17ｃｍ-3以上であり、好
ましくは、約１０20ｃｍ-3以上である。
ピングされた多結晶Ｓｉ1-x Ｇｅx層を、堆積のために
用いられたガス混合物に、例えばＢ2 Ｈ6 またはＰＨ3
のような所望のドーパントのガス状化合物を加えること
により、直接堆積することができる。ガス混合物中のド
ーパントのガス状化合物の割合は、堆積される層におけ
る所望のドーパント含有量に依存するであろう。一般的
に、ドーピングレベルは、１０17ｃｍ-3以上であり、好
ましくは、約１０20ｃｍ-3以上である。
【００６６】ドーピングされたＳｉ1-x Ｇｅx 層の直接
堆積の場合、ＳｉＯ2 （ゲート酸化物）の薄い層におけ
るドーパントの拡散を避けるために、ドーピングされた
Ｓｉ 1-x Ｇｅx 層を堆積する前に、ドーピングされない
Ｓｉ1-x Ｇｅx 層を前堆積することが推奨される。下層
のゲート酸化物を保護するために充分な厚さへのこの前
堆積は、Ｓｉ1-x Ｇｅx 層の堆積の場合に前述したよう
に行われる。一旦、前堆積が行われてしまうと、ドーパ
ントのガス状化合物が、前述したように、ドーピングさ
れたＳｉ1-x Ｇｅx 層を堆積するために、ガス混合物に
加えられる。
堆積の場合、ＳｉＯ2 （ゲート酸化物）の薄い層におけ
るドーパントの拡散を避けるために、ドーピングされた
Ｓｉ 1-x Ｇｅx 層を堆積する前に、ドーピングされない
Ｓｉ1-x Ｇｅx 層を前堆積することが推奨される。下層
のゲート酸化物を保護するために充分な厚さへのこの前
堆積は、Ｓｉ1-x Ｇｅx 層の堆積の場合に前述したよう
に行われる。一旦、前堆積が行われてしまうと、ドーパ
ントのガス状化合物が、前述したように、ドーピングさ
れたＳｉ1-x Ｇｅx 層を堆積するために、ガス混合物に
加えられる。
【００６７】シリコンカプセル化層４もドーピングされ
得るが、このシリコンカプセル化層４は、在来の（慣例
的な）条件下で、Ｂ2 Ｈ6 またはＰＨ3 のようなドーパ
ントのガス状化合物を必要に応じて含む、例えばシラン
および水素の混合物のような在来のガス混合物を用いて
単一のウェハのリアクタにおいて堆積されるのが好まし
い。
得るが、このシリコンカプセル化層４は、在来の（慣例
的な）条件下で、Ｂ2 Ｈ6 またはＰＨ3 のようなドーパ
ントのガス状化合物を必要に応じて含む、例えばシラン
および水素の混合物のような在来のガス混合物を用いて
単一のウェハのリアクタにおいて堆積されるのが好まし
い。
【００６８】在来のシリコン技術において、ゲートは、
在来の有機樹脂のフォトリソグラフィーのステップの後
にエッチングされる。
在来の有機樹脂のフォトリソグラフィーのステップの後
にエッチングされる。
【００６９】不幸にして、シリコンをエッチングするた
めに慣例的に用いられる高密度プラズマエッチングプロ
セスは、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウム
含有量が５０％（ｘ≧０．５）より大きい時、Ｓｉ1-x
Ｇｅx 層もしくはＳｉ1-x Ｇｅx ／Ｓｉスタックをエッ
チングすることに対して適切ではない。これは、在来の
プラズマエッチングプロセスが、エッチングされた姿形
＊の輪郭（プロファイル）、特に後者の側壁を変形させ
るからである。
めに慣例的に用いられる高密度プラズマエッチングプロ
セスは、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウム
含有量が５０％（ｘ≧０．５）より大きい時、Ｓｉ1-x
Ｇｅx 層もしくはＳｉ1-x Ｇｅx ／Ｓｉスタックをエッ
チングすることに対して適切ではない。これは、在来の
プラズマエッチングプロセスが、エッチングされた姿形
＊の輪郭（プロファイル）、特に後者の側壁を変形させ
るからである。
【００７０】本発明によるエッチングは、無機材料から
なるマスク５の形成（図３参照）によって始まり、低圧
化学蒸着のような在来のプロセスを用いて、無機材料、
例えばＳｉＯ2 層またはＳｉＯ2 ／ＳｉＯＮ二重層の堆
積を有する。
なるマスク５の形成（図３参照）によって始まり、低圧
化学蒸着のような在来のプロセスを用いて、無機材料、
例えばＳｉＯ2 層またはＳｉＯ2 ／ＳｉＯＮ二重層の堆
積を有する。
【００７１】在来の樹脂マスク６が、例えばフォトリソ
グラフィーによって、無機材料のこの層５上に形成され
た後（図４参照）、無機材料のマスク５は、好ましくは
高密度プラズマエッチングにより、一層好ましくは塩素
と、窒素および／またはアンモニアとのガス混合物を用
いることにより、エッチングされる（図５参照）。
グラフィーによって、無機材料のこの層５上に形成され
た後（図４参照）、無機材料のマスク５は、好ましくは
高密度プラズマエッチングにより、一層好ましくは塩素
と、窒素および／またはアンモニアとのガス混合物を用
いることにより、エッチングされる（図５参照）。
【００７２】本発明によるゲートＧＲのエッチング（図
６参照）の本質的特徴は、塩素が誘導される自発的な側
面エッチ率を減じるように、塩素原子で相互吸着させる
ことによりエッチングする側壁上にパッシベーション
（不動態化保護）層を形成するために、酸素もしくはＨ
Ｂｒを含まずそしてＮ2 またはＮＨ3 もしくはそれらの
混合物を含む塩素が基礎とされた高密度ガスプラズマを
用いたメイン（主）、異方性、エッチング工程からな
る。この、Ｎ2 またはＮＨ3 、もしくはこれらの化合物
の混合物の付加は、エッチング残留物を残さない、もし
くはほとんど残さないし、Ｓｉ1-x Ｇｅx 層もしくはそ
の下にあるゲート酸化物の側面（横方向）の腐食または
損傷を生じさせない。さらに、そのようなガス混合物の
使用は、エッチングプロセスを実施する工業的な方法と
矛盾しない。
６参照）の本質的特徴は、塩素が誘導される自発的な側
面エッチ率を減じるように、塩素原子で相互吸着させる
ことによりエッチングする側壁上にパッシベーション
（不動態化保護）層を形成するために、酸素もしくはＨ
Ｂｒを含まずそしてＮ2 またはＮＨ3 もしくはそれらの
混合物を含む塩素が基礎とされた高密度ガスプラズマを
用いたメイン（主）、異方性、エッチング工程からな
る。この、Ｎ2 またはＮＨ3 、もしくはこれらの化合物
の混合物の付加は、エッチング残留物を残さない、もし
くはほとんど残さないし、Ｓｉ1-x Ｇｅx 層もしくはそ
の下にあるゲート酸化物の側面（横方向）の腐食または
損傷を生じさせない。さらに、そのようなガス混合物の
使用は、エッチングプロセスを実施する工業的な方法と
矛盾しない。
【００７３】プラズマのガス混合物に導入されるＮ2 お
よび／またはＮＨ3 の割合は、従来のように、実験的に
決定してもよいが、垂直方向のエッチングの原因である
イオン衝撃によって引き起こされる反応の動力学を同様
に妨げることなく、イオン衝撃に曝されないエッチング
された姿形（features）のサイドウォール（側壁）の側
面（横方向）のエッチングの原因である自発的な化学反
応の動力学を妨げるのに充分でなければならない。
よび／またはＮＨ3 の割合は、従来のように、実験的に
決定してもよいが、垂直方向のエッチングの原因である
イオン衝撃によって引き起こされる反応の動力学を同様
に妨げることなく、イオン衝撃に曝されないエッチング
された姿形（features）のサイドウォール（側壁）の側
面（横方向）のエッチングの原因である自発的な化学反
応の動力学を妨げるのに充分でなければならない。
【００７４】本発明において、好ましくは、メインエッ
チング工程の後には、プラズマ内のイオンのエネルギが
メインエッチング工程より低いオーバーエッチング工程
が続く。このオーバーエッチング工程中には、メインエ
ッチング工程におけるのと同じガス混合物を使用するこ
とが可能であるが、酸素またはＨＢｒ（臭化水素）を含
んでいないガス混合物を使って、メインエッチング工程
中にエッチングされた姿形の側壁上に形成されたパッシ
ベーション層が、このオーバーエッチング工程中に酸素
原子によって自発的にエッチングされることからエッチ
ングされた姿形の側壁を保護するので、酸素を含むガス
混合物を使うことも可能である。
チング工程の後には、プラズマ内のイオンのエネルギが
メインエッチング工程より低いオーバーエッチング工程
が続く。このオーバーエッチング工程中には、メインエ
ッチング工程におけるのと同じガス混合物を使用するこ
とが可能であるが、酸素またはＨＢｒ（臭化水素）を含
んでいないガス混合物を使って、メインエッチング工程
中にエッチングされた姿形の側壁上に形成されたパッシ
ベーション層が、このオーバーエッチング工程中に酸素
原子によって自発的にエッチングされることからエッチ
ングされた姿形の側壁を保護するので、酸素を含むガス
混合物を使うことも可能である。
【００７５】酸素の量は、エッチングされた姿形の自発
的な側面のエッチングの原因となることなく、Ｓｉ1-x
Ｇｅx ／ゲート酸化物選択性を増加させるために、実験
的に決定することができる。
的な側面のエッチングの原因となることなく、Ｓｉ1-x
Ｇｅx ／ゲート酸化物選択性を増加させるために、実験
的に決定することができる。
【００７６】また、好ましくは、メインエッチング工程
は、シリコン酸化物よりなる下層１に、好ましくはシリ
コン酸化物１から３０ｎｍと４０ｎｍとの間の距離に達
する前に、停止される。こうして、メインエッチング工
程中にゲート酸化物を傷つける、どんな危険も避けられ
る。
は、シリコン酸化物よりなる下層１に、好ましくはシリ
コン酸化物１から３０ｎｍと４０ｎｍとの間の距離に達
する前に、停止される。こうして、メインエッチング工
程中にゲート酸化物を傷つける、どんな危険も避けられ
る。
【００７７】上述された実施例は、繰り返されるが、こ
こでは、多結晶Ｓｉ0.45Ｇｅ0.55第１層３（厚み１２０
ｎｍ）のスタック、および多結晶シリコン第２層４（厚
み８０ｎｍ）のスタックは、基板のシリコン酸化物層１
の上に、かつプライマー層２の上に形成される。無機材
料からなるマスキング層５、例えばシリコン酸化物層
は、多結晶シリコン第２層４の上に堆積される。
こでは、多結晶Ｓｉ0.45Ｇｅ0.55第１層３（厚み１２０
ｎｍ）のスタック、および多結晶シリコン第２層４（厚
み８０ｎｍ）のスタックは、基板のシリコン酸化物層１
の上に、かつプライマー層２の上に形成される。無機材
料からなるマスキング層５、例えばシリコン酸化物層
は、多結晶シリコン第２層４の上に堆積される。
【００７８】樹脂マスク６が、無機材料からなるマスキ
ング層の上に形成された後、マスキング層およびスタッ
クは、以下の表１に示される条件下でエッチングされ
る。
ング層の上に形成された後、マスキング層およびスタッ
クは、以下の表１に示される条件下でエッチングされ
る。
【００７９】 表１ プラズマ 処理時間 (S) ガス混合物 電源の電力 基板ホルダに (W) 印加された バイアス電力 (W) 無機材料のマスク HBr/Cl2/O2 の刺し穴 (40/40/8)* 2500 400 5 メインエッチング HBr/Cl2/O2 工程 (40/40/8) 2500 150 52 ＊この実施例において、別な違ったやり方で示されている所を除いて、全ての ガス流量は、標準状態下で cm3/minで表現される。
【００８０】多結晶Ｓｉ0.45Ｇｅ0.55層の側壁における
姿形のエッチングプロファイル（輪郭）の重大な変形が
観察された。エッチングされた姿形の側壁をパッシべー
ト（表面を不動態化して保護）する酸化物層の厚みのＸ
線フォトエレクトロンスペクトロスコピー（光電子分光
学）による分析は、この層が多結晶シリコン層の側壁上
の３ｎｍの厚みと比較して多結晶Ｓｉ0.45Ｇｅ0.55層の
側壁上の１ｎｍの厚みを持つことを示す。
姿形のエッチングプロファイル（輪郭）の重大な変形が
観察された。エッチングされた姿形の側壁をパッシべー
ト（表面を不動態化して保護）する酸化物層の厚みのＸ
線フォトエレクトロンスペクトロスコピー（光電子分光
学）による分析は、この層が多結晶シリコン層の側壁上
の３ｎｍの厚みと比較して多結晶Ｓｉ0.45Ｇｅ0.55層の
側壁上の１ｎｍの厚みを持つことを示す。
【００８１】多結晶シリコンの場合におけるように、Ｓ
ｉ0.45Ｇｅ0.55の側壁上のパッシベーション（不動態化
保護）層は、高度に塩素化された亜化学量論的シリコン
酸化物である。それゆえに、パッシベーション層は、シ
リコンエッチング反応生成物からのみ形成され、そし
て、そのことは、エッチングされた姿形の側壁上のその
（パッシベーション層）厚みが、Ｓｉ0.45Ｇｅ0.55層の
場合において減少した理由を説明している。
ｉ0.45Ｇｅ0.55の側壁上のパッシベーション（不動態化
保護）層は、高度に塩素化された亜化学量論的シリコン
酸化物である。それゆえに、パッシベーション層は、シ
リコンエッチング反応生成物からのみ形成され、そし
て、そのことは、エッチングされた姿形の側壁上のその
（パッシベーション層）厚みが、Ｓｉ0.45Ｇｅ0.55層の
場合において減少した理由を説明している。
【００８２】ゲート（ＧＲ）（図６参照）をエッチング
するこの段階の後、エッチング残留物、および必要に応
じて、可能な所では、ハードマスク５は、取り除かれ
る。この工程は、低濃度（１％以下）のＨＦ浴における
還元工程にある。典型的には、この工程は、ウェハ全体
にわたる熱酸化物の１０Åのエッチングに相当する。そ
れは、主として、ゲートのエッチングの間に生成された
かもしれない全てのポリマー残留物を溶解（消失）させ
るように働く。
するこの段階の後、エッチング残留物、および必要に応
じて、可能な所では、ハードマスク５は、取り除かれ
る。この工程は、低濃度（１％以下）のＨＦ浴における
還元工程にある。典型的には、この工程は、ウェハ全体
にわたる熱酸化物の１０Åのエッチングに相当する。そ
れは、主として、ゲートのエッチングの間に生成された
かもしれない全てのポリマー残留物を溶解（消失）させ
るように働く。
【００８３】ＳｉＯＮ層が載っているシリコン酸化物層
によって構成されるハードマスクの場合には、ＳｉＯＮ
層は、現実のゲートエッチング工程の間に消費される。
この場合には、形態は、ＳｉＯ2 のみから構成されるハ
ードマスクの場合と同じである。
によって構成されるハードマスクの場合には、ＳｉＯＮ
層は、現実のゲートエッチング工程の間に消費される。
この場合には、形態は、ＳｉＯ2 のみから構成されるハ
ードマスクの場合と同じである。
【００８４】この工程において、もし除去時間が使用さ
れる技術と矛盾しないならば、全てのハードマスク５を
除去することは、可能であるが、必須ではない。これ
は、特に、０．１８μｍ技術におけるＳｉＯ2 の６０ｎ
ｍのハードマスクを持つ場合である。これは、希フッ化
水素浴においてハードマスクを取り除くための時間が６
０Åの熱酸化物をエッチングする時間に典型的に等しい
からである。
れる技術と矛盾しないならば、全てのハードマスク５を
除去することは、可能であるが、必須ではない。これ
は、特に、０．１８μｍ技術におけるＳｉＯ2 の６０ｎ
ｍのハードマスクを持つ場合である。これは、希フッ化
水素浴においてハードマスクを取り除くための時間が６
０Åの熱酸化物をエッチングする時間に典型的に等しい
からである。
【００８５】しかしながら、本文の残りの部分において
は、特に、図７に示されているように、ハードマスク５
は完全には除去されないことが推測される。次の工程
（図７）は、ゲルマニウムに関して非酸化性である材料
７、典型的にはシリコン酸化物ＳｉＯ2 またはＳｉＯＮ
の層内にゲートＧＲをカプセル化することにある。ゲー
トをカプセル化するこの工程は、特に、有機樹脂を除去
する必要性のために、シリコン／ゲルマニウム層を傷つ
けるフォトリソグラフィー工程を必要とする、ドレイン
およびソース領域の注入を実行することにある後続の科
学技術の工程の間に、ゲートの側壁を保護するために必
須である。
は、特に、図７に示されているように、ハードマスク５
は完全には除去されないことが推測される。次の工程
（図７）は、ゲルマニウムに関して非酸化性である材料
７、典型的にはシリコン酸化物ＳｉＯ2 またはＳｉＯＮ
の層内にゲートＧＲをカプセル化することにある。ゲー
トをカプセル化するこの工程は、特に、有機樹脂を除去
する必要性のために、シリコン／ゲルマニウム層を傷つ
けるフォトリソグラフィー工程を必要とする、ドレイン
およびソース領域の注入を実行することにある後続の科
学技術の工程の間に、ゲートの側壁を保護するために必
須である。
【００８６】このシリコン酸化物カプセル化層は、ガス
プラズマを用いるＣＶＤタイプの堆積によって形成され
る。このカプセル化のためのプラズマ酸化物の選択は、
ゲルマニウムが酸素と極めて強く反応するという事実に
よって正当化される。それゆえに、酸素原子が気相にお
いて極めて短い寿命しか持たない方法を用いる必要があ
り、そしてそれは、低温プラズマ強化化学蒸着（ＰＥＣ
ＶＤ）によって形成された酸化物の場合である。
プラズマを用いるＣＶＤタイプの堆積によって形成され
る。このカプセル化のためのプラズマ酸化物の選択は、
ゲルマニウムが酸素と極めて強く反応するという事実に
よって正当化される。それゆえに、酸素原子が気相にお
いて極めて短い寿命しか持たない方法を用いる必要があ
り、そしてそれは、低温プラズマ強化化学蒸着（ＰＥＣ
ＶＤ）によって形成された酸化物の場合である。
【００８７】このカプセル化層７の典型的な厚みは、５
ｎｍと１０ｎｍとの間である。この小さな厚みは、２．
５ｎｍと５ｎｍとの間で変動する厚みを持つ熱酸化物を
使う従来のシリコン技術からはるかに遠く離れている訳
ではないために、正当化される。さらに、この小さな厚
みは、種々の注入深さをトランジスタの固有の電気特性
を損なうことなく制御させる。
ｎｍと１０ｎｍとの間である。この小さな厚みは、２．
５ｎｍと５ｎｍとの間で変動する厚みを持つ熱酸化物を
使う従来のシリコン技術からはるかに遠く離れている訳
ではないために、正当化される。さらに、この小さな厚
みは、種々の注入深さをトランジスタの固有の電気特性
を損なうことなく制御させる。
【００８８】その時、カプセル化されたゲートＧＲを含
むこのトランジスタには、サイドゲート隔離領域（スペ
ーサ８、図８参照）を形成するために、フォトリソグラ
フィーならびにソースおよびドレイン領域の注入（例え
ば、ＬＤＤ注入）の従来の工程（簡単化のために図示さ
れていない）を行うことができる。材料の選択は、使用
される技術の可能な熱バランスに依存する。これは、ゲ
ートＧＲの側壁を保護するカプセル化酸化物が、酸素に
対して浸透性があるという事実のために、高温での酸素
を含むどの様な堆積も、特に、温度強化シリコン酸化物
（ＴＥＯＳ堆積）は、排除されなければならない。他
方、スペーサのための材料は、低温で得られるプラズマ
酸化物（ＳｉＯ2 ）またはシリコン窒化物Ｓｉ3 Ｎ4 の
いずれかであってもよい。堆積された層の典型的な厚み
は、使用される技術の束縛に依存して最適化される。典
型的には、エッチング後、０．１〜０．１３μｍのゲー
トのベースでの幅を持つスペーサに対して、２５０ｎｍ
厚さのＳｉＯ2 層または１００ｎｍ厚さのＳｉ3 Ｎ4 を
堆積することが可能である。
むこのトランジスタには、サイドゲート隔離領域（スペ
ーサ８、図８参照）を形成するために、フォトリソグラ
フィーならびにソースおよびドレイン領域の注入（例え
ば、ＬＤＤ注入）の従来の工程（簡単化のために図示さ
れていない）を行うことができる。材料の選択は、使用
される技術の可能な熱バランスに依存する。これは、ゲ
ートＧＲの側壁を保護するカプセル化酸化物が、酸素に
対して浸透性があるという事実のために、高温での酸素
を含むどの様な堆積も、特に、温度強化シリコン酸化物
（ＴＥＯＳ堆積）は、排除されなければならない。他
方、スペーサのための材料は、低温で得られるプラズマ
酸化物（ＳｉＯ2 ）またはシリコン窒化物Ｓｉ3 Ｎ4 の
いずれかであってもよい。堆積された層の典型的な厚み
は、使用される技術の束縛に依存して最適化される。典
型的には、エッチング後、０．１〜０．１３μｍのゲー
トのベースでの幅を持つスペーサに対して、２５０ｎｍ
厚さのＳｉＯ2 層または１００ｎｍ厚さのＳｉ3 Ｎ4 を
堆積することが可能である。
【００８９】スペーサのエッチングは、当業者に公知の
従来工程である。ここでは、もし、ゲートをエッチング
した後、ポリマー残留物を除去する工程の間に、ハード
マスク５を除去することができないならば、それを、今
やスペーサをドライエッチングする工程の間に、または
この工程の最後にスペーサに関して選択的である化学エ
ッチングによってのいずれかにおいて除去することがで
きることに留意すべきである。
従来工程である。ここでは、もし、ゲートをエッチング
した後、ポリマー残留物を除去する工程の間に、ハード
マスク５を除去することができないならば、それを、今
やスペーサをドライエッチングする工程の間に、または
この工程の最後にスペーサに関して選択的である化学エ
ッチングによってのいずれかにおいて除去することがで
きることに留意すべきである。
【００９０】以上、本発明のシリコン−ゲルマニウムゲ
ートを持つトランジスタを得るための方法について詳細
に説明したが、本発明は上記実施例に限定はされず、本
発明の要旨を逸脱しない範囲において、各種の改良およ
び変更を行ってもよいのはもちろんである。
ートを持つトランジスタを得るための方法について詳細
に説明したが、本発明は上記実施例に限定はされず、本
発明の要旨を逸脱しない範囲において、各種の改良およ
び変更を行ってもよいのはもちろんである。
【００９１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、従来より少ない、全てが一緒に結合されうる工
程を持つシリコン−ゲルマニウムゲートを持つトランジ
スタを得るための方法を提供することができるという効
果がある。
よれば、従来より少ない、全てが一緒に結合されうる工
程を持つシリコン−ゲルマニウムゲートを持つトランジ
スタを得るための方法を提供することができるという効
果がある。
【図１】 本発明に係る方法を実施する一手順における
主要な工程の一つを極めて線図的に示す図である。
主要な工程の一つを極めて線図的に示す図である。
【図２】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
【図３】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
【図４】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
【図５】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
【図６】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
【図７】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
【図８】 本発明法を実施する主要な別の工程を線図的
に示す図である。
に示す図である。
１ シリコン酸化物層 ２ シリコンプライマー層 ３ シリコン−ゲルマニウム（Ｓｉ1-X ＧｅX ）層 ４ 第２シリコン（シリコンカプセル化）層 ５ 無機ハードマスク ６ 従来の樹脂マスク ７ カプセル化層 ８ スペーサ Ｂ１，Ｂ２ 酸化物領域 ＧＲ ゲート ＳＢ 半導体基板 ＺＡ 活性領域
Claims (18)
- 【請求項１】ゲート酸化層（１）が載置される、いわゆ
る活性領域（ＺＡ）を含む半導体基板（ＳＢ）からＳｉ
1-x Ｇｅx （ここで、０＜ｘ≦１）の隔離されたゲート
の電界効果トランジスタを得るための方法であって、 前記ゲート酸化層（１）の上に、５８０℃以下の温度に
おける化学蒸着（ＣＶＤ）を使って、２ｎｍ以下の厚さ
を持つシリコンプライマー層（２）を堆積する工程、お
よびこのプライマー層の上に、Ｓｉ1-x Ｇｅx から形成
され、５５０℃以下の温度での化学蒸着（ＣＶＤ）によ
って得られ、第２シリコン層（４）が載置される第１連
続層（３）を含むスタックを堆積する工程を含む、単一
のウェハリアクタ内の処理の第１の段階と、 前記スタックの上に、無機材料からなるトップ層（５）
を堆積する工程、前記スタックに載せる無機マスク
（５）を得るように前記トップ層（５）を第１にエッチ
ングする工程、ゲート領域（ＧＲ）を形成するように、
前記マスクを使って前記スタックを第２にエッチングす
る工程、およびこのゲート領域の上に、ゲルマニウムに
関して非酸化性である材料から形成されるカプセル化層
（７）を堆積する工程を含む前記トランジスタのゲート
（ＧＲ）を形成する段階と、 さらに、このカプセル化されたゲートの側壁の上に、ゲ
ルマニウムに関して非酸化性である材料から形成される
隔離するサイド領域（８）を形成する工程を含む第２処
理段階とを有することを特徴とするシリコン−ゲルマニ
ウムゲートを持つトランジスタを得るための方法。 - 【請求項２】前記プライマー層（２）は、５００〜５８
０℃の範囲の温度で堆積され、Ｓｉ 1-x Ｇｅx から形成
される前記第１連続層（３）は、４００〜５００℃の範
囲の温度で堆積されることを特徴とする請求項１に記載
の方法。 - 【請求項３】前記プライマー層（２）は、おおよそ２ｎ
ｍ以下の厚みを持つことを特徴とする請求項１または２
に記載の方法。 - 【請求項４】前記プライマー層（２）を堆積するための
ガス混合物は、シランおよび水素の混合物であり、Ｓｉ
1-x Ｇｅx から形成される前記第１連続層（３）を堆積
するためのガス混合物は、シラン、ゲルマンおよび水素
の混合物であることを特徴とする請求項１〜３のいずれ
かに記載の方法。 - 【請求項５】前記第１処理段階は、前記スタックをドー
ピングする工程を含むことを特徴とする請求項１〜４の
いずれかに記載の方法。 - 【請求項６】前記スタックのドーピング工程は、ドープ
されていないＳｉ1-x Ｇｅx の下層（sublayer）が堆積
された後に、Ｓｉ1-x Ｇｅx から形成される前記第１連
続層（３）を堆積するために使用されるガス混合物中に
ドーパントを導入する工程を含むことを特徴とする請求
項５に記載の方法。 - 【請求項７】前記トランジスタのゲート（ＧＲ）を形成
する段階において、第１のエッチング工程は、Ｃｌ2 、
Ｎ2 および／またはＮＨ3 からなるガス混合物の高密度
プラズマによって実施されることを特徴とする請求項１
〜６のいずれかに記載の方法。 - 【請求項８】前記トランジスタのゲートを形成する段階
において、第２のエッチング工程は、Ｃｌ2 と、Ｎ2 ま
たはＮＨ3 のいずれかと、もしくはＮ2 およびＮＨ3 の
混合物とからなるガス混合物の高密度プラズマによって
実施される異方性メインエッチング工程を有することを
特徴とする請求項１〜７のいずれかに記載の方法。 - 【請求項９】前記メインエッチング工程は、ゲート酸化
物（１）に達する前に、好ましくはゲート酸化物に達す
る前の３０〜４０ｎｍで停止されることを特徴とする請
求項８に記載の方法。 - 【請求項１０】前記第２のエッチング工程は、メインエ
ッチング工程後、Ｃｌ2 と、Ｎ2 またはＮＨ3 のいずれ
かと、もしくはＮ2 およびＮＨ3 の混合物と、さらに必
要に応じてＯ2 とからなるガス混合物の高密度プラズマ
によってオーバーエッチングする工程を含むことを特徴
とする請求項８または９に記載の方法。 - 【請求項１１】前記カプセル化層（７）は、無機マスク
（５）が少なくとも部分的に載っているゲート領域の上
に堆積されることを特徴とする請求項１〜１０のいずれ
かに記載の方法。 - 【請求項１２】前記無機マスク（５）は、ＳｉＯ2 層か
ら形成され、さらに必要に応じてＳｉＯＮ層が載置され
ていることを特徴とする請求項１〜１１のいずれかに記
載の方法。 - 【請求項１３】前記カプセル化層（７）は、ＣＶＤタイ
プのガスプラズマによって堆積されたＳｉＯ2 層または
ＳｉＯＮ層であることを特徴とする請求項１〜１２のい
ずれかに記載の方法。 - 【請求項１４】前記カプセル化層の厚みは、５〜１０ｎ
ｍの範囲であることを特徴とする請求項１３に記載の方
法。 - 【請求項１５】前記サイド隔離領域（８）は、低温ガス
プラズマによって堆積されたＳｉＯ2またはＳｉ3 Ｎ4
から形成されることを特徴とする請求項１〜１４のいず
れかに記載の方法。 - 【請求項１６】前記ゲート酸化物層（１）は、単一ウェ
ハリアクタ内において堆積されることを特徴とする請求
項１〜１５のいずれかに記載の方法。 - 【請求項１７】前記Ｘは、０．５〜１の範囲であること
を特徴とする請求項１〜１６のいずれかに記載の方法。 - 【請求項１８】Ｓｉ1-x Ｇｅx の前記第１連続層（３）
の厚みは、５０〜２００ｎｍの範囲であり、前記第２シ
リコン層（４）の厚みは、５０〜２００ｎｍの範囲であ
ることを特徴とする請求項１〜１７のいずれかに記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9707938 | 1997-06-25 | ||
| FR9707938A FR2765394B1 (fr) | 1997-06-25 | 1997-06-25 | Procede d'obtention d'un transistor a grille en silicium-germanium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187708A true JPH1187708A (ja) | 1999-03-30 |
| JP4601734B2 JP4601734B2 (ja) | 2010-12-22 |
Family
ID=9508412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17874998A Expired - Lifetime JP4601734B2 (ja) | 1997-06-25 | 1998-06-25 | シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5998289A (ja) |
| EP (1) | EP0887843B1 (ja) |
| JP (1) | JP4601734B2 (ja) |
| DE (1) | DE69841896D1 (ja) |
| FR (1) | FR2765394B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079601A1 (fr) * | 1999-06-23 | 2000-12-28 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication dudit dispositif |
| KR20030002759A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| US6744104B1 (en) * | 1998-11-17 | 2004-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit including insulated gate field effect transistor and method of manufacturing the same |
| JP2005340816A (ja) * | 2004-05-21 | 2005-12-08 | Internatl Business Mach Corp <Ibm> | 最新デバイス用の多結晶ＳｉＧｅ接合 |
| KR100587053B1 (ko) * | 2000-06-30 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2007019400A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置およびその製造方法 |
| US7172934B2 (en) | 2003-05-08 | 2007-02-06 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device with a silicon-germanium gate electrode |
| JP2008504114A (ja) * | 2004-06-25 | 2008-02-14 | アプライド マテリアルズ インコーポレイテッド | カプセル化膜の遮水性能の改善 |
| JP4777337B2 (ja) * | 2004-03-17 | 2011-09-21 | ラム リサーチ コーポレーション | エッチング方法及び装置 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2765393B1 (fr) * | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
| US6180499B1 (en) * | 1998-09-29 | 2001-01-30 | Advanced Micro Devices, Inc. | Method for forming polysilicon-germanium gate in CMOS transistor and device made thereby |
| KR100881472B1 (ko) | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| US6197673B1 (en) * | 1999-06-08 | 2001-03-06 | United Semiconductor Corp. | Method of fabricating passivation of gate electrode |
| US6441464B1 (en) * | 1999-09-22 | 2002-08-27 | International Business Machines Corporation | Gate oxide stabilization by means of germanium components in gate conductor |
| KR100336572B1 (ko) * | 1999-11-04 | 2002-05-16 | 박종섭 | 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법 |
| US6373112B1 (en) * | 1999-12-02 | 2002-04-16 | Intel Corporation | Polysilicon-germanium MOSFET gate electrodes |
| WO2001041544A2 (en) * | 1999-12-11 | 2001-06-14 | Asm America, Inc. | Deposition of gate stacks including silicon germanium layers |
| DE60045666D1 (de) | 2000-01-07 | 2011-04-07 | Sharp Kk | Halbleiteranordnung und informationsverarbeitungsanordnung |
| US6399469B1 (en) * | 2000-07-10 | 2002-06-04 | Advanced Micro Devices, Inc. | Fabrication of a notched gate structure for a field effect transistor using a single patterning and etch process |
| US6423632B1 (en) | 2000-07-21 | 2002-07-23 | Motorola, Inc. | Semiconductor device and a process for forming the same |
| US6891235B1 (en) * | 2000-11-15 | 2005-05-10 | International Business Machines Corporation | FET with T-shaped gate |
| KR100425934B1 (ko) | 2000-12-29 | 2004-04-03 | 주식회사 하이닉스반도체 | 실리콘-게르마늄막 형성 방법 |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| KR101027485B1 (ko) | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US6432763B1 (en) * | 2001-03-15 | 2002-08-13 | Advanced Micro Devices, Inc. | Field effect transistor having doped gate with prevention of contamination from the gate during implantation |
| FR2823009B1 (fr) * | 2001-04-02 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor |
| US6952040B2 (en) * | 2001-06-29 | 2005-10-04 | Intel Corporation | Transistor structure and method of fabrication |
| US6566210B2 (en) * | 2001-07-13 | 2003-05-20 | International Business Machines Corporation | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
| US6730588B1 (en) * | 2001-12-20 | 2004-05-04 | Lsi Logic Corporation | Method of forming SiGe gate electrode |
| KR100487525B1 (ko) * | 2002-04-25 | 2005-05-03 | 삼성전자주식회사 | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| WO2004036636A1 (en) * | 2002-10-18 | 2004-04-29 | Applied Materials, Inc. | A film stack having a silicon germanium layer and a thin amorphous seed layer |
| US6686637B1 (en) * | 2002-11-21 | 2004-02-03 | International Business Machines Corporation | Gate structure with independently tailored vertical doping profile |
| US6838695B2 (en) * | 2002-11-25 | 2005-01-04 | International Business Machines Corporation | CMOS device structure with improved PFET gate electrode |
| US6780741B2 (en) | 2003-01-08 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a novel gate electrode structure comprised of a silicon-germanium layer located between random grained polysilicon layers |
| US7229919B2 (en) * | 2003-01-08 | 2007-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a random grained polysilicon layer and a method for its manufacture |
| US6905976B2 (en) * | 2003-05-06 | 2005-06-14 | International Business Machines Corporation | Structure and method of forming a notched gate field effect transistor |
| US7199011B2 (en) * | 2003-07-16 | 2007-04-03 | Texas Instruments Incorporated | Method to reduce transistor gate to source/drain overlap capacitance by incorporation of carbon |
| JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| US20050199872A1 (en) * | 2004-03-10 | 2005-09-15 | Tokyo Electron Limited Of Tbs Broadcast Center | Silicon-germanium thin layer semiconductor structure with variable silicon-germanium composition and method of fabrication |
| US7157341B2 (en) * | 2004-10-01 | 2007-01-02 | International Business Machines Corporation | Gate stacks |
| US20070155138A1 (en) * | 2005-05-24 | 2007-07-05 | Pierre Tomasini | Apparatus and method for depositing silicon germanium films |
| CN102692682B (zh) * | 2012-06-12 | 2013-07-17 | 中国科学院上海微系统与信息技术研究所 | 一种光栅耦合器及其制作方法 |
| CN118156133A (zh) * | 2022-12-05 | 2024-06-07 | 上海华力集成电路制造有限公司 | 全耗尽型绝缘体上硅pmos器件制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202178A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH08186256A (ja) * | 1994-12-29 | 1996-07-16 | Sony Corp | Ｌｄｄ構造のトランジスタの製造方法及びトランジスタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019882A (en) * | 1989-05-15 | 1991-05-28 | International Business Machines Corporation | Germanium channel silicon MOSFET |
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5241214A (en) * | 1991-04-29 | 1993-08-31 | Massachusetts Institute Of Technology | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5354700A (en) * | 1993-07-26 | 1994-10-11 | United Microelectronics Corporation | Method of manufacturing super channel TFT structure |
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| US5985703A (en) * | 1994-10-24 | 1999-11-16 | Banerjee; Sanjay | Method of making thin film transistors |
-
1997
- 1997-06-25 FR FR9707938A patent/FR2765394B1/fr not_active Expired - Lifetime
-
1998
- 1998-06-12 EP EP98401432A patent/EP0887843B1/fr not_active Expired - Lifetime
- 1998-06-12 DE DE69841896T patent/DE69841896D1/de not_active Expired - Lifetime
- 1998-06-23 US US09/102,849 patent/US5998289A/en not_active Expired - Lifetime
- 1998-06-25 JP JP17874998A patent/JP4601734B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202178A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH08186256A (ja) * | 1994-12-29 | 1996-07-16 | Sony Corp | Ｌｄｄ構造のトランジスタの製造方法及びトランジスタ |
Non-Patent Citations (1)
| Title |
|---|
| JPN6008055999, Ｎｅａｌ Ｋｉｓｔｌｅｒ ｅｔ ａｌ．, "ＳＹＭＭＥＴＲＩＣ ＣＭＯＳ ＩＮ ＦＵＬＬＹ−ＤＥＰＬＥＴＥＤ ＳＩＬＩＣＯＮ−ＯＮ−ＩＮＳＵＬＡＴＯＲ ＵＳＩＮＧ Ｐ＋−ＰＯＬＹＣＲＹＳＴＡＬＬＩＮＥ Ｓｉ−Ｇｅ ＧＡＴＥ ＥＬＥＣＴＲＯＤＥＳ", ＩＥＤＭ’９３, 1993, ＰＰ．７２７−７３０ * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744104B1 (en) * | 1998-11-17 | 2004-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit including insulated gate field effect transistor and method of manufacturing the same |
| WO2000079601A1 (fr) * | 1999-06-23 | 2000-12-28 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication dudit dispositif |
| US6787805B1 (en) | 1999-06-23 | 2004-09-07 | Seiko Epson Corporation | Semiconductor device and manufacturing method |
| KR100587053B1 (ko) * | 2000-06-30 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20030002759A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| US7172934B2 (en) | 2003-05-08 | 2007-02-06 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device with a silicon-germanium gate electrode |
| JP4777337B2 (ja) * | 2004-03-17 | 2011-09-21 | ラム リサーチ コーポレーション | エッチング方法及び装置 |
| JP2005340816A (ja) * | 2004-05-21 | 2005-12-08 | Internatl Business Mach Corp <Ibm> | 最新デバイス用の多結晶ＳｉＧｅ接合 |
| JP2008504114A (ja) * | 2004-06-25 | 2008-02-14 | アプライド マテリアルズ インコーポレイテッド | カプセル化膜の遮水性能の改善 |
| JP2007019400A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2765394B1 (fr) | 1999-09-24 |
| EP0887843B1 (fr) | 2010-09-15 |
| JP4601734B2 (ja) | 2010-12-22 |
| FR2765394A1 (fr) | 1998-12-31 |
| DE69841896D1 (de) | 2010-10-28 |
| US5998289A (en) | 1999-12-07 |
| EP0887843A1 (fr) | 1998-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601734B2 (ja) | シリコン−ゲルマニウムゲートを持つトランジスタを得るための方法 | |
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US7470606B2 (en) | Masking methods | |
| US5707889A (en) | Process for forming field isolation | |
| US20030164513A1 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| US7713834B2 (en) | Method of forming isolation regions for integrated circuits | |
| US6562713B1 (en) | Method of protecting semiconductor areas while exposing a gate | |
| US20120295417A1 (en) | Selective epitaxial growth by incubation time engineering | |
| US6833329B1 (en) | Methods of forming oxide regions over semiconductor substrates | |
| WO2019055415A1 (en) | APPARATUS AND METHODS FOR MANUFACTURING SEMICONDUCTOR STRUCTURES USING A PROTECTIVE BARRIER LAYER | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| JP3657915B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6281140B1 (en) | Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure | |
| TW200403763A (en) | Manufacturing method of semiconductor integrated circuit device | |
| US8169032B2 (en) | Gate stacks and semiconductor constructions | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| TWI585861B (zh) | 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法 | |
| JP2011108692A (ja) | Ｃｍｏｓデバイス用シリコンウェハの製造方法 | |
| US7651910B2 (en) | Methods of forming programmable memory devices | |
| US8993418B2 (en) | Shallow heavily doped semiconductor layer by cyclic selective epitaxial deposition process | |
| US7179707B2 (en) | Method of forming gate electrode in semiconductor device | |
| US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
| CN113594094A (zh) | 存储器及其制备方法 | |
| EP1936670A2 (en) | Method to improve the Selective Epitaxial Growth (SEG) Process | |
| US20080150028A1 (en) | Zero interface polysilicon to polysilicon gate for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090121 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090220 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |